專利名稱：半導(dǎo)體器件及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種具有由高介電質(zhì)構(gòu)成的柵極絕緣膜的半導(dǎo)體器件及其制造方法。
背景技術(shù)：
近年來，隨著實現(xiàn)半導(dǎo)體器件的集成化和高速化的技術(shù)發(fā)展，MOSFET(Metal Oxide Semiconductor Field Effect Transistor)的微細(xì)化也隨之提高。追求柵極絕緣膜的薄膜化的結(jié)果，柵極漏電流由于隧道電流增大這一問題表面化了。為了解決該問題，正在研究使用介電常數(shù)高于SiO2的high-k材料(以下，稱之為高介電常數(shù)材料)，作為柵極絕緣膜的材料，具體來說，通過使用HfO2或ZrO2等絕緣性金屬氧化物，實現(xiàn)具有與很薄的SiO2膜相等容量(即SiO2換算膜厚很小)的、并且物理膜厚很厚的(即漏電流很小)柵極絕緣膜的手段。
在最近的系統(tǒng)大規(guī)模集成電路中，一般來說，進(jìn)行運(yùn)算處理的內(nèi)部電路、承擔(dān)輸出入的的周圍電路、以及DRAM(Dynamic Random AccessMemory)等這些多功能電路都集成在一片晶片上。要求構(gòu)成如此系統(tǒng)大規(guī)模集成電路的MOSFET，根據(jù)每個功能，即使漏電流很大也能實現(xiàn)高驅(qū)動力、或即使驅(qū)動力很低也能減小漏電流等。于是，按照MOSFET的功能改變作為MOSFET的柵極絕緣膜的SiO2膜厚的技術(shù)、即形成具有多種尺寸膜厚的柵極絕緣膜的多柵極絕緣膜技術(shù)被采用。
但是，使用高介電常數(shù)材料作為柵極絕緣膜的材料時，雖然能防止柵極漏電流的增大，卻很難實現(xiàn)所要的SiO2換算膜厚。
還有，在多柵極絕緣膜技術(shù)下，也有柵極漏電流由于柵極絕緣膜的薄膜化增大的問題。

發(fā)明內(nèi)容
本發(fā)明鑒于上述問題而發(fā)明出來的，其第一目的為實現(xiàn)SiO2換算膜厚以及漏電流很小的柵極絕緣膜，其第二目的為在多柵極絕緣膜技術(shù)下防止柵極漏電流的增大。
為了解決上述問題，本案發(fā)明人對即使作為柵極絕緣膜的材料使用高介電常數(shù)材料(具體說金屬氧化物)也不能實現(xiàn)所要的SiO2換算膜厚的原因進(jìn)行了研究，發(fā)現(xiàn)了以下的情況。
在硅襯底上形成作為柵極絕緣膜的金屬氧化物層時，在硅襯底和金屬氧化物層之間會形成由硅、氧以及金屬氧化物層中所含的三種金屬元素所構(gòu)成的絕緣性化合物層(以下稱之為硅酸鹽金屬層)。換言之，會形成由硅酸鹽金屬層和金屬氧化物層的疊層結(jié)構(gòu)所構(gòu)成的柵極絕緣膜。此時，因為硅酸鹽金屬層的介電常數(shù)低于金屬氧化物層的介電常數(shù)，所以作為整個柵極絕緣膜的有效介電常數(shù)變低。其結(jié)果，不能形成具有所要SiO2換算膜厚的柵極絕緣膜，從而不能實現(xiàn)所期待的具有高驅(qū)動力的MOSFET，即不能實現(xiàn)MOSFET的高性能化。
圖6為剖面圖，示出了作為構(gòu)成柵極絕緣膜的高介電常數(shù)材料使用了鋯氧化物(ZrO2)的現(xiàn)有半導(dǎo)體器件、具體來說現(xiàn)有的MOSFET的斷面。
如圖6所示，在硅襯底10上形成作為柵極絕緣膜的氧化鋯層11。此時，硅襯底10和氧化鋯層11之間會產(chǎn)生硅酸鋯層12。因此，柵極電極13就形成在由氧化鋯層11和硅酸鋯層12的疊層結(jié)構(gòu)所構(gòu)成的柵極絕緣膜上。
本案發(fā)明人發(fā)現(xiàn)了例如在使用反應(yīng)性濺射法在硅襯底上形成作為高介電常數(shù)材料層的金屬氧化物層時，通過控制從靶濺射到襯底表面上的粒子和在濺射時所產(chǎn)生的O2等離子體，能在硅襯底和金屬氧化物之間形成厚度均2～3nm左右的、并且其介電常數(shù)高于SiO2膜的硅酸鹽金屬層。本案發(fā)明人又發(fā)現(xiàn)了通過把該硅酸鹽金屬層作為柵極絕緣膜利用，即通過和金屬氧化物層一起形成硅酸鹽金屬層后，在把金屬氧化物層除去，能夠達(dá)到第一目的，即，能夠?qū)崿F(xiàn)SiO2換算膜厚以及漏電流很小的柵極絕緣膜。補(bǔ)充一下，例如在代替反應(yīng)性濺射法使用化學(xué)氣相沉積法等形成硅酸鹽金屬層時，也能夠形成如上所述的質(zhì)量良好的硅酸鹽金屬層。
本案發(fā)明人又發(fā)現(xiàn)了在除去金屬氧化物層后硅酸鹽金屬層上形成其他金屬氧化物層時，因為不需要考慮與襯底之間的所產(chǎn)生的反應(yīng)而能按照設(shè)計形成其它金屬氧化物層，所以把硅酸鹽金屬層和其他金屬氧化物層間的重疊結(jié)構(gòu)作為柵極絕緣膜利用也能夠達(dá)到第一目的。
本案發(fā)明人還發(fā)現(xiàn)了通過一起形成金屬氧化物層和硅酸鹽金屬層之后除去金屬氧化物層的一部分，能夠?qū)崿F(xiàn)作為薄柵極絕緣膜使用硅酸鹽金屬層的單層結(jié)構(gòu)，且作為厚柵極絕緣膜使用硅酸鹽金屬層和金屬氧化物層的疊層結(jié)構(gòu)的多柵極絕緣膜技術(shù)。通過該技術(shù)，能夠達(dá)到第二目的，即，在多柵極絕緣膜技術(shù)下能夠抑制柵極漏電流。此時，作為薄柵極絕緣膜使用硅酸鹽金屬層和其他金屬氧化物層的疊層結(jié)構(gòu)亦可。
本發(fā)明是基于上述知識和見識而發(fā)明出來的，具體來說，為達(dá)到上述第一目的，本發(fā)明所涉及的第一半導(dǎo)體器件的制造方法，包括工序(a)，在硅襯底上形成至少一金屬的硅酸鹽金屬層，同時在硅酸鹽金屬層上形成包括一金屬的金屬氧化物層；工序(b)，除去金屬氧化物層，形成由硅酸鹽金屬層所構(gòu)成的柵極絕緣膜；工序(c)，在柵極絕緣膜上形成柵極電極。
依照第一半導(dǎo)體器件的制造方法，在硅襯底上依次形成包括一金屬的硅酸鹽金屬層以及金屬氧化物層之后，除去金屬氧化物層形成由硅酸鹽金屬層構(gòu)成的柵極絕緣膜。此時，通過例如使用反應(yīng)性濺射法或化學(xué)氣相沉積法，能夠形成厚度均等且其介電常數(shù)高于SiO2的硅酸鹽金屬層，同時通過控制例如濺射條件或沉積條件等，容易控制硅酸鹽金屬層厚度。于是，因為能夠?qū)崿F(xiàn)SiO2換算膜厚及漏電流都很小的柵極絕緣膜，所以能夠?qū)崿F(xiàn)具有所要驅(qū)動力的低耗電量的MOSFET。
為了達(dá)到上述第一目的，本發(fā)明所涉及的第二半導(dǎo)體器件的制造方法包括工序(a)，在硅襯底上形成包括至少一金屬的硅酸鹽金屬層，同時在硅酸鹽金屬層上形成包括一金屬的金屬氧化物層；工序(b)，除去金屬氧化物層，然后在襯底上形成包括與一金屬不同的其他金屬的其他金屬氧化物層，形成由硅酸鹽金屬層和其他金屬氧化物層所構(gòu)成的柵極絕緣膜；工序(c)，在柵極絕緣膜上形成柵極電極。
依照第二半導(dǎo)體器件的制造方法，在硅襯底上依次形成包括一金屬的硅酸鹽金屬層以及金屬氧化物層，除去金屬氧化物層之后，形成包括與一金屬不同的其他金屬的其他金屬氧化物層，從而形成由硅酸鹽金屬層以及其他金屬氧化物層所構(gòu)成的柵極絕緣膜。此時，通過例如使用反應(yīng)性濺射法或化學(xué)氣相沉積法，能夠形成厚度均等且其介電常數(shù)高于SiO2的硅酸鹽金屬層，同時例如通過濺射條件或沉積條件等的控制，容易控制硅酸鹽金屬層厚度。還有，因為在硅酸鹽金屬層上再形成其他金屬氧化物層，所以不用考慮與襯底之間所產(chǎn)生的反應(yīng)，能按設(shè)計形成其他金屬氧化物層。于是，因為由硅酸鹽金屬層和其他金屬氧化物層的疊層結(jié)構(gòu)，能夠?qū)崿F(xiàn)SiO2換算膜厚以及漏電流都很小的柵極絕緣膜，所以能夠?qū)崿F(xiàn)具有所要驅(qū)動力的低耗電量的MOSFET。
還有，依照第二半導(dǎo)體器件的制造方法，因為很簡單地能夠形成具有所需厚度的硅酸鹽金屬層和其他金屬氧化物層的疊層結(jié)構(gòu)，所以很容易設(shè)計滿足MOSFET功能要求的柵極絕緣膜、例如設(shè)計以實現(xiàn)高驅(qū)動力化和低功耗量的兩個方面為目標(biāo)的柵極絕緣膜等。
補(bǔ)充一下，在第二半導(dǎo)體器件的制造方法下，最好是選擇一金屬，以便硅酸鹽金屬層在襯底界面上保持熱穩(wěn)定，并且，不讓該硅酸鹽金屬層向硅結(jié)晶施加很大的應(yīng)變而造成遷移率惡化。還有，最好是選擇其他金屬，以便包括其他金屬的其他金屬氧化物層的介電常數(shù)高于包括一金屬的金屬氧化物層的介電常數(shù)。
為了達(dá)到上述第二目的，本發(fā)明所涉及的第三半導(dǎo)體器件的制造方法包括工序(a)，在硅襯底上的第一元件形成區(qū)域和第二元件形成區(qū)域上分別形成包括至少一金屬的硅酸鹽金屬層的同時，在硅酸鹽金屬層上形成包括一金屬的金屬氧化物層；工序(b)，通過除去金屬氧化物層中的第一元件形成區(qū)域上的那一部分，在第一元件形成區(qū)域上形成由硅酸鹽金屬層構(gòu)成的第一柵極絕緣膜，同時在第二元件形成區(qū)域上形成由硅酸鹽金屬層以及金屬氧化物層所構(gòu)成的第二柵極絕緣膜，工序(c)，在第一柵極絕緣膜上形成第一柵極電極，同時在第二柵極絕緣膜上形成第二柵極電極。
依照第三半導(dǎo)體器件的制造方法，在硅襯底上依次形成包括一金屬的硅酸鹽金屬層以及金屬氧化物層之后，除去金屬氧化物層的一部分，形成由硅酸鹽金屬層所構(gòu)成的第一柵極絕緣膜，和由硅酸鹽金屬層以及金屬氧化物層所構(gòu)成的第二柵極絕緣膜。也就是說，第三半導(dǎo)體器件的制造方法為，作為薄柵極絕緣膜使用硅酸鋯層的單層結(jié)構(gòu)，且作為厚柵極絕緣膜使用硅酸鋯層以及硅酸鋯層的疊層結(jié)構(gòu)的多柵極絕緣膜技術(shù)。在第三半導(dǎo)體器件的制造方法中，通過例如使用反應(yīng)性濺射法或化學(xué)氣相沉積法，能夠形成厚度均等且其介電常數(shù)高于SiO2的硅酸鹽金屬層，同時例如通過濺射條件或沉積條件等的控制，容易控制硅酸鹽金屬層厚度。因為在薄柵極絕緣膜(第一柵極絕緣膜)中能夠?qū)崿F(xiàn)SiO2換算膜厚以及漏電流都很小的柵極絕緣膜，在多柵極絕緣膜技術(shù)下能夠防止柵極漏電流的增大，所以能形成低耗電量的系統(tǒng)大規(guī)模集成電路。還有，因為第一柵極絕緣膜能夠?qū)崿F(xiàn)優(yōu)先提高驅(qū)動力的MOSFET，同時第二柵極絕緣膜實現(xiàn)優(yōu)先減少耗電量的MOSFET，所以能夠?qū)崿F(xiàn)高驅(qū)動力化和低功耗量這兩個方面的系統(tǒng)大規(guī)模集成電路。
為了達(dá)到上述第2目的，本發(fā)明所涉及的第四半導(dǎo)體器件的制造方法，包括在硅襯底上的第一元件形成區(qū)域以及第二元件形成區(qū)域上分別形成包括至少一金屬的硅酸鹽金屬層，同時在硅酸鹽金屬層上形成包括一金屬的金屬氧化物層；工序(b)，除去金屬氧化物層中的在第一元件形成區(qū)域上的那一部分后，在第一元件形成區(qū)域和第二元件形成區(qū)域上分別形成由包括與一金屬不同的其他的其他金屬氧化物層，從而在第一元件形成區(qū)域上形成硅酸鹽金屬層以及其它金屬氧化物層所構(gòu)成的第一柵極絕緣膜，同時在第二元件形成區(qū)域上形成由硅酸鹽金屬層、金屬氧化物層以及其他金屬氧化物層所構(gòu)成的第二柵極絕緣膜；工序(c)，在第一柵極絕緣膜上形成第一柵極電極的同時，在第二柵極絕緣膜上形成第二柵極電極。
依照第四半導(dǎo)體器件的制造方法，在硅襯底上依次形成包括一金屬的硅酸鹽金屬層以及金屬氧化物層，除去金屬氧化物層的一部分后形成包括與一金屬不同的其他金屬的其他金屬氧化物層，從而形成由硅酸鹽金屬層以及其他金屬氧化物層所構(gòu)成的第一柵極絕緣膜，和由硅酸鹽金屬層、金屬氧化物層以及其他金屬氧化物層所構(gòu)成的第二柵極絕緣膜。也就是說，第四半導(dǎo)體裝置的制造方法的技術(shù)為作為薄柵極絕緣膜使用硅酸鹽金屬層以及其他金屬氧化物層的疊層結(jié)構(gòu)，且作為厚柵極絕緣膜使用硅酸鹽金屬層、金屬氧化物層以及其他金屬氧化物層的疊層結(jié)構(gòu)的多柵極絕緣膜技術(shù)。依照第四半導(dǎo)體器件的制造方法，通過例如使用反應(yīng)性濺射法或化學(xué)氣相沉積法，能夠形成厚度均等且其介電常數(shù)高于SiO2的硅酸鹽金屬層，同時例如通過濺射條件或沉積條件等的控制，容易控制硅酸鹽金屬層厚度。還有，在第四半導(dǎo)體裝置的制造方法中，因為在硅酸鹽金屬層上或金屬氧化物層上再形成其他金屬氧化物層，所以不用考慮與襯底間所產(chǎn)生的反應(yīng)能按設(shè)計形成其他金屬氧化物層。因為由硅酸鹽金屬層和其他金屬氧化物層的疊層結(jié)構(gòu)，在薄柵極絕緣膜(第一柵極絕緣膜)上能夠?qū)崿F(xiàn)很小的SiO2換算膜厚以及很小的漏電流，所以在多柵極絕緣膜技術(shù)下能夠防止柵極漏電極的增大，能夠?qū)崿F(xiàn)耗電量很低的系統(tǒng)大規(guī)模集成電路。因為由第一柵極絕緣膜能夠?qū)崿F(xiàn)優(yōu)先了提高驅(qū)動力的MOSFET的同時，由第二柵極絕緣膜能夠?qū)崿F(xiàn)優(yōu)先了減少功耗量的MOSFET，所以能夠?qū)崿F(xiàn)高驅(qū)動力化和低功耗量這兩方面的系統(tǒng)大規(guī)模集成電路。
依照第四半導(dǎo)體器件的制造方法，因為很簡單地能夠形成所要厚度的硅酸鹽金屬層和其他金屬氧化物層的疊層結(jié)構(gòu)，或硅酸鹽金屬層、金屬氧化物層以及其他金屬氧化物層的疊層結(jié)構(gòu)，所以很容易設(shè)計滿足MOSFET功能要求的柵極絕緣膜、例如設(shè)計以實現(xiàn)高驅(qū)動力化和低功耗量的兩方面都為目標(biāo)的柵極絕緣膜等。
還有，在第四半導(dǎo)體器件的制造方法中，最好是選擇一金屬，以便在襯底界面上硅酸鹽金屬層保持熱很穩(wěn)定，且，不讓硅酸鹽金屬層向硅結(jié)晶施加很大的應(yīng)變而造成遷移率惡化。還有，最好是選擇其他金屬，以便包括其他金屬的其他金屬氧化層的介電常數(shù)高于包括一金屬的金屬氧化物層的介電常數(shù)。
在從第一到第四半導(dǎo)體器件的制造方法中，最好是工序(a)包括；通過使用包括至少一金屬的靶的反應(yīng)性濺射法，形成硅酸鹽金屬層以及金屬氧化物層的工序(d)。
這樣做，確實能夠形成厚度均等的、并且其介電常數(shù)大于SiO2的硅酸鹽金屬層，同時通過控制濺射條件，能容易且確實地調(diào)節(jié)硅酸鹽金屬層。
在從第一到第四半導(dǎo)體器件的制造方法中，最好是工序(a)包括；通過使用包括至少一金屬的源氣體的化學(xué)氣相沉積法，形成硅酸鹽金屬層以及金屬氧化物層的工序(e)。
這樣做，確實能夠形成厚度均等的、并且其介電常數(shù)大于SiO2的硅酸鹽金屬層，同時通過控制沉積條件，能容易且確實地調(diào)節(jié)硅酸鹽金屬層。
此時，最好是工序(e)包括；使用通過脈沖狀地提供源氣體一個分子層地沉積金屬氧化物層等的工序。
這樣做，能夠謀求提高對硅酸鹽金屬層的厚度的控制性和均等性。
在第一到第四半導(dǎo)體器件的制造方法中，最好是一金屬層包括Hf、Zr、Ti、Ta、Al、Pr、Nd以及La所構(gòu)成的金屬族中的一種金屬或該金屬族中的兩種以上的金屬的合金。
這樣做，該硅酸鹽金屬層的介電常數(shù)確實高于SiO2的介電常數(shù)。還有，更好的是在第一或第三半導(dǎo)體裝置的制造方法中，一金屬為Zr，更好的是在第二或第四半導(dǎo)體器件的制造方法中，一金屬為Zr、其他金屬為Hf。
為了達(dá)到上述第一目的，本發(fā)明所涉及的第一半導(dǎo)體器件包括；具有由依次疊層包括一金屬的硅酸鹽金屬層、以及包括與一金屬不同的其他金屬的金屬氧化物層所構(gòu)成的柵極絕緣膜的MOSFET。
也就是說，第一半導(dǎo)體器件為，依照本發(fā)明的第二半導(dǎo)體器件的制造方法所制造的半導(dǎo)體器件，因為第一半導(dǎo)體器件能實現(xiàn)SiO2換算膜厚和漏電流都很小的柵極絕緣膜，所以能實現(xiàn)具有所需驅(qū)動力的功耗量很低的MOSFET。另外，容易設(shè)計滿足MOSFET功能要求的柵極絕緣膜。
為了達(dá)到第二目的，本發(fā)明所涉及的第二半導(dǎo)體器件，包括由包括一金屬的硅酸鹽金屬層所構(gòu)成的第一柵極絕緣膜的第一MOSFET，和具有由硅酸鹽金屬層、以及包括一金屬的金屬氧化物層依次疊層所構(gòu)成的第二柵極的第二MOSFET。
也就是說，第二半導(dǎo)體器件為，由本發(fā)明所涉及的第三半導(dǎo)體器件的制造方法所形成的半導(dǎo)體器件，依照第二半導(dǎo)體器件，因為能夠防止多柵極絕緣膜技術(shù)中的柵極漏電流的增大，所以能夠形成耗電量很低的系統(tǒng)大規(guī)模集成電路。在具有第一柵極絕緣膜的第一MOSFET中，因為能夠優(yōu)先提高驅(qū)動力，同時在具有第二柵極絕緣膜的第二MOSFET中，能夠優(yōu)先減少耗電量，所以能夠得到實現(xiàn)高驅(qū)動力和低耗電量這兩方面的系統(tǒng)大規(guī)模集成電路。
為了達(dá)到第二目的，本發(fā)明所涉及的第三半導(dǎo)體器件，包括由包括一金屬的硅酸鹽金屬層、以及包括與一金屬不同的其他金屬的金屬氧化層依次疊層所構(gòu)成的第一柵極絕緣膜的第一MOSFET，和具有由硅酸鹽金屬層、包括一金屬的金屬氧化物層、以及包括其他金屬的金屬氧化物層依次疊層所構(gòu)成的第二柵極的第二MOSFET。
也就是說，第三半導(dǎo)體器件為，根據(jù)本發(fā)明所涉及的第四半導(dǎo)體器件的制造方法所形成的半導(dǎo)體器件，依照第三半導(dǎo)體器件，因為由多柵極絕緣膜技術(shù)能夠防止柵極漏電流的增大，所以能夠形成耗電量很低的系統(tǒng)大規(guī)模集成電路。還有，因為由具有第一柵極絕緣膜的第一MOSFET能夠優(yōu)先提高驅(qū)動力，同時由具有第二柵極絕緣膜的第二MOSFET能夠優(yōu)先減少耗電量，所以能夠得到實現(xiàn)高驅(qū)動力和低耗電量這兩方面的系統(tǒng)大規(guī)模集成電路。還有，適應(yīng)MOSFET所要功能的柵極絕緣膜的設(shè)計就變?nèi)菀琢恕?br> 在第一～第三半導(dǎo)體器件中，最好是一金屬為由Hf、Zr、Ti、Ta、Al、Pr、Nd以及La所構(gòu)成的金屬族中的一種、或由該金屬族中的二種以上所構(gòu)成的金屬合金。
這樣做，該硅酸鹽金屬層的介電常數(shù)確實高于SiO2的介電常數(shù)。
在第二或第三半導(dǎo)體器件中，最好是在內(nèi)部電路內(nèi)使用第一MOSFET，在周圍電路內(nèi)使用第二MOSFET。
這樣做，能夠?qū)崿F(xiàn)備有其驅(qū)動力很高且耗電量很低的內(nèi)部電路，和耗電量很低的周圍電路的系統(tǒng)大規(guī)模集成電路。
在第二或第三半導(dǎo)體器件中，最好是在邏輯部內(nèi)使用第一MOSFET，在DRAM部內(nèi)使用第二MOSFET。
這樣做，能夠?qū)崿F(xiàn)備有驅(qū)動力很高且耗電量很低的邏輯部，和耗電量很低的DRAM部的系統(tǒng)大規(guī)模集成電路。
圖2是本發(fā)明的第1實施例所涉及的半導(dǎo)體器件的制造方法中，氧化鋯層的沉積時間和硅酸鋯層的沉積厚度的關(guān)系的圖。
圖3(a)及圖3(b)為剖視圖，示出了本發(fā)明的第2實施例所涉及的半導(dǎo)體器件的制造方法的每個工序。
圖4(a)～圖4(e)為剖面圖，示出了本發(fā)明第3實施例所涉及的半導(dǎo)體器件的制造方法的每個工序。
圖5(a)及圖5(b)為本發(fā)明的第四實施例所涉及的半導(dǎo)體器件的制造方法的每個工序。
圖6為現(xiàn)有的半導(dǎo)體器件的剖面圖。
最佳實施方式(第1實施例)以下，對于本發(fā)明的第1實施例所涉及的半導(dǎo)體器件以及其制造方法，以n型MOSFET為例，參照附圖進(jìn)行說明。


圖1(a)～圖1(c)為剖面圖，示出了第1實施例所涉及的半導(dǎo)體器件的制造方法的每個工序。
第1實施例所涉及的半導(dǎo)體器件的制造方法，其特征為在硅襯底上形成硅酸鹽金屬層的同時在硅酸鹽金屬層上形成金屬氧化物層，然后除去金屬氧化物層，從而形成由硅酸鹽金屬層而成的柵極絕緣膜。在第1實施例中，形成硅酸鹽金屬層以及金屬氧化物層例如使用反應(yīng)性濺射法。
具體來講，首先，如圖1(a)所示，例如用周知的方法在p型硅襯底100上形成元件隔離部101。之后，例如在Ar和O2的混合氣體中，例如對由鋯(Zr)構(gòu)成的金屬靶進(jìn)行反應(yīng)性濺射，從而在硅襯底100上沉積作為高鋯介電常數(shù)材料層的、例如厚度5nm左右的氧化鋯層(ZrO2層)102。此時，在硅襯底100和氧化鋯層102的界面上，形成由鋯、硅以及氧這3個元素化合物(具體來說ZrSixOy(x、y＞0))構(gòu)成的硅酸鋯層103。
在此，詳細(xì)說明硅酸鋯層103的形成過程。首先，在濺射時的放電所產(chǎn)生的O2等離子體氧化硅襯底100的表面上的同時，氧化金屬靶的表面上。此后，在金屬靶的表面上所形成的鋯氧化物被濺射，而進(jìn)入到在硅襯底100的表面上所形成的硅氧化物層中，同時鋯氧化物和硅氧化物混合在一起，結(jié)果形成了硅酸鋯103。
本案發(fā)明人發(fā)現(xiàn)了；如此所形成的硅酸鋯層103的介電常數(shù)約為SiO2的2倍。這意味著，例如在形成具有厚度約為1.5nm的極薄的SiO2換算膜厚的硅酸鋯層時的物理厚度可以較厚，約為3nm。
本案發(fā)明人還發(fā)現(xiàn)了；如圖2所示，硅酸鋯層103的沉積厚度隨氧化鋯層102的沉積時間的加長，成正比地增大。圖2所示的結(jié)果為，在一定濺射條件(反應(yīng)室內(nèi)壓力0.4kPa，耗電量200W，Ar/O2流量比(在標(biāo)準(zhǔn)狀態(tài)下的每1分鐘的流量比)10/10cc)下所得到的。即，通過改變?yōu)R射條件，能夠改變氧化鋯層102的沉積厚度和硅酸鋯層103的沉積厚度之間的關(guān)系，能夠任意地設(shè)定氧化鋯層102和硅酸鋯層103的沉積結(jié)構(gòu)中的厚度構(gòu)成就更不用說了。補(bǔ)充一下，作為參考，圖2中示出了氧化鋯層102的沉積時間和氧化鋯層102的沉積厚度的關(guān)系。
下面，如圖1(b)所示，例如使用稀氟酸溶液除去氧化鋯層102。此時，因為硅酸鋯層103的蝕刻比率小于氧化鋯層102的蝕刻比率，只能使硅酸鋯層103留下來。由此，能夠形成由硅酸鋯層103構(gòu)成的柵極絕緣膜104(參照圖1(c))。
其次，如圖1(c)所示，在柵極絕緣膜104上形成柵電極105。此后，在柵電極105的兩側(cè)面上形成側(cè)壁絕緣膜106，同時在硅襯底100中的柵電極105的兩側(cè)面形成作為源極區(qū)域以及漏極區(qū)域的雜質(zhì)擴(kuò)散層107。此后，在包括柵電極105等的上面的硅襯底100上，形成層間絕緣膜108，然后在層間絕緣膜108上形成配線109。補(bǔ)充一下，配線109具有設(shè)在層間絕緣膜108上的插塞，以便與連接擴(kuò)散層107連接起來。
如上所述，依照第1實施例，在硅襯底100上形成硅酸鋯層103，同時在硅酸鋯層103上形成氧化鋯層102，除去氧化鋯層102之后形成由硅酸鋯層103所構(gòu)成的柵極絕緣膜104。此時，通過使用由鋯所構(gòu)成的靶的反應(yīng)性濺射法，確實能夠形成厚度均等的、并且其介電常數(shù)大于SiO2的硅酸鋯層103，同時通過控制濺射條件，能容易且確實地調(diào)節(jié)硅酸鋯層103的厚度。從而能實現(xiàn)SiO2換算膜厚和漏電流很小的柵極絕緣膜104，所以能實現(xiàn)具有所需驅(qū)動力的功耗量很低的MOSFET。
補(bǔ)充一下，在第1實施例中作為金屬靶的材料使用了鋯，但可使用具有由反應(yīng)性濺射所得到的其他具有高介電常數(shù)(介電常數(shù)高于SiO2)的化合物(氧化物)的材料，例如Hf、Ti、Ta、Al、Pr、Nd或La等金屬或這些金屬的合金來代替鋯。此時，金屬靶包括氧或微量的Si亦可。
(第1實施例的變形例)下面，以n型MOSFET為例對本發(fā)明第1實施例的變形例所涉及的半導(dǎo)體器件的制造方法進(jìn)行說明。
第1實施例的變形例與第1實施例不同的地方為在圖1(a)所示的工序中，代替使用反應(yīng)性濺射法，使用化學(xué)氣相沉積法形成硅酸鋯層103和氧化鋯層102。
具體來說，元件隔離101形成之后，首先，作為化學(xué)氣相沉積工序的初期過程，在高溫水蒸氣的環(huán)境下在硅襯底100的表面上形成1nm左右的氧化膜(硅氧化物層)。然后，通過以H2O和ZrCl4的混合氣體作為源氣體使用的化學(xué)氣相沉積法，形成硅襯底100上形成氧化鋯層102。此時，包括鋯的源氣體和硅氧化物層之間產(chǎn)生反應(yīng)，在硅襯底100和氧化鋯層102的界面上，形成由鋯、硅以及氧這三個元素化合物所構(gòu)成的硅酸鋯層103。如此所形成的硅酸鋯層103，它的特征和在使用反應(yīng)性濺射法時(第1實施例)相同。通過改變沉積條件、例如改變源氣體中的每個氣體成分的流量比率、或沉積溫度或沉積時間等，任意地能設(shè)定疊層結(jié)構(gòu)下的每層氧化鋯層102和硅酸鋯層103的厚度。
如上所述，依照第1實施例的變形例，能夠得到與第1實施例相同的效果。
更詳細(xì)地說，依照第1實施例的變形例，在硅襯底100上形成硅酸鋯層103，同時在硅酸鋯層103上形成氧化鋯層102，然后除去氧化鋯層102形成由硅酸鋯層103所構(gòu)成的柵極絕緣膜104。此時，通過使用包括鋯的源氣體的化學(xué)氣相沉積法，確實能夠形成厚度均等的、其介電常數(shù)大于SiO2的硅酸鋯層103的同時，通過控制濺射條件，能容易且確實地調(diào)節(jié)硅酸鋯層103的厚度。從而能夠?qū)崿F(xiàn)SiO2換算膜厚和漏電流都很小的柵極絕緣膜104，所以能實現(xiàn)具有所需驅(qū)動力的功耗量很低的MOSFET。
補(bǔ)充一下，在第1實施例的變形例中使用了包括鋯(Zr)的源氣體，不僅如此，也可以使用包括由化學(xué)氣相沉積法所得到的其他具有高介電常數(shù)的化合物(氧化物)的材料(例如Hf、Ti、Ta、Al、Pr、Nd或La等金屬或這些金屬的合金)的氣體。
另外，在第1實施例的變形例中，作為化學(xué)氣相沉積法，既可以使用一般的熱CVD法等，又可以使用通過脈沖狀地(斷斷續(xù)續(xù)地)提供源氣體而一個分子層地沉積氧化鋯層等的金屬氧化物層等的ALD(Atomic layerDeposition)法(參照Dae-Gyu Park等、2000 Symposium onVLSITechnology Digest of Technical papers p46-47、或Dae-Gyu Park等、2000 American Institute of Physics p2207-2209等)。使用ALD法，能夠謀求在硅酸鋯層等的硅酸鹽金屬層的厚度的控制性以及均等性的提高。
另外，在第1實施例以及其變形例中，作為形成硅酸鹽金屬層及金屬氧化物層的方法使用了反應(yīng)性濺射法或化學(xué)氣相沉積法，由此，不僅如此還可以使用其他能夠形成如上述硅酸鋯層103那樣品質(zhì)良好的硅酸鹽金屬層的成膜方法，就更不用說了。
(第2實施例)下面，以n型MOSFET為例對本發(fā)明第2實施例的變形例所涉及的半導(dǎo)體器件的制造方法進(jìn)行說明。
圖3(a)(b)為剖面圖，示出了第2實施例所涉及的半導(dǎo)體器件的制造方法。
第2實施例所涉及的半導(dǎo)體器件的制造方法，其特征為在硅襯底上形成硅酸鹽金屬層的同時在硅酸鹽金屬層上形成金屬氧化物層，除去其金屬氧化物層之后形成其他金屬氧化物層，從而形成由硅酸鹽金屬層以及其他金屬氧化物層所構(gòu)成的柵極絕緣膜。補(bǔ)充一下，在第2實施例中，直到圖1(b)所示的工序與第1實施例或其變形例相同的工序進(jìn)行。
也就是說，首先，如圖1(a)及圖1(b)所示，例如使用反應(yīng)性濺射法或化學(xué)氣相沉積法等，在硅襯底100上形成硅酸鋯層103，同時在硅酸鋯103上形成氧化鋯層102，之后，除去氧化鋯層102，只剩下硅酸鋯層103。
其次，如圖3(a)所示，例如使用反應(yīng)性濺射，在硅酸鋯層103上形成作為高介電常數(shù)材料層的厚度約為5nm的氧化鉿層(HfO2層)110。通過如此，能夠形成硅酸鋯層103和氧化鉿層110的疊層結(jié)構(gòu)的柵極絕緣膜104(參照圖3(b))。此時，因為氧化鉿層110的介電常數(shù)高于氧化鋯層102的介電常數(shù)，所以在厚度相同的情況下，硅酸鋯層103和氧化鉿層110的疊層結(jié)構(gòu)中的SiO2換算膜厚，比在硅酸鋯103和氧化鋯層102的疊層結(jié)構(gòu)中的小。
再次，如圖3(b)所示，在柵極絕緣膜104上形成柵電極105。此后，在柵電極105的兩側(cè)面上形成側(cè)壁絕緣膜106，同時在硅襯底100中的柵電極105的兩側(cè)面形成作為源極區(qū)域以及漏極區(qū)域的雜質(zhì)擴(kuò)散層107。此后，在包括柵電極105等的上面的硅襯底100上，形成層間絕緣膜108，然后在層間絕緣膜108上形成配線109。補(bǔ)充一下，配線109具有設(shè)在層間絕緣膜108上所形成的插塞，以便與擴(kuò)散層107連接起來。
如上所述，依照第2實施例，在硅襯底100上形成硅酸鋯層103，同時在硅酸鋯層103上形成氧化鋯層102，除去氧化鋯層102之后形成氧化鉿層110，從而形成由硅酸鋯層103以及氧化鉿層110所構(gòu)成的柵極絕緣膜104。此時，通過使用反應(yīng)性濺射法或化學(xué)氣相沉積法等，能夠形成厚度均等、并且其介電常數(shù)大于SiO2的硅酸鋯層103，同時例如通過控制濺射條件或沉積沉積條件等容易調(diào)節(jié)硅酸鋯層103的厚度。另外，因為在硅酸鋯層103上還形成氧化鉿層110，所以不用考慮與硅襯底100的反應(yīng)，按設(shè)計能形成氧化鉿層110。硅酸鋯層103和氧化鉿層110的疊層結(jié)構(gòu)能實現(xiàn)SiO2換算膜厚以及漏電流都很小的柵極絕緣膜104，由此能實現(xiàn)具有所需驅(qū)動力的功耗量很低的MOSFET。
另外，依照第2實施例，因為很簡單地能夠形成具有所需厚度結(jié)構(gòu)的硅酸鋯層103和氧化鉿層110疊層結(jié)構(gòu)，所以很容易設(shè)計滿足MOSFET功能要求的柵極絕緣膜104、例如設(shè)計以實現(xiàn)高驅(qū)動力化和低功耗量的兩個方面為目標(biāo)的柵極絕緣膜等。
補(bǔ)充一下，在第2實施例中，最好是通過使用由鋯所構(gòu)成的靶的反應(yīng)性濺射法、或通過使用包括鋯的源氣體的化學(xué)氣相沉積法，形成硅酸鋯層103和氧化鋯層102。這樣做，就確實能夠形成厚度均等的、且其介電常數(shù)大于SiO2的硅酸鋯層103，同時通過控制濺射條件，能容易且確實地調(diào)節(jié)氧化鋯層102的厚度。在此，作為化學(xué)氣相沉積法，使用一般的熱CVD法或ALD法等亦可。使用ALD法，能夠謀求提高硅酸鋯層103的厚度的控制性和均等性。另外，代替反應(yīng)性濺射法或化學(xué)氣相沉積法，可以使用能夠形成質(zhì)量良好的硅酸鋯層103的其他成膜方法就更不用說了。
在第2實施例中，作為柵極絕緣膜104的下層的硅酸鹽金屬層使用了硅酸鋯層103，不僅如此，最好是該硅酸鹽金屬層包括Zr、Hf、Ti、Al、Pr、Nd或La等金屬或這些金屬的合金。這樣做，該硅酸鹽金屬層的介電常數(shù)確實高于SiO2的介電常數(shù)。
在第2實施例中，作為柵極絕緣膜104的上面層的其他金屬氧化物層使用了氧化鉿層110，不僅如此，其他金屬氧化物層包括Zr、Hf、Ti、Al、Pr、Nd或La等金屬或這些金屬的合金是最好的。但，最好是作為柵極絕緣膜104的下層的硅酸鹽金屬層所含的一金屬，不同于其他金屬氧化物層所含的其他金屬。
在第2實施例中，最好是這樣選擇作為柵極絕緣膜104的下層的硅酸鹽金屬層所含的一金屬即該硅酸鹽金屬層在襯底界面上保持熱穩(wěn)定，且，不讓該硅酸鹽金屬層向硅結(jié)晶施加很大的應(yīng)變而造成遷移率惡化。還有，最好是作為柵極絕緣膜104的上層的其他金屬氧化物層所含的其他金屬，選擇得該其他金屬氧化物層的介電常數(shù)高于包括與硅酸鹽金屬層相同的一金屬的金屬氧化物層。
(第3實施例)下面，以n型MOSFET為例對本發(fā)明第3實施例所涉及的半導(dǎo)體器件的制造方法進(jìn)行說明。
圖4(a)～圖4(e)為剖面圖，示出了第3實施例所涉及的半導(dǎo)體器件的制造方法的每個工序。
第3實施例所涉及的半導(dǎo)體器件，其特征為在硅襯底上形成硅酸鹽金屬層，同時在硅酸鹽金屬層上形成金屬氧化物層，然后除去金屬氧化物層的一部分，從而形成由硅酸鹽金屬層的第一柵極絕緣膜，和硅酸鹽金屬層以及金屬氧化膜層所構(gòu)成的第二柵極絕緣膜。在第3實施例中，形成硅酸鹽金屬層以及金屬氧化物層例如使用反應(yīng)性濺射法。
具體來說，首先，如圖4(a)所示，例如以周知方法在p型硅襯底200上形成元件隔離201，從而規(guī)定第一器件形成區(qū)域RA以及第二器件形成區(qū)域RB。此后，例如在Ar氣體和O2氣體的混合氣體中，例如通過對由鋯(Zn)所構(gòu)成的金屬靶進(jìn)行反應(yīng)性濺射，在第一器件形成區(qū)域RA以及第二器件形成區(qū)域RB上分別沉積作為高介電常數(shù)材料層的、厚度例如5nm左右的氧化鋯層(ZrO2層)202。此時，在硅襯底200和氧化鋯層202的界面上，形成由鋯、硅以及氧這三個元素化合物(具體來說ZrSixOy(x、y＞0))構(gòu)成的硅酸鋯層203。另外，硅酸鋯層203的具體形成過程以及其特征與第1實施例中的硅酸鋯層103相同。
其次，如圖4(b)所示，形成抗蝕圖案250，以便使它覆蓋氧化鋯層202中的第二器件形成區(qū)域RB上。此后，如圖4(c)所示，以蝕刻圖案250為掩膜，例如用稀有氟酸溶液除去氧化鋯層202中的第一器件形成區(qū)域RA上的部分。此時，因為硅酸鋯層203的蝕刻比率小于氧化鋯層202的蝕刻比率，所以，只能在第一器件形成區(qū)域RA上留下硅酸鋯層203。如此能在第一器件形成區(qū)域RA上形成由硅酸鋯層203所構(gòu)成的第一柵極絕緣膜204A(參照圖4(e))，同時能在第二器件形成區(qū)域RB上形成由硅酸鋯層203和氧化鋯層202所構(gòu)成的第二柵極絕緣膜204B(參照圖4(e))。
再次，如圖4(d)所示，除去蝕刻圖案250之后，如圖4(e)所示，在第一柵極絕緣膜204A上形成第一柵電極205A，同時在第二柵極絕緣膜204B上形成第二柵電極205B。此后，在第一柵電極205A的兩側(cè)面上形成第一側(cè)壁絕緣膜206A，同時在第二柵電極205B的兩側(cè)面上形成第二側(cè)壁絕緣膜206B。在硅襯底200中的第一柵電極205A的兩側(cè)面形成作為源極區(qū)域以及漏極區(qū)域的第一雜質(zhì)擴(kuò)散層207A，同時在硅襯底200中的第二柵電極205B的兩側(cè)面形成作為源極區(qū)域以及漏極區(qū)域的第二雜質(zhì)擴(kuò)散層207B。然后，在包括第一柵電極205A以及第二柵電極205B等上邊面的硅襯底200的上面形成層間絕緣膜208。然后，在層間絕緣膜208上形成第一配線209A以及第二配線209B。補(bǔ)充一下，第一配線209A具有設(shè)在層間絕緣膜208上的插塞，以便與雜質(zhì)擴(kuò)散層207A連接起來，第二配線209B具有設(shè)在層間絕緣膜208上的插塞，以便雜質(zhì)擴(kuò)散層207B連接起來。
如上所述，依照第3實施例中，在硅襯底200上形成硅酸鋯層203的同時，在硅酸鋯層203上形成氧化鋯層202，然后，除去氧化鋯層202的一部分，形成由硅酸鋯層203所構(gòu)成的第一柵極絕緣膜204A，和由硅酸鋯層203以及氧化鋯層202所構(gòu)成的第二柵極絕緣膜204B。也就是說，第3實施例的技術(shù)為，作為薄柵極絕緣膜使用了硅酸鋯層203的單層結(jié)構(gòu)，且作為厚柵極絕緣膜使用了硅酸鋯層203以及氧化鋯層202的疊層結(jié)構(gòu)的多柵極絕緣膜技術(shù)。在第3實施例中，通過使用由鋯所構(gòu)成的靶的反應(yīng)性濺射法，確實能夠形成厚度均等的、并且其介電常數(shù)大于SiO2的硅酸鋯層203，同時通過控制濺射條件，能容易且確實地調(diào)節(jié)硅酸鋯層203。于是在很薄的柵極絕緣膜(第一柵極絕緣膜204A)下，能夠?qū)崿F(xiàn)很小的SiO2換算膜厚和很小的漏電流，在多柵極絕緣膜技術(shù)中能夠防止柵極漏電流的增大，就能形成功耗量很低的系統(tǒng)大規(guī)模集成電路。因為能夠?qū)崿F(xiàn)由第一柵極絕緣膜204A優(yōu)先了提高驅(qū)動力的MOSFET，同時能夠?qū)崿F(xiàn)由第二柵極絕緣膜204B優(yōu)先了提高驅(qū)動力的MOSFET，所以能夠?qū)崿F(xiàn)高驅(qū)動力化和第功耗量這兩方面的系統(tǒng)大規(guī)模集成電路。
補(bǔ)充一下，在第3實施例中作為金屬靶的材料使用了鋯(Zr)，但可使用具有由反應(yīng)性濺射所得到的其他具有高介電常數(shù)(介電常數(shù)高于SiO2)的化合物(氧化物)的材料，例如Hf、Ti、Ta、Al、Pr、Nd或La等金屬或這些金屬的合金來代替鋯。此時，金屬靶包括氧或微量的硅亦可。
在第3實施例中，最好是以具有第一柵極絕緣膜204A的MOSFET作為內(nèi)部電路使用，同時以具有第二柵極絕緣膜204B的MOSFET作為周圍電路使用。這樣做能實現(xiàn)具有驅(qū)動力很高、且功耗量很低的內(nèi)部電路，和功耗量很低的周圍電路的系統(tǒng)大規(guī)模集成電路。
在第3實施例中，最好以具有第一柵極絕緣膜204A的MOSFET作為邏輯部使用，同時以具有第二柵極絕緣膜204B的MOSFET作為DRAM部使用。這樣做能實現(xiàn)具有驅(qū)動力很高、且功耗量很低的邏輯部，和功耗量很低的DRAM部的系統(tǒng)大規(guī)模集成電路。
(第3實施例的變形例)下面，以n型MOSFET為例對本發(fā)明第3實施例的變形例所涉及的半導(dǎo)體器件的制造方法進(jìn)行說明。
第3實施例的變形例與第3實施例不同的地方為在圖4(a)所示的工序中，代替使用反應(yīng)性濺射法，使用化學(xué)氣相沉積法形成硅酸鋯層203和氧化鋯層202。
具體來說，形成元件隔離201之后，首先，作為化學(xué)氣相沉積工序的初期過程，在高溫水蒸氣的環(huán)境下在硅襯底200的表面上形成1nm左右的氧化膜(硅氧化物層)。然后，通過以H2O和ZrCl4的混合氣體為源氣體使用的化學(xué)氣相沉積法，在硅襯底200上形成氧化鋯層202。此時，包括鋯的源氣體和硅氧化物層之間產(chǎn)生反應(yīng)，在硅襯底200和氧化鋯層202的界面上，形成由鋯、硅以及氧這三個元素化合物所構(gòu)成的硅酸鋯層203。如此所形成的硅酸鋯層203，它的特征和在使用反應(yīng)性濺射法時(第3實施例)相同。還有，通過改變沉積條件、例如改變源氣體中的每個氣體成分的流量比率、或沉積溫度或沉積時間等，任意地能分別設(shè)定在疊層結(jié)構(gòu)下的氧化鋯層202和硅酸鋯層203的厚度。
于是，依照第3實施例的變形例，能夠得到與第3實施例相同的效果。
更詳細(xì)地說，依照第3實施例的變形例，在硅襯底200上形成硅酸鋯層203，同時在硅酸鋯層203上形成氧化鋯層202，然后除去氧化鋯層202的一部分形成由硅酸鋯層203所構(gòu)成的第一柵極絕緣膜204A、和由硅酸鋯層203以及氧化鋯層202所構(gòu)成的第二柵極絕緣膜204B。即，第3實施例的變形例的技術(shù)為，作為薄柵極絕緣膜使用了硅酸鋯層203的單層結(jié)構(gòu)，且作為厚柵極絕緣膜使用了硅酸鋯層203以及氧化鋯層202的疊層結(jié)構(gòu)的多柵極絕緣膜技術(shù)。第3實施例的變形例，通過使用包括鋯源氣體的化學(xué)氣相沉積法，確實能夠形成厚度均等的、其介電常數(shù)大于SiO2的硅酸鋯層203，同時通過控制沉積條件，能容易且確實地調(diào)節(jié)硅酸鋯層203的厚度。因為能在很薄的柵極絕緣膜(第一柵極絕緣膜204A)實現(xiàn)很小的SiO2換算膜厚和很小的漏電流，所以在多柵極絕緣膜技術(shù)下能夠防止柵極漏電流的增大，就能形成功耗量很低的系統(tǒng)大規(guī)模集成電路。還有，因為能夠?qū)崿F(xiàn)由第一柵極絕緣膜204A優(yōu)先提高驅(qū)動力的MOSFET的同時，能夠?qū)崿F(xiàn)由第二柵極絕緣膜204B優(yōu)先減少功耗量的MOSFET，所以能夠?qū)崿F(xiàn)高驅(qū)動力化和低功耗量這兩方面的系統(tǒng)大規(guī)模集成電路。
補(bǔ)充一下，在第3實施例的變形例中使用了包括鋯(Zr)的源氣體，不僅如此，也可以使用包括由化學(xué)氣相沉積法所得到的其他具有高介電常數(shù)的化合物(氧化物)的材料(例如Hf、Ti、Ta、Al、Pr、Nd或La等金屬或這些金屬的合金)的源氣體。
另外，在第3實施例的變形例中，作為化學(xué)氣相沉積法，既可以使用一般的熱CVD法等，又可以使用通過脈沖狀地(斷斷續(xù)續(xù)地)提供源氣體，把氧化鋯層等的金屬氧化物層一個分子層地沉積的ALD法。使用ALD法，能夠謀求在硅酸鋯層等的硅酸鹽金屬層的厚度的控制性和均等性的提高。
另外，在第3實施例以及其變形例中，作為形成硅酸鹽金屬層的方法使用了反應(yīng)性濺射法或化學(xué)氣相沉積法，但不僅如此，還可以使用其它能夠形成如上述硅酸鋯層203那樣質(zhì)量良好的硅酸鹽金屬層的成膜方法就更不用說了。
(第4實施例)下面，以n型MOSFET為例對本發(fā)明第4實施例所涉及的半導(dǎo)體器件的制造方法進(jìn)行說明。
圖5(a)、圖5(b)為剖面圖，示出了第4實施例所涉及的半導(dǎo)體器件的制造方法的每個工序。
第4實施例所涉及的半導(dǎo)體器件，其特征為在硅襯底上形成硅酸鹽金屬層，同時在硅酸鹽金屬層上形成金屬氧化物層，除去金屬氧化物層的一部分之后形成其他金屬氧化物層，從而形成由硅酸鹽金屬層以及其他金屬氧化物層所構(gòu)成的第一柵極絕緣膜，和硅酸鹽金屬層、金屬氧化膜層以及其他金屬氧化物層所構(gòu)成的第二柵極絕緣膜。補(bǔ)充一下、在第4實施例中，直到圖4(d)為止的工序都與第3實施例或其變形例相同。
也就是說，首先，如圖4(a)～圖4(d)所示，例如通過反應(yīng)性濺射或化學(xué)氣相沉積法等在硅襯底200上形成硅酸鋯層203的同時，在硅酸鋯層203上形成氧化鋯層202，此后，在第一器件形成區(qū)域RA上除去氧化鋯層202、只剩下硅酸鋯層203，同時在第二器件形成區(qū)域RB上剩下硅酸鋯層203以及氧化鋯層202的疊層結(jié)構(gòu)。
其次，如圖5(a)所示，例如使用反應(yīng)性濺射法，在硅襯底200上全面形成作為高介電常數(shù)層的厚度5nm左右的氧化鉿層(HfO2層)210。這樣做，能夠在第一器件形成區(qū)域RA上形成由硅酸鋯層203和氧化鉿層210的疊層結(jié)構(gòu)所構(gòu)成的第一柵極絕緣膜204A(參照圖5(b))，同時能夠在第二器件形成區(qū)域RB上形成由硅酸鋯層203和氧化鋯層202、以及氧化鉿層210的疊層結(jié)構(gòu)所構(gòu)成的第二柵極絕緣膜204B(參照圖5(b))。此時，因為氧化鉿層210的介電功耗常數(shù)高于氧化鋯層202，所以在同等厚度下相比，硅酸鋯層203和氧化鉿層210的疊層結(jié)構(gòu)的SiO2換算膜厚小于硅酸鋯層203和氧化鋯層202的基層結(jié)構(gòu)。
再次，如圖5(b)所示，在第一柵極絕緣膜204A上形成第一柵電極205A的同時，在第二柵極絕緣膜204B上形成第二柵電極205B。此后，在第一柵電極205A的兩側(cè)面上形成第一側(cè)壁絕緣膜206A，同時在第二柵電極205B的兩側(cè)面上形成第二側(cè)壁絕緣膜206B。在硅襯底200中的第一柵電極205A的兩側(cè)面形成作為源極區(qū)域以及漏極區(qū)域的第一雜質(zhì)擴(kuò)散層207A，同時在硅襯底200中的第二柵電極205B的兩側(cè)面形成作為源極區(qū)域以及漏極區(qū)域的第二雜質(zhì)擴(kuò)散層207B。然后，在包括第一柵電極205A以及第二柵電極205B等上面的硅襯底200的上面上形成層間絕緣膜208。然后，在層間絕緣膜208上形成第一配線209A以及第二配線209B。補(bǔ)充一下，第一配線209A具有設(shè)在層間絕緣膜208上的插塞，以便與雜質(zhì)擴(kuò)散層207A連接起來，第二配線209B具有設(shè)在層間絕緣膜208上的插塞，以便與雜質(zhì)擴(kuò)散層207B連接起來。
如上所述，依照第4實施例中，在硅襯底200上形成硅酸鋯層203的同時，在硅酸鋯層203上形成氧化鋯層202，除去氧化鋯層202的一部分，然后形成氧化鉿層210，形成由硅酸鋯層203和氧化鉿層210所構(gòu)成的第一柵極絕緣膜204A，和由硅酸鋯層203和氧化鋯層202以及氧化鉿層210所構(gòu)成的第二柵極絕緣膜204B。也就是說，第4實施例的技術(shù)為，作為很薄柵極絕緣膜使用了硅酸鋯層203以及氧化鉿層210的疊層結(jié)構(gòu)，且作為很厚柵極絕緣膜使用了硅酸鋯層203、氧化鋯層202以及氧化鉿層210的疊層結(jié)構(gòu)的多柵極絕緣膜技術(shù)。在第4實施例中，通過使用反應(yīng)性濺射法或化學(xué)氣相沉積法等，確實能夠形成厚度均等的、并且其介電常數(shù)大于SiO2的硅酸鋯層203，同時通過控制濺射條件或沉積條件等容易調(diào)節(jié)硅酸鋯層203的厚度。還有，在第4實施例中，硅酸鋯層203或氧化鋯層202的上面，又形成氧化鉿層210，因此不用考慮與硅襯底200的反應(yīng)，按設(shè)計能形成氧化鉿層210。硅酸鋯層203和氧化鉿層210的疊層結(jié)構(gòu)，能實現(xiàn)在厚度很薄的絕緣膜(第一柵極絕緣膜204A)下，實現(xiàn)很小的SiO2換算膜厚和很小的漏電流，所以在多柵極絕緣膜技術(shù)中防止柵極漏電流的增大，能夠形成功耗量很低的系統(tǒng)大規(guī)模集成電路。因為能夠?qū)崿F(xiàn)由第一柵極絕緣膜204A優(yōu)先了提高驅(qū)動力的MOSFET，同時能夠?qū)崿F(xiàn)由第二柵極絕緣膜204B優(yōu)先了提高驅(qū)動力的MOSFET，所以能夠?qū)崿F(xiàn)高驅(qū)動力化和第功耗量這兩方面的系統(tǒng)大規(guī)模集成電路。
依照第4實施例，因為很簡單地能夠形成所要厚度構(gòu)成的硅酸鋯層203和氧化鉿層210的疊層結(jié)構(gòu)，或硅酸鋯層203、和氧化鋯層202以及氧化鉿層210的疊層結(jié)構(gòu)，所以很容易能設(shè)計滿足MOSFET功能要求的第一柵極絕緣膜204A或第二柵極絕緣膜204B、例如設(shè)計以實現(xiàn)高驅(qū)動力化和低功耗量的兩側(cè)面都為目標(biāo)的柵極絕緣膜等。
補(bǔ)充一下，在第4實施例中，最好是通過使用由鋯所構(gòu)成的靶的反應(yīng)性濺射法、或通過使用包括鋯的源氣體的化學(xué)氣相沉積法，形成硅酸鋯層203和氧化鋯層202。這樣做，就確實能夠形成厚度均等的、且其介電常數(shù)大于SiO2的硅酸鋯層203，同時通過控制濺射條件或沉積條件確實調(diào)節(jié)氧化鋯層202的厚度。在此，作為化學(xué)氣相沉積法，使用一般的熱CVD法或ALD法等亦可。使用ALD法，能夠謀求提高硅酸鋯層203厚度的控制性和均等性。代替反應(yīng)性濺射法或化學(xué)氣相沉積法，可以使用能夠形成品質(zhì)良好的硅酸鋯層203的其他成膜方法就更不用說了。
在第4實施例中，作為第一柵極絕緣膜204A或第二柵極絕緣膜204B的下邊層的硅酸鹽金屬層使用了硅酸鋯層203，不僅如此，最好是該硅酸鹽金屬層包括Zr、Hf、Ti、Al、Pr、Nd或La等金屬或這些金屬的合金。這樣做，該硅酸鹽金屬層的介電常數(shù)確實高于SiO2的介電常數(shù)。
在第4實施例中，作為第一柵極絕緣膜204A或第二柵極絕緣膜204B的上邊層的其他金屬氧化物層使用了氧化鉿層210，不僅如此，其他金屬氧化物層包括Zr、Hf、Ti、Al、Pr、Nd或La等金屬或這些金屬的合金是最好的。但，最好是作為第一柵極絕緣膜204A或第二柵極絕緣膜204B的下邊層的硅酸鹽金屬層所含的一金屬，不同與其他金屬氧化物層所含的其他金屬。
在第4實施例中，最好是這樣選擇作為柵極絕緣膜204A或第二柵極絕緣膜204B的下邊層的硅酸鹽金屬層所含的一金屬即該硅酸鹽金屬層在襯底界面上保持熱很穩(wěn)定，且，不讓該硅酸鹽金屬層向硅結(jié)晶施加很大的應(yīng)變而造成遷移率惡化。最好是作為柵極絕緣膜204A或第二柵極絕緣膜204B的上層的其他金屬氧化物層所含的其他金屬，選擇得該其他金屬氧化物層的介電常數(shù)高于包括與硅酸鹽金屬層相同的一金屬的金屬氧化物層。
在第4實施例中，最好是以具有第一柵極絕緣膜204A的MOSFET作為內(nèi)部電路使用，同時以具有第二柵極絕緣膜204B的MOSFET作為周圍電路使用。這樣做能實現(xiàn)具有驅(qū)動力很高、且功耗量很低的內(nèi)部電路，和功耗量很低的周圍電路的系統(tǒng)大規(guī)模集成電路。
在第4實施例中，最好以具有第一柵極絕緣膜204A的MOSFET作為邏輯部使用，同時以具有第二柵極絕緣膜204B的MOSFET作為DRAM部使用。這樣做能實現(xiàn)具有驅(qū)動力很高、且功耗量很低的邏輯部，和功耗量很低的DRAM部的系統(tǒng)大規(guī)模集成電路。
權(quán)利要求
1.一種半導(dǎo)體器件的制造方法，其中包括工序(a)，在硅襯底上形成至少一金屬的硅酸鹽金屬層，同時在硅酸鹽金屬層上形成包括一金屬的金屬氧化物層；工序(b)，除去上述金屬氧化物層，形成由上述硅酸鹽金屬層所構(gòu)成的柵極絕緣膜；以及工序(c)，在上述柵極絕緣膜上形成柵極電極。
2.根據(jù)權(quán)利要求第1項所述的半導(dǎo)體器件的制造方法，其中上述工序(a)包括；通過使用包括至少上述一金屬的靶的反應(yīng)性濺射法，形成上述硅酸鹽金屬層以及金屬氧化物層的工序(d)。
3.根據(jù)權(quán)利要求第1項所述的半導(dǎo)體器件的制造方法，其中上述工序(a)包括；通過使用包括至少上述一金屬的源氣體的化學(xué)氣相沉積法，形成上述硅酸鹽金屬層以及金屬氧化物層的工序(e)。
4.根據(jù)權(quán)利要求第3項所述的半導(dǎo)體器件的制造方法，其中上述工序(e)包括；通過脈沖狀地提供上述源氣體一個分子層地沉積上述金屬氧化物層的工序。
5.根據(jù)權(quán)利要求第1項所述的半導(dǎo)體器件的制造方法，其中上述一金屬層包括Hf、Zr、Ti、Ta、Al、Pr、Nd以及La所構(gòu)成的金屬族中的一種金屬、或上述金屬族中的兩種以上的金屬的合金。
6.根據(jù)權(quán)利要求第1項所述的半導(dǎo)體器件的制造方法，其中上述一金屬為Zr。
7.一種半導(dǎo)體器件的制造方法，其中包括工序(a)，在硅襯底上形成包括至少一金屬的硅酸鹽金屬層，同時在上述硅酸鹽金屬層上形成包括上述一金屬的金屬氧化物層；工序(b)，通過除去上述金屬氧化物層，然后在上述襯底上形成包括與上述一金屬不同的其他金屬的其他金屬氧化物層，形成由上述硅酸鹽金屬層以及其他金屬氧化物層所構(gòu)成的柵極絕緣膜；工序(c)，在上述柵極絕緣膜上形成柵極電極。
8.根據(jù)權(quán)利要求第7項所述的半導(dǎo)體器件的制造方法，其中上述工序(a)包括；通過使用包括至少上述一金屬的靶的反應(yīng)性濺射法，形成上述硅酸鹽金屬層以及金屬氧化物層的工序(d)。
9.根據(jù)權(quán)利要求第7項所述的半導(dǎo)體器件的制造方法，其中上述工序(a)包括；通過使用包括至少上述一金屬的源氣體的化學(xué)氣相沉積法，形成上述硅酸鹽金屬層以及金屬氧化物層的工序(e)。
10.根據(jù)權(quán)利要求第9項所述的半導(dǎo)體器件的制造方法，其中上述工序(e)包括；通過脈沖狀地提供上述源氣體，一個分子層地沉積上述金屬氧化物層等的工序。
11.根據(jù)權(quán)利要求第7項所述的半導(dǎo)體器件的制造方法，其中上述一金屬層包括Hf、Zr、Ti、Ta、Al、Pr、Nd以及La所構(gòu)成的金屬族中的一種金屬、或上述金屬族中的兩種以上的金屬的合金。
12.根據(jù)權(quán)利要求第7項所述的半導(dǎo)體器件的制造方法，其中上述一金屬為Zr，上述其他金屬為Hf。
13.一種半導(dǎo)體器件的制造方法，其中包括工序(a)，在硅襯底上的第一元件形成區(qū)域以及第二元件形成區(qū)域上分別形成包括至少一金屬的硅酸鹽金屬層，同時在上述硅酸鹽金屬層上形成包括上述一金屬的金屬氧化物層；工序(b)，除去上述金屬氧化物層中的在上述第一元件形成區(qū)域上的那一部分后，在上述第一元件形成區(qū)域上形成上述硅酸鹽金屬層所構(gòu)成的第一柵極絕緣膜，同時在上述第二元件形成區(qū)域上形成由上述硅酸鹽金屬層、以及金屬氧化物層所構(gòu)成的第二柵極絕緣膜；工序(c)，在上述第一柵極絕緣膜上形成第一柵極電極的同時，在上述第二柵極絕緣膜上形成第二柵極電極。
14.根據(jù)權(quán)利要求第13項所述的半導(dǎo)體器件的制造方法，其中上述工序(a)包括；通過使用包括至少上述一金屬的靶的反應(yīng)性濺射法，形成上述硅酸鹽金屬層以及金屬氧化物層的工序(d)。
15.根據(jù)權(quán)利要求第13項所述的半導(dǎo)體器件的制造方法，其中上述工序(a)包括；通過使用包括至少上述一金屬的源氣體的化學(xué)氣相沉積法，形成上述硅酸鹽金屬層以及金屬氧化物層的工序(e)。
16.根據(jù)權(quán)利要求第15項所述的半導(dǎo)體器件的制造方法，其中上述工序(e)包括；使用通過脈沖狀地提供上述源氣體，一個分子層地沉積上述金屬氧化物層等的工序。
17.根據(jù)權(quán)利要求第13項所述的半導(dǎo)體器件的制造方法，其中上述一金屬層包括Hf、Zr、Ti、Ta、Al、Pr、Nd以及La所構(gòu)成的金屬族中的一種金屬、或上述金屬族中的兩種以上的金屬的合金。
18.根據(jù)權(quán)利要求第13項所述的半導(dǎo)體器件的制造方法，其中上述一金屬為Zr。
19.一種半導(dǎo)體器件的制造方法，其中包括工序(a)，在硅襯底上的第一元件形成區(qū)域以及第二元件形成區(qū)域上分別形成包括至少一金屬的硅酸鹽金屬層，同時在上述硅酸鹽金屬層上形成包括上述一金屬的金屬氧化物層；工序(b)，除去上述金屬氧化物層中的在上述第一元件形成區(qū)域上的那一部分后，在上述第一元件形成區(qū)域和上述第二元件形成區(qū)域上分別形成由包括與上述一金屬不同的其他的其他金屬氧化物層，從而在上述第一元件形成區(qū)域上形成上述硅酸鹽金屬層以及其它金屬氧化物層所構(gòu)成的第一柵極絕緣膜，同時在上述第二元件形成區(qū)域上形成由上述硅酸鹽金屬層、金屬氧化物層以及其他金屬氧化物層所構(gòu)成的第二柵極絕緣膜；工序(c)，在上述第一柵極絕緣膜上形成第一柵極電極的同時，在上述第二柵極絕緣膜上形成第二柵極電極。
20.根據(jù)權(quán)利要求第19項所述的半導(dǎo)體器件的制造方法，其中上述工序(a)包括；通過使用包括至少上述一金屬的靶的反應(yīng)性濺射法，形成上述硅酸鹽金屬層以及金屬氧化物層的工序(d)。
21.根據(jù)權(quán)利要求第19項所述的半導(dǎo)體器件的制造方法，其中上述工序(a)包括；通過使用包括至少上述一金屬的源氣體的化學(xué)氣相沉積法，形成上述硅酸鹽金屬層以及金屬氧化物層的工序(e)。
22.根據(jù)權(quán)利要求第21項所述的半導(dǎo)體器件的制造方法，其中上述工序(e)包括；使用通過脈沖狀地提供上述源氣體，一個分子層地沉積上述金屬氧化物層的工序。
23.根據(jù)權(quán)利要求第19項所述的半導(dǎo)體器件的制造方法，其中上述一金屬層包括Hf、Zr、Ti、Ta、Al、Pr、Nd以及La所構(gòu)成的金屬族中的一種金屬、或上述金屬族中的兩種以上的金屬的合金。
24.根據(jù)權(quán)利要求第19項所述的半導(dǎo)體器件的制造方法，其中上述一金屬為Zr，上述其他金屬為Hf。
25.一種半導(dǎo)體器件，其中具有由依次疊層包括一金屬的硅酸鹽金屬層、以及包括與上述一金屬不同的其他金屬的金屬氧化物層所構(gòu)成的柵極絕緣膜的MOSFET。
26.根據(jù)權(quán)利要求第25項所述的半導(dǎo)體器件，其中上述一金屬層包括Hf、Zr、Ti、Ta、Al、Pr、Nd以及La所構(gòu)成的金屬族中的一種金屬、或上述金屬族中的兩種以上的金屬的合金。
27.一種半導(dǎo)體器件，其中具有具有由包括一金屬的硅酸鹽金屬層所構(gòu)成的第一柵極絕緣膜的第一MOSFET，具有由上述硅酸鹽金屬層、以及包括上述一金屬的金屬氧化物層依次疊層所構(gòu)成的第二柵極的第二MOSFET。
28.根據(jù)權(quán)利要求第27項所述的半導(dǎo)體器件，其中上述一金屬為由Hf、Zr、Ti、Ta、Al、Pr、Nd以及La所構(gòu)成的金屬族中的一種、或由上述金屬族中的二種以上所構(gòu)成的金屬合金。
29.根據(jù)權(quán)利要求第27項所述的半導(dǎo)體器件，其中在內(nèi)部電路內(nèi)使用上述第一MOSFET，在周圍電路內(nèi)使用上述第二MOSFET。
30.根據(jù)權(quán)利要求第27項所述的半導(dǎo)體器件，其中在邏輯部內(nèi)使用上述第一MOSFET，在DRAM部內(nèi)使用上述第二MOSFET。
31.一種半導(dǎo)體器件，其中具有由包括一金屬的硅酸鹽金屬層、以及包括與上述一金屬不同的其他金屬的金屬氧化層依次疊層所構(gòu)成的第一柵極絕緣膜的第一MOSFET，由上述硅酸鹽金屬層、包括上述一金屬的金屬氧化物層、以及包括上述其他金屬的上述金屬氧化物層依次疊層所構(gòu)成的第二柵極的第二MOSFET。
32.根據(jù)權(quán)利要求第31項所述的半導(dǎo)體器件，其中上述一金屬為由Hf、Zr、Ti、Ta、Al、Pr、Nd以及La所構(gòu)成的金屬族中的一種、或由上述金屬族中的二種以上所構(gòu)成的金屬合金。
33.根據(jù)權(quán)利要求第31項所述的半導(dǎo)體器件，其中在內(nèi)部電路內(nèi)使用上述第一MOSFET，在周圍電路內(nèi)使用上述第二MOSFET。
34.根據(jù)權(quán)利要求第31項所述的半導(dǎo)體器件，其中在邏輯部內(nèi)使用上述第一MOSFET，在DRAM部內(nèi)使用上述第二MOSFET。
全文摘要
本發(fā)明提供一種半導(dǎo)體器件以及其制造方法，包括在硅襯底100上造成硅酸鋯層103，同時在硅酸鋯層103上造成鋯氧化物層102，然后除去該鋯氧化物層102，從而造成由硅酸鋯層103所構(gòu)成的柵極絕緣膜104。
文檔編號H01L21/8242GK1460297SQ02800849
公開日2003年12月3日 申請日期2002年2月6日 優(yōu)先權(quán)日2001年4月2日
發(fā)明者森脅將, 丹羽正昭, 久保田正文 申請人:松下電器產(chǎn)業(yè)株式會社