專利名稱：半導(dǎo)體元件的元件隔離膜的形成方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體元件的元件隔離膜的形成方法，特別是涉及利用硅外延生長(Epitaxial Silicon Growth)的元件隔離膜的形成方法。
背景技術(shù)：
一般，一面增加半導(dǎo)體元件的集成度，一面正在進(jìn)行在隔離工藝中利用溝槽(trench)腐蝕和化學(xué)機(jī)械剖光(Chemical Machanical PolishingCMP)代替現(xiàn)有LOCOS(Locoal Oxidation of Silicon硅局部氧化)的隔離方法的新研究。
如下所述通過圖1和圖2說明以往的元件隔離膜的形成方法。
首先，如圖1所示，在硅襯底1上形成襯墊氧化膜2和氮化膜3，按一定大小對(duì)所述氮化膜3和襯墊氧化膜2進(jìn)行構(gòu)圖后，腐蝕露出的硅襯底1，形成溝槽。
接著，如圖2所示，在硅襯底1上完成溝槽腐蝕后，在對(duì)溝槽內(nèi)填充氧化膜4和進(jìn)行CMP(Chemical Mechanical Polishing化學(xué)機(jī)械剖光)之后，完成洗凈(Cleaning)工藝和犧牲氧化膜(SacrificialOxide)形成工藝。
但是，如上述那樣進(jìn)行的已往溝槽隔離膜的形成方法會(huì)發(fā)生各向異性的氧化膜損失，削減氧化膜的腐蝕邊緣(A)。即，溝槽向下凹陷很多，這在進(jìn)行字線腐蝕時(shí)使殘留物殘留在該部分，妨害元件穩(wěn)定地執(zhí)行動(dòng)作，而且由于在該區(qū)域發(fā)生的邊緣電場(Fringing Electric Field)，引起晶體管曲線頂點(diǎn)(Hump)出現(xiàn)，使亞閾值電流(Sub-threshold current)變大，并發(fā)生反向窄寬度效應(yīng)(Inverse Narrow Width Effect)，使元件特性惡化。
圖3至圖5示出了用于解決上述問題的其它現(xiàn)有技術(shù)。
首先，參照?qǐng)D3，在硅襯底1上形成襯墊氧化膜12和氮化膜13，按一定大小對(duì)所述氮化膜13和襯墊氧化膜12進(jìn)行構(gòu)圖后，腐蝕露出的硅襯底11而形成溝槽。但是，在以往的其它方法中，利用在硅襯底11的溝槽形成時(shí)產(chǎn)生的殘留物在襯底11上腐蝕，從而變成鉗口(B)。
接著，如圖4所示，執(zhí)行氧化工藝，形成溝槽角部(Corner)區(qū)域進(jìn)一步變圓(round)的氧化膜14。
接著，如圖5所示，在溝槽內(nèi)填充氧化膜15，經(jīng)CMP等工藝在溝槽邊緣區(qū)域形成具有圓形輪廓的隔離絕緣膜。
但是，所述以往的其它方法受圖形尺寸的影響。即，在圖形尺寸大的部位容易產(chǎn)生這樣的鉗口，而在高集成的D隨機(jī)存取存儲(chǔ)器(DRAM)這樣的構(gòu)圖狹窄的區(qū)域不產(chǎn)生這樣的鉗口，使所獲得的氧化膜產(chǎn)生腐蝕邊緣(A)，使元件的電氣特性惡化。此外，由于在溝槽腐蝕時(shí)使產(chǎn)生的鉗口因圖形尺寸造成其程度不同，由此在以后使電氣特性受到互不相同的影響。而且，在溝槽腐蝕后，為除去受損傷的硅膜而使角部變圓，如果在熱氧化膜形成后進(jìn)行除去該熱氧化膜的犧牲氧化工藝，則存在角部變得更脆弱的問題。

發(fā)明內(nèi)容
因此，本發(fā)明為解決上述問題而作出，本發(fā)明目的在于提供一種利用溝槽腐蝕的半導(dǎo)體元件的元件隔離膜的形成方法，所述溝槽腐蝕通過在填充溝槽的元件隔離絕緣膜的角部不發(fā)生損失，使在以后的工藝中不產(chǎn)生殘留物，可獲得穩(wěn)定的元件電氣特性。
此外，本發(fā)明的另一目的在于提供一種使元件可靠性提高的半導(dǎo)體元件的元件隔離膜的形成方法，該方法在利用隔離掩膜圖形依次腐蝕掩蔽絕緣膜和隔離氧化膜時(shí)，通過腐蝕隔離氧化膜，使之殘存從硅襯底算起數(shù)百埃以內(nèi)的厚度，從而使硅襯底不被等離子體(Plasma)損傷(damage)。
為實(shí)現(xiàn)上述目的，本發(fā)明半導(dǎo)體元件的元件隔離膜的形成方法的特征在于，包括在依次在硅襯底上形成隔離氧化膜和掩蔽絕緣膜后，形成掩膜圖形的步驟，利用所述掩膜圖形，通過干式腐蝕依次腐蝕所述掩蔽絕緣膜和所述隔離氧化膜的規(guī)定部位的步驟，在除去所述隔離掩膜圖形后，將所述硅襯底上殘存的規(guī)定部位的隔離氧化膜完全除去，從而形成溝槽的步驟，和在所獲得的結(jié)構(gòu)上生長硅外延膜，完成硅外延有源區(qū)的步驟。
下面參照對(duì)本發(fā)明的優(yōu)選實(shí)施例進(jìn)行的以下說明，上述本發(fā)明的目的、其它特征和優(yōu)點(diǎn)等會(huì)變得更明確。


圖1是用于說明現(xiàn)有技術(shù)的元件隔離膜形成方法的工藝剖面圖。
圖2同樣是用于說明現(xiàn)有技術(shù)的元件隔離膜形成方法的工藝剖面圖。
圖3同樣是用于說明現(xiàn)有技術(shù)的元件隔離膜形成方法的工藝剖面圖。
圖4是用于說明現(xiàn)有的其它技術(shù)的元件隔離膜形成方法的工藝剖面圖。
圖5同樣是用于說明現(xiàn)有的其它技術(shù)的元件隔離膜形成方法的工藝剖面圖。
圖6是用于說明本發(fā)明的元件隔離膜形成方法的工藝剖面圖。
圖7同樣是用于說明本發(fā)明的元件隔離膜形成方法的工藝剖面圖。
圖8同樣是用于說明本發(fā)明的元件隔離膜形成方法的工藝剖面圖。
圖9是用于說明本發(fā)明的其它元件隔離膜形成方法的工藝剖面圖。
圖10同樣是用于說明本發(fā)明其它元件隔離膜形成方法的工藝剖面圖。
圖11同樣是用于說明本發(fā)明其它元件隔離膜形成方法的工藝剖面圖。
具體實(shí)施例方式
以下參照附圖詳細(xì)說明本發(fā)明實(shí)施例。
另外，在用于說明實(shí)施例的全部圖面中具有相同功能的部件使用相同符號(hào)，省略重復(fù)說明。
圖6至圖8是用于說明本發(fā)明元件隔離膜形成方法的工藝剖面圖。
首先參照?qǐng)D6，在硅襯底1的上部使隔離氧化膜2熱生長成必要的厚度，在其上層疊掩蔽(Masking)絕緣膜3。之后，在所述掩蔽絕緣膜3上形成隔離掩膜圖形4。
接著，利用所述隔離掩膜圖形4通過干式腐蝕對(duì)所述掩蔽絕緣膜3和所述隔離氧化膜2進(jìn)行腐蝕，使所述硅襯底1露出。
之后，除去所述隔離掩膜圖形4(圖7)。
接著，參照?qǐng)D8，通過硅外延生長(Epitaxial Silicon Growth)生成有源(active)硅區(qū)5，完成有源區(qū)和場(field)區(qū)。
圖9至圖11是用于說明本發(fā)明半導(dǎo)體元件的其它元件隔離膜的形成方法的工藝剖面圖。
首先，參照?qǐng)D9，在硅襯底1的上部使隔離氧化膜2熱生長成必要的厚度程度，在其上層疊掩蔽(Masking)絕緣膜3。之后，在所述掩蔽絕緣膜3上形成隔離掩膜圖形4。
接著，盡管利用所述隔離掩膜圖形4通過干式腐蝕對(duì)依次所述掩蔽絕緣膜3和所述隔離氧化膜2進(jìn)行腐蝕，但腐蝕所述隔離氧化膜2使之殘存從所述硅襯底1算起數(shù)百埃以內(nèi)的厚度。此時(shí)，使所述隔離氧化膜2殘存數(shù)百埃以內(nèi)厚度的理由是為了所述硅襯底1不受等離子體(Plasma)的損傷(damage)，而這是為了以后進(jìn)行在有源區(qū)形成的硅外延生長時(shí)減少外延層和所述硅襯底1之間發(fā)生的缺陷(defect)。
接著，參照?qǐng)D10，在除去所述隔離掩膜圖形4后，在按照?qǐng)D6在所述硅襯底1上進(jìn)行腐蝕后，將殘存的氧化膜2完全除去。
接著，參照?qǐng)D11，通過硅外延生長(Epitaxial Silicon Growth)生成有源(active)區(qū)，完成有源區(qū)和場(field)區(qū)。
如上所述，如果按照本發(fā)明的半導(dǎo)體元件元件隔離膜的形成方法，在利用隔離掩膜圖形4依次腐蝕掩蔽絕緣膜3和隔離氧化膜2時(shí)，通過腐蝕隔離氧化膜2使之殘存從硅襯底1算起數(shù)百埃以內(nèi)的厚度，則硅襯底1不受因等離子體(Plasma)帶來的損傷(damage)，可使元件可靠性提高。
此外，在以后形成的硅外延生長時(shí)，可減少外延層和所述硅襯底1之間發(fā)生的缺陷(defect)。
以上通過實(shí)施例詳細(xì)說明了本發(fā)明，但本發(fā)明不受實(shí)施例的限定，如果具有本發(fā)明所屬技術(shù)領(lǐng)域中常識(shí)，則不脫離本發(fā)明思想和精神就可對(duì)本發(fā)明進(jìn)行修改或變更。
權(quán)利要求
1.一種半導(dǎo)體元件的元件隔離膜的形成方法，其特征在于，依次在硅襯底上形成隔離氧化膜和掩蔽絕緣膜的步驟，腐蝕所述掩蔽絕緣膜和所述隔離氧化膜以形成溝槽的步驟，在所述溝槽內(nèi)生長硅外延膜，以形成硅外延有源區(qū)的步驟。
2.如權(quán)利要求1所述的半導(dǎo)體元件的元件隔離膜形成方法，其特征在于，所述隔離氧化膜具有自所述硅襯底算起數(shù)百埃以內(nèi)的厚度。
全文摘要
本發(fā)明提供一種半導(dǎo)體元件的元件隔離膜的形成方法。本發(fā)明在利用隔離掩膜圖形依次腐蝕掩蔽絕緣膜和隔離氧化膜時(shí)通過腐蝕隔離氧化膜使之殘存自硅襯底算起數(shù)百埃以內(nèi)的厚度，使硅襯底不受因等離子體帶來的損傷，使元件可靠性提高。為此本發(fā)明的半導(dǎo)體元件元件隔離膜的形成方法的特征在于在依次在硅襯底上形成隔離氧化膜和掩蔽絕緣膜后，形成掩膜圖形的步驟，利用所述掩膜圖形，通過干式腐蝕依次腐蝕所述掩蔽絕緣膜和所述隔離氧化膜的規(guī)定部位步驟，在除去所述隔離掩膜圖形后，將所述硅襯底上殘存的規(guī)定部分的隔離氧化膜完全除去，從而形成溝槽的步驟，和在所獲得的結(jié)構(gòu)上生長硅外延膜，完成硅外延有源區(qū)的步驟。
文檔編號(hào)H01L21/76GK1428835SQ02154239
公開日2003年7月9日 申請(qǐng)日期2002年12月20日 優(yōu)先權(quán)日2001年12月20日
發(fā)明者樸哲秀 申請(qǐng)人:東部電子株式會(huì)社