專利名稱：半導體裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導體裝置，特別是涉及一種通過對導電圖形采取對策，可消除用戶安裝設(shè)計上的不便，而且能在高頻用途方面提高特性的半導體裝置。
背景技術(shù)：
在手機等移動通訊設(shè)備中，大多使用GHz頻帶的微波，在天線切換電路及收發(fā)信號的切換電路等中，大都采用用于切換這些高頻信號的開關(guān)元件(例如，特開平9-181642號)。作為這些元件，由于使用高頻，所以大多使用采用砷化鎵(GaAs)的場效應(yīng)晶體管(以下稱為FET)，因此推進了所述開關(guān)電路本身集成化的單片式微波集成電路(MMIC)的開發(fā)。
另外，為了實現(xiàn)現(xiàn)有半導體裝置小型化、低成本化，芯片尺寸標準化被提議。以下就半導體裝置，以作為化合物半導體的GaAs的2聯(lián)開關(guān)電路裝置為例加以說明。
圖11是表示現(xiàn)有化合物半導體開關(guān)電路裝置的電路圖。該化合物半導體開關(guān)電路裝置包括將源極、柵極及漏極設(shè)置在溝道層表面的作為第一、第二FET的FETa1、FETa2及作為第三、第四FET的FETb1、FETb2；與第一、第二FET各自的源極(或漏極)相連接的作為第一、第二輸入端子的INa1、INa2；與第三、第四FET各自的源極(或漏極)相連接的作為第三、第四輸入端子的INb1、INb2；與第一、第二FET的漏極(或源極)相連接的作為第一共同輸出端子的OUTa；與第三、第四FET的漏極(或源極)相連接的作為第二共同輸出端子的OUTb；連接作為第一、第三FET的FETa1、FETb1各自的柵極和作為第一控制端子的Ctl-1的電阻Ra1、Rb1；連接作為第二、第四FET的FETa2、FETb2各自柵極與作為第二控制端子的Ctl-2的電阻Ra2、Rb2。
電阻Ra1、Ra2及Rb1、Rb2的配置目的是，相對于構(gòu)成交流接地的控制端子Ctl-1、Ctl-2的直流電位，防止通過柵極泄漏高頻信號。
作為第一、第二FET的FETa1、FETa2及作為第三、第四FET的FETb1、FETb2，由GaAs MESFET(耗盡型FET)構(gòu)成，集成在GaAs基板上。
圖11表示的電路，由兩組采用MESFET的稱為SPDT(單刀雙擲)的化合物半導體開關(guān)電路的原理性電路組成，但特征是，將各自的控制端子共用，合計8個插頭，作為2聯(lián)開關(guān)這一點。
下面，參照圖11說明本發(fā)明的化合物半導體開關(guān)電路裝置的工作。
施加于第一和第二控制端子Ctl-1、Ctl-2的控制信號是互補信號，施加H電平的信號側(cè)的FET處于ON狀態(tài)，將施加于輸入端子INa1或INa2某一方的輸入信號、及施加于輸入端子INb1或INb2某一方的輸入信號，傳送到各共同輸出端子OUTa及OUTb。
例如，如果H電平的信號施加在控制端子Ctl-1，則作為開關(guān)元件的FETa1、FETb1導通，各輸入端子INa1的信號傳送到輸出端子OUTa，而輸入端子INb1的信號傳送到輸出端子OUTb。其次，如果在控制端子Ctl-2施加H電平的信號，則作為開關(guān)元件的FETa2、FETb2導通，各輸入端子INa2的信號傳送到輸出端子OUTa，而輸入端子INb2的信號傳送到輸出端子OUTb。
因此，在存在兩種信號，并選擇其任意一種時，例如在手機等移動通訊設(shè)備中，存在采用的CDMA方式信號和GPS方式信號，當要選擇其任意一種時，只要將CDMA方式的平衡信號(或GPM方式的平衡信號)連接到輸入端子INa1和INb1，將GPS方式的平衡信號(或CDMA方式的平衡信號)連接到輸入端子INa2和INb2，就可根據(jù)從輸出端子OUTa、OUTb的兩端施加到控制端子Ctl-1、Ctl-2的控制信號的電平，取出CDMA方式的信號或GPS方式的信號。即，作為2聯(lián)開關(guān)元件動作。
圖12表示將目前化合物半導體開關(guān)電路裝置集成化的化合物半導體芯片30的一例。
在GaAs基板將進行開關(guān)的2組裸片F(xiàn)ETa1、FETa2及FETb1、FETb2配置在中央部左右，電阻Ra1、Ra2、Rb1、Rb2連接在各FET的柵極。另外端子有輸入端子INa1、INa2、INb1、INb2、共同輸出端子OUTa、OUTb、控制端子Ctl-1、Ctl-2八個端子(參照圖13)，對應(yīng)各端子的電極座Ia1、Ia2、Ib1、Ib2、Oa、Ob、C1、C2設(shè)置在基板周邊。另外，以虛線表示的第二層配線，是在形成各FET的柵極時同時形成的柵極金屬層(Ti/Pt/Au)77，以實線表示的第三層配線，是進行各組件的連接及座的形成的座金屬層(Ti/Pt/Au)78。與第一層基板歐姆接觸的歐姆金屬層(AuGe/Ni/Au)形成各FET的源極、漏極及各電阻兩端的取出電極，在圖12中，由于與座金屬層重疊，所以沒有圖示。
而且，為了實現(xiàn)所述開關(guān)電路裝置組件的小型化，在絕緣基板上由鍍金等設(shè)置導電圖形，固定開關(guān)電路裝置的化合物半導體芯片，采用以樹脂覆蓋絕緣基板和半導體芯片的芯片尺寸組件。
但是，在上述所示的2聯(lián)開關(guān)電路裝置中，如圖13的電路方塊圖所示，在用戶側(cè)基板，必須使RF信號路徑交叉。這樣在組件之外，如果設(shè)置RF信號路徑交叉那樣的配線，那么，作為CSP，即使提供小型化的芯片，還是有用戶側(cè)基板占有面積變大，或基板設(shè)計受限制等問題。
因此，如圖14及圖15所示，對基板上設(shè)置的導電圖形采取對策，使在組件內(nèi)部，RF信號路徑實質(zhì)交叉。
導電圖形302由鍍金形成，由設(shè)置在基板301上的8根導線302組成，與配置在半導體芯片303外周的電極座對應(yīng)設(shè)置。
導電圖形302中的一根導線，例如導線302c，將與端子對應(yīng)的通孔305部作為始端，通過半導體芯片303之下，從芯片端露出，延伸到終端。導線302c露出的位置不限于圖14所示的位置，但將半導體芯片固定時，在從始端延伸到芯片之下的部分之外，必須從芯片端開始設(shè)置至少1處導線302c露出的部分。另外，由于要將接合線固定在其露出部，所以，理所當然連接時必須露出必要的面積。而且如后面詳述的，根據(jù)變換與電極座連接的輸入端子的排列順序的目的，導線302c延伸并環(huán)繞導線302b，從芯片端露出。
在半導體芯片303的固定區(qū)域，沒有與目前的島部相當?shù)牟糠?，半導體芯片利用絕緣型樹脂在一根延伸的導線302c上朝向圖12所示的方向固定。
半導體芯片303的各電極利用各自對應(yīng)接近的導線302和接合線304連接，通過各接合線304、導線302、通孔305，和與各自位置對應(yīng)的位置的端子電連接。
接合線304連接半導體芯片303的各電極座及各導線302連接，利用熱壓裝進行的球連接或者由超聲波進行的楔形接合進行總的導線連接，將輸入端子用電極座Ia1、Ia2、Ib1、Ib2、控制端子用電極座C1、輸出端子用電極座Oa、Ob、控制端子用電極座C2分別與導線302a、導線302c、導線302b、導線302d、導線302h、導線302g、導線302f、導線302e連接。
這里，在各導線302顯示連接的端子符號。從圖中也可知，輸入端子INa2與輸入端子INb1的排列順序能形成將與各自連接的電極座(Ia2、Ib1)的排列順序調(diào)換的配置。
而且，圖14(B)表示組件315內(nèi)部和端子電路方塊圖。這樣，通過使導線迂回，可調(diào)換分別與芯片303的輸入端子用電極座Ia2、Ib1連接的輸入端子INa2、INb1的排列順序，從圖上可配置為INa1、INb1、INa2、INb2的順序。也就是說，如圖13所示，在將電極座的排列順序(Ia2-Ib1)與連接該電極座的端子排列順序一致(Ia2-Ib1)作為正順序時，在圖14中端子排列順序就為逆順序(Ib1-Ia2)，在組件315內(nèi)部，實現(xiàn)RF信號路徑實質(zhì)交叉的電路。這樣，利用CSP內(nèi)部的導電圖形302使RF信號路徑交叉，所以在用戶側(cè)就沒有必要使A規(guī)格信號與B規(guī)格信號的路徑交叉。
圖15是表示將半導體芯片303組合在組件中而形成的化合物半導體開關(guān)電路裝置的斷面圖。
半導體芯片303利用絕緣性粘合劑350固定在導線302或基板上，芯片303的各電極座通過各線304、導線302、通孔305和與各自位置對應(yīng)的位置的端子306電連接。
基板301設(shè)置有與各導線302對應(yīng)的通孔305。通孔305貫通基板301，內(nèi)部埋設(shè)鎢等導電材料。而且背面具有與各通孔305對應(yīng)的端子306(圖15A)。
即，8個端子306相對于絕緣基板301的中心線左右對稱各配置4個，而且沿絕緣基板1的一邊，按第一輸入端子INa1、第三輸入端子INb1、第二輸入端子INa2、第四輸入端子Inb2的順序配置，而沿絕緣基板301的一邊的對邊，按第一控制端子Ctl-1、第一輸共同輸出端子OUTa、第二共同輸出端子OUTb、第二控制端子OUT-2的順序配置(圖15B)。
組件周圍4側(cè)面由絕緣樹脂315和絕緣基板301的切斷面形成，組件上面以平坦的樹脂層315的表面形成，組件的下面由絕緣基板301的背面形成。
該化合物半導體開關(guān)電路裝置在絕緣基板301的上面覆蓋厚度為0.3mm的樹脂層315，密封半導體芯片303，半導體芯片303具有大約130μm的厚度。
另外組件表面?zhèn)仁钦鏄渲瑢?15，背面?zhèn)鹊慕^緣基板301的端子306由于以左右(上下)對稱的圖形配置，電極的極性判斷困難，所以最好在樹脂層315的表面?zhèn)刃纬苫蛴∷⒊砂疾康?，并印刻表示極性的標記。

發(fā)明內(nèi)容
如圖14所示，上述所示的2聯(lián)開關(guān)電路裝置可提供一種半導體裝置，實現(xiàn)在CSP的組件內(nèi)RF信號路徑實質(zhì)交叉的電路，謀求用戶側(cè)安裝時的小型化。
但是，在現(xiàn)有結(jié)構(gòu)中，輸入端子(INa2)連接的導線2C通過半導體芯片之下，其線路構(gòu)成高頻信號線路，所以，與芯片表面高頻線路產(chǎn)生電干擾。高頻中若是100MHz程度的較低頻率的中間頻率信號(IF)帶，則上述結(jié)構(gòu)也完全沒有問題。但是在今后希望的以5GHz以上的頻率中采用的高頻用開關(guān)電路裝置，就存在絕緣惡化的問題。
本發(fā)明就是鑒于所述問題而開發(fā)的，其特征在于，具有絕緣基板、設(shè)置在絕緣基板的第一層導電圖形、覆蓋第一層導電圖形的絕緣層、設(shè)置在絕緣層的多個第二層導電圖形、設(shè)置于絕緣層上且表面具有多個電極座的半導體芯片、連接多個電極座與第二層導電圖形的連接裝置、以及與多個電極座分別連接的端子，第一層導電圖形將端子部分作為始端，至少通過半導體芯片之下，從芯片一端露出延伸到終端，電極座連接在露出部，第二層導電圖形之一至少與配置在半導體芯片之下的第一層導電圖形重疊。
由此，實現(xiàn)在CSP的組件內(nèi)使RF信號路徑實質(zhì)交叉的電路，可謀求用戶側(cè)安裝時的小型化，且通過將構(gòu)成高頻GND電位的導線配置在構(gòu)成高頻信號線路的第一層導線和半導體芯片重疊的部分，能將高頻信號屏蔽。由此能提供一種半導體裝置，即使在5GHz以上的高頻信號用途中，也能抑制電干擾，抑制絕緣惡化。


圖1是用于說明本發(fā)明的平面圖；圖2是用于說明本發(fā)明的平面圖；圖3是用于說明本發(fā)明的平面圖；圖4是用于說明本發(fā)明的立體圖；
圖5是用于說明本發(fā)明的平面圖；圖6是用于說明本發(fā)明的(A)平面圖，(B)概略圖；圖7是用于說明本發(fā)明的(A)斷面圖，(B)平面圖；圖8是用于說明本發(fā)明的平面圖；圖9是用于說明本發(fā)明的平面圖；圖10是用于說明本發(fā)明的平面圖；圖11是用于說明現(xiàn)有技術(shù)的電路圖；圖12是用于說明現(xiàn)有技術(shù)的平面圖；圖13是用于說明現(xiàn)有技術(shù)的概略圖；圖14是用于說明現(xiàn)有技術(shù)的(A)平面圖，(B)概略圖；圖15是用于說明現(xiàn)有技術(shù)的(A)斷面圖，(B)平面圖。
具體實施例方式
參照圖1到圖7，詳細說明本發(fā)明的第一實施例。
圖1是表示本發(fā)明的半導體裝置的平面圖。本發(fā)明的半導體裝置由絕緣基板10a、第一層導電圖形1、絕緣層10b、第二層導電圖形2、半導體芯片3、連接裝置4、及端子6構(gòu)成。
圖2是表示固定有一個芯片的導電圖形。圖2(A)是設(shè)置在絕緣基板10a的第一層導電圖形1，圖2(B)是設(shè)置在絕緣層10b的第二層導電圖形2。
絕緣基板10a由陶瓷和玻璃環(huán)氧樹脂等構(gòu)成，其上設(shè)置有鍍金形成的第一層導電圖形1，其上被陶瓷和玻璃環(huán)氧樹脂等形成的絕緣層10b覆蓋，同樣設(shè)置有鍍金形成的第二層導電圖形2。絕緣基板10a和絕緣層10b全部重疊，半導體芯片固定在以絕緣層10b上的點畫線表示的半導體芯片固定區(qū)域11。另外，導電圖形1、2通過設(shè)置在絕緣基板10a和絕緣層10b的通孔5a、5b與端子6連接。
一個第一層導電圖形(導線)1設(shè)置在絕緣基板10a上。這里，實際上，絕緣層10b介于第一層導電圖形1和第二層導電圖形2之間，但是，由于絕緣基板10a和絕緣層10b全部重疊，所以第一層導線1以圖2(B)表示的第二層導線2及點畫線表示的半導體芯片固定區(qū)域11的配置為基準進行說明。也就是說，導線1以端子6為始端，通過半導體芯片固定區(qū)域11之下，從芯片固定區(qū)域11端露出，延伸到終端。這一點以后詳述，是為了替換半導體芯片的電極座的排列順序和與其對應(yīng)的端子排列順序，而且具體地說，導線1環(huán)繞與鄰接的其他端子對應(yīng)設(shè)置的第二層導線2b延伸并配置在其兩側(cè)。
導線1露出的位置不限于圖2(A)表示的位置，但在將半導體芯片固定時，在從始端延伸到芯片之下部分之外，從芯片端必須設(shè)置至少一處導線1露出的部分。也就是說，導線1局部夾住半導體芯片的一部分，在始端和終端側(cè)至少兩處有露出部，另外，該露出部通過設(shè)在絕緣層10b的通孔5b與第二層導線2c連接，由于接合線固定在導線2c，所以理所當然地必須露出形成通孔5b與線連接時必要的面積。這樣導線1的終端側(cè)露出部由第二層導線2c和通孔5b連接，而且連接半導體芯片表面的電極座。
例如，若將導線1在芯片之下彎折，從芯片端露出通孔5b形成與導線連接時必要的面積，那么其終端既可以在半導體芯片之下，也可以有多個露出部。
第二層導電圖形2由設(shè)置在絕緣層10b上的8根導線2組成，與配置在半導體芯片外周的電極座對應(yīng)，分別設(shè)置，通過設(shè)置在絕緣層10b及絕緣基板10a的通孔5b、5a與端子連接。
作為第二層導電圖形2之一的導線2h從端子部分延伸，至少配置在以點畫線表示的半導體芯片固定區(qū)域11之下，至少在半導體芯片11之下，導線2h與以虛線表示的第一層導線1重疊。
圖3表示設(shè)置在絕緣基板10a或絕緣層10b的導電圖形的具體例。圖3(A)是第一層導電圖形1，圖3(B)是第二層導電圖形2。這些導電圖形1、2在各組件區(qū)域15為同一形狀，由連接部16連接設(shè)置。各組件部15具有例如長邊×短邊為1.9mm×1.6mm的矩形形狀，固定區(qū)域11例如為0.62mm×0.31mm，但該固定區(qū)域11因半導體芯片的大小不同而不同。另外各組件區(qū)域15的導電圖形1、2相互間隔開100μm的間隔縱橫配置。所述間隔構(gòu)成組裝工序的切割線。這里，各圖形1、2由鍍金設(shè)置，但無電解鍍也可以，由于這時不必連接，所以各導電圖形分別設(shè)置。
如圖4所示，在基板10a、絕緣層10b，縱橫設(shè)置著多個(例如100個)與一個半導體芯片對應(yīng)的組件區(qū)域15?；?0a是大的絕緣基板，以樹脂層10b覆蓋其上，因此具有多層配線、和能夠維持在制造工序中的機械強度的板厚。
圖5表示半導體芯片3。該半導體芯片3與圖12一樣。即，半導體芯片3是將兩個開關(guān)電路裝置設(shè)置在一個芯片上的化合物半導體2聯(lián)開關(guān)電路裝置，表面具有多個電極座，背面構(gòu)成半絕緣性的GaAs基板。該開關(guān)電路裝置在GaAs基板將進行開關(guān)的兩組裸FETa1、FETa2及FETb1、FETb2配置在中央部的左右，電阻Ra1、Ra2、Rb1、Rb2連接在各FET的柵極。另外雖沒有圖示，但該芯片的端子6具有輸入端子INa1、INa2、INb1、INb2、控制端子Ctl-1、共同輸出端子OUTa、OUTb及控制端子Ctl-2八個端子，與各端子對應(yīng)的電極Ia1、Ia2、Ib1、Ib2、C1、Oa、Ob、C2設(shè)置在基板周邊。另外，以虛線表示的第二層配線是在FET的柵極形成時同時形成的柵極金屬層(Ti/Pt/Au)77，以實線表示的第三層配線是進行各元件的連接及座的形成的金屬層(Ti/Pt/Au)78。與第一層基板歐姆接觸的歐姆金屬層AuGe/Ni/Au形成各FET的源極、漏極及各電阻兩端的取出電極，在圖5中，由于與座金屬層重疊所以沒有圖示。
另外，該開關(guān)電路裝置的電路圖與圖11表示的一樣，其工作原理也如前所述，所以省略這些說明。
用圖6表示將半導體芯片12固定在絕緣層10b的例子。圖6(A)是平面圖，圖6(B)是組件的芯片的電路方塊圖。
半導體芯片12以圖5表示的方向固定在導線2h上。圖中在芯片下整個面上導線2h設(shè)置為島狀，但不限于該形狀，只要至少配置在與配置在芯片之下的導線1重迭的部分即可。另外，第一層導線1(在圖6(A)中以虛線表示)將第一層端子部作為始端，環(huán)繞與鄰接的其他端子連接的第二層導線2b通過芯片之下，從芯片端露出，延伸到終端。另外，設(shè)置在第二層的導線2c與其露出部接觸，至少一部分與導線1重疊。
半導體芯片12的各電極座，利用各自對應(yīng)、接近的導線2和接合線4連接，通過各自對應(yīng)的端子、線4、導線2、通孔5a、5b電連接。
接合線4連接半導體芯片12的各電極座和第二層的各導線2。利用熱壓連接的球連接或者由超聲波進行的楔形結(jié)合一并進行線連接，將輸入端子用電極座Ia1、Ia2、Ib1、Ib2、控制端子用電極座C1、輸出端子用電極座Oa、Ob、控制端子用電極座C2分別與導線2a、導線2c、導線2b、導線2d、導線2h、導線2g、導線2f、導線2e連接。
由此，具體地說，輸入端子INa1、INa2、INb1、INb2、控制端子Ctl-1、輸出端子OUTa、OUTb、控制端子Ctl-2和與它們對應(yīng)的各電極座Ia1、Ia2、Ib1、Ib2、C1、Oa、Ob、C2連接。
在此，圖中的各導線2上表示了連接的端子的符號。從圖中也可知，輸入端子INa2及輸入端子INb1的排列順序能與各自連接的電極座Ia2及Ib1的排列順序以正逆替換的順序配置。
在此，用圖6(B)的電路方塊圖進一步說明組件15內(nèi)部的座配置和端子的配置。由圖可知，半導體芯片12內(nèi)的輸入端子用電極座從圖上來看，以Ia1、Ia2、Ib1、Ib2的順序排列。使導線2c在芯片下迂回，線連接在露出部，因而連接在這些座的輸入端子的配置，從圖上看形成INa1、INb1、INa2、INb2。也就是說，將電極座的排列順序(Ia2-Ib1)和與該電極座分別連接的端子的排列順序一致的(INa2-INb1)作為正順序時，根據(jù)本發(fā)明，如圖6所示，能將端子的排列順序形成與電極座的排列順序相反的排列順序(INb1-INa2)。
也就是說，在組件15內(nèi)部輸入端子INa2、INb1的排列順序，與其端子分別連接的電極座的排列順序，構(gòu)成正逆替換的配置，實現(xiàn)RF信號路徑實質(zhì)交叉的電路。這樣，利用CSP內(nèi)部的導電圖形302使RF信號路徑交叉，所以在用戶側(cè)就沒有必要使A規(guī)格信號與B規(guī)格信號的路徑交叉。
本發(fā)明的特征在于，在組件內(nèi)，在使RF信號路徑實質(zhì)交叉的芯片尺寸組件的開關(guān)電路裝置中，將構(gòu)成高頻GND的導線2h，配置在與輸入端子連接的導線1和半導體芯片12之間。導線1通過半導體芯片12之下，該導線1構(gòu)成高頻信號線路，因此與半導體芯片表面的高頻信號線路產(chǎn)生電干擾，在5GHz以上的高頻信號中，絕緣惡化。因此至少將導線2h配置在構(gòu)成高頻信號線路的導線1和半導體芯片12重疊的部分，將高頻信號屏蔽?？刂贫俗覥tl-1連接在導線2h。控制端子施加3V或0V的電壓，構(gòu)成高頻的GND。也就是說，利用該導線2h能夠屏蔽導線1和半導體芯片的高頻信號線路，能夠抑制由于電干擾引起的絕緣惡化。
因此，該導電圖形2形成鍍敷圖形時使用厚膜印刷，因此，能使圖形(導線)間的最小間隔為75μm?？墒箤Ь€間的距離大幅縮小，因此可大大有助于組件小型化。
圖7是將化合物半導體芯片12組裝在組件中而形成的化合物半導體開關(guān)電路裝置的側(cè)面圖(A)、背面平面圖(B)。另外，圖7(A)是用于說明各構(gòu)成元件而各自記載的側(cè)面圖，不是某一面的斷面圖。
半導體芯片12固定在導線2或絕緣層10b上，芯片12的各電極座通過各自對應(yīng)的端子6、各線4、導線2、通孔5a、5b電連接。
在絕緣基板10a、絕緣層10b設(shè)置著與各導線2對應(yīng)的通孔5a、5b。通孔5a、5b與除去導線2c的導線對應(yīng)，都貫通絕緣層10b及絕緣基板1，內(nèi)部埋設(shè)鎢等導電材料。而且背面具有與各通孔5a對應(yīng)的端子6。輸入端子用電極座Ia2連接的導線2c，通過絕緣層10b的通孔5b與第一層導線1連接，該導線1通過設(shè)置在絕緣基板10a上的其他位置的通孔5a，與輸入端子INa2連接(圖7(A))。
即，八個端子6相對于絕緣基板1中心線左右對稱各配置4個，而且沿絕緣基板1的一邊，以第一輸入端子INa1、第三輸入端子INb1、第二輸入端子INa1、第四輸入端子INb2的順序配置，而沿絕緣基板1一邊的對邊，以第一控制端子Ctl-1、第一共同輸出端子OUTa、第二共同輸出端子OUTb、第二控制端子Ctl-2的順序配置(圖7(B))。
組件周圍4側(cè)面由樹脂層15和絕緣基板1的切斷面形成，組件上面以平坦的樹脂層15的表面形成，組件的下面由絕緣基板1的背面形成。
該化合物半導體開關(guān)電路裝置在絕緣基板1的上面覆蓋厚度為0.3mm的樹脂層15，密封化合物半導體芯片3，化合物半導體芯片3具有大約130μm的厚度。
另外，組件表面?zhèn)仁钦鏄渲瑢?5，背面?zhèn)鹊慕^緣基板1的端子6以在左右(上下)對稱的圖形配置，電極的極性判斷困難，所以最好在樹脂層15的表面?zhèn)刃纬苫蛴∷⒊砂疾康?，印刻表示極性的標記。
這里，屏蔽用的導線只要是高頻GND電位即可，所以，也可以采用控制端子Ctl-2用的導線2e。
另外，參照圖8、圖9說明本發(fā)明的第二實施例。
本發(fā)明的實施例，就是在與芯片電極座對應(yīng)的導線之外，另外設(shè)置屏蔽高頻信號線路的導線。在第一實施例中，屏蔽高頻信號線路的導線采用了控制端子Ctl-1連接的導線，但在第二實施例中，通過設(shè)置與GND端子連接的專用導線22i，更可靠地屏蔽高頻信號。在此固定的半導體芯片及其工作原理等與第一實施例一樣，故省略說明。
圖8是絕緣基板10a與絕緣層10b重疊的導電圖形，以虛線表示的第一層導線21采用將輸入端子的排列順序與其端子連接的電極座排列順序正逆調(diào)換的配置，因此該導線21將端子部作為始端，通過以絕緣層10b上的點畫線表示的半導體芯片固定區(qū)域11之下，從固定區(qū)域11端露出，延伸到終端。
第二層導電圖形由9根導線22構(gòu)成，至少連接到端子部分。另外作為其中之一的導線22i與GND端子連接，并和與芯片的多個電極座連接的導電圖形22a～22h另外獨立設(shè)置。各導電圖形22通過設(shè)置在緣層10b及絕緣基板10a的通孔25b、25a與端子連接。
導線22i從端子部分延伸，至少配置在半導體芯片之下，至少配置在半導體芯片之下的部分與以虛線表示的第一層導線21重疊。導線22i與GND端子連接，所以，能夠屏蔽第一層導線21和通過半導體芯片的高頻信號。
圖9表示固定半導體芯片的例子。芯片是圖5表示的芯片，固定的方向也是圖5表示的方向。如圖所示，導線22a～22h以半導體芯片的各電極座與接合線連接。各導線22上顯示分別連接的端子的符號。
導線22i通過同時貫通絕緣層10b及絕緣基板10a的通孔25a、25b與GND端子連接。導線22i只要設(shè)置在至少導線21與半導體芯片12重疊的部分即可，接合線進行的電極的連接不存在。
第二實施例的特征在于，為了屏蔽高頻信號，在與芯片的電極座對應(yīng)的導線之外設(shè)置屏蔽專用的導線，與GND端子連接。將導線21環(huán)繞鄰接的導線22b在芯片之下延伸，將電極座連接到露出部分，從而如前所述，在將與各自連接的電極座的排列順序(Ia2-Ib1)一樣的(INa2-INb1)作為正時，將輸入端子INa2及INb1的排列順序，以相反的順序(Ib1-Ia2)配置，實現(xiàn)在組件內(nèi)使信號路徑實質(zhì)交叉的芯片尺寸組件的開關(guān)電路。而且在該開關(guān)電路裝置中，通過將屏蔽用的導線22i配置在構(gòu)成高頻信號線路的導線21和半導體芯片12重疊的部分，使其與GND端子連接，與第一實施例的結(jié)構(gòu)比較，能實現(xiàn)完全沒有高頻干擾的屏蔽。因此，雖然端子數(shù)增加，但能實現(xiàn)可靠性更高的屏蔽，所以，在高頻用途中，能提供一種可靠地抑制絕緣惡化、高性能的半導體裝置。
以下參照圖10說明本發(fā)明的第三實施例。
本實施例是將第二層導線2，與構(gòu)成RF信號的輸入端子INb1的第一層導線1連接，設(shè)置在導線120c1的另外一處(120c2)，圖10表示第二層導電圖形。第一層導線1(以虛線表示)及第二層的其他導線120a、120b、120d～120h，與第一實施例是相同的圖形。導線120c1及導線120c2設(shè)置在絕緣層10b上兩處，至少1部分可和夾住導線1的半導體芯片12的一部分的始端側(cè)及終端側(cè)的兩處露出部重疊連接。選擇該導線120b、和導線120c1及導線120c2中任意一個，連接輸入端子用電極座Ia2、Ib1，很容易把與兩個電極座Ia2、Ib1分別連接的輸入端子INa2及INb1的排列順序和電極座的排列順序進行正逆配置切換。
即，如圖10(A)所示，將輸入端子用電極座Ia2連接在近旁的導線120b，將輸入端子用電極座Ib1連接在導線120c2，從而可將輸入端子INa2及INb1的排列順序，與各自連接的電極座的排列順序(Ia2-Ib1)一樣，形成正的配置(INa2-INb1)。
另一方面，如圖10(B)所示，通過將輸入端子用電極座Ia2連接在導線120c1，將輸入端子用電極座Ib1連接在近旁的導線120b，形成與本發(fā)明的第一實施例相同的圖形。也就是說，能將輸入端子INa2及INb1的排列順序，形成將各自連接的電極座的排列順序(Ia2-Ib1)調(diào)換的逆的配置(INb1-INa2)。
也就是說，將設(shè)置在絕緣基板上的第一層輸入端子用的導線在芯片之下延伸，使終端從芯片露出，與其第一層導線連接，而且，將半導體芯片的電極座連接的第二層導線設(shè)置在兩處，切換接合線連接的導線，從而使同一芯片圖形、同一導電圖形，和電極座對應(yīng)的輸入端子的配置可以正、逆，也就是說，可以容易地將本來的配置和與其相反的配置切換。因此，只是切換接合線的連接端，就可容易地切換RF信號路徑，具有可迅速且完善地對應(yīng)用戶的要求的優(yōu)點。
該第三實施例，表示在第一實施例的圖形中，將與第一層導線連接的第二層導線設(shè)置在兩處的結(jié)構(gòu)，當然，在第二實施例中，也能將與導線1連接的第二層導線(圖9導線22)設(shè)置在兩處同樣實施。
本發(fā)明的特征在于，在具有2層導電圖形的芯片尺寸組件的開關(guān)電路裝置中，在與輸入端子連接并構(gòu)成高頻信號線路的第一層導線和設(shè)置在第二層的半導體芯片重合部分，設(shè)置構(gòu)成GND電位或直流電位的第二層導線，將兩者屏蔽。
由此，第一，能抑制輸入的高頻信號線路和半導體芯片上的高頻信號線路的電氣干擾。通過在與輸入端子連接的導線和半導體芯片重疊的部分之間，配置與施加3V或0V電壓的控制端子連接的導線，能利用構(gòu)成高頻GND電位的導線，將輸入的高頻信號線路和半導體芯片表面的高頻信號線路屏蔽。也就是說，不產(chǎn)生電氣干擾，能抑制絕緣惡化。
第二，具有以下優(yōu)點，通過在連接在半導體芯片的電極座的導線之外，另外設(shè)置屏蔽用導線，并使其與GND端子連接，能實現(xiàn)完全沒有高頻干擾的屏蔽，因此能可靠抑制絕緣惡化，特別是提高在5GHz以上的高頻用途的特性。
第三，通過將第一層的一個導線在半導體芯片之下環(huán)繞鄰接的第二層導線延伸露出，將另外的第二層導線連接在該露出部，進行導線連接，在與各自連接的電極座的排列順序一樣的順序作為正時，可將輸入端子的排列順序形成將電極座排列順序調(diào)換的逆的順序。也就是說，目前必須將RF信號路徑在用戶側(cè)交叉安裝，因此，具有這樣的問題，在用戶側(cè)基板的占有面積增大，或者基板設(shè)計時受限制等，但根據(jù)本發(fā)明，有這樣的優(yōu)點，能在CSP的組件內(nèi)部將配線實質(zhì)交叉，所以用戶側(cè)能直接安裝，大大有助于安裝時的小型化。
第4，將與第一層導線連接的第二層導線設(shè)置在兩處，利用導線連接選擇任一方導線，能將輸入端子的排列順序，在與各自連接的電極座的排列順序一樣的排列順序(正)、和將電極座的排列順序調(diào)換的排列順序(逆)之間切換。也就是說，采用同一圖形的芯片及導電圖形，能容易地將輸入端子的排列順序正逆切換。具體地說，能在CSP的組件內(nèi)，使RF信號路徑實質(zhì)性地交叉的圖形與不使其交叉的圖形的開關(guān)電路裝置，只靠接合位置的變更就能實現(xiàn)，故具有對用戶的希望可迅速、且低成本、完善對應(yīng)的優(yōu)點。
在此，雖然陶瓷層形成2層，但由于對半導體內(nèi)的配置下了功夫，芯片尺寸自身變小，所以，陶瓷雖形成2層也設(shè)有什么問題。
權(quán)利要求
1.一種半導體裝置，其特征在于，具有絕緣基板、設(shè)置在所述絕緣基板的第一層導電圖形、覆蓋所述第一層導電圖形的絕緣層、設(shè)置在所述絕緣層的多個第二層導電圖形、在設(shè)置于所述絕緣層上的表面具有多個電極座的半導體芯片、連接所述多個電極座與所述第二層導電圖形的連接裝置、和與所述多個電極座連接的端子，所述第一層導電圖形將所述端子部分作為始端，至少通過所述半導體芯片之下，從該芯片的端部露出延伸到終端，所述電極座連接在該露出部，所述第二層導電圖形之一，至少與配置在所述半導體芯片之下的所述第一層導電圖形重疊。
2.如權(quán)利要求1所述的半導體裝置，其特征在于，所述第二層導電圖形之一與GND端子或直流電壓端子連接。
3.如權(quán)利要求2所述的半導體裝置，其特征在于，所述第二層導電圖形之一與GND端子連接，并和與所述多個電極座連接的導電圖形另外設(shè)置。
4.如權(quán)利要求1所述的半導體裝置，其特征在于，所述半導體芯片由背面為半絕緣性的化合物半導體基板構(gòu)成。
5.如權(quán)利要求1所述的半導體裝置，其特征在于，所述第一層導電圖形環(huán)繞與鄰接的其他端子對應(yīng)而設(shè)置的所述第二層導電圖形，配置在其兩側(cè)。
6.如權(quán)利要求1所述的半導體裝置，其特征在于，用所述連接裝置，將與所述第一層導電圖形終端側(cè)的露出部連接的所述第二層的其他導電圖形，和所述電極座之一連接，從而至少分別與2個所述電極座相連接的端子的排列順序和所述電極座的排列順序構(gòu)成正反配置。
7.如權(quán)利要求1所述的半導體裝置，其特征在于，與所述第一層導電圖形連接的所述第二層的其他導電圖形，設(shè)置在與夾著所述第一層導電圖形的所述芯片一部分的始端側(cè)露出部、及終端側(cè)露出部連接的兩處，通過將任一方的所述第二層的其他導電圖形與所述電極座之一連接，將與兩個所述電極座分別連接的端子的排列順序和所述電極座的排列順序，正反配置地切換。
8.如權(quán)利要求1所述的半導體裝置，其特征在于，所述半導體芯片是將兩個開關(guān)電路裝置設(shè)置在一個芯片上的2聯(lián)開關(guān)電路裝置。
全文摘要
一種半導體裝置。將一根導線在芯片下環(huán)繞其他圖形延伸,芯片固定在圖形上,將輸入端子用電極座連接在從芯片露出的導線上。由此,實現(xiàn)在CSP的組件內(nèi)RF信號路徑實質(zhì)交叉的電路,實現(xiàn)在用戶側(cè)安裝時裝置的小型化,但由于高頻信號路徑通過芯片之下,所以絕緣惡化。在芯片與在芯片之下環(huán)繞的RF信號路的重疊部分,設(shè)置構(gòu)成高頻GND電位的導電圖形,屏蔽高頻信號。
文檔編號H01L23/552GK1423325SQ02154029
公開日2003年6月11日 申請日期2002年12月6日 優(yōu)先權(quán)日2001年12月6日
發(fā)明者淺野哲郎, 榊原干人, 豬爪秀行, 境春彥, 木村茂夫 申請人:三洋電機株式會社