專利名稱：縱向結(jié)構(gòu)的半導(dǎo)體器件的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及縱向結(jié)構(gòu)的半導(dǎo)體器件。詳細(xì)地說(shuō)，是涉及具有這樣結(jié)構(gòu)的半導(dǎo)體的半導(dǎo)體元件的縱向半導(dǎo)體器件，該結(jié)構(gòu)利用載流子在半導(dǎo)體襯底的上下方向移動(dòng)而進(jìn)行導(dǎo)電。
背景技術(shù)：
過去，縱向半導(dǎo)體器件用單一的半導(dǎo)體襯底來(lái)構(gòu)成。圖42表示作為縱向半導(dǎo)體器件之一的絕緣柵雙極晶體管IGBT(Insulated GateBipolar Trasistor)的構(gòu)成。在該IGBT的情況下，例如在n-型半導(dǎo)體襯底101的表面區(qū)內(nèi)形成多個(gè)p型基極層102，在p型基極層102的表面區(qū)內(nèi)分別形成多個(gè)n+發(fā)射極層103。在上述n-型半導(dǎo)體襯底101的表面上布置多個(gè)發(fā)射電極104。各個(gè)發(fā)射電極104分別被連接在上述p型基極層102和上述n+發(fā)射極層103上。并且，在上述n-型半導(dǎo)體襯底101的表面上分別通過柵絕緣膜105而形成多個(gè)柵電極106。各個(gè)柵電極106分別與上述n-型半導(dǎo)體襯底101和上述p型基極層102以及上述n+發(fā)射極層103相對(duì)應(yīng)進(jìn)行設(shè)置。
另一方面，在上述n-型半導(dǎo)體襯底101的下部(背面)區(qū)，即上述柵電極106的非形成面?zhèn)?，形成p+型集電極層107。再有，在該p+型集電極層107的下部表面上形成集電極電極108。
在過去的IGBT中，作為器件所必須的襯底厚度主要取決于電流截止時(shí)的耗盡層厚度。也就是說(shuō)，襯底厚度主要取決于耐壓。所以，襯底厚度減薄時(shí)，器件耐壓降低。并且，襯底厚度減薄時(shí)機(jī)械強(qiáng)度降低。因此，在耐壓低的器件中通過形成較厚的上述p+型集電極層107，來(lái)確保機(jī)械強(qiáng)度。
從IGBT的特性看，不需要形成厚的p+型集電極層107。這時(shí)因?yàn)閜+型集電極層107會(huì)產(chǎn)生寄生動(dòng)作，或變成電阻體。并且，上述n-型半導(dǎo)體襯底101是外延層，成本很高。
但是，為了容易處理，例如防止制造時(shí)翹曲和產(chǎn)品損壞，必須使用有一定以上厚度的襯底。
如上所述，過去為了提高性能，必須把襯底減薄。但是存在的問題是，隨著襯底減薄，機(jī)械強(qiáng)度降低。
發(fā)明的內(nèi)容本發(fā)明一實(shí)施方式的半導(dǎo)體器件，其特征在于具有在結(jié)構(gòu)上是利用載流子在半導(dǎo)體襯底的上下方向移動(dòng)而進(jìn)行導(dǎo)電的半導(dǎo)體器件、以及為提高上述半導(dǎo)體器件的機(jī)械強(qiáng)度、而與上述半導(dǎo)體襯底相接合的接合襯底。
一種半導(dǎo)體器件，其特征在于具有半導(dǎo)體元件，其結(jié)構(gòu)是利用載流子在半導(dǎo)體襯底的上下方向移動(dòng)而進(jìn)行導(dǎo)電；以及接合襯底，其是用于對(duì)上述半導(dǎo)體元件付與機(jī)械強(qiáng)度、而與上述半導(dǎo)體襯底的下面相接合的。
所述的半導(dǎo)體器件，其特征在于上述接合襯底直接與上述半導(dǎo)體襯底相接合。
所述的半導(dǎo)體器件，其特征在于上述接合襯底是由導(dǎo)電性材料構(gòu)成的。
所述的半導(dǎo)體器件，其特征在于上述導(dǎo)電性材料是金屬。
所述的半導(dǎo)體器件，其特征在于在上述接合襯底的與上述半導(dǎo)體襯底的非接合面上設(shè)置第1電極。
所述的半導(dǎo)體器件，其特征在于上述接合襯底通過第2電極而與上述半導(dǎo)體襯底相接合。
所述的半導(dǎo)體器件，其特征在于上述接合襯底是由導(dǎo)電性材料構(gòu)成的。
所述的半導(dǎo)體器件，其特征在于上述導(dǎo)電性材料是金屬。
所述的半導(dǎo)體器件，其特征在于上述導(dǎo)電性材料是硅。
所述的半導(dǎo)體器件，其特征在于上述硅具有局部沒有雜質(zhì)擴(kuò)散層的結(jié)構(gòu)。
所述的半導(dǎo)體器件，其特征在于上述第2電極是金屬。
所述的半導(dǎo)體器件，其特征在于上述第2電極是硅。
所述的半導(dǎo)體器件，其特征在于上述半導(dǎo)體元件具有100μm以下的厚度。
所述的半導(dǎo)體器件，其特征在于上述半導(dǎo)體元件是二極管。
所述的半導(dǎo)體器件，其特征在于上述接合襯底具有200μm以上的厚度。
一種半導(dǎo)體器件，其特征在于具有第1主電極；接合襯底，其形成在上述第1主電極上；半導(dǎo)體層，其形成在上述接合襯底上；基極層，其形成在上述半導(dǎo)體層的第1主面?zhèn)鹊谋砻嫔?；雜質(zhì)擴(kuò)散層，其形成在上述基極層表面上；第2主電極，其連接在上述雜質(zhì)擴(kuò)散層和上述基極層上；以及柵電極，其是位于上述半導(dǎo)體層和上述擴(kuò)散層之間，在上述基極層表面上對(duì)絕緣膜進(jìn)行夾持而被形成的。
所述的半導(dǎo)體器件，其特征在于上述接合襯底由導(dǎo)電性材料構(gòu)成。
所述的半導(dǎo)體器件，其特征在于上述導(dǎo)電性材料是金屬。
所述的半導(dǎo)體器件，其特征在于上述導(dǎo)電性材料是硅，該硅具有局部沒帶有雜質(zhì)擴(kuò)散層的結(jié)構(gòu)。
所述的半導(dǎo)體器件，其特征在于半導(dǎo)體層具有100μm以下的厚度。
一種半導(dǎo)體器件，其特征在于具有
第1主電極；半導(dǎo)體層，其形成在上述第1主電極上；基極層，其形成在上述半導(dǎo)體層的第1主面?zhèn)鹊谋砻嫔?；雜質(zhì)擴(kuò)散層，其形成在上述基極層表面上；第2主電極，其連接在上述雜質(zhì)擴(kuò)散層和上述基極層上；柵電極，其位于上述半導(dǎo)體層和上述擴(kuò)散層之間，在上述基極層表面上對(duì)絕緣膜進(jìn)行夾持而被形成的；以及接合襯底，其與上述第1主電極的下面相接合。
所述的半導(dǎo)體器件，其特征在于上述接合襯底由導(dǎo)電性材料構(gòu)成。
所述的半導(dǎo)體器件，其特征在于上述導(dǎo)電性材料是金屬。
所述的半導(dǎo)體器件，其特征在于上述導(dǎo)電性材料是硅。
所述的半導(dǎo)體器件，其特征在于上述硅具有局部沒有雜質(zhì)擴(kuò)散層的結(jié)構(gòu)。
所述的半導(dǎo)體器件，其特征在于上述第2主電極是金屬。
所述的半導(dǎo)體器件，其特征在于上述第2主電極是硅。
所述的半導(dǎo)體器件，其特征在于上述半導(dǎo)體層具有100μm以下的厚度。
附圖的簡(jiǎn)要說(shuō)明
圖1是表示把與本發(fā)明第1實(shí)施方式有關(guān)的縱向半導(dǎo)體器件的結(jié)構(gòu)用于平面柵結(jié)構(gòu)的穿通型IGBT時(shí)的示例的斷面圖。
圖2是圖1所示的IGBT的特性圖，它表示對(duì)斷開時(shí)的耐壓進(jìn)行模擬的結(jié)果，D5為35μm厚時(shí)和55μm厚時(shí)的對(duì)比。
圖3是圖1所示的IGBT的特性圖，它表示對(duì)導(dǎo)通電壓進(jìn)行模擬的結(jié)果，D5為70μm厚時(shí)和55μm厚時(shí)的對(duì)比。
圖4是圖1所示的IGBT的特性圖，它表示對(duì)斷開時(shí)的損耗進(jìn)行模擬的結(jié)果，D5為70μm厚時(shí)和55μm厚時(shí)的對(duì)比。
圖5是圖1所示的IGBT的特性圖，它表示對(duì)導(dǎo)通電壓進(jìn)行模擬的結(jié)果，D2為3μm厚時(shí)和10μm厚時(shí)的對(duì)比。
圖6是圖1所示的IGBT的特性圖，它表示對(duì)導(dǎo)通電壓進(jìn)行模擬的結(jié)果，D3為1μm厚時(shí)和10μm厚時(shí)的對(duì)比。
圖7是圖1所示的IGBT的特性圖，它表示對(duì)斷開時(shí)的損耗進(jìn)行模擬的結(jié)果，D4為1μm厚時(shí)和10μm厚時(shí)的對(duì)比。
圖8A～8D是說(shuō)明圖1所示的結(jié)構(gòu)的縱向半導(dǎo)體器件的制造方法的工程斷面圖。
圖9A～9D是說(shuō)明圖1所示的結(jié)構(gòu)的縱向半導(dǎo)體器件的其他制造方法的工程斷面圖。
圖10A～10E是說(shuō)明圖1所示的結(jié)構(gòu)的縱向半導(dǎo)體器件的另一制造方法的工程斷面圖。
圖11是表示與本發(fā)明第1實(shí)施方式有關(guān)的縱向半導(dǎo)體器件的其他結(jié)構(gòu)的斷面圖。
圖12A和12B是說(shuō)明圖11所示的結(jié)構(gòu)的縱向半導(dǎo)體器件的制造方法的工程斷面圖。
圖13是表示與本發(fā)明第2實(shí)施方式有關(guān)的縱向半導(dǎo)體器件的結(jié)構(gòu)用于溝道柵結(jié)構(gòu)的穿通型IGBT的情況下的示例斷面圖。
圖14是表示與本發(fā)明第2實(shí)施方式有關(guān)的縱向半導(dǎo)體器件的其他結(jié)構(gòu)例的斷面圖。
圖15是表示與本發(fā)明第3實(shí)施方式有關(guān)的縱向半導(dǎo)體器件的結(jié)構(gòu)用于平面柵結(jié)構(gòu)的非穿通型IGBT的情況下的示例斷面圖。
圖16是圖15所示的IGBT的特性圖，它表示對(duì)斷路時(shí)的耐壓進(jìn)行模擬的結(jié)果，D5為75μm厚時(shí)和95μm厚時(shí)的對(duì)比。
圖17是圖15所示的IGBT的特性圖，它表示對(duì)導(dǎo)通電壓進(jìn)行模擬的結(jié)果，D5為95μm厚時(shí)和120μm厚時(shí)的對(duì)比。
圖18是圖15所示的IGBT的特性圖，它表示對(duì)斷路時(shí)的損耗進(jìn)行模擬的結(jié)果，D5為95μm厚時(shí)和120μm厚時(shí)的對(duì)比。
圖19是圖15所示的IGBT的特性圖，它表示對(duì)導(dǎo)通電壓進(jìn)行模擬的結(jié)果，D2為3.1μm厚時(shí)和10μm厚時(shí)的對(duì)比。
圖20是圖15所示的IGBT的特性圖，它表示對(duì)斷路時(shí)的損耗進(jìn)行模擬的結(jié)果，D4為1μm厚時(shí)和10μm厚時(shí)的對(duì)比。
圖21A～圖21D是說(shuō)明圖15所示的結(jié)構(gòu)的縱向半導(dǎo)體器件的制造方法的工程斷面圖。
圖22是表示與本發(fā)明第3實(shí)施方式有關(guān)的縱向半導(dǎo)體器件的其他結(jié)構(gòu)例的斷面23是表示與本發(fā)明第4實(shí)施方式有關(guān)的縱向半導(dǎo)體器件的結(jié)構(gòu)用于溝道柵結(jié)構(gòu)的非穿通型IGBT的情況下的示例斷面圖。
圖24是表示與本發(fā)明第4實(shí)施方式有關(guān)的縱向半導(dǎo)體器件的其他結(jié)構(gòu)例的斷面圖。
圖25是表示與本發(fā)明第5實(shí)施方式有關(guān)的縱向半導(dǎo)體器件的結(jié)構(gòu)用于平面柵結(jié)構(gòu)的穿通型金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管MOSFET(Metal Oxide Semiconductor Field Effect Transistor)的情況下的示例斷面圖。
圖26A～26D是說(shuō)明圖25所示的結(jié)構(gòu)的縱向半導(dǎo)體器件的制造方法的工程斷面圖。
圖27是表示與本發(fā)明第5實(shí)施方式有關(guān)的縱向半導(dǎo)體器件的其他結(jié)構(gòu)例的斷面圖。
圖28是表示與本發(fā)明第6實(shí)施方式有關(guān)的縱向半導(dǎo)體器件的結(jié)構(gòu)用于溝道柵結(jié)構(gòu)的穿通型MOSFET的情況下的示例斷面圖。
圖29是表示與本發(fā)明第6實(shí)施方式有關(guān)的縱向半導(dǎo)體器件的其他結(jié)構(gòu)示例斷面圖。
圖30是表示與本發(fā)明第7實(shí)施方式有關(guān)的縱向半導(dǎo)體器件的結(jié)構(gòu)用于平面柵結(jié)構(gòu)的非穿通型MOSFET的情況下的示例斷面圖。
圖31A～31C是說(shuō)明圖30所示的結(jié)構(gòu)的縱向半導(dǎo)體器件的制造方法的工程斷面圖。
圖32是表示與本發(fā)明第7實(shí)施方式有關(guān)的縱向半導(dǎo)體器件的其他結(jié)構(gòu)例的斷面圖。
圖33是表示與本發(fā)明第8實(shí)施方式有關(guān)的縱向半導(dǎo)體器件的結(jié)構(gòu)用于溝道柵結(jié)構(gòu)的非穿通型MOSFET的情況下的示例的斷面圖。
圖34是表示與本發(fā)明第8實(shí)施方式有關(guān)的縱向半導(dǎo)體器件的其他結(jié)構(gòu)例的斷面圖。
圖35A～35C是說(shuō)明與本發(fā)明第9實(shí)施方式有關(guān)的縱向半導(dǎo)體器件的制造方法的工程斷面圖。
圖36A～36C是說(shuō)明與本發(fā)明第10實(shí)施方式有關(guān)的縱向半導(dǎo)體器件的制造方法的工程斷面圖。
圖37是表示與本發(fā)明第11實(shí)施方式有關(guān)的縱向半導(dǎo)體器件的結(jié)構(gòu)用于穿通型二極管的情況下的示例斷面圖。
圖38A～38D是表示圖37所示的結(jié)構(gòu)的縱向半導(dǎo)體器件的制造方法的工程斷面圖。
圖39是表示與本發(fā)明第11實(shí)施方式有關(guān)的縱向半導(dǎo)體器件的其他結(jié)構(gòu)例的斷面圖。
圖40是表示與本發(fā)明第12實(shí)施方式有關(guān)的縱向半導(dǎo)體器件的結(jié)構(gòu)用于非穿通型二極管的情況下的示例斷面圖。
圖41是表示與本發(fā)明第12實(shí)施方式有關(guān)的縱向半導(dǎo)體器件的其他結(jié)構(gòu)例的斷面圖。
圖42是說(shuō)明現(xiàn)有技術(shù)及其存在的問題的IGBT的斷面圖。
實(shí)施方式以下參照附圖，詳細(xì)說(shuō)明本發(fā)明的實(shí)施方式。
<第1實(shí)施方式>
圖1表示與本發(fā)明第1實(shí)施方式有關(guān)的縱向半導(dǎo)體器件10A的結(jié)構(gòu)例。而且，在此以用于平面柵結(jié)構(gòu)的IGBT時(shí)為例進(jìn)行說(shuō)明。再者，該IGBT是在襯底的一部分上設(shè)置了緩沖器層的穿通型。
在圖1中，在第1導(dǎo)電型的n-型半導(dǎo)體襯底(例如單晶硅)11的表面區(qū)內(nèi)形成了多個(gè)第2導(dǎo)電型的p型基極層12。在上述p型基極層12的表面區(qū)內(nèi)分別形成了多個(gè)n+型發(fā)射極層13。在上述n-型半導(dǎo)體襯底11的表面上，布置了多個(gè)發(fā)射極電極14。上述各發(fā)射極電極14分別連接到上述p型基極層12和上述n+型發(fā)射極層13上。并且，在上述n-型半導(dǎo)體襯底11的表面上分別通過柵絕緣膜15而形成了多個(gè)柵電極16。上述各個(gè)柵電極16分別與上述n-型半導(dǎo)體襯底11和上述p型基極層12以及上述n+型發(fā)射極層13相對(duì)應(yīng)而進(jìn)行設(shè)置。這樣，在上述n-型半導(dǎo)體襯底11的表面部上形成了平面柵結(jié)構(gòu)的金屬氧化物半導(dǎo)體MOS(Metal Oxide Semiconductor)結(jié)構(gòu)32。
另一方面，在上述n-型半導(dǎo)體襯底11和下部(背面)區(qū)，即上述MOS結(jié)構(gòu)32的非形成面?zhèn)?，形成n+型緩沖器層21和p+型集電極層(載流子注入層)17。這樣一來(lái)，就實(shí)現(xiàn)了利用載流子在上述n-型半導(dǎo)體襯底11的上下方向上移動(dòng)而進(jìn)行導(dǎo)電的所謂平面柵結(jié)構(gòu)的穿通型IGBT(半導(dǎo)體元件)。
再有，在上述n-型半導(dǎo)體襯底11的下部表面(背面?zhèn)?上與接合襯底22相接合。即該接合襯底22被設(shè)置成與上述p+型集電極層17相接合。上述接合襯底22例如利用鋁(Al)等金屬(導(dǎo)電性材料)形成。并且，在該接合襯底22不與上述n-型半導(dǎo)體襯底11相接合的面上，根據(jù)需要，可設(shè)置襯底電極(第2電極)23。但是，上述襯底電極23，例如，利用在裝配本縱向半導(dǎo)體器件10A時(shí)與焊錫的接合性比上述接合襯底22好的鎳(Ni)或金(Au)等來(lái)形成。也就是說(shuō)，在利用與焊錫的接合性良好的金屬來(lái)形成上述接合襯底22的情況下，不一定要設(shè)置上述襯底電極23。
在本實(shí)施方式的情況下，該縱向半導(dǎo)體器件10A例如形成的總厚度為400μm。
在這種結(jié)構(gòu)的縱向半導(dǎo)體器件10A中，在IGBT的耐壓為600V的情況下，希望上述n-型半導(dǎo)體襯底10的濃度約達(dá)到1.5×1014CM-3。并且，希望上述n+型緩沖器層21的最大濃度達(dá)到1.0×1018CM-2。
圖2表示在IGBT的耐壓為600V的情況下對(duì)斷開時(shí)的耐壓進(jìn)行模擬的結(jié)果。而且，在此，表示把圖1中的D5的厚度定為35μm的情況和定為55μm的情況。從圖2中可以看出，上述D5的厚度是從上述n-型半導(dǎo)體襯底11的厚度D1中減去上述p型基極層12的厚度D2、上述n+型緩沖器層21的厚度D3和上述p+型集電極層17的厚度D4后剩余的值，希望該D5的厚度達(dá)到55μm。若使上述D5的厚度小于55μm，例如達(dá)到35μm，則在600V以下就被擊穿，耐壓不足。
圖3表示對(duì)上述IGBT的導(dǎo)通電壓進(jìn)行模擬的結(jié)果。圖4表示對(duì)斷開時(shí)的損耗(Eoff)進(jìn)行模擬的結(jié)果。而且，其中表示了圖1中的D5的厚度為70μm時(shí)和55μm時(shí)的情況。若把上述D5的厚度大于55μm，例如為70μm，則從圖3中可以看出，發(fā)射極和集電極之間的飽和電壓，所謂導(dǎo)通電壓上升。并且，從圖4中可以看出，斷開時(shí)的損耗增加。
這樣，在穿通型IGBT中，根據(jù)需要的耐壓，存在厚度D5的最佳值。并且，對(duì)于上述p型基極層12的厚度D2、上述n+型緩沖器層21的厚度D3以及上述p+型集電極層17的厚度D4也分別存在與耐壓相對(duì)應(yīng)的最佳值。
圖5表示對(duì)上述IGBT的導(dǎo)通電壓進(jìn)行模擬的結(jié)果。而且，其中表示了上述p型基極層12的厚度D2為3μm時(shí)和10μm時(shí)的情況。從圖5中可以看出，上述p型基極層12的厚度D2在能保持耐壓的范圍內(nèi)較薄時(shí)良好，例如希望達(dá)到3μm。若增大上述p型基極層12的厚度D2，例如增大到10μm，則導(dǎo)通狀態(tài)下的損耗增大。
圖6表示對(duì)上述IGBT的導(dǎo)通電壓進(jìn)行模擬的結(jié)果。而且，其中表示了把上述n+型緩沖器層21的厚度D3定為1μm時(shí)的情況和定為10μm時(shí)的情況。從圖6中可以看出，上述n+型緩沖器層21的厚度D3在能保持耐壓的范圍內(nèi)以薄的為好，例如希望達(dá)到1μm。若增大上述n+型緩沖器層21的厚度D3，例如達(dá)到10μm，則導(dǎo)通狀態(tài)下的損耗增加。
圖7表示對(duì)上述IGBT的斷開時(shí)的損耗進(jìn)行模擬的結(jié)果。而且，其中表示了把上述p+型集電極層17的厚度D4設(shè)定為1μm時(shí)和10μm時(shí)的情況。從圖7中可以看出，上述p+型集電極層17的厚度D4在導(dǎo)通狀態(tài)下，在能充分注入載流子的范圍內(nèi)以較薄的為好，例如希望達(dá)到約1μm的厚度(深度10μm以下)。若增大上述p+型集電極層17的厚度D4，例如增大到10μm厚，則斷開時(shí)的損耗增加。
由于以下情況，在制作耐壓600V的平面柵結(jié)構(gòu)的穿通型IGBT的情況下，把上述n-型半導(dǎo)體襯底11的厚度D1例如設(shè)定為60μm厚。這樣一來(lái)，與上述接合襯底22的有無(wú)無(wú)關(guān)，能實(shí)現(xiàn)損耗小的IGBT。
其中，在上述n-型半導(dǎo)體襯底11的材料選用單晶硅，制作耐壓600V的IGBT的情況下，如上所述，若把上述n-型半導(dǎo)體襯底11的厚度D1設(shè)定為60μm，則能實(shí)現(xiàn)損耗小的IGBT。但是，上述n-半導(dǎo)體襯底11的厚度D1為100μm以下時(shí)，機(jī)械強(qiáng)度不夠。因此，在制造過程中和制成后受到外部沖擊時(shí)容易損壞。于是在使上述接合襯底22與IGBT相接合的同時(shí)，把該接合襯底22的厚度D6例如制作成340μm厚(200μm以上)。這樣，與形成外延層相比，成本低，能獲得充分的機(jī)械強(qiáng)度，而且，能制成損耗小的高性能IGBT。
圖8A～圖8D表示圖1所示的結(jié)構(gòu)的縱向半導(dǎo)體器件10的制造方法。在制作上述縱向半導(dǎo)體器件10A的情況下，例如圖8A所示，準(zhǔn)備一種具有600μm厚的n-型晶片(第1導(dǎo)電型半導(dǎo)體襯底(n-型襯底)31。并且，在該晶片31的表面部上形成上述平面柵結(jié)構(gòu)的MOS結(jié)構(gòu)32。也就是說(shuō)，在n-型晶片31的表面區(qū)內(nèi)，首先用雜質(zhì)擴(kuò)散法形成約3μm厚的多個(gè)p型基極層12。然后，在n-型晶片31的表面上形成柵絕緣膜15和柵電極16。并且，在上述柵電極16形成前后，在上述n-型晶片31的表面上形成發(fā)射極電極14。并且，對(duì)上述柵電極16和上述發(fā)射電極14進(jìn)行掩蔽，在上述p型基極層12的表面區(qū)內(nèi)利用雜質(zhì)擴(kuò)散法形成n+型發(fā)射極層13。這樣在n-型晶片31的表面部上形成上述平面柵結(jié)構(gòu)的MOS結(jié)構(gòu)32。
接著，例如圖8B所示，利用研磨法等除去上述n-型晶片31的未形成上述MOS結(jié)構(gòu)的32的面的一部分。這樣形成上述n-型半導(dǎo)體襯底11。在此情況下，除了上述柵電極16和上述發(fā)射極電極14以外的上述n-型半導(dǎo)體襯底11的厚度D1變成60μm。
然后，例如圖8C所示，在上述n-型半導(dǎo)體襯底11的未形成上述MOS結(jié)構(gòu)32的面?zhèn)龋謩e形成n+型緩沖器層21和p+型集電極層17。這時(shí)，上述n+型緩沖器層21和p+型集電極層17，不是采用外延生長(zhǎng)法，而是采用離子注入法來(lái)分別形成1μm厚。
這樣在形成IGBT之后，例如圖8D所示，在上述n-型半導(dǎo)體襯底11的未形成上述MOS結(jié)構(gòu)的面上，與340μm厚的接合襯底22相接觸。并且，例如，通過加熱使IGBT與上述接合襯底22相接合。
再者，在上述接合襯底22未與上述n-型半導(dǎo)體襯底11相接合的面(非接合面)上，根據(jù)需要，形成上述襯底電極23。并且，最后對(duì)每個(gè)IGBT進(jìn)行分離/分割，制成上述圖1所示的結(jié)構(gòu)的縱向半導(dǎo)體器件10A。
在本實(shí)施方式中，在制造縱向半導(dǎo)體器件10A時(shí)，使用600μm厚的晶片。因此，不僅在縱向半導(dǎo)體器件10A制成后，而且在制造過程中彎曲和外部沖擊也不會(huì)損壞晶片，有足夠的機(jī)械強(qiáng)度。
圖9A～圖9D表示圖1所示結(jié)構(gòu)的縱向半導(dǎo)體器件10A的其他制造方法。在制作上述縱向半導(dǎo)體器件10A的情況下，例如圖9A所示，備有600μm厚的p+型晶片(第2導(dǎo)電型半導(dǎo)體襯底(p+襯底))41。并且，在該晶片41的表面上依次形成n+型外延層(第1導(dǎo)電型的緩沖器層)42和n-型外延層(第1導(dǎo)電型半導(dǎo)體襯底)43。在此情況下，上述n+型外延層42的厚度(D3)制成1μm，上述n-型外延層43的厚度(D2+D5)制成58μm。接著，例如圖9B所示，在上述n-型外延層43的表面上，形成上述平面柵結(jié)構(gòu)的MOS結(jié)構(gòu)32。
然后，例如圖9c所示，利用研磨法等來(lái)除去上述p+型晶片41，留下1μm厚度，形成上述p+型集電極層17。這樣，形成把上述n-型外延層43作為n-型半導(dǎo)體襯底；把上述n+型外延層42作為n+型緩沖器層的、厚度(D1)為60μm的IGBT。
這樣，在形成IGBT后，例如圖9D所示，在上述p+型集電極層17上接觸340μm厚度的接合襯底22。并且，例如通過加熱使IGBT和上述接合襯底22接合在一起。
再者，在上述接合襯底22的不與上述p+型集電極層17相接合的面上根據(jù)需要形成上述襯底電極23。并且最后對(duì)每個(gè)IGBT進(jìn)行分離/分割，制成上述結(jié)構(gòu)的縱向半導(dǎo)體器件10A。利用這種工藝過程也可以制成與圖1所示的縱向半導(dǎo)體器件10A相同結(jié)構(gòu)的縱向半導(dǎo)體器件。
圖10～10E表示圖1所示結(jié)構(gòu)的縱向半導(dǎo)體器件10A的另一制造方法。在制作上述縱向半導(dǎo)體器件10A的情況下，例如圖10A所示，準(zhǔn)備具有600μm厚度的p+型晶片(第2導(dǎo)電型半導(dǎo)體襯底(p+襯底))41。并且，在該晶片41的表面上依次形成n+形外延層(第1導(dǎo)電型的緩沖器層)42和n-型外延層(第1導(dǎo)電型的半導(dǎo)體襯底)43。在此情況下，上述n+型外延層42的厚度(D3+D4)為2μm厚，上述n-型外延層43的厚度(D2+D5)為58μm厚。
然后，例如圖10B所示，在上述n-型外延層43的表面上形成上述平面柵結(jié)構(gòu)的MOS結(jié)構(gòu)32。
然后，如圖10C所示，利用研磨法等除去所有的上述p+型晶片41。
然后，如圖10D所示，利用離子注入法在上述n+型外延層42不形成上述n-型外延層43的面上，利用離子注入法形成1μm厚的上述p+型集電極層17。這樣，形成厚度(D1)為60μm的IGBT，其中把上述n-型外延層43作為n-型半導(dǎo)體襯底，把上述n+型外延層42作為n+型緩沖器層。
這樣，在形成IGBT之后，如圖10E所示，使340μm厚的接合襯底22與上述p+型集電極層17相接合。并且，例如，通過加熱使IGBT和上述接合襯底22接合起來(lái)。
再者，在上述接合襯底22不與上述p+型集電極層17相接合的面上，根據(jù)需要形成上述襯底電極23。并且，最后把每個(gè)IGBT分離/分離開來(lái)，制成上述結(jié)構(gòu)的縱向半導(dǎo)體器件10A。利用這種工藝過程也能獲得與圖1所示的縱向半導(dǎo)體器件10A相同結(jié)構(gòu)的縱向半導(dǎo)體器件。
此方法與通過除去上述p+型晶片41的一部分而形成1μm厚的p+型集電極層17的上述方法(參見圖9A～9D)相比，非常簡(jiǎn)單。也就是說(shuō)，在很難用高精度來(lái)控制上述p+型集電極層17的厚度的情況下，此方法尤其有效。
圖11表示在與本發(fā)明第1實(shí)施方式有關(guān)的縱向半導(dǎo)體器件10A中，使用半導(dǎo)體層作為接合襯底時(shí)的例子(縱向半導(dǎo)體器件10A)。
在圖11中，在形成了平面柵結(jié)構(gòu)的MOS結(jié)構(gòu)32的n-型半導(dǎo)體襯底11的下部表面(背面?zhèn)?上連接集電極電極(第一電極)25。并且，接合襯底22’與該集電極電極25相接合。
在此情況下，作為上述接合襯底22’除了鋁等金屬外，例如還可以采用作為導(dǎo)電性材料的高濃度的p型或n型單晶硅或多晶硅。尤其上述接合襯底22’在結(jié)構(gòu)上局部沒有用離子注入等形成的雜質(zhì)擴(kuò)散層。并且，集電極電極25，例如采用Al等金屬或高濃度多晶硅或非晶態(tài)硅。
在這種結(jié)構(gòu)的縱向半導(dǎo)體器件10A’中，可以獲得與圖1所示縱向半導(dǎo)體器件10A大致相同的效果。尤其利用與IGBT相同種類的物質(zhì)(同一元素)，即硅來(lái)形成上述集電極電極25和上述接合襯底22’的情況下，能使各部分的熱膨脹系數(shù)等物性值相同。其結(jié)果也能控制對(duì)熱應(yīng)力等的變形。但是在使IGBT高速工作的情況下，上述集電極電極25和上述接合襯底22’可以使用金屬。
圖12A和圖12B表示圖11所示結(jié)構(gòu)的縱向半導(dǎo)體器件10A’的制造方法。在制造上述縱向半導(dǎo)體器件10A’的情況下，利用圖8A～8C所示的工藝過程制成IGBT后，(參照?qǐng)D12A)，在n-型半導(dǎo)體襯底11的不形成上述MOS結(jié)構(gòu)32的面上形成集電極電極25。
然后，使340μm厚的接合襯底22’與該集電極電極25未與上述n-型半導(dǎo)體襯底11相接合的面相接觸。并且，例如通過加熱使上述集電極電極25熔化或擴(kuò)散。這樣一來(lái)，通過集電極電極25使IGBT和上述接合襯底22’相接合。(參見圖12B)。
再者，在上述接合襯底22’未與上述集電極電極25相接合的面上根據(jù)需要來(lái)形成上述襯底電極23。并且，最后對(duì)每個(gè)IGBT進(jìn)行分離/分割，制成圖11所示的結(jié)構(gòu)的縱向半導(dǎo)體器件10A’。
而且，不僅限于用圖8A～8C所示的工藝過程而制造的IGBT，作為IGBT，例如也可以使用按照分別示于圖9A～9C或圖10A～10D的工藝而制造的產(chǎn)品。
<第2實(shí)施方式>
圖13表示與本發(fā)明第2實(shí)施方式有關(guān)的縱向半導(dǎo)體器件10B的結(jié)構(gòu)例。而且，在此以適用于溝道柵結(jié)構(gòu)的穿通型IGBT的情況為例進(jìn)行說(shuō)明。
在圖13中，在第1導(dǎo)電型的n-型半導(dǎo)體襯底(例如單晶硅)11的表面區(qū)內(nèi)形成第2導(dǎo)電型的p型基極層12。在上述p型基極層12的表面區(qū)內(nèi)形成多個(gè)n+型發(fā)射極層13。在上述n-型半導(dǎo)體襯底11的表面上，布置多個(gè)發(fā)射電極14。上述各個(gè)發(fā)射極電極14分別被連接在上述p型基極層12和上述n+型發(fā)射極層13上。并且，在上述p型基極層12的表面區(qū)內(nèi)，形成多個(gè)溝道51。上述各溝道51分別穿過上述n+型發(fā)射極層13和上述p型基板層12，形成的深度達(dá)到上述n-型半導(dǎo)體襯底11。在上述各個(gè)溝道51內(nèi)，分別通過柵絕緣膜15而埋入柵電極16。這樣，在上述n-型半導(dǎo)體襯底11的表面部上形成溝道柵結(jié)構(gòu)的MOS(Metal Oxide Semiconductor)結(jié)構(gòu)33。
另一方面，在上述n-型半導(dǎo)體襯底11的下部(背面)區(qū)，即未形成MOS結(jié)構(gòu)33的面?zhèn)?，形成n+型緩沖器層21和p+型集電極層(載流子注入層)17。這樣就實(shí)現(xiàn)了所謂溝道柵結(jié)構(gòu)的穿通型IGBT(半導(dǎo)體器件)。其中，利用載流子在上述n-型半導(dǎo)體襯底11的上下方向上移動(dòng)而進(jìn)行導(dǎo)電。該溝道柵結(jié)構(gòu)的穿通型IGBT，其損耗小于上述第1實(shí)施方式所示的平面柵結(jié)構(gòu)的穿通型IGBT。
再者，在上述n-型半導(dǎo)體襯底11的下部表面(背面?zhèn)?，與接合襯底22相連合。即該接合襯底22被設(shè)置成與上述p+型集電極層17相連接。上述接合襯底22例如用鋁(Al)等金屬(導(dǎo)電性材料)而形成。并且，在該接合襯底22未與上述n-型半導(dǎo)體襯底11相接合的面上根據(jù)需要而設(shè)置襯底電極(第2電極)23。但是，上述襯底電極23，例如利用在安裝本縱向半導(dǎo)體器件10B時(shí)與焊錫的接合性優(yōu)于上述接合襯底22的鎳(Ni)或金(Au)等來(lái)形成。也就是說(shuō)，在上述接合襯底22利用與焊錫的接合性良好的金屬而形成的情況下，不一定需要設(shè)置上述襯底電極23。
在本實(shí)施方式的情況下，該縱向半導(dǎo)體器件10B形成的整體厚度約為400μm。
在這種結(jié)構(gòu)的縱向半導(dǎo)體器件10B中，在上述n-半導(dǎo)體襯底11的厚度D1例如制成60μm的情況下，也要使接合的上述接合襯底22厚度D6例如為340μm(200μm厚以上)。這樣，比形成外延層時(shí)成本低，能獲得充分的機(jī)械強(qiáng)度，而且能制成損耗小的高性能IGBT。
而且，該縱向半導(dǎo)體器件10B在形成時(shí)采用的工藝過程大體上與圖8A～8D、圖9A～9D和圖10A～10E中分別表示的工藝過程相同。也就是說(shuō)，在n-型晶片31的表面區(qū)內(nèi)首先通過雜質(zhì)擴(kuò)散而形成3μm厚度的上述p型基極層12。然后，在上述n-型晶片31的表面上，形成發(fā)射極電極14。并且，再對(duì)該發(fā)射極電極14進(jìn)行掩蔽后在上述p型基極層12的表面區(qū)內(nèi)通過雜質(zhì)擴(kuò)散分別形成n+型發(fā)射極層13。然后，在上述p型基極層12的表面區(qū)內(nèi)形成溝道51，在該溝道51內(nèi)埋入柵絕緣膜15和柵電極16。然后，在上述n-型晶片31的表面部形成溝道柵結(jié)構(gòu)的MOS結(jié)構(gòu)33。
然后，同樣地進(jìn)行分別示于圖8B～圖9C～和圖10C～中的工藝過程。這樣，很容易實(shí)現(xiàn)該縱向半導(dǎo)體器件10B。
圖14表示與本發(fā)明第2實(shí)施方式有關(guān)的縱向半導(dǎo)體器件10B采用半導(dǎo)體層作為接合襯底時(shí)的例子(縱向半導(dǎo)體器件10B’)。
在圖14中，在已形成了溝道柵結(jié)構(gòu)的MOS結(jié)構(gòu)33的n-型半導(dǎo)體襯底11的下部表面(背面?zhèn)?上連接集電極電極(第1電極)25。并且，接合襯底22’被連接到該集電極電極25上。在此情況下，上述接合襯底22’除采用Al等金屬外，例如還采用作為導(dǎo)電性材料的高濃度的p型或n型單晶硅或多晶硅。尤其接合襯底22’在結(jié)構(gòu)上局部沒有用離注入等方法形成的雜質(zhì)擴(kuò)散層。并且，集電極電極25，例如采用Al等金屬或高濃度的多晶硅或非晶態(tài)硅。
在這種結(jié)構(gòu)的縱向半導(dǎo)體器件10B’中，也可以獲得與圖13所示的縱向半導(dǎo)體器件10B大致相同的效果。尤其利用與IGBT相同種類的物質(zhì)(同一元素)，即硅來(lái)形成上述集電極電極25和上述接合襯底22’的情況下，能使各部分的熱膨脹系數(shù)等物性值相同。其結(jié)果，也能控制由于熱應(yīng)力等而產(chǎn)生的變形。但是，在使IGBT高速工作時(shí)，上述集電極電極25和上述接合襯底22’可以采用金屬。
而且，該縱向半導(dǎo)體器件10B’采用與圖12A和12B所示的工藝大致相同的工藝很容易形成。
<第3實(shí)施方式>
圖15表示與本發(fā)明第3實(shí)施方式有關(guān)的縱向半導(dǎo)體器件10C的構(gòu)成例。而且，在此以適用于平面柵結(jié)構(gòu)的IGBT時(shí)為例進(jìn)行說(shuō)明。并且，該IGBT是在襯底的一部分上沒有設(shè)置緩沖器層的非穿通型。
在圖15中，在第1導(dǎo)電型n-型半導(dǎo)體襯底(例如單晶硅)11的表面區(qū)內(nèi)形成多個(gè)第2導(dǎo)電型的p型基極層12。在上述p型基極層12的表面區(qū)內(nèi)分別形成多個(gè)n+型發(fā)射極層13。在上述n-型半導(dǎo)體襯底11的表面上布置多個(gè)發(fā)射極電極14。上述發(fā)射極電極14分別連接到上述p型基極層12和上述n+型發(fā)射極層13上。并且，在上述n-型半導(dǎo)體襯底11的表面上分別通過柵絕緣膜15來(lái)形成多個(gè)柵電極16。上述各柵電極16分別與n型半導(dǎo)體襯底11和上述p型基極層12和n+型發(fā)射極層13相對(duì)應(yīng)進(jìn)行設(shè)置。這樣，在上述n-型半導(dǎo)體襯底11的表面部上形成平面柵結(jié)構(gòu)的MOS(Metal Oxide Semiconductor)結(jié)構(gòu)33。
另一方面，在上述n-型半導(dǎo)體襯底11的下部(背面)區(qū)，即上述MOS結(jié)構(gòu)32的非形成面?zhèn)壬闲纬蓀+型集電極層(載流子注入層)17。這樣能實(shí)現(xiàn)所謂平面柵結(jié)構(gòu)的非穿通型IGBT(半導(dǎo)體器件)。其中，利用載流子在上述n-型半導(dǎo)體襯底11的上下方向移動(dòng)而進(jìn)行導(dǎo)電。
再有，在上述n-型半導(dǎo)體襯底11的下部表面(背面?zhèn)?上連接接合襯底22。即該接合襯底22被設(shè)置成與上述p+型集電極層17相連接。上述接合襯底22利用鋁(Al)等金屬(導(dǎo)電性材料)來(lái)形成。并且，在該接合襯底22的未與上述n-型半導(dǎo)體襯底11相接合的面上，根據(jù)需要而形成襯底電極(第2電極)23。但是，上述襯底電極23，例如利用在安裝本縱向半導(dǎo)體器件10C時(shí)與焊錫的接合性比上述接合襯底22好的鎳(Ni)或金(Au)等來(lái)形成。也就是說(shuō)，在上述接合襯底22利用與焊錫的接合性良好的金屬來(lái)形成的情況下，不一定需要設(shè)置上述襯底電極23。
在本實(shí)施方式情況下，該縱向半導(dǎo)體器件10C，例如形成400μm的總厚度。
在這種構(gòu)成的縱向半導(dǎo)體器件10C內(nèi)，例如把IGBT的耐壓定為600V時(shí)，希望上述n-型半導(dǎo)體襯底11的濃度達(dá)到1.5×1014cm-3。
圖16表示在IGBT的耐壓為600V的情況下對(duì)斷開時(shí)的耐壓進(jìn)行模擬的結(jié)果。而且，在此表示把圖15中的D5的厚度定為75μm的情況以及定為95μm的情況。從圖16中可以看出，希望上述D5的厚度達(dá)到95μm，該D5的厚度是從上述n-型半導(dǎo)體襯底11的厚度D1中減去上述p型基極層12的厚度D2和上述p+型集電極層17的厚度D4后的剩余部分。上述D5的厚度若少于95μm，例如為75μm時(shí)，在600V以下被擊穿，耐壓不足。
圖17表示對(duì)上述IGBT的導(dǎo)通電壓進(jìn)行模擬的結(jié)果。圖18表示對(duì)斷開時(shí)的損耗(Eoff)進(jìn)行模擬的結(jié)果。而且，在此表示圖15中的D5的厚度為120μm的情況以及為95μm的情況。上述D5的厚度若大于95μm，例如為120μm時(shí)，從圖17中可以年出，發(fā)射極和集電極之間的飽和電壓、所謂導(dǎo)通電壓上升。并且，從圖18中可以看出，斷開時(shí)的損耗增加。也就是說(shuō)，在該非穿通型IGBT中，與必要的耐壓相對(duì)應(yīng)，存在厚度D5的最佳值。
圖19表示對(duì)上述IGBT的導(dǎo)通電壓進(jìn)行模擬的結(jié)果。而且，在此表示上述p型基極層12的厚度D2為3.1μm的情況以及為10μm的情況。從圖19中可以看出，上述p型基極層12的厚度D2在能保持耐壓的范圍內(nèi)以較薄為好，例如希望達(dá)到3μm。若使上述p型基極層12的厚度D2增大，例如達(dá)到10μm，則導(dǎo)通狀態(tài)下的損耗增加。
圖20表示對(duì)上述IGBT斷開時(shí)的損耗進(jìn)行模擬的結(jié)果。而且，在此，表示上述p+型集電極層17的厚度D4為1μm的情況以及為10μm的情況。從圖20中可以看出，上述p+型集電極層17的厚度D4在導(dǎo)通狀態(tài)下，在能充分注入載流子的范圍內(nèi)，以薄為好，例如希望達(dá)到1μm(深度為10μm以下)。若上述p+型集電極層17的厚度D4增大，例如達(dá)到10μm，則斷開時(shí)的損耗增加。
由于以上情況，在制作耐壓600V的平面柵結(jié)構(gòu)的非穿通型IGBT的情況下，把上述n-型半導(dǎo)體襯底11的厚度D1例如定為100μm。這樣，不管有無(wú)接合襯底22，均能實(shí)現(xiàn)損耗小的IGBT。
在此，在利用單晶硅作為上述n-型半導(dǎo)體襯底11材料，來(lái)制作耐壓的600VIGBT的情況下，如上所述，若把上述n-型半導(dǎo)體襯底11的厚度D1定為100μm，則能實(shí)現(xiàn)損耗小的IGBT。但是，在上述n-型半導(dǎo)體襯底11的厚度D1為100μm以下時(shí)，機(jī)械強(qiáng)度不足。因此，在制造過程中或制成后，受外部沖擊，容易損壞。所以，在使上述接合襯底22與IGBT相接合的同時(shí)，把該接合襯底22的厚度D6例如定為300μm(200μm厚度以上)。這樣，比形成延層時(shí)成本低，可以獲得充分的機(jī)械強(qiáng)度，而且，能制成損耗小的高性能IGBT。
圖21A～21D表示圖15所示的結(jié)構(gòu)的縱向半導(dǎo)體器件10C的制造方法，在制作上述縱向半導(dǎo)體器件10C的情況下，如圖21A所示準(zhǔn)備600μm厚的n-型晶片(第1導(dǎo)電型半導(dǎo)體襯底(n-襯底))31。并且，在該晶片31的表面部形成上述平面柵結(jié)構(gòu)MOS結(jié)構(gòu)32。也就是說(shuō)，在n-型晶片31的表面區(qū)內(nèi)首先通過雜質(zhì)擴(kuò)散而形成3μm厚的多個(gè)p型基極層12。然后，在n-型晶片31的表面上形成柵絕緣膜15和柵電極16。并且，在形成上述柵電極16前后，在上述n-型晶片31的表面上形成發(fā)射極電極14。然后，對(duì)該柵電極16和發(fā)射極電極14進(jìn)行掩蔽，在上述p型基極層12的表面區(qū)內(nèi)通過雜質(zhì)擴(kuò)散而形成n+型發(fā)射極層13。這樣，在n-型晶片31的表面部上形成上述平面柵結(jié)構(gòu)的MOS結(jié)構(gòu)32。
隨后，如圖21B所示，利用研磨等方法除去上述n-型晶片31的不形成上述MOS結(jié)構(gòu)32的面的一部分。這樣形成上述n-型半導(dǎo)體襯底11。在此情況下，把上述柵電極16和上述發(fā)射極電極14除外的上述n-型半導(dǎo)體襯底11的厚度D1被控制在100μm左右。
其次，如圖21C所示、在上述n-型半導(dǎo)體襯底11的未形成上述MOS結(jié)構(gòu)32的面一側(cè)形成p+型集電極層17。這時(shí)不是用外延生長(zhǎng)法而是用離子注入法來(lái)形成1μm厚的上述p+集電極層17。
這樣，在形成IGBT后，如圖21D的所示，在上述n-型半導(dǎo)體襯底11的未形成MOS結(jié)構(gòu)32的面上接觸300μm厚的接合襯底22、并且，例如通過加熱使上述IGBT和上述接合襯底22相接合。
再者，在上述接合襯底22的未與上述n-型半導(dǎo)體襯底11相接合的面上根據(jù)需要來(lái)形成上述襯底電極23。并且，最后對(duì)每個(gè)IGBT進(jìn)行分離和分割，制成上述圖15所示的結(jié)構(gòu)的縱向半導(dǎo)體器件10C。
在本實(shí)施方式中，在制造縱向半導(dǎo)體器件10C時(shí)，采用600μm厚的晶片。因此，不僅限于在縱向半導(dǎo)體器件10C制成后，而且在制造過程中也能經(jīng)受住彎曲和外部沖擊，即能確保充分的機(jī)械強(qiáng)度。
圖22表示與本發(fā)明第3實(shí)施方式有關(guān)的縱向半導(dǎo)體器件10C采用半導(dǎo)體層作為接合襯底時(shí)的例子(縱向半導(dǎo)體器件10C’)。
在圖22中，在已形成平面柵結(jié)構(gòu)MOS結(jié)構(gòu)32的n-型半導(dǎo)體襯底11的下部表面(背面?zhèn)?上，連接集電極電極(第1電極)25。并且接合襯底22’與該集電極電極25相接合。在此情況下，作為上述接合襯底22’除采用Al等金屬外，例如還采用作為導(dǎo)電性材料的高濃度p型或n型單晶硅或多晶硅。尤其上述接合襯底22’在結(jié)構(gòu)上局部沒有離子注入等的雜質(zhì)擴(kuò)散層。并且，集電極電極25例如采用Al等金屬或者高濃度的多晶硅或非晶態(tài)硅。
這種結(jié)構(gòu)的縱向半導(dǎo)體器件10C’也能獲得與圖15所示的縱向半導(dǎo)體器件10C大致相同的效果。尤其在利用和IGBT相同種類的物質(zhì)(同一元素)、即硅來(lái)形成上述集電極電極25和上述接合襯底22’的情況下，能使各部分熱膨脹系數(shù)等物性值相同。其結(jié)果，也能控制熱應(yīng)力等所造成的變形。但是，在使IGBT高速工作的情況下，上述集電極電極25和上述接合襯底22’可以采用金屬。
<第4實(shí)施方式>
圖23表示與本發(fā)明第4實(shí)施方式有關(guān)的縱向半導(dǎo)體器件10D的構(gòu)成例。而且，其中以適用于溝道柵結(jié)構(gòu)的非穿通型的IGBT時(shí)為例進(jìn)行說(shuō)明。
在圖23中，在第1導(dǎo)電型的n-型半導(dǎo)體襯底(例如單晶硅)11的表面區(qū)內(nèi)，形成第2導(dǎo)電型的p型基極層12。在上述p型基極層12的表面區(qū)內(nèi)形成多個(gè)n+型發(fā)射極層13。在上述n-型半導(dǎo)體襯底11的表面上，布置了多個(gè)發(fā)射極電極14。上述各發(fā)射極電極14分別與上述p型基極層12和上述n+型發(fā)射極層13相連接。并且，在上述p型基極層12的表面區(qū)內(nèi)形成多個(gè)溝道51。上述各個(gè)溝道51分別穿過上述n+型發(fā)射極層13和上述p型基極層12，形成的深度達(dá)到上述n-型半導(dǎo)體襯底11。在上述各溝道51內(nèi)，分別通過柵絕緣膜15，埋入了柵電極16。在上述n-型半導(dǎo)體襯底11的表面部上形成溝道柵結(jié)構(gòu)的MOS結(jié)構(gòu)33。
另一方面，在上述n-型半導(dǎo)體襯底11的下部(背面)區(qū)內(nèi)，即MOS結(jié)構(gòu)33的非形成面?zhèn)刃纬闪藀+型集電極層(離子注入層)17。這樣就實(shí)現(xiàn)了所謂溝道柵結(jié)構(gòu)的非穿通型的IGBT(半導(dǎo)體器件)，其中利用載流子在上述n-型半導(dǎo)體襯底11的上下方向上移動(dòng)而進(jìn)行導(dǎo)電。該溝道柵結(jié)構(gòu)的非穿通型IGBT，與上述第3實(shí)施方式所示的平面柵結(jié)構(gòu)的非穿通型IGBT相比，損耗低。
再有，在上述n-型半導(dǎo)體襯底11的下部表面(背面?zhèn)?上連接接合襯底22。即該接合襯底22被設(shè)置成與上述p+型集電極層17相連接。上述接合襯底22利用鋁(Al)等金屬(導(dǎo)電性材料)來(lái)形成。并且，在該接合襯底22的未與上述n-型半導(dǎo)體襯底11相接合的面上，根據(jù)需要而形成襯底電極(第2電極)23。但是，上述襯底電極23，例如利用在安裝本縱向半導(dǎo)體器件10D時(shí)與焊錫的接合性比上述接合襯底22好的鎳(Ni)或金(Au)等來(lái)形成。也就是說(shuō)，在上述接合襯底22利用與焊錫的接合性良好的金屬來(lái)形成的情況下，不一定需要設(shè)置上述襯底電極23。
在本實(shí)施方式情況下，該縱向半導(dǎo)體器件10D，例如形成400m的總厚度。
在這種結(jié)構(gòu)的縱向半導(dǎo)體器件10D中，在上述n-半導(dǎo)體襯底11的厚度D1例如制成100μm的情況下，也要使接合的上述接合襯底22厚度D6例如為300μm(200μm厚以上)。這樣，比形成外延層時(shí)成本低，能獲得充分的機(jī)械強(qiáng)度，而且能制成損耗小的高性能IGBT。
而且，該縱向半導(dǎo)體器件10D在形成時(shí)采用的工藝過程大體上與圖8A～8D、圖9A～9D和圖10A～10E中分別表示的工藝過程相同。
圖24表示在與本發(fā)明第4實(shí)施方式有關(guān)的縱向半導(dǎo)體器件10D中，采用半導(dǎo)體層作為接合襯底的情況下的例子(縱向半導(dǎo)體器件10D’)。
在圖24中，在已形成了溝道柵結(jié)構(gòu)的MOS結(jié)構(gòu)33的n-型半導(dǎo)體襯底11的下部表面(背面?zhèn)?上連接集電極電極(第1電極)25。并且，接合襯底22’被連接到該集電極電極25上。在此情況下，上述接合襯底22’除采用Al等金屬外，例如還采用作為導(dǎo)電性材料的高濃度的p型或n型單晶硅或多晶硅。尤其接合襯底22’在結(jié)構(gòu)上局部沒有用離注入等方法形成的雜質(zhì)擴(kuò)散層。并且，集電極電極25，例如采有Al等金屬或高濃度的多晶硅或非晶態(tài)硅。
在這種結(jié)構(gòu)的縱向半導(dǎo)體器件10D’中，也可以獲得與圖23所示的縱向半導(dǎo)體器件10D大致相同的效果。尤其利用與IGBT相同種類的物質(zhì)(同一元素)，即硅來(lái)形成上述集電極電極25和上述接合襯底22’的情況下，能使各部分的熱膨脹系數(shù)等物性值相同。其結(jié)果，也能控制由于熱應(yīng)力等而產(chǎn)生的變形。但是，在使IGBT高速工作時(shí)，上述集電極電極25和上述接合襯底22’可以采用金屬。
<第5實(shí)施方式>
圖25表示與本發(fā)明第5實(shí)施方式有關(guān)的縱向半導(dǎo)體器件10E的構(gòu)成例。而且，在此以適用于平面柵結(jié)構(gòu)的穿通型MOSFET時(shí)為例進(jìn)行說(shuō)明。
在圖25中，在第1導(dǎo)電型n-型半導(dǎo)體襯底(例如單晶硅)11的表面區(qū)內(nèi)形成多個(gè)第2導(dǎo)電型的p型基極層12。在上述p型基極層12的表面區(qū)內(nèi)分別形成多個(gè)n+型源層13’。在上述n-型半導(dǎo)體襯底11的表面上布置多個(gè)源電極14’。上述源電極14’分別連接到上述p型基極層12和上述n+型層13’上。并且，在上述n-型半導(dǎo)體襯底11的表面上分別通過柵絕緣膜15來(lái)形成多個(gè)柵電極16。上述各柵電極16分別與上述n-型半導(dǎo)體襯底11和上述p型基極層12以及n+型源層13相對(duì)應(yīng)進(jìn)行設(shè)置。這樣，在上述n-型半導(dǎo)體襯底11的表面部上形成平面柵結(jié)構(gòu)的MOS(Metal Oxide Semiconductor)結(jié)構(gòu)32’。
另一方面，在上述n-型半導(dǎo)體襯底11的下部(背面)區(qū)，即上述MOS結(jié)構(gòu)32’的非形成面?zhèn)壬闲纬蒼+型緩沖器層21。這樣能實(shí)現(xiàn)所謂平面柵結(jié)構(gòu)的穿通型MOSFET(半導(dǎo)體器件)。其中，利用載流子在上述n-型半導(dǎo)體襯底11的上下方向移動(dòng)而進(jìn)行導(dǎo)電。
再有，在上述n-型半導(dǎo)體襯底11的下部表面(背面?zhèn)?上連接接合襯底22。即該接合襯底22被設(shè)置成與上述n+型緩沖器層21相連接。上述接合襯底22利用鋁(Al)等金屬(導(dǎo)電性材料)來(lái)形成。并且，在該接合襯底22的未與上述n-型半導(dǎo)體襯底11相接合的面上，根據(jù)需要而形成襯底電極(第2電極)23。但是，上述襯底電極23，例如利用在安裝本縱向半導(dǎo)體器件10E時(shí)與焊錫的接合性比上述接合襯底22好的鎳(Ni)或金(Au)等來(lái)形成。也就是說(shuō)，在上述接合襯底22利用與焊錫的接合性良好的金屬來(lái)形成的情況下，不一定需要設(shè)置上述襯底電極23。
在本實(shí)施方式情況下，該縱向半導(dǎo)體器件10E，例如形成400μm的總厚度。
在這種構(gòu)成的縱向半導(dǎo)體器件10E內(nèi)，例如把MOSFET的耐壓定為600V時(shí)，希望上述n-型半導(dǎo)體襯底11的濃度達(dá)到1.5×1014cm-3。
希望圖25中的上述D5的厚度達(dá)到55μm，該D5的厚度是從上述n-型半導(dǎo)體襯底11的厚度D1中減去上述p型基極層12的厚度D2和上述p+型緩沖器層21的厚度D3后的剩余部分。上述D5的厚度若少于55μm，例如為35μm時(shí)，耐壓不足。
上述D5的厚度若大于55μm，例如為70μm時(shí)，源漏之間的電阻、即所謂導(dǎo)通電阻上升，斷開時(shí)的損耗增加。也就是說(shuō)，在該穿通型MOSFET中，與必要的耐壓相對(duì)應(yīng)，存在厚度D5的最佳值。
上述p型基極層12的厚度D2在能保持耐壓的范圍內(nèi)以較薄為好，例如希望達(dá)到4μm。若使上述p型基極層12的厚度D2增大，例如達(dá)到10μm，則導(dǎo)通狀態(tài)下的損耗增加。
上述n+型緩沖器層21的厚度D3在能保持耐壓的范圍內(nèi)以薄為好，例如希望達(dá)到約1μm。上述n+型緩沖器層21的厚度D3若增大，例如達(dá)到10μm，在上述n+型緩沖器層21的濃度很高的情況下，仍不會(huì)使損耗增大。但是較薄時(shí)上述n+型緩沖器層21容易形成。
由于以上情況，在制作耐壓600V的平面柵結(jié)構(gòu)的穿通型MOSFET的情況下，把上述n-型半導(dǎo)體襯底11的厚度D1例如定為60μm。這樣，不管有無(wú)接合襯底22，均能實(shí)現(xiàn)損耗小的MOSFET。
在此，在利用單晶硅作為上述n-型半導(dǎo)體襯底11材料，來(lái)制作耐壓600V的MOSFET的情況下，如上所述，若把上述n-型半導(dǎo)體襯底11的厚度D1定為60μm，則能實(shí)現(xiàn)損耗小的MOSFET。但是，在上述n-型半導(dǎo)體襯底11的厚度D1為100μm以下時(shí)，機(jī)械強(qiáng)度不足。因此，在制造過程中或制成后，受外部沖擊，容易損壞。所以，在使上述接合襯底22與MOSFET相接合的同時(shí)，把該接合襯底22的厚度D6例如定為340μm(200μm厚度以上)。這樣，比形成外延層時(shí)成本低，可以獲得充分的機(jī)械強(qiáng)度，而且，能制成損耗小的MOSFET。
圖26A～26D表示圖25所示的結(jié)構(gòu)的縱向半導(dǎo)體器件10E的制造方法，在制作上述縱向半導(dǎo)體器件10E的情況下，如圖26A所示準(zhǔn)備600μm厚的n-型晶片(第1導(dǎo)電型半導(dǎo)體襯底(n-襯底))31。并且，在該晶片31的表面部形成上述平面柵結(jié)構(gòu)的MOS結(jié)構(gòu)32。也就是說(shuō)，在n-型晶片31的表面區(qū)內(nèi)首先通過雜質(zhì)擴(kuò)散而形成4μm厚的多個(gè)p型基極層12。然后，在n-型晶片31的表面上形成柵絕緣膜15和柵電極16。并且，在形成上述柵電極16前后，在上述n-型晶片31的表面上形成源電極14’。然后，對(duì)該柵電極16和源電極14’進(jìn)行掩蔽，在上述p型基極層12的表面區(qū)內(nèi)通過雜質(zhì)擴(kuò)散而形成n+型源13’。這樣，在n-型晶片31的表面部上形成上述平面柵結(jié)構(gòu)的MOS結(jié)構(gòu)32’。
隨后，如圖26B所示，利用研磨等方法除去上述n-型晶片31的不形成上述MOS結(jié)構(gòu)32’的面的一部分。這樣形成上述n-型半導(dǎo)體襯底11。在此情況下，把上述柵電極16和上述源電極14除外的上述n-型半導(dǎo)體襯底11的厚度D1被控制在60μm左右。
其次，如圖26C所示、在上述n-型半導(dǎo)體襯底11的未形成上述MOS結(jié)構(gòu)32’的面一側(cè)形成n+型緩沖器層21。這時(shí)用離子注入法來(lái)形成1μm厚的上述n+型緩沖器層21。
這樣，在形成MOSFET后，如圖26D的所示，在上述n-型半導(dǎo)體襯底11的未形成MOS結(jié)構(gòu)32’的面上接觸340μm厚的接合襯底22、并且，例如通過加熱使上述MOSFET和上述接合襯底22相接合。
再者，在上述接合襯底22的未與上述n-型半導(dǎo)體襯底11相接合的面上根據(jù)需要來(lái)形成上述襯底電極23。并且，最后對(duì)每個(gè)MOSFET進(jìn)行分離和分割，制成上述圖25所示的結(jié)構(gòu)的縱向半導(dǎo)體器件10E。
在本實(shí)施方式中，在制造縱向半導(dǎo)體器件10E時(shí)，采用600μm厚的晶片。因此，不僅限于在縱向半導(dǎo)體器件10E制成后，而且在制造過程中也能經(jīng)受住彎曲和外部沖擊，即能確保充分的機(jī)械強(qiáng)度。
圖27表示與本發(fā)明第5實(shí)施方式有關(guān)的縱向半導(dǎo)體器件10E采用半導(dǎo)體層作為接合襯底時(shí)的例子(縱向半導(dǎo)體器件10E’)。
在圖27中，在已形成平面柵結(jié)構(gòu)的MOS結(jié)構(gòu)32’的n-型半導(dǎo)體襯底11的下部表面(背面?zhèn)?上，連接漏電極(第1電極)25。并且接合襯底22’與該漏電極25’相連合。在此情況下，作為上述接合襯底22’除采用Al等金屬外，例如還采用作為導(dǎo)電性材料的高濃度p型或n型單晶硅或多晶硅。尤其上述接合襯底22’在結(jié)構(gòu)上局部沒有離子注入等的雜質(zhì)擴(kuò)散層。并且，漏電極25’例如采用Al等金屬或者高濃度的多晶硅或非晶態(tài)硅。
這種結(jié)構(gòu)的縱向半導(dǎo)體器件10E’也能獲得與圖25所示的縱向半導(dǎo)體器件10E大致相同的效果。尤其在利用和MOSFET相同種類的物質(zhì)(同一元素)、即硅來(lái)形成上述漏電極25’和上述接合襯底22’的情況下，能使各部分熱膨脹系數(shù)等物性值相同。其結(jié)果，也能控制熱應(yīng)力等所造成的變形。但是，在使MOSFET高速工作的情況下，上述漏電極25’和上述接合襯底22’可以采用金屬。
<第6實(shí)施方式>
圖28表示與本發(fā)明第6實(shí)施方式有關(guān)的縱向半導(dǎo)體器件10F的構(gòu)成例。而且，其中以適用于溝道柵結(jié)構(gòu)的穿通型的金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管MOSFET時(shí)為例進(jìn)行說(shuō)明。
在圖28中，在第1導(dǎo)電型的n-型半導(dǎo)體襯底(例如單晶硅)11的表面區(qū)內(nèi)，形成第2導(dǎo)電型的p型基極層12。在上述p型基極層12的表面區(qū)內(nèi)形成多個(gè)n+型源層13’。在上述n-型半導(dǎo)體襯底11的表面上，布置了多個(gè)源電極14’。上述各源電極14’分別與上述p型基極層12和上述n+型源層13相連接。并且，在上述p型基極層12的表面區(qū)內(nèi)形成多個(gè)溝道51。上述各個(gè)溝道51分別穿過上述n+型源層13’和上述p型基極層12，形成的深度達(dá)到上述n-型半導(dǎo)體襯底11。在上述各溝道51內(nèi)，分別通過柵絕緣膜15，埋入了柵電極16。這樣，在上述n-型半導(dǎo)體襯底11的表面部上形成溝道柵結(jié)構(gòu)的MOS結(jié)構(gòu)33’。
另一方面，在上述n-型半導(dǎo)體襯底11的下部(背面)區(qū)內(nèi)，即MOS結(jié)構(gòu)33’的非形成面?zhèn)刃纬蒼+型緩沖器層21。這樣就實(shí)現(xiàn)了所謂溝道柵結(jié)構(gòu)的穿通型的MOSFET(半導(dǎo)體器件)，其中利用載流子在上述n-型半導(dǎo)體襯底11的上下方向上移動(dòng)而進(jìn)行導(dǎo)電。
再有，在上述n-型半導(dǎo)體襯底11的下部表面(背面?zhèn)?上連接接合襯底22。即該接合襯底22被設(shè)置成與上述p+型緩沖器層21相連接。上述接合襯底22利用鋁(Al)等金屬(導(dǎo)電性材料)來(lái)形成。并且，在該接合襯底22的未與上述n-型半導(dǎo)體襯底11相接合的面上，根據(jù)需要而形成襯底電極(第2電極)23。但是，上述襯底電極23，例如利用在安裝本縱向半導(dǎo)體器件10F時(shí)與焊錫的接合性比上述接合襯底22好的鎳(Ni)或金(Au)等來(lái)形成。也就是說(shuō)，在上述接合襯底22利用與焊錫的接合性良好的金屬來(lái)形成的情況下，不一定需要設(shè)置上述襯底電極23。
在本實(shí)施方式的情況下，該縱向半導(dǎo)體器件10F，例如形成400μm的總厚度。
在這種結(jié)構(gòu)的縱向半導(dǎo)體器件10F中，在上述n-半導(dǎo)體襯底11的厚度D1例如制成60μm的情況下，也要使接合的上述接合襯底22厚度D6例如為340μm(200μm厚以上)。這樣，比形成外延層時(shí)成本低，能獲得充分的機(jī)械強(qiáng)度，而且能制成損耗小的MOSFET。
而且，該縱向半導(dǎo)體器件10F在形成時(shí)采用的工藝過程大體上與圖26A～26D表示的工藝過程相同。
圖29表示與本發(fā)明第6實(shí)施方式有關(guān)的縱向半導(dǎo)體器件10F采用半導(dǎo)體層作為接合襯底時(shí)的例子(縱向半導(dǎo)體器件10F’)。
在圖29中，在已形成了溝道柵結(jié)構(gòu)的MOS結(jié)構(gòu)33’的n-型半導(dǎo)體襯底11的下部表面(背面?zhèn)?上連接漏電極(第1電極)25’。并且，接合襯底22’被連接到該漏電極25上。在此情況下，上述接合襯底22’除采用Al等金屬外，例如還采用作為導(dǎo)電性材料的高濃度的p型或n型單晶硅或多晶硅。尤其接合襯底22’在結(jié)構(gòu)上局部沒有用離注入等方法形成的雜質(zhì)擴(kuò)散層。并且，漏電極25’，例如采有Al等金屬或高濃度的多晶硅或非晶態(tài)硅。
在這種結(jié)構(gòu)的縱向半導(dǎo)體器件10F’中，也可以獲得與圖28所示的縱向半導(dǎo)體器件10F大致相同的效果。尤其利用與MOSFET相同種類的物質(zhì)(同一元素)，即硅來(lái)形成上述漏電極25’和上述接合襯底22’的情況下，能使各部分的熱膨脹系數(shù)等物性值相同。其結(jié)果，也能控制由于熱應(yīng)力等而產(chǎn)生的變形。但是，在使MOSFET高速工作時(shí)，上述漏電極25’和上述接合襯底22’可以采用金屬。
<第7實(shí)施方式>
圖30表示與本發(fā)明第7實(shí)施方式有關(guān)的縱向半導(dǎo)體器件10G的構(gòu)成例。而且，在此以適用于平面柵結(jié)構(gòu)的非穿通型MOSFET時(shí)為例進(jìn)行說(shuō)明。
在圖30中，在第1導(dǎo)電型n-型半導(dǎo)體襯底(例如單晶硅)11的表面區(qū)內(nèi)形成多個(gè)第2導(dǎo)電型的p型基極層12。在上述p型基極層12的表面區(qū)內(nèi)分別形成多個(gè)n+型源層13’。在上述n-型半導(dǎo)體襯底11的表面上布置多個(gè)源電極14’。上述源電極14’分別連接到上述p型基極型12和上述n+型源層13’上。并且，在上述n-型半導(dǎo)體襯底11的表面上分別通過柵絕緣膜15來(lái)形成多個(gè)柵電極16。上述各柵電極16分別與上述n-型半導(dǎo)體襯底11和上述p型基極層12以及n+型源層13’相對(duì)應(yīng)進(jìn)行設(shè)置。這樣，在上述n-型半導(dǎo)體襯底11的表面部上形成平面柵結(jié)構(gòu)的MOS(Metal Oxide Semiconductor)結(jié)構(gòu)32’。
這樣能實(shí)現(xiàn)所謂平面柵結(jié)構(gòu)的非穿通型MOSFET(半導(dǎo)體器件)。其中，利用載流子在上述n-型半導(dǎo)體襯底11的上下方向移動(dòng)而進(jìn)行導(dǎo)電。
再有，在上述n-型半導(dǎo)體襯底11的下部表面(背面?zhèn)?上連接接合襯底22。即該接合襯底22被設(shè)置成與上述n-型半導(dǎo)體襯底11相連接。上述接合襯底22利用鋁(Al)等金屬(導(dǎo)電性材料)來(lái)形成。并且，在該接合襯底22的未與上述n-型半導(dǎo)體襯底11相接合的面上，根據(jù)需要而形成襯底電極(第2電極)23。但是，上述襯底電極23，例如利用在安裝本縱向半導(dǎo)體器件10G時(shí)與焊錫的接合性比上述接合襯底22好的鎳(Ni)或金(Au)等來(lái)形成。也就是說(shuō)，在上述接合襯底22利用與焊錫的接合性良好的金屬來(lái)形成的情況下，不一定需要設(shè)置上述襯底電極23。
在本實(shí)施方式的情況下，該縱向半導(dǎo)體器件10G，例如形成400μm的總厚度。
在這種構(gòu)成的縱向半導(dǎo)體器件10G內(nèi)，例如把MOSFET的耐壓定為600V時(shí)，希望上述n-型半導(dǎo)體襯底11的濃度達(dá)到1.5×1014cm-3。
希望圖30中的D5的厚度達(dá)到95μm，該D5的厚度是從上述n-型半導(dǎo)體襯底11的厚度D1中減去上述p型基極層12的厚度D2后的剩余部分。上述D5的厚度若少于95μm，例如為75μm時(shí)，耐壓不足。
上述D5的厚度若大于95μm，例如為120μm時(shí)，源漏之間的電阻、即所謂導(dǎo)通電阻上升，斷開時(shí)的損耗增加。也就是說(shuō)，在該非穿通型MOSFET中，與必要的耐壓相對(duì)應(yīng)，也存在厚度D5的最佳值。
上述p型基極層12的厚度D2在能保持耐壓的范圍內(nèi)以較薄為好，例如希望達(dá)到4μm。若使上述p型基極層12的厚度D2增大，例如達(dá)到10μm，則導(dǎo)通狀態(tài)下的損耗增加。
由于以上情況，在制作耐壓600V的平面柵結(jié)構(gòu)的非穿通型MOSFET的情況下，把上述n-型半導(dǎo)體襯底11的厚度D1例如定為99μm。這樣，不管有無(wú)接合襯底22，均能實(shí)現(xiàn)損耗小的MOSFET。
在此，在利用單晶硅作為上述n-型半導(dǎo)體襯底11材料，來(lái)制作耐壓600V的MOSFET的情況下，如上所述，若把上述n-型半導(dǎo)體襯底11的厚度D1定為99μm，則能實(shí)現(xiàn)損耗小的MOSFET。但是，在上述n-型半導(dǎo)體襯底11的厚度D1為100μm以下時(shí)，機(jī)械強(qiáng)度不足。因此，在制造過程中或制成后，受外部沖擊，容易損壞。所以，在使上述接合襯底22與MOSFET相接合的同時(shí)，把該接合襯底22的厚度D6例如定為301μm(200μm厚度以上)。這樣，比形成延層時(shí)成本低，可以獲得充分的機(jī)械強(qiáng)度，而且，能制成損耗小的MOSFET。
圖31A～31C表示圖30所示的結(jié)構(gòu)的縱向半導(dǎo)體器件10G的制造方法，在制作上述縱向半導(dǎo)體器件10G的情況下，如圖31A所示準(zhǔn)備600μm厚的n-型晶片(第1導(dǎo)電型半導(dǎo)體襯底(n-襯底))31。并且，在該晶片31的表面部形成上述平面柵結(jié)構(gòu)的MOS結(jié)構(gòu)32’。也就是說(shuō)，在n-型晶片31的表面區(qū)內(nèi)首先通過雜質(zhì)擴(kuò)散而形成4μm厚的多個(gè)p型基極層12。然后，在n-型晶片31的表面上形成柵絕緣膜15和柵電極16。并且，在形成上述柵電極16前后，在上述n-型晶片31的表面上形成源電極14’。然后，對(duì)該柵電極16和源電極14’進(jìn)行掩蔽，在上述p型基極層12的表面區(qū)內(nèi)通過雜質(zhì)擴(kuò)散而形成n+型源層13’。這樣，在n-型晶片31的表面部上形成上述平面柵結(jié)構(gòu)的MOS結(jié)構(gòu)32’。
隨后，如圖31B所示，利用研磨等方法除去上述n-型晶片31的不形成上述MOS結(jié)構(gòu)的面的一部分。這樣形成上述n-型半導(dǎo)體襯底11。在此情況下，把上述柵電極16和上述源電極14’除外的上述n-型半導(dǎo)體襯底11的厚度D1被控制在99μm左右。
這樣，在形成MOSFET后，如圖31c所示，在上述n-型半導(dǎo)體襯底11的未形成MOS結(jié)構(gòu)32’的面上接觸301μm厚的接合襯底22、并且，例如通過加熱使上述MOSFET和上述接合襯底22相接合。
再者，在上述接合襯底22的未與上述n-型半導(dǎo)體襯底11相接合的面上根據(jù)需要來(lái)形成上述襯底電極23。并且，最后對(duì)每個(gè)MOSFET進(jìn)行分離和分割，制成上述圖30所示的結(jié)構(gòu)的縱向半導(dǎo)體器件10G。
在本實(shí)施方式中，在制造縱向半導(dǎo)體器件10G時(shí)，采用600μm厚的晶片。因此，不僅限于在縱向半導(dǎo)體器件10G制成后，而且在制造過程中也能經(jīng)受住彎曲和外部沖擊，即能確保充分的機(jī)械強(qiáng)度。
圖32表示與本發(fā)明第7實(shí)施方式有關(guān)的縱向半導(dǎo)體器件10G采用半導(dǎo)體層作為接合襯底時(shí)的例子(縱向半導(dǎo)體器件10G’)。
在圖32中，在已形成平面柵結(jié)構(gòu)MOS的結(jié)構(gòu)32’的n-型半導(dǎo)體襯底11的下部表面(背面?zhèn)?上，連接漏電極(第1電極)25’。并且接合襯底22’與該漏電極25’相接合。在此情況下，作為上述接合襯底22’除采用Al等金屬外，例如還采用作為導(dǎo)電性材料的高濃度p型或n型單晶硅或多晶硅。尤其上述接合襯底22’在結(jié)構(gòu)上局部沒有離子注入等的雜質(zhì)擴(kuò)散層。并且，漏電極25’例如采用Al等金屬或者高濃度的多晶硅或非晶態(tài)硅。
這種結(jié)構(gòu)的縱向半導(dǎo)體器件10G’也能獲得與圖30所示的縱向半導(dǎo)體器件10G大致相同的效果。尤其在利用和MOSFET相同種類的物質(zhì)(同一元素)、即硅來(lái)形成上述漏電極25’和上述接合襯底22’的情況下，能使各部分熱膨脹系數(shù)等物性值相同。其結(jié)果，也能控制熱應(yīng)力等所造成的變形。但是，在使MOSFET高速工作的情況下，上述漏電極25’和上述接合襯底22’可以采用金屬。
<第8實(shí)施方式>
圖33表示與本發(fā)明第8實(shí)施方式有關(guān)的縱向半導(dǎo)體器件10H的構(gòu)成例。而且，其中以適用于溝道柵結(jié)構(gòu)的非穿通型的MOSFET時(shí)為例進(jìn)行說(shuō)明。
在圖33中，在第1導(dǎo)電型的n-型半導(dǎo)體襯底(例如單晶硅)11的表面區(qū)內(nèi)，形成第2導(dǎo)電型的p型基極層12。在上述p型基極層12的表面區(qū)內(nèi)形成多個(gè)n+型源層13’。在上述n-型半導(dǎo)體襯底11的表面上，布置了多個(gè)源電極14’。上述各源電極14’分別與上述p型基極層12和上述n+型源層13’相連接。并且，在上述p型基極層12的表面區(qū)內(nèi)形成多個(gè)溝道51。上述各個(gè)溝道51分別穿過上述n+型源層13’和上述p型基極層12，形成的深度達(dá)到上述n-型半導(dǎo)體襯底11。在上述各溝道51內(nèi)，分別通過柵絕緣膜15，埋入了柵電極16。這樣，在上述n-型半導(dǎo)體襯底11的表面部上形成溝道柵結(jié)構(gòu)的MOS結(jié)構(gòu)33’。
這樣就實(shí)現(xiàn)了所謂溝道柵結(jié)構(gòu)的非穿通型的MOSFET(半導(dǎo)體器件)，其中利用載流子在上述n-型半導(dǎo)體襯底11的上下方向上移動(dòng)而進(jìn)行導(dǎo)電。
再有，在上述n-型半導(dǎo)體襯底11的下部表面(背面?zhèn)?上連接接合襯底22。即該接合襯底22被設(shè)置成與上述n-型半導(dǎo)體襯底11相連接。上述接合襯底22利用鋁(Al)等金屬(導(dǎo)電性材料)來(lái)形成。并且，在該接合襯底22的未與上述n-型半導(dǎo)體襯底11相接合的面上，根據(jù)需要而形成襯底電極(第2電極)23。但是，上述襯底電極23，例如利用在安裝本縱向半導(dǎo)體器件10H時(shí)與焊錫的接合性比上述接合襯底22好的鎳(Ni)或金(Au)等來(lái)形成。也就是說(shuō)，在上述接合襯底22利用與焊錫的接合性良好的金屬來(lái)形成的情況下，不一定需要設(shè)置上述襯底電極23。
在本實(shí)施方式的情況下，該縱向半導(dǎo)體器件10H，例如形成400μm的總厚度。
在這種結(jié)構(gòu)的縱向半導(dǎo)體器件10H中，在上述n-半導(dǎo)體襯底11的厚度D1例如制成99μm的情況下，也要使接合的上述接合襯底22厚度D6例如為301μm(200μm厚以上)。這樣，比形成外延層時(shí)成本低，能獲得充分的機(jī)械強(qiáng)度，而且能制成損耗小的MOSFET。
而且，該縱向半導(dǎo)體器件10H在形成時(shí)采用的工藝過程大體上與圖31～31C表示的工藝過程相同。
圖34表示與本發(fā)明第8實(shí)施方式有關(guān)的縱向半導(dǎo)體器件10H采用半導(dǎo)體層作為接合襯底時(shí)的例子(縱向半導(dǎo)體器件10H’)。
在圖34中，在已形成了溝道柵結(jié)構(gòu)的MOS結(jié)構(gòu)33’的n-型半導(dǎo)體襯底11的下部表面(背面?zhèn)?上連接漏電極(第1電極)25’。并且，接合襯底22’被連接到該漏電極25’上。在此情況下，上述接合襯底22’除采用Al等金屬外，例如還采用作為導(dǎo)電性材料的高濃度的p型或n型單晶硅或多晶硅。尤其接合襯底22’在結(jié)構(gòu)上局部沒有用離注入等方法形成的雜質(zhì)擴(kuò)散層。并且，漏電極25’，例如采有Al等金屬或高濃度的多晶硅或非晶態(tài)硅。
在這種結(jié)構(gòu)的縱向半導(dǎo)體器件10H’中，也可以獲得與圖33所示的縱向半導(dǎo)體器件10H大致相同的效果。尤其利用與MOSFET相同種類的物質(zhì)(同一元素)，即硅來(lái)形成上述漏電極25’和上述接合襯底22’的情況下，能使各部分的熱膨脹系數(shù)等物性值相同。其結(jié)果，也能控制由于熱應(yīng)力等而產(chǎn)生的變形。但是，在使MOSFET高速工作時(shí)，上述漏電極25’和上述接合襯底22’可以采用金屬。
而且，在上述各實(shí)施方式中，作為縱向半導(dǎo)體器件的制造方法，對(duì)直接或通過電極使接合襯底與IGBT或MOSFET進(jìn)行接合的情況進(jìn)行了說(shuō)明。但并非僅限于此，例如，也可以如圖35A～35C和圖36A～36C所示，在使接合襯底接合之后進(jìn)行MOS結(jié)構(gòu)的形成。
<第9實(shí)施方式>
圖35A～35C表示與本發(fā)明第9實(shí)施方式有關(guān)的縱向半導(dǎo)體器件的制造方法。在此以圖1所示的縱向半導(dǎo)體器件(平面柵結(jié)構(gòu)的穿通型IGBT)10A為例進(jìn)行說(shuō)明。
例如，在制造縱向半導(dǎo)體器件10A的情況下，如圖35A所示，使600μm厚的接合襯底22與60μm厚的n-型半導(dǎo)體襯底11的未形成該MOS結(jié)構(gòu)32的面相接觸。然后，例如通過加熱使上述n-型半導(dǎo)體襯底11和上述接合襯底22相接合。
然后，如圖35B所示，在上述n-型半導(dǎo)體襯底11的表面區(qū)內(nèi)形成MOS結(jié)構(gòu)32，再形成溝道柵結(jié)構(gòu)的穿通型的IGBT。
這樣，在形成IGBT之后，如圖35C所示，利用研磨法等來(lái)除去上述接合襯底22的未與上述n-型半導(dǎo)體襯底11相接合的面的一部分。這樣，形成340μm厚的接合襯底22。
然后，在上述接合襯底22的未與上述n-型半導(dǎo)體襯底11相接合的面上，根據(jù)需要而形成襯底電極23。并且，最后，對(duì)每個(gè)IGBT進(jìn)行分離和分割，制成上述圖1所示的結(jié)構(gòu)的縱向半導(dǎo)體器件10A。
<第10實(shí)施方式>
圖36A～36C表示與本發(fā)明第10實(shí)施方式有關(guān)的縱向半導(dǎo)體器件的制造方法。在此以圖11所示的縱向半導(dǎo)體器件(平面柵結(jié)構(gòu)的穿通型IGBT)10A’為例進(jìn)行說(shuō)明。
例如，在制造縱向半導(dǎo)體器件10A’的情況下，如圖36A所示，使600μm厚的接合襯底22’通過集電極25與60μm厚的n-型半導(dǎo)體襯底11的未形成該MOS結(jié)構(gòu)32的面相接觸。然后，例如通過加熱使上述集電極電極25和上述接合襯底22’相接合。
然后，如圖36B所示，在上述n-型半導(dǎo)體襯底11的表面區(qū)內(nèi)形成MOS結(jié)構(gòu)32，再形成平面柵結(jié)構(gòu)的穿通型的IGBT。
這樣，在形成IGBT之后，如圖36C所示，利用研磨法等來(lái)除去上述接合襯底22的未與集電極電極25相接合的面的一部分。這樣，形成340μm厚的接合襯底22’。
然后，在上述接合襯底22’的未與上述集電極電極25相接合的面上，根據(jù)需要而形成襯底電極23。并且，最后，對(duì)每個(gè)IGBT進(jìn)行分離和分割，制成上述圖11所示的結(jié)構(gòu)的縱向半導(dǎo)體器件10A’。
<第11實(shí)施方式>
圖37表示與本發(fā)明第11實(shí)施方式有關(guān)的縱向半導(dǎo)體器件101的構(gòu)成例。而且在此以適用于穿通型二極管的情況為例進(jìn)行說(shuō)明。
在圖37中，在第1導(dǎo)電型的n-型半導(dǎo)體襯底(例如單晶硅)11的表面區(qū)內(nèi)，形成第2導(dǎo)電型的p型半導(dǎo)體層12’。另一方面，在上述n-型半導(dǎo)體襯底11的下部(背面)區(qū)，即p型半導(dǎo)體層12’的非形成面?zhèn)刃纬蒼+型緩沖器層21。這樣就實(shí)現(xiàn)了所謂穿通型二極管(半導(dǎo)體器件)，其中利用載流子在上述n-型半導(dǎo)體襯底11的上下方向上移動(dòng)而進(jìn)行導(dǎo)電。
再有，在上述n-型半導(dǎo)體襯底11的下部表面(背面?zhèn)?上連接接合襯底22。即該接合襯底22被設(shè)置成與上述n+型緩沖器層21相連接。上述接合襯底22利用鋁(Al)等金屬(導(dǎo)電性材料)來(lái)形成。并且，在該接合襯底22的未與上述n-型半導(dǎo)體襯底11相接合的面上，根據(jù)需要而形成襯底電極(第2電極)23。但是，上述襯底電極23，例如利用在安裝本縱向半導(dǎo)體器件10I時(shí)與焊錫的接合性比上述接合襯底22好的鎳(Ni)或金(Au)等來(lái)形成。也就是說(shuō)，在上述接合襯底22利用與焊錫的接合性良好的金屬來(lái)形成的情況下，不一定需要設(shè)置上述襯底電極23。
在本實(shí)施方式的情況下，該縱向半導(dǎo)體器件10I，例如形成400μm的總厚度。
在這種構(gòu)成的縱向半導(dǎo)體器件10I內(nèi)，例如把二極管的耐壓定為600V時(shí)，希望上述n-型半導(dǎo)體襯底11的濃度達(dá)到1.5×1014cm-3。
圖37中的厚度D5是從上述n-型半導(dǎo)體襯底11的厚度D1中減去上述p型半導(dǎo)體層12’的厚度D2和上述n+型緩沖器層21的厚度D3后剩余的部分，希望厚度D5為55μm。上述D5的厚度小于55μm，例如為35μm時(shí)，耐壓不足。當(dāng)上述D5的厚度大于55μm，例如為70μm時(shí)，陽(yáng)極和陰極之間的電阻，即所謂導(dǎo)通電阻上升，斷開時(shí)的損耗增加。也就是說(shuō)，在穿通型的二極管中也隨所需耐壓的不同而存在厚度D5的最佳值。
上述p型基極層12’的厚度D2在能保持耐壓的范圍內(nèi)以較薄為好，例如希望達(dá)到4μm。若使上述p型半導(dǎo)體層12’的厚度D2增大，例如達(dá)到10μm，則導(dǎo)通狀態(tài)下的損耗增加。
上述n+型緩沖器層21的厚度D3在能保持耐壓的范圍內(nèi)以薄為好，例如希望達(dá)到約1μm。上述n+型緩沖器層21的厚度D3若增大，例如達(dá)到10μm，在上述n+型緩沖器層21的濃度很高的情況下，仍不會(huì)使損耗增大。但是較薄時(shí)上述n+型緩沖器層21容易形成。
由于以上情況，在制作耐壓600V的穿通型二極管時(shí)，把上述n-型半導(dǎo)體襯底11的厚度D1例如定為60μm。這樣，不管有無(wú)接合襯底22，均能實(shí)現(xiàn)損耗小的二極管。
在此，在利用單晶硅作為上述n-型半導(dǎo)體襯底11材料，來(lái)制作耐壓600V的二極管的情況下，如上所述，若把上述n-型半導(dǎo)體襯底11的厚度D1定為60μm，則能實(shí)現(xiàn)損耗小的二極管。但是，在上述n-型半導(dǎo)體襯底11的厚度D1為100μm以下時(shí)，機(jī)械強(qiáng)度不足。因此，在制造過程中或制成后，受外部沖擊，容易損壞。所以，在使上述接合襯底22與二極管相接合的同時(shí)，把該接合襯底22的厚度D6例如定為340μm(200μm厚度以上)。這樣，比形成外延層時(shí)成本低，可以獲得充分的機(jī)械強(qiáng)度，而且，能制成損耗小的二極管。
圖38A～38D表示圖37所示的結(jié)構(gòu)的縱向半導(dǎo)體器件101的制造方法，在制作上述縱向半導(dǎo)體器件101的情況下，如圖38A所示準(zhǔn)備600μm厚的n-型晶片(第1導(dǎo)電型半導(dǎo)體襯底(n-襯底))31。并且，在該晶片31的表面部，首先；通過雜質(zhì)擴(kuò)散而形成4μm厚的p型半導(dǎo)體12’。
隨后，如圖38B所示，利用研磨等方法除去上述n-型晶片31的不形成上述p型半導(dǎo)體層12’的面的一部分。這樣形成上述n-型半導(dǎo)體襯底11。在此情況下，把包含p型半導(dǎo)體層12’上述n-型半導(dǎo)體襯底11的厚度D1控制在60μm左右。
其次，如圖38C所示、在上述n-型半導(dǎo)體襯底11的未形成上述p型半導(dǎo)體層12’的面一側(cè)用離子注入法來(lái)形成1μm厚的上述n+緩沖器層21。
這樣，在形成二極管后，如圖38D的所示，在上述n+型緩沖器層21上連接340μm厚的接合襯底22、并且，例如通過加熱使上述二極管和上述接合襯底22相接合。
再者，在上述接合襯底22的未與上述n+型緩沖器層21相接合的面上根據(jù)需要來(lái)形成上述襯底電極23。并且，最后對(duì)每個(gè)二極管進(jìn)行分離和分割，制成上述圖37所示的結(jié)構(gòu)的縱向半導(dǎo)體器件101。
在本實(shí)施方式中，在制造縱向半導(dǎo)體器件101時(shí)，采用600μm厚的晶片。因此，不僅限于在縱向半導(dǎo)體器件101制成后，而且在制造過程中也能經(jīng)受住彎曲和外部沖擊，即能確保充分的機(jī)械強(qiáng)度。
圖39表示與本發(fā)明第11實(shí)施方式有關(guān)的縱向半導(dǎo)體器件101采用半導(dǎo)體層作為接合襯底時(shí)的例子(縱向半導(dǎo)體器件10I’)。
在圖39中，在已形成n+型緩沖器層21的n-型半導(dǎo)體襯底11的下部表面(背面?zhèn)?上，連接電極(第1電極)25”。并且接合襯底22’與該電極25”相接合。在此情況下，作為上述接合襯底22’除采用Al等金屬外，例如還采用作為導(dǎo)電性材料的高濃度p型或n型單晶硅或多晶硅。尤其上述接合襯底22’在結(jié)構(gòu)上局部沒有離子注入等的雜質(zhì)擴(kuò)散層。并且，電極25”例如采用Al等金屬或者高濃度的多晶硅或非晶態(tài)硅。
這種結(jié)構(gòu)的縱向半導(dǎo)體器件10I’也能獲得與圖37所示的縱向半導(dǎo)體器件10I大致相同的效果。尤其在利用和二極管相同種類的物質(zhì)(同一元素)、即硅來(lái)形成上述電極25”和上述接合襯底22’的情況下，能使各部分熱膨脹系數(shù)等物性值相同。其結(jié)果，也能控制熱應(yīng)力等所造成的變形。但是，在使二極管高速工作的情況下，上述電極25”和上述接合襯底22’可以采用金屬。
<第12實(shí)施方式>
圖40表示與本發(fā)明第12實(shí)施方式有關(guān)的縱向半導(dǎo)體器件10J的構(gòu)成例。而且，其中以適用于非穿通型二極管時(shí)為例進(jìn)行說(shuō)明。
在圖40中，在第1導(dǎo)電型的n-型半導(dǎo)體襯底(例如單晶硅)11的表面區(qū)內(nèi)，形成第2導(dǎo)電型的p型半導(dǎo)體層12’。這樣就實(shí)現(xiàn)了所謂非穿通型二極管(半導(dǎo)體器件)，其中利用載流子在上述n-型半導(dǎo)體襯底11的上下方向上移動(dòng)而進(jìn)行導(dǎo)電。
再有，在上述n-型半導(dǎo)體襯底11的下部表面(背面?zhèn)?上連接接合襯底22。即該接合襯底22被設(shè)置成與上述n-型半導(dǎo)體襯底11相連接。上述接合襯底22利用鋁(Al)等金屬(導(dǎo)電性材料)來(lái)形成。并且，在該接合襯底22的未與上述n-型半導(dǎo)體襯底11相接合的面上，根據(jù)需要而形成襯底電極(第2電極)23。但是，上述襯底電極23，例如利用在安裝本縱向半導(dǎo)體器件10J時(shí)與焊錫的接合性比上述接合襯底22好的鎳(Ni)或金(Au)等來(lái)形成。也就是說(shuō)，在上述接合襯底22利用與焊錫的接合性良好的金屬來(lái)形成的情況下，不一定需要設(shè)置上述襯底電極23。
在本實(shí)施方式情況下，該縱向半導(dǎo)體器件10J，例如形成400μm的總厚度。
在這種結(jié)構(gòu)的縱向半導(dǎo)體器件10J中，在上述n-半導(dǎo)體襯底11的厚度D1例如制成99μm的情況下，也要使接合的上述接合襯底22厚度D6例如為301μm(200μm厚以上)。這樣，比形成外延層時(shí)成本低，能獲得充分的機(jī)械強(qiáng)度，而且能制成損耗小的二極管。
而且，該縱向半導(dǎo)體器件10J在形成時(shí)采用的工藝過程大體上與圖38A～38D表示的工藝過程相同。
圖41表示與本發(fā)明第12實(shí)施方式有關(guān)的縱向半導(dǎo)體器件10J采用半導(dǎo)體層作為接合襯底時(shí)的例子(縱向半導(dǎo)體器件10J’)。
在圖41中，在已形成了p型半導(dǎo)體層12’的n-型半導(dǎo)體襯底11的下部表面(背面?zhèn)?上連接電極(第1電極)25”。并且，接合襯底22’被連接到該電極25”上。在此情況下，上述接合襯底22’除采用Al等金屬外，例如還采用作為導(dǎo)電性材料的高濃度的p型或n型單晶硅或多晶硅。尤其接合襯底22’在結(jié)構(gòu)上局部沒有用離注入等方法形成的雜質(zhì)擴(kuò)散層。并且，電極25”，例如采有Al等金屬或高濃度的多晶硅或非晶態(tài)硅。
在這種結(jié)構(gòu)的縱向半導(dǎo)體器件10J’中，也可以獲得與圖40所示的縱向半導(dǎo)體器件10J大致相同的效果。尤其利用與二極管相同種類的物質(zhì)(同一元素)，即硅來(lái)形成上述電極25”和上述接合襯底22’的情況下，能使各部分的熱膨脹系數(shù)等物性值相同。其結(jié)果，也能控制由于熱應(yīng)力等而產(chǎn)生的變形。但是，在使二極管高速工作時(shí)，上述漏電極25”和上述接合襯底22’可以采用金屬。
雖然本發(fā)明是以一種優(yōu)選的方式進(jìn)行敘述說(shuō)明的，但可在本揭示的精神和范圍內(nèi)可作進(jìn)一步的修改。因此，本申請(qǐng)意圖涵蓋任何利用本發(fā)明的一般原則的變化、使用或更改、替換。并且，本申請(qǐng)意圖涵蓋任何由本說(shuō)明書出發(fā)，但在本發(fā)明相關(guān)技術(shù)的已知或慣常作法范圍內(nèi)的變化。
權(quán)利要求
1.一種半導(dǎo)體器件，其特征在于具有半導(dǎo)體元件，其結(jié)構(gòu)是利用載流子在半導(dǎo)體襯底的上下方向移動(dòng)而進(jìn)行導(dǎo)電；以及接合襯底，其是用于對(duì)上述半導(dǎo)體元件付與機(jī)械強(qiáng)度、而與上述半導(dǎo)體襯底的下面相接合的。
2.如權(quán)利要求1所述的半導(dǎo)體器件，其特征在于上述接合襯底直接與上述半導(dǎo)體襯底相接合。
3.如權(quán)利要求2所述的半導(dǎo)體器件，其特征在于上述接合襯底是由導(dǎo)電性材料構(gòu)成的。
4.如權(quán)利要求3所述的半導(dǎo)體器件，其特征在于上述導(dǎo)電性材料是金屬。
5.如權(quán)利要求1所述的半導(dǎo)體器件，其特征在于在上述接合襯底的與上述半導(dǎo)體襯底的非接合面上設(shè)置第1電極。
6.如權(quán)利要求1所述的半導(dǎo)體器件，其特征在于上述接合襯底通過第2電極而與上述半導(dǎo)體襯底相接合。
7.如權(quán)利要求6所述的半導(dǎo)體器件，其特征在于上述接合襯底是由導(dǎo)電性材料構(gòu)成的。
8.如權(quán)利要求7所述的半導(dǎo)體器件，其特征在于上述導(dǎo)電性材料是金屬。
9.如權(quán)利要求7所述的半導(dǎo)體器件，其特征在于上述導(dǎo)電性材料是硅。
10.如權(quán)利要求9所述的半導(dǎo)體器件，其特征在于上述硅具有局部沒有雜質(zhì)擴(kuò)散層的結(jié)構(gòu)。
11.如權(quán)利要求6所述的半導(dǎo)體器件，其特征在于上述第2電極是金屬。
12.如權(quán)利要求6所述的半導(dǎo)體器件，其特征在于上述第2電極是硅。
13.如權(quán)利要求1所述的半導(dǎo)體器件，其特征在于上述半導(dǎo)體元件具有100μm以下的厚度。
14.如權(quán)利要求13所述的半導(dǎo)體器件，其特征在于上述半導(dǎo)體元件是二極管。
15.如權(quán)利要求1所述的半導(dǎo)體器件，其特征在于上述接合襯底具有200μm以上的厚度。
16.一種半導(dǎo)體器件，其特征在于具有第1主電極；接合襯底，其形成在上述第1主電極上；半導(dǎo)體層，其形成在上述接合襯底上；基極層，其形成在上述半導(dǎo)體層的第1主面?zhèn)鹊谋砻嫔?；雜質(zhì)擴(kuò)散層，其形成在上述基極層表面上；第2主電極，其連接在上述雜質(zhì)擴(kuò)散層和上述基極層上；以及柵電極，其是位于上述半導(dǎo)體層和上述擴(kuò)散層之間，在上述基極層表面上對(duì)絕緣膜進(jìn)行夾持而被形成的。
17.如權(quán)利要求16所述的半導(dǎo)體器件，其特征在于上述接合襯底由導(dǎo)電性材料構(gòu)成。
18.如權(quán)利要求17所述的半導(dǎo)體器件，其特征在于上述導(dǎo)電性材料是金屬。
19.如權(quán)利要求17所述的半導(dǎo)體器件，其特征在于上述導(dǎo)電性材料是硅，該硅具有局部沒帶有雜質(zhì)擴(kuò)散層的結(jié)構(gòu)。
20.如權(quán)利要求16所述的半導(dǎo)體器件，其特征在于半導(dǎo)體層具有100μm以下的厚度。
21.一種半導(dǎo)體器件，其特征在于具有第1主電極；半導(dǎo)體層，其形成在上述第1主電極上；基極層，其形成在上述半導(dǎo)體層的第1主面?zhèn)鹊谋砻嫔希浑s質(zhì)擴(kuò)散層，其形成在上述基極層表面上；第2主電極，其連接在上述雜質(zhì)擴(kuò)散層和上述基極層上；柵電極，其位于上述半導(dǎo)體層和上述擴(kuò)散層之間，在上述基極層表面上對(duì)絕緣膜進(jìn)行夾持而被形成的；以及接合襯底，其與上述第1主電極的下面相接合。
22.如權(quán)利要求21所述的半導(dǎo)體器件，其特征在于上述接合襯底由導(dǎo)電性材料構(gòu)成。
23.如權(quán)利要求22所述的半導(dǎo)體器件，其特征在于上述導(dǎo)電性材料是金屬。
24.如權(quán)利要求22所述的半導(dǎo)體器件，其特征在于上述導(dǎo)電性材料是硅。
25.如權(quán)利要求24所述的半導(dǎo)體器件，其特征在于上述硅具有局部沒有雜質(zhì)擴(kuò)散層的結(jié)構(gòu)。
26.如權(quán)利要求21所述的半導(dǎo)體器件，其特征在于上述第2主電極是金屬。
27.如權(quán)利要求21所述的半導(dǎo)體器件，其特征在于上述第2主電極是硅。
28.如權(quán)利要求21所述的半導(dǎo)體器件，其特征在于上述半導(dǎo)體層具有100μm以下的厚度。
全文摘要
本發(fā)明公開的半導(dǎo)體器件，其具有一種其結(jié)構(gòu)是利用載流子在半導(dǎo)體襯底的上下方向移動(dòng)而進(jìn)行導(dǎo)電的半導(dǎo)體元件。并且，該半導(dǎo)體器件具有一種為增加上述半導(dǎo)體元件的機(jī)械強(qiáng)度而與上述半導(dǎo)體襯底相接合的接合襯底。
文檔編號(hào)H01L29/732GK1402356SQ02142268
公開日2003年3月12日 申請(qǐng)日期2002年8月29日 優(yōu)先權(quán)日2001年8月29日
發(fā)明者田中雅浩 申請(qǐng)人:株式會(huì)社東芝