專利名稱：肖特基勢壘二極管及其制造方法
技術領域：
本發(fā)明涉及高頻電路采用的化合物半導體的肖特基勢壘二極管及其制造方法，尤其涉及通過形成平面結構實現(xiàn)動作區(qū)域和芯片尺寸小型化的化合物半導體的肖特基勢壘二極管及其制造方法。
背景技術：
由于世界移動電話市場的擴大，數(shù)字衛(wèi)星發(fā)送接收機的需要高漲，隨之高頻設備的需要急速增長。作為其元件為處理高頻經(jīng)常使用使用了砷化鎵(GaAs)的場效應晶體管，隨之不斷開發(fā)使所述開關電路自身集成化的單片微波集成電路(MMIC)和本機振蕩用FET。
GaAs肖特基勢壘二極管也因用于基站等而提高了用量。
圖9表示現(xiàn)有肖特基勢壘二極管的動作區(qū)域部分的剖面圖。
在n+型GaAs基板21上層積6μm左右的n+型外延層22(5×1018cm-3)，再堆積例如3500的構成動作層的n型外延層23(1.3×1017cm-3)。
構成歐姆電極28的第一層金屬層是與n+型外延層22形成歐姆結的AuGe/Ni/Au。第二層金屬層是Ti/Pt/Au。該第二層金屬層的圖形有陽極側和陰極側兩種。陽極側與n型外延層23形成肖特基結。以下將該具有肖特基結區(qū)域31a的陽極側第二層金屬層稱為肖特基電極31。肖特基電極31也構成形成陽極接合接點的第三層鍍Au層的襯底電極，使雙方的圖形完全重疊。陰極側的第二層金屬層與歐姆電極接觸，并進一步成為形成陰極接合接點的第三層鍍Au層的襯底電極，陽極側同樣使雙方的圖形完全重疊。肖特基電極31由于需要將其圖形的端部位置配置在聚酰亞胺層的上面，故在肖特基結區(qū)域31a周邊，在陰極側重迭16μm進行圖形制作。肖特基結部以外的基板是陰極電位，在陽極電極34和形成陰極電位的GaAs交叉的部分，為絕緣而設有聚酰亞胺層30。該交叉部分的面積形成1300μm2左右，由于具有大的寄生電容，需要使其間隔距離為6～7μm左右的厚度，來緩和寄生電容。聚酰亞胺根據(jù)其低的介電常數(shù)和可很厚地形成的性質用作層間絕緣層。
肖特基結區(qū)域31a為了確保10V左右的耐壓和良好的肖特基特性，設置在3×1017cm-3左右的n型外延層23上。另外，歐姆電極28為了降低取出電阻設在由臺面型晶體管蝕刻法使其露出的n+型外延層22的表面上。n+型外延層22的下層為高濃度的GaAs基板21，作為背面電極設有作為歐姆電極28的AuGe/Ni/Au，也可對應自基板背面取出的機種。
圖10表示現(xiàn)有化合物半導體肖特基勢壘二極管的平面圖。
在芯片的大致中央，在n型外延層23上形成肖特基結區(qū)域31a。該區(qū)域為直徑約10μm的圓形，在露出n型外延層23的肖特基接觸孔29依次蒸鍍形成第二層金屬層即Ti/Pt/Au。包圍圓形的肖特基結區(qū)域31a的外周設有第一層金屬層即歐姆電極28。歐姆電極28是依次蒸鍍AuGe/Ni/Au而得到，設置在芯片的接近一半的區(qū)域。為了取出電極，使第二層金屬層與歐姆電極28接觸，作為襯底電極。
陽極側及陰極側的襯底電極是為作為第三層的鍍Au層而設的。在陽極側設于與肖特基結區(qū)域31a部分接合所需最小限度的區(qū)域，陰極側進行圖形制作形成包圍圓形的肖特基結區(qū)域31a的外周的形狀。為了降低高頻特性的因數(shù)即感應成分，需要固定安裝多個接合引線，為此，將占芯片的大約一半的區(qū)域作為接合區(qū)域。
另外，與襯底電極重迭設置鍍Au層。這里利用針腳型接合固定安裝接合引線，取出電極。陽極接合接點部為40×60μm2，陰極接合接點部是240×70μm2。在利用針腳型接合進行的連接中，一次接合可連接兩根接合引線，故即使接合面積小，也可減小高頻特性的參數(shù)即感應成分，可提高高頻特性。
圖11至圖15表示現(xiàn)有肖特基勢壘二極管的制造方法。
圖11中，利用臺面型晶體管蝕刻法使n+型外延層22露出，附著第一層金屬層形成歐姆電極28。
也就是說，在n+型GaAs基板21上層積6μm左右的n+型外延層22(5×1018cm-3)，再在其上堆積例如3500的n型外延層23(1.3×1017cm-3)。然后，用氧化膜25覆蓋整個面，進行光刻工藝，在預定的歐姆電極28的抗蝕劑層選擇性地開窗。然后，以該抗蝕劑層為掩模蝕刻預定的歐姆電極28部分的氧化膜25，并進行n型外延層23的臺面型晶體管蝕刻，使n+型外延層22露出。
然后，依次真空蒸鍍并層積第一層金屬層即AuGe/Ni/Au這三層。之后，除去抗蝕劑層，在預定的歐姆電極28部分留下金屬層。接著通過合金化處理，在n+型外延層22上形成歐姆電極28。
圖12中，形成肖特基接觸孔29。在整個面上形成新的抗蝕劑層，進行光刻工藝，在預定的肖特基結區(qū)域31a部分選擇性地開窗。然后，蝕刻露出的氧化膜25，之后除去抗蝕劑，形成預定的肖特基結區(qū)域31a部的n型外延層23露出的肖特基接觸孔29。
圖13中，形成用于絕緣的聚酰亞胺層30。在整個面上數(shù)次涂敷聚酰亞胺，設置厚的聚酰亞胺層30。在整個面上形成新的抗蝕劑層，進行光刻工藝，選擇性地開窗，從而留下預定的聚酰亞胺層30部分。然后，濕式蝕刻并除去露出的聚酰亞胺。然后，除去抗蝕劑層，使聚酰亞胺層30固化，形成6～7μm的厚度。
圖14中，蝕刻肖特基接觸孔29內露出的n型外延層23，形成具有肖特基結區(qū)域31a的肖特基電極31。
以肖特基接觸孔29周圍的氧化膜25為掩模蝕刻n型外延層23。如前所述，在肖特基接觸孔29形成后，在n型外延層23表面露出的狀態(tài)下形成聚酰亞胺層30。肖特基結必須形成在清凈的GaAs表面上，因此，要在肖特基電極形成前蝕刻n型外延層23表面。并且，為了確保作為動作層最佳厚度的2500，要精密地控制溫度及時間，進行濕式蝕刻使厚度自3500變?yōu)?500。
然后，依次真空蒸鍍Ti/Pt/Au，形成具有與n+型外延層22的肖特基結區(qū)域31a并兼作陽極電極的襯底電極的肖特基電極31及陰極電極35用襯底電極。
圖15中，形成成為陽極電極34及陰極電極35的Au鍍層。
在使預定的陽極電極34及陰極電極35部分的襯底電極露出，用抗蝕劑層覆蓋其他部分后，進行電解鍍金。此時，抗蝕劑層成為掩模，僅在襯底電極露出的部分附著鍍金，形成陽極電極34、陰極電極35。襯底電極設在整個面上，在除去抗蝕劑后，用Ar等離子體進行離子蝕刻，削去未鍍金的部分的襯底電極，進行圖形制作形成陽極及陰極電極34、35的形狀。此時，鍍金部分雖也被多少削去，但具有6μm左右的厚度，故沒有問題。
然后，對背面進行搭接處理(バツクラツプ)，依次蒸鍍AuGe/Ni/Au，進行合金化處理，形成背面的歐姆電極28。
化合物半導體肖特基勢壘二極管當前工序完成后，進入進行組裝的后工序。晶片狀的半導體芯片被切割，分離為單獨的半導體芯片，將該半導體芯片固定安裝在框架(未圖示)上，然后，用接合引線連接半導體芯片的陽極及陰極接合接點和規(guī)定的引線(未圖示)。接合引線使用金屬線，用公知的針腳式接合法連接。然后，傳遞模模裝，進行樹脂封裝。

發(fā)明內容
現(xiàn)有肖特基勢壘二極管的基板結構形成可對應多機種自背面也可取出陰極的結構，形成在n+型GaAs基板上設置n+型外延層，并為確保規(guī)定的特性在其上層設置1.3×1017cm-3左右的n型外延層的結構。
肖特基電極必須確保規(guī)定的特性，故要使n型外延層的清凈表面露出，并蒸鍍金屬，形成肖特基結。為了降低取出電阻，歐姆電極在其下層的n+型外延層形成歐姆結。
這里現(xiàn)有的構造中有以下所示問題點。第一，為形成歐姆電極28必須形成臺面而露出n+型外延層22。n型外延層23有3500左右的厚度，為使其下面的n+型外延層22露出必須作臺面型晶體管蝕刻?；灞砻嬖O有用于保護基板的氧化膜25，臺面型晶體管蝕刻是在其表面設置光致抗蝕劑掩膜而進行蝕刻，但氧化膜25表面與抗蝕劑的貼緊性會產(chǎn)生偏差。當在該狀態(tài)下進行濕式蝕刻時蝕刻會過分向橫向擴展，有時把必需的氧化膜25也蝕刻了，只要露出GaAs，臺面的形狀就不穩(wěn)定。因此設于臺面開口部的歐姆電極28在形成時，也會發(fā)生周邊部形狀塌邊等，結果就是剝離的歐姆電極28的形狀變壞，GaAs被蝕刻到肖特基結附近，有時發(fā)生對特性產(chǎn)生惡劣影響的問題。
第二，陽極電極34幾乎都設在陰極電位的GaAs上，這里的寄生電容變大。交叉部分的面積達1300μm2，所以必須用厚的層間絕緣膜降低寄生電容。為埋入臺面形成厚的層間絕緣膜，必須設置6～7μm的聚酰亞胺層30。為取出肖特基結區(qū)域31a的電極，在聚酰亞胺層30設有開口部，通過對厚聚酰亞胺層30的蝕刻，并考慮聚酰亞胺層30上電極的分步敷層的目的，其開口部制成錐狀。但由于聚酰亞胺層30膜質的偏差和聚酰亞胺層30與抗蝕劑層貼緊性的偏差，該錐狀的角度在30～45度間偏差很大。因此動作區(qū)域的肖特基結區(qū)域31a和歐姆電極28的間隔距離當考慮錐狀時，必須確保7μm左右。但該各結的間隔距離對串聯(lián)電阻起作用，所以間隔距離大時阻止高頻特性的提高，進而也是芯片小型化不能前進的原因。
第三，由于在肖特基結及歐姆結附近附有錐狀，所以肖特基勢壘二極管的動作區(qū)域附近不能確保層間絕緣膜6μm的厚度而使寄生電容增加，是使特性惡化的原因。
第四，由于層間絕緣膜采用聚酰亞胺，而作為配線及電極的取出部的接合接點采用鍍Au，故形成成本不能降低的主要因素。
第五，在GaAs基板上設置n+型外延層及n型外延層的晶片成本高，由此也阻礙了成本降低。
現(xiàn)有的制造方法存在下述問題。
第一，肖特基結肖特基接合在最上層的n型外延層23上，為確?？紤]動作層的耐壓及電阻后的最佳厚度即2500，自3500左右的n型外延層23蝕刻至2500而形成。此時的蝕刻是濕式蝕刻，時間及溫度、以及蝕刻液內晶片的振幅、振速等的控制很困難，而且，必需在規(guī)定的保鮮時間內使用蝕刻液。因此，使用該方法，會因晶片不同而產(chǎn)生偏差，很難實現(xiàn)動作區(qū)域的特性的再現(xiàn)性及高頻特性的提高。
第二，由于采用臺面結構，需要增加工序量的臺面型晶體管蝕刻法，會因抗蝕劑和氧化膜的密接性的偏差而產(chǎn)生不良。另外，同時需要作為層間絕緣膜的聚酰亞胺層形成工序及在聚酰亞胺層上設置電極的取出部的鍍金形成工序等，存在制造流程復雜化、時間上效率低等問題。
化合物半導體由于其基板的價格本身高，故為了合理化，需要縮小芯片尺寸來抑制成本。也就是說，芯片尺寸的降低是不可避免的，也期望材料自身成本的縮減。并要求高頻特性的進一步改善。另外，謀求制造工序的簡化及效率化也是重要課題。
本發(fā)明就是基于上述課題而開發(fā)的，其提供一種肖特基勢壘二極管，包括化合物半導體基板；設在基板上的一導電型離子注入?yún)^(qū)域；鄰接所述離子注入?yún)^(qū)域而設置的一導電型高濃度離子注入?yún)^(qū)域；第一電極，在所述高濃度離子注入?yún)^(qū)域成歐姆結；第二電極，與所述離子注入?yún)^(qū)域形成肖特基結并用于電極的取出。通過在設置于基板表面的高濃度離子注入?yún)^(qū)域表面設置歐姆電極，可實現(xiàn)化合物半導體的平面型肖特基勢壘二極管，也能減小動作部分的面積。且可由離子注入形成全部動作區(qū)域，故可大幅度消減晶片自身的成本，可消減肖特基勢壘二極管的成本?？赏ㄟ^減小寄生電容和電阻提高高頻特性。
另外，其提供一種肖特基勢壘二極管的制造方法，這種方法包括在平坦的化合物半導體基板表面形成一導電型離子注入?yún)^(qū)域，并形成與離子注入?yún)^(qū)域鄰接的一導電型高濃度離子注入?yún)^(qū)域的工序；形成與高濃度離子注入?yún)^(qū)域表面呈歐姆結的第一電極的工序；設置與離子注入?yún)^(qū)域表面形成肖特基結的金屬層，使金屬層延伸形成作為電極的取出部的第二電極，同時由金屬層形成第一電極取出用電極的工序。該方法可實現(xiàn)制造工序的簡化及效率化，并且可提高高頻特性。


圖1是說明本發(fā)明半導體裝置的剖面圖；圖2是說明本發(fā)明半導體裝置的上面圖；圖3是說明本發(fā)明半導體裝置的上面圖；圖4是說明本發(fā)明半導體裝置的上面圖；圖5是說明本發(fā)明半導體裝置的制造方法的剖面圖；圖6是說明本發(fā)明半導體裝置的制造方法的剖面圖；圖7是說明本發(fā)明半導體裝置的制造方法的剖面圖；圖8是說明本發(fā)明半導體裝置的制造方法的剖面圖；圖9是說明現(xiàn)有半導體裝置的剖面圖；圖10是說明現(xiàn)有半導體裝置的上面圖；圖11是說明現(xiàn)有半導體裝置的制造方法的剖面圖；圖12是說明現(xiàn)有半導體裝置的制造方法的剖面圖；圖13是說明現(xiàn)有半導體裝置的制造方法的剖面圖；圖14是說明現(xiàn)有半導體裝置的制造方法的剖面圖；圖15是說明現(xiàn)有半導體裝置的制造方法的剖面圖。
具體實施例方式
參照圖1至圖8詳細說明本發(fā)明的實施例。
本發(fā)明的肖特基勢壘二極管包括化合物半導體基板1；離子注入?yún)^(qū)域3；高濃度離子注入?yún)^(qū)域7；第一電極8；第二電極11。
圖1是動作區(qū)域部分的剖面圖。
化合物半導體基板1是非摻雜GaAs基板，不形成臺面，為平坦的基板結構。
離子注入?yún)^(qū)域3是設于包含圓形的肖特基結區(qū)域11a的半導體基板1表面的n型離子注入?yún)^(qū)域，是肖特基勢壘二極管的動作區(qū)域。
高濃度離子注入?yún)^(qū)域7在歐姆電極8之下的基板表面，與離子注入?yún)^(qū)域3鄰接設置。沿圓形肖特基結區(qū)域11a外周設置，與歐姆電極8大致重疊，至少在包圍肖特基結區(qū)域11a的部分自歐姆電極8凸出。肖特基結區(qū)域11a和高濃度離子注入?yún)^(qū)域7的間隔距離是1μm。也就是說，取代現(xiàn)有采用臺面結構的情況，形成在保持平面結構的情況下在表面上設置高濃度離子注入?yún)^(qū)域7的結構，不設置臺面即可實現(xiàn)歐姆結。
作為第一電極的歐姆電極8是與高濃度離子注入?yún)^(qū)域7接觸的第一層金屬層。依次蒸鍍AuGe/Ni/Au，將肖特基結附近制圖形成刻成圓形的形狀。與鄰接的肖特基結區(qū)域11a的間隔距離為2μm。
第二電極是自肖特基結區(qū)域11a至陽極接合接點11b的肖特基電極11。在覆蓋GaAs表面的氮化膜5設置作為肖特基結區(qū)域11a的直徑10μm的圓形肖特基接觸孔，并在其上迭加而依次蒸鍍Ti/Pt/Au，與n型離子注入?yún)^(qū)域3形成肖特基結。將該金屬層延伸至作為電極的取出部的接合引線固定區(qū)域設置陽極接合接點11b。也就是說，與n型離子注入?yún)^(qū)域3形成肖特基結的金屬層和形成其電極的取出部的配線及陽極接合接點11b的金屬層作為陽極電極11為同一蒸鍍金屬層。作為動作區(qū)域的n型離子注入?yún)^(qū)域3為了要得到耐壓等規(guī)定的特性，以形成最佳的濃度斷面的條件設置?？刹唤?jīng)過目前的復雜蝕刻工序而形成肖特基結，故可得到再現(xiàn)性好、具有穩(wěn)定的特性的肖特基結。另外，通過氮化膜5與歐姆電極8或陰極電位的n型離子注入?yún)^(qū)域3及高濃度離子注入?yún)^(qū)域7絕緣。
陽極接合接點11b直接固定在基板1上。GaAs基板1是半絕緣性的，故可不設置聚酰亞胺及氮化膜而直接將引線焊接部固定在基板上。
陰極電極15是第二層Ti/Pt/Au，與歐姆電極8接觸，與陽極電極11相對設置。第二層金屬層延伸至陰極接合區(qū)域，形成陰極接合接點15b。歐姆電極8接觸的高濃度離子注入?yún)^(qū)域7為陰極電位(電極)。陰極接合接點15b直接固定安裝在半絕緣性的基板1表面上。
圖2及圖3表示了本發(fā)明的化合物半導體肖特基勢壘二極管平面圖。圖2是芯片圖形的概略圖，圖3是動作區(qū)域部分的放大圖。該圖是本發(fā)明第一實施例、是肖特基結為一個的情況。
順次蒸鍍第二層金屬層Ti/Pt/Au設置陽極電極11。陽極電極11具有在芯片大致中央與n型離子注入?yún)^(qū)域3形成肖特基結的肖特基結區(qū)域11a。該區(qū)域為直徑約10μm的圓形，僅其中央圓形部分與GaAs直接接觸。將該金屬層進一步延伸設置陽極接合接點11b，進行電極的取出。
陽極接合接點11b的下面是半絕緣性的GaAs基板1。這樣不通過絕緣膜就能把陽極接合接點11b直接固定在基板1上，能減少接合時的不良、消除接合接點部的寄生電容。
用虛線表示的部分是歐姆電極8。將圓形肖特基結區(qū)域11a外周圍起來與高濃度離子注入?yún)^(qū)域7(圖中未示出)歐姆接觸。歐姆電極8是把AuGe/Ni/Au順次蒸鍍的第一層金屬層。與高濃度離子注入?yún)^(qū)域7大致重疊設置，為取出電極設置了第二層蒸鍍金屬層構成的陰極電極15，并延伸設置陰極接合接點15b。為減少高頻特性要素的感應成分，陰極電極的取出必須多固定接合引線，因此把占芯片一半的區(qū)域作為接合區(qū)域。
通過針腳形接合把接合引線固定在陽極及陰極接合接點11b、15b上取出電極。陽極接合接點11b部的面積為60×70μm，陰極接合接點15b部為180×70μm。在針腳形接合連接中一次接合能連接2根接合引線，所以即使接合面積小也能減少高頻特性參數(shù)的感應成分，有助于提高高頻特性。
如圖3所示，陽極電極與陰極電位的GaAs的交叉部分僅為用斜線表示的區(qū)域，該部分面積約為100μm。與現(xiàn)有的1300μm相比能縮小至1/13左右，所以能用薄的氮化膜5代替層間絕緣膜聚酰亞胺。
本發(fā)明的特征在于，通過設置高濃度離子注入?yún)^(qū)域7，將肖特基結區(qū)域11a及歐姆電極8設在GaAs表面，來實現(xiàn)肖特基勢壘二極管的平面結構。因為不必考慮臺面形狀偏差引起的對位偏差，所以肖特基結區(qū)域11a和歐姆電極8的間隔距離可大幅減小。陽極電極11下面的大部分區(qū)域為半絕緣性的GaAs基板1。也就是說，陰極電位的GaAs與陽極電極11交叉部分的面積為100μm2左右，與現(xiàn)有的比較是其1/13的面積。不必通過加大聚酰亞胺厚度(間隔距離)來抑制寄生電容，故能用薄的氮化膜代替聚酰亞胺層，也不必考慮聚酰亞胺的錐體部分。
具體說就是肖特基結區(qū)域和歐姆電極的間隔距離能由7μm減至2μm。且與高濃度離子注入?yún)^(qū)域7的間隔距離是1μm，這時高濃度離子注入?yún)^(qū)域7是載流子的移動路徑，有與歐姆電極8大致相同的效果，所以與現(xiàn)有的比間隔距離能縮減至1/7。肖特基結區(qū)域11a及歐姆電極8的間隔距離對串聯(lián)電阻起作用，所以只要能縮小間隔距離就能更加減小電阻，能大幅度提高高頻特性。
這樣有助于芯片小型化，芯片尺寸中現(xiàn)有尺寸0.27×0.31mm2的可縮小至0.25×0.25mm2。作為尺寸有配置接合接點的必要性且組裝時能處理的芯片尺寸有限度，因此0.25mm見方為現(xiàn)狀的限度，但作為動作區(qū)域能大幅縮小至1/10左右，因此如后所述配置動作區(qū)域的自由度變得非常大。
本發(fā)明的陽極電極的特征還在于，僅是將形成肖特基結的金屬層延伸而得到的電極結構。可用薄的氮化膜代替聚酰亞胺，故電極及配線可用蒸鍍金屬層實現(xiàn)，可大幅度降低成本。
另外，由于通過離子注入將動作區(qū)域設置在非摻雜的GaAs基板上，故與設置外延層的現(xiàn)有結構相比可大幅度降低晶片的成本。
圖4是本發(fā)明的第二實施例，表示設有多個形成陽極電極11的肖特基結區(qū)域11a的情況。
本發(fā)明的結構中也可設多個肖特基結區(qū)域11a。例如只要如圖4配置，則肖特基結區(qū)域11a就變成并聯(lián)連接，有助于減小電阻。
而且只要把肖特基接觸孔的直徑變小而配置多個，與總的肖特基接觸孔的面積相同而配置一個的情況相比，肖特基接觸孔的中心與高濃度離子注入?yún)^(qū)域7的間隔距離能進一步縮減，在高濃度離子注入?yún)^(qū)域7有載流子陷阱效應。這樣陰極電阻的值變小，有能進一步提高高頻特性的優(yōu)點。
圖5至圖8詳細說明本發(fā)明的肖特基勢壘二極管的制造方法。
肖特基勢壘二極管的制造方法包括在平坦的化合物半導體基板表面形成一導電型離子注入?yún)^(qū)域，并形成與離子注入?yún)^(qū)域鄰接的一導電型高濃度離子注入?yún)^(qū)域的工序；形成與高濃度離子注入?yún)^(qū)域表面呈歐姆結的第一電極的工序；設置與離子注入?yún)^(qū)域表面形成肖特基結的金屬層，使金屬層延伸形成作為電極的取出部的第二電極，同時由金屬層形成第一電極的取出用電極的工序。
如圖5所示，本發(fā)明的第一工序中，在平坦的非摻雜化合物半導體基板1表面形成一導電型離子注入?yún)^(qū)域3，并在與離子注入?yún)^(qū)域3鄰接的基板1表面上形成一導電型高濃度離子注入?yún)^(qū)域7。
本工序是構成本發(fā)明的特征的工序，形成作為動作區(qū)域的n型離子注入?yún)^(qū)域3，并在預定形成歐姆電極8的區(qū)域之下的基板1表面形成高濃度離子注入?yún)^(qū)域7。
然后，除去抗蝕劑層，再次沉積氮化膜5用于退火，進行n型離子注入?yún)^(qū)域3及高濃度離子注入?yún)^(qū)域7的活化退火。
這樣，在成為動作區(qū)域的預定的肖特基結區(qū)域11a之下形成n型離子注入?yún)^(qū)域3，在預定的歐姆電極8之下形成高濃度離子注入?yún)^(qū)域7。在之后的工序中通過在n型離子注入?yún)^(qū)域3表面設置肖特基結區(qū)域11a，在高濃度離子注入?yún)^(qū)域7表面設置歐姆電極8，實現(xiàn)平面結構的肖特基勢壘二極管。這樣，可大幅度降低肖特基結區(qū)域和與歐姆電極起相同作用的高濃度離子注入?yún)^(qū)域的間隔距離，形成可降低串聯(lián)電阻大幅度提高高頻特性的肖特基勢壘二極管。
如圖6所示，在本發(fā)明第二工序中，形成與高濃度離子注入?yún)^(qū)域7表面成歐姆結的第一電極8。
在整個面上形成抗蝕劑層，進行光刻工藝，使預定的形成歐姆電極8的部分選擇性地開窗。除去自抗蝕劑層露出的氮化膜5，依次真空蒸鍍層積第一層金屬層即AuGe/Ni/Au這三層。然后，通過剝離除去抗蝕劑層，在預定的歐姆電極8部分留下第一層金屬層。接著利用合金化處理，在高濃度離子注入?yún)^(qū)域7表面形成歐姆電極8。
如圖7及圖8所示，在本發(fā)明的第三工序中，設置被第一電極8包圍外周并在n型離子注入?yún)^(qū)域3表面形成肖特基結的金屬層，使金屬層延伸形成作為電極取出部的第二電極11，同時由金屬層形成第一電極8的取出用電極15。
本工序是構成本發(fā)明的特征的工序，首先，在圖7中，在整個面上再次堆積作為層間絕緣膜的5000左右的氮化膜。然后，在整個面上形成抗蝕劑層PR，進行光刻工藝，使預定的肖特基結區(qū)域11a及陽極接合接點11b和陰極電極15部分選擇性地開窗。干式蝕刻露出的氮化膜5，除去抗蝕劑層PR，形成n型離子注入?yún)^(qū)域3露出的肖特基接觸孔9。
然后如圖8所示，在整個面上再次設置抗蝕劑層，進行光刻工藝使陽極電極11、陰極電極15的圖形選擇性開窗。在整個面上依次真空蒸鍍層積Ti/Pt/Au這三層，通過剝離除去抗蝕劑層PR。從而，將在n型離子注入?yún)^(qū)域3表面上形成肖特基結區(qū)域11a的金屬層形成延伸至陽極接合接點11b的陽極電極11。同時，形成與歐姆電極8接觸并延伸至陰極接合接點15b的陰極電極15。然后，搭接(バツクラツプ)背面。
在現(xiàn)有的制造方法中，由于需要控制動作層的厚度，故在進行該控制的GaAs蝕刻工序中，時間及溫度以及蝕刻液內的晶片的振幅、振速等的精密控制非常困難，并且，要求在規(guī)定的保鮮時間內使用蝕刻液。但是，根據(jù)本發(fā)明的制造方法，只要預先以作為動作層可得到最佳特性的條件形成n型離子注入?yún)^(qū)域3，就可省略用于動作層厚度控制的蝕刻工序，故可形成再現(xiàn)性好的肖特基結，可制作特性穩(wěn)定的肖特基勢壘二極管。
另外，陽極電極11及陰極電極15是用通常的剝離法形成的蒸鍍金屬。并且，陽極電極11和歐姆電極8的層間絕緣膜是氮化膜5，接合接點部也可直接固定安裝在基板上，故可省略聚酰亞胺層。這樣，可省略目前在聚酰亞胺層上為消除聚酰亞胺的缺陷而很厚地設置的配線及形成接合接點的鍍金工序?？墒÷孕枰獢?shù)次涂敷的聚酰亞胺層形成工序及鍍金工序，可簡化制造流程、高效地制造肖特基勢壘二極管。
化合物半導體肖特基勢壘二極管在完成前工序后，進入進行組裝的后工序。晶片狀的半導體芯片被切割，分離為單個的半導體芯片，將該半導體芯片固定安裝在框架(未圖示)上后，用接合引線將半導體芯片的接合接點11b、15b和規(guī)定的導線(未圖示)連接。接合引線使用金細線，利用公知的針腳型接合連接。然后，進行傳遞模模裝，進行樹脂封裝。
根據(jù)本發(fā)明的結構，可得到如下所示的效果。
第一，通過在GaAs表面設置高濃度離子注入?yún)^(qū)域7，在GaAs表面設置肖特基結區(qū)域11a及歐姆電極8，可實現(xiàn)肖特基勢壘二極管的平面結構。能抑制由臺面形狀偏差產(chǎn)生的歐姆電極形狀偏差及特性的劣化，因不必考慮對位誤差，所以肖特基結區(qū)域11a及歐姆電極8的間隔距離能大幅度縮減。由于肖特基結區(qū)域11a及歐姆電極8的間隔距離對串聯(lián)電阻起作用，所以間隔距離越縮小電阻就越能降低。
第二，陰極電位的GaAs與陽極電極11交叉部分的面積為100μm2左右，寄生電容大幅降低。陽極電極11下的大部分區(qū)域為半絕緣性的GaAs基板1，這樣發(fā)生寄生電容的交叉部面積與現(xiàn)有的相比僅肖特基結部分就能減小至1/13。且陽極接合接點11b也能直接固定在GaAs上，該部分不產(chǎn)生寄生電容，能大幅減小總的寄生電容。目前為抑制寄生電容采用介電常數(shù)低的聚酰亞胺設置了厚的層間絕緣膜，但可用薄的氮化膜代替。氮化膜比聚酰亞胺介電常數(shù)高，但根據(jù)本發(fā)明的結構即使使用5000左右的氮化膜與現(xiàn)有相比也能減小寄生電容。
第三，由于不用厚聚酰亞胺，所以不必考慮作為動作區(qū)域的聚酰亞胺開口部的錐狀部分的距離和錐狀部角度的偏差。
根據(jù)上述，肖特基結區(qū)域和歐姆電極的間隔距離只單純考慮耐壓和掩膜對準精度便可。具體說就是肖特基結區(qū)域和歐姆電極的間隔距離可從7μm減小到2μm。而與高濃度離子注入?yún)^(qū)域7的間隔距離為1μm，這時高濃度離子注入?yún)^(qū)域7是載流子的移動路徑，大致與歐姆電極8有相同效果，所以與現(xiàn)有的相比間隔距離可減小至1/7。因而通過大幅降低電阻、大幅降低寄生電容及降低寄生電容的偏差能大隔度提高高頻特性。
第四，可實現(xiàn)芯片小型化，芯片尺寸中現(xiàn)有尺寸0.27×0.31mm2的可縮小至0.25×0.25mm2。作為尺寸從配置接合接點的必要性及組裝時能處理的芯片尺寸而言是有限度的，因此0.25mm見方為現(xiàn)狀的限度，但作為動作區(qū)域能大幅縮小至1/10左右，因此，可消減成本，配置動作區(qū)域的自由度變得非常大。
第五，由于可利用離子注入在GaAs基板上形成動作區(qū)域，故不需要設置外延層，可消減成本。具體地說，與現(xiàn)有在非摻雜的GaAs基板上設置n+型外延層及n型外延層的晶片相比，由于可由非摻雜GaAs的晶片實現(xiàn)，故可將晶片價格大幅度消減1/4～1/5。
第六，通過設置多個肖特基結區(qū)域能進一步降低電阻。將肖特基結區(qū)域的接觸直徑變小而設置多個，與設置一個總肖特基接觸面積相同的肖特基結區(qū)域的情況相比，能進一步減小電阻，在高濃度離子注入?yún)^(qū)域能有效地產(chǎn)生載流子的陷阱，所以有進一步提高高頻特性的優(yōu)點。
第七，由于不用聚酰亞胺層和鍍金，陽極電極也由與形成肖特基結的金屬層相同的金屬層實現(xiàn)，所以既能降低材料費又能縮小芯片，實現(xiàn)降低成本。
根據(jù)本發(fā)明的制造方法可得到以下的效果。
第一，由于能形成穩(wěn)定的肖特基結，所以能抑制作為高頻電路非常重要課題的特性偏差。n型離子注入?yún)^(qū)域作為動作區(qū)域形成最佳濃度斷面，不再需要目前精密的GaAs蝕刻控制。即能制造提高合格品率、再現(xiàn)性好、有穩(wěn)定特性的肖特基勢壘二極管。
第二，上述肖特基勢壘二極管的制造能實現(xiàn)高效率、制造工序的更簡略化。具體說就是可省略臺面蝕刻工序、肖特基結形成前的n型外延層蝕刻工序、聚酰亞胺層形成工序、鍍Au工序等。聚酰亞胺層為制成6～7μm厚要反復涂鍍數(shù)次而形成。而數(shù)次涂鍍聚酰亞胺層既費時又使制造流程變復雜。若不需要聚酰亞胺則Au鍍層的電極也不需要。目前為防止由焊料安裝時的熱和引線接合時的應力造成的電極斷裂和變形必須確保電極的強度，故用厚的Au鍍層形成陽極電極及陰極電極。但若不需要聚酰亞胺層的話則不必要考慮其影響。即不需要鍍金電極，僅用Ti/Pt/Au的蒸鍍金屬就能形成肖特基結、陽極電極及陰極電極，可靠性也提高了。目前引起合格率低下的上述要因消失，所以合格率也提高了。
即優(yōu)點為既能提供大幅度降低寄生電容，能更加減小電阻大幅提高高頻特性的肖特基勢壘二極管，又能提供謀求制造工序簡略化和效率化的制造方法。
權利要求
1.一種肖特基勢壘二極管，其特征在于，包括化合物半導體基板；設在該基板上的一導電型離子注入?yún)^(qū)域；鄰接所述離子注入?yún)^(qū)域而設置的一導電型高濃度離子注入?yún)^(qū)域；第一電極，在所述高濃度離子注入?yún)^(qū)域成歐姆結；第二電極，與所述離子注入?yún)^(qū)域形成肖特基結并用于電極的取出。
2.一種肖特基勢壘二極管，其特征在于，包括化合物半導體基板；設在該基板上的一導電型離子注入?yún)^(qū)域；鄰接所述離子注入?yún)^(qū)域并比所述離子注入?yún)^(qū)域更深地設置的一導電型高濃度離子注入?yún)^(qū)域；在所述高濃度離子注入?yún)^(qū)域表面成歐姆結的第一電極；被所述第一電極圍住外周、與所述離子注入?yún)^(qū)域形成肖特基結并用于電極的取出的第二電極。
3.如權利要求1或2所述的肖特基勢壘二極管，其特征在于，用形成所述第二電極的金屬層設置用于取出所述第一電極的電極。
4.如權利要求1或2所述的肖特基勢壘二極管，其特征在于，所述化合物半導體基板是非摻雜的GaAs基板。
5.如權利要求1或2所述的肖特基勢壘二極管，其特征在于，所述第二電極與所述高濃度離子注入?yún)^(qū)域的間隔距離是5μm以下。
6.如權利要求1或2所述的肖特基勢壘二極管，其特征在于，設置多個所述第二電極形成的肖特基結區(qū)域。
7.如權利要求1或2所述的肖特基勢壘二極管，其特征在于，所述高濃度離子注入?yún)^(qū)域從所述第一電極凸出設置。
8.一種肖特基勢壘二極管的制造方法，其特征在于，包括在平坦的化合物半導體基板表面形成一導電型離子注入?yún)^(qū)域，并形成與所述離子注入?yún)^(qū)域鄰接的一導電型高濃度離子注入?yún)^(qū)域的工序；形成與高濃度離子注入?yún)^(qū)域表面呈歐姆結的第一電極的工序；設置與所述離子注入?yún)^(qū)域表面形成肖特基結的金屬層，使該金屬層延伸形成作為電極的取出部的第二電極，同時由所述金屬層形成用于取出第一電極的電極的工序。
9.一種肖特基勢壘二極管的制造方法，其特征在于，包括在平坦的非摻雜化合物半導體基板表面形成一導電型離子注入?yún)^(qū)域，在預定的第一電極之下，在與所述離子注入?yún)^(qū)域鄰接的所述基板表面形成一導電型高濃度離子注入?yún)^(qū)域的工序；形成與所述高濃度離子注入?yún)^(qū)域表面呈歐姆結的第一電極的工序；設置外周被所述第一電極包圍、且與所述離子注入?yún)^(qū)域表面形成肖特基結的金屬層，使該金屬層延伸形成作為電極的取出部的第二電極，同時由所述金屬層形成用于取出第一電極的電極的工序。
10.如權利要求8或9所述的肖特基勢壘二極管的制造方法，其特征在于，所述第二電極是依次蒸鍍Ti/Pt/Au的多層金屬層而形成的。
11.如權利要求8或9所述的肖特基勢壘二極管的制造方法，其特征在于，用所述金屬層分別形成第一及第二電極的接合接點。
全文摘要
一種肖特基勢壘二極管及其制造方法。目前，由于有臺面型晶體管蝕刻及厚的聚酰亞胺層等，故不能推進芯片的小型化，并且，電極間存在距離，不能提高特性。另外，其制造方法中肖特基結部分的蝕刻控制很困難。本發(fā)明通過在基板表面設置n型及n+型離子注入?yún)^(qū)域形成動作區(qū)域，不再需要設置臺面及聚酰亞胺層，可實現(xiàn)化合物半導體的平面型肖特基勢壘二極管。可降低晶片的成本，由于可使電極間距離接近，故可實現(xiàn)芯片的縮小，也可提高高頻特性。由于形成肖特基結區(qū)域時不蝕刻GaAs，故可制造再現(xiàn)性好的肖特基勢壘二極管。
文檔編號H01L29/47GK1407633SQ0214145
公開日2003年4月2日 申請日期2002年8月30日 優(yōu)先權日2001年8月30日
發(fā)明者淺野哲郎, 小野田克明, 中島好史, 村井成行, 冨永久昭, 平田耕一, 榊原干人, 石原秀俊 申請人:三洋電機株式會社