專利名稱：肖特基勢(shì)壘二極管及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及高頻電路采用的化合物半導(dǎo)體的肖特基勢(shì)壘二極管及其制造方法，尤其涉及通過(guò)形成平面結(jié)構(gòu)實(shí)現(xiàn)動(dòng)作區(qū)域和芯片尺寸小型化的化合物半導(dǎo)體的肖特基勢(shì)壘二極管及其制造方法。
背景技術(shù)：
由于世界移動(dòng)電話市場(chǎng)的擴(kuò)大，數(shù)字衛(wèi)星發(fā)送接收機(jī)的需要高漲，隨之高頻設(shè)備的需要急速增長(zhǎng)。作為其元件為處理高頻經(jīng)常使用使用了砷化鎵(GaAs)的場(chǎng)效應(yīng)晶體管，隨之不斷開(kāi)發(fā)使所述開(kāi)關(guān)電路自身集成化的單片微波集成電路(MMIC)和本機(jī)振蕩用FET。
GaAs肖特基勢(shì)壘二極管也因用于基站等而提高了用量。
圖9表示現(xiàn)有肖特基勢(shì)壘二極管的動(dòng)作區(qū)域部分的剖面圖。
在n+型GaAs基板21上層積6μm左右的n+型外延層22(5×1018cm-3)，再堆積例如3500左右的構(gòu)成動(dòng)作層的n型外延層23(1.3×1017cm-3)。
構(gòu)成歐姆電極28的第一層金屬層是與n+型外延層22形成歐姆結(jié)的AuGe/Ni/Au。第二層金屬層是Ti/Pt/Au。該第二層金屬層的圖形有陽(yáng)極側(cè)和陰極側(cè)兩種。陽(yáng)極側(cè)與n型外延層23形成肖特基結(jié)。以下將該具有肖特基結(jié)區(qū)域31a的陽(yáng)極側(cè)第二層金屬層稱為肖特基電極31。肖特基電極31也構(gòu)成形成陽(yáng)極接合接點(diǎn)的第三層鍍Au層的襯底電極，使雙方的圖形完全重疊。陰極側(cè)的第二層金屬層與歐姆電極接觸，并進(jìn)一步成為形成陰極接合接點(diǎn)的第三層鍍Au層的襯底電極，陽(yáng)極側(cè)同樣使雙方的圖形完全重疊。肖特基電極31由于需要將其圖形的端部位置配置在聚酰亞胺層的上面，故在肖特基結(jié)區(qū)域31a周邊，在陰極側(cè)重迭16μm進(jìn)行圖形制作。肖特基結(jié)部以外的基板是陰極電位，在陽(yáng)極電極34和形成陰極電位的GaAs交叉的部分，為絕緣設(shè)有聚酰亞胺層30。該交叉部分的面積形成1300μm2左右，由于具有大的寄生電容，需要使其間隔距離為6～7μm左右的厚度，來(lái)緩和寄生電容。聚酰亞胺根據(jù)其低的介電常數(shù)和可很厚地形成的性質(zhì)用作層間絕緣層。
肖特基結(jié)區(qū)域31a為了確保10V左右的耐壓和良好的肖特基特性，設(shè)置在3×1017cm-3左右的n型外延層23上。另外，歐姆電極28為了降低取出電阻設(shè)在由臺(tái)面型晶體管蝕刻使其露出的n+型外延層22的表面上。n+型外延層22的下層為高濃度的GaAs基板21，作為背面電極設(shè)有作為歐姆電極28的AuGe/Ni/Au，也可對(duì)應(yīng)自基板背面取出的機(jī)種。
圖10表示現(xiàn)有化合物半導(dǎo)體的肖特基勢(shì)壘二極管的平面圖。
在芯片的大致中央，在n型外延層23上形成肖特基結(jié)區(qū)域31a。該區(qū)域?yàn)橹睆郊s10μm的圓形，在露出n型外延層23的肖特基接觸孔29依次蒸鍍形成第二層金屬層即Ti/Pt/Au。包圍圓形的肖特基結(jié)區(qū)域31a的外周設(shè)有第一層金屬層即歐姆電極28。歐姆電極28是依次蒸鍍AuGe/Ni/Au而得到，設(shè)置在芯片的接近一半的區(qū)域。為了取出電極，使第二層金屬層與歐姆電極28接觸，作為襯底電極。
陽(yáng)極側(cè)及陰極側(cè)的襯底電極是為作為第三層的鍍Au層而設(shè)的。在陽(yáng)極側(cè)設(shè)于與肖特基結(jié)區(qū)域31a部分接合所需最小限度的區(qū)域，陰極例進(jìn)行圖形制作形成包圍圓形的肖特基結(jié)區(qū)域31a的外周的形狀。為了降低高頻特性的因數(shù)即感應(yīng)成分，需要固定安裝多個(gè)接合引線，為此，將占芯片的大約一半的區(qū)域作為接合區(qū)域。
另外，與襯底電極重迭設(shè)置鍍Au層。這里利用針腳型接合固定安裝接合引線，取出電極。陽(yáng)極接合接點(diǎn)部為40×60μm2，陰極接合接點(diǎn)部是240×70μm2。在利用針腳型接合進(jìn)行的連接中，一次接合可連接兩根接合引線，故即使接合面積小，也可減小高頻特性的參數(shù)即感應(yīng)成分，可提高高頻特性。
圖11至圖15表示現(xiàn)有肖特基勢(shì)壘二極管的制造方法。
圖11中，利用臺(tái)面型晶體管蝕刻使n+型外延層22露出，附著第一層金屬層形成歐姆電極28。
也就是說(shuō)，在n+型GaAs基板21上堆積6μm左右的n+型外延層22(5×1018cm-3)，再在其上堆積例如3500的n型外延層23(1.3×1017cm-3)。然后，用氧化膜25覆蓋整個(gè)面，進(jìn)行光刻工藝，在預(yù)定的歐姆電極28的抗蝕劑層選擇性地開(kāi)窗。然后，以該抗蝕劑層為掩模蝕刻預(yù)定的歐姆電極28部分的氧化膜25，并進(jìn)行n型外延層23的臺(tái)面型晶體管蝕刻，使n+型外延層22露出。
然后，依次真空蒸鍍并層積第一層金屬層即AuGe/Ni/Au這三層。之后，除去抗蝕劑層，在預(yù)定的歐姆電極28部分留下金屬層。接著通過(guò)合金化處理，在n+型外延層22上形成歐姆電極28。
圖12中，形成肖特基接觸孔29。在整個(gè)面上形成新的抗蝕劑層，進(jìn)行光刻工藝，在預(yù)定的肖特基結(jié)區(qū)域31a部分選擇性地開(kāi)窗。然后，蝕刻露出的氧化膜25，之后除去抗蝕劑，形成預(yù)定的肖特基結(jié)區(qū)域31a部的n型外延層23露出的肖特基接觸孔29。
圖13中，形成用于絕緣的聚酰亞胺層30。在整個(gè)面上數(shù)次涂敷聚酰亞胺，設(shè)置厚的聚酰亞胺層30。在整個(gè)面上形成新的抗蝕劑層，進(jìn)行光刻工藝，選擇性地開(kāi)窗，從而留下預(yù)定的聚酰亞胺層30部分。然后，濕式蝕刻并除去露出的聚酰亞胺。然后，除去抗蝕劑層，使聚酰亞胺層30固化，形成6～7μm的厚度。
圖14中，蝕刻肖特基接觸孔29內(nèi)露出的n型外延層23，形成具有肖特基結(jié)區(qū)域31a的肖特基電極31。
以肖特基接觸孔29周圍的氧化膜25為掩模蝕刻n型外延層23。如前所述，在肖特基接觸孔29形成后，在n型外延層23表面露出的狀態(tài)下形成聚酰亞胺層30。肖特基結(jié)必須形成在清凈的GaAs表面上，因此，要在肖特基電極形成前蝕刻n型外延層23表面。并且，為了確保作為動(dòng)作層最佳厚度的2500，要精密地控制溫度及時(shí)間，進(jìn)行濕式蝕刻使厚度自3500變?yōu)?500。
然后，依次真空蒸鍍Ti/Pt/Au，形成具有與n+型外延層22的肖特基結(jié)區(qū)域31a并兼作陽(yáng)極電極的襯底電極的肖特基電極31及陰極電極35用襯底電極。
圖15中，形成成為陽(yáng)極電極34及陰極電極35的Au鍍層。
在使預(yù)定的陽(yáng)極電極34及陰極電極35部分的襯底電極露出，用抗蝕劑層覆蓋其他部分后，進(jìn)行電解鍍金。此時(shí)，抗蝕劑層成為掩模，僅在襯底電極露出的部分附著鍍金，形成陽(yáng)極電極34、陰極電極35。襯底電極設(shè)在整個(gè)面上，在除去抗蝕劑后，用Ar等離子體進(jìn)行離子蝕刻，削去未鍍金的部分的襯底電極，進(jìn)行圖形制作形成陽(yáng)極及陰極電極34、35的形狀。此時(shí)，鍍金部分雖也被多少削去，但具有6μm左右的厚度，故沒(méi)有問(wèn)題。
然后，對(duì)背面進(jìn)行搭接處理(バツクラツプ)，依次蒸鍍AuGe/Ni/Au，進(jìn)行合金化處理，形成背面的歐姆電極28。
化合物半導(dǎo)體肖特基勢(shì)壘二極管當(dāng)前工序完成后，進(jìn)入進(jìn)行組裝的后工序。晶片狀的半導(dǎo)體芯片被切割，分離為單獨(dú)的半導(dǎo)體芯片，將該半導(dǎo)體芯片固定安裝在框架(未圖示)上，然后，用接合引線連接半導(dǎo)體芯片的陽(yáng)極及陰極接合接點(diǎn)和規(guī)定的引線(未圖示)。接合引線使用金細(xì)線，用公知的針腳式接合法連接。然后，傳遞模模裝，進(jìn)行樹(shù)脂封裝。

發(fā)明內(nèi)容
現(xiàn)有肖特基勢(shì)壘二極管的基板結(jié)構(gòu)形成可對(duì)應(yīng)多機(jī)種自背面也可取出陰極的結(jié)構(gòu)，形成在n+型GaAs基板上設(shè)置n+型外延層，并為確保規(guī)定的特性在其上層設(shè)置1.3×1017cm-3左右的n型外延層的結(jié)構(gòu)。
肖特基電極必須確保規(guī)定的特性，故要使n型外延層的清凈表面露出，并蒸鍍金屬，形成肖特基結(jié)。為了降低取出電阻，歐姆電極在其下層的n+型外延層形成歐姆結(jié)。
這里現(xiàn)有的構(gòu)造中有以下所示問(wèn)題點(diǎn)。第一，為形成歐姆電極28必須形成臺(tái)面而露出n+型外延層22。n型外延層23有3500左右的厚度，為使其下面的n+型外延層22露出必須作臺(tái)面型晶體管蝕刻。基板表面設(shè)有用于保護(hù)基板的氧化膜25，臺(tái)面型晶體管蝕刻是在其表面設(shè)置光致抗蝕劑掩膜而進(jìn)行蝕刻，但氧化膜25表面與抗蝕劑的貼緊性會(huì)產(chǎn)生偏差。當(dāng)在該狀態(tài)下進(jìn)行濕式蝕刻時(shí)蝕刻會(huì)過(guò)分向橫向擴(kuò)展，有時(shí)把必需的氧化膜25也蝕刻了，只要露出GaAs，臺(tái)面的形狀就不穩(wěn)定。因此設(shè)于臺(tái)面開(kāi)口部的歐姆電極28在形成時(shí)，光致抗蝕劑也發(fā)生周邊部形狀塌邊等，結(jié)果就是剝離的歐姆電極28的形狀變壞，GaAs被蝕刻到肖特基結(jié)附近，有時(shí)發(fā)生對(duì)特性產(chǎn)生惡劣影響的問(wèn)題。
第二，陽(yáng)極電極34幾乎都設(shè)在陰極電位的GaAs上，這里的寄生電容變大。交叉部分的面積達(dá)1300μm2，所以必須用厚的層間絕緣膜降低寄生電容。為埋入臺(tái)面形成厚的層間絕緣膜，必須設(shè)置6～7μm的聚酰亞胺層30。為取出肖特基結(jié)區(qū)域31a的電極，在聚酰亞胺層30設(shè)有開(kāi)口部，通過(guò)對(duì)厚聚酰亞胺層30的蝕刻，并考慮聚酰亞胺層30上電極的分步敷層的目的，其開(kāi)口部制成錐狀。但由于聚酰亞胺層30膜質(zhì)的偏差和聚酰亞胺層30與抗蝕劑層貼緊性的偏差，該錐狀的角度在30～45度間偏差很大。因此動(dòng)作區(qū)域的肖特基結(jié)區(qū)域31a和歐姆電極28的間隔距離當(dāng)考慮錐狀時(shí)，必須確保7μm左右。但該各結(jié)的間隔距離對(duì)串聯(lián)電阻起作用，所以間隔距離大時(shí)阻止高頻特性的提高，進(jìn)而也是芯片小型化不能前進(jìn)的原因。
第三，由于在肖特基結(jié)及歐姆結(jié)附近附有錐狀，所以肖特基勢(shì)壘二極管的動(dòng)作區(qū)域附近不能確保層間絕緣膜6μm的厚度而使寄生電容增加，是使特性惡化的原因。
第四，由于層間絕緣膜采用聚酰亞胺，而作為配線及電極的取出部的接合接點(diǎn)采用鍍Au，故形成成本不能降低的主要因素。
第五，在GaAs基板上設(shè)置n+型外延層及n型外延層的晶片成本高，由此也阻礙了成本降低。
現(xiàn)有的制造方法存在下述問(wèn)題。
第一，肖特基結(jié)肖特基接合在最上層的n型外延層23上，為確?？紤]動(dòng)作層的耐壓及電阻后的最佳厚度即2500，自3500左右的n型外延層23蝕刻至2500而形成。此時(shí)的蝕刻是濕式蝕刻，時(shí)間及溫度、以及蝕刻液內(nèi)晶片的振幅、振速等的控制很困難，而且，必需在規(guī)定的保鮮時(shí)間內(nèi)使用蝕刻液。因此，使用該方法，會(huì)因晶片不同而產(chǎn)生偏差，很難實(shí)現(xiàn)動(dòng)作區(qū)域的特性的再現(xiàn)性及高頻特性的提高。
第二，由于采用臺(tái)面結(jié)構(gòu)，需要增加工序量的臺(tái)面型晶體管蝕刻，會(huì)因抗蝕劑和氧化膜的密接性的偏差而產(chǎn)生不良。另外，同時(shí)需要作為層間絕緣膜的聚酰亞胺層形成工序及在聚酰亞胺層上設(shè)置電極的取出部的鍍金形成工序等，存在制造流程復(fù)雜化時(shí)間上效率低等問(wèn)題。
化合物半導(dǎo)體由于其基板的價(jià)格本身高，故為了合理化，需要縮小芯片尺寸來(lái)抑制成本。也就是說(shuō)，芯片尺寸的降低是不可避免的，也期望材料自身成本的縮減。并要求高頻特性的進(jìn)一步改善。另外，謀求制造工序的簡(jiǎn)化及效率化也是重要課題。
本發(fā)明就是基于上述課題而開(kāi)發(fā)的，其提供一種肖特基勢(shì)壘二極管，包括化合物半導(dǎo)體基板；設(shè)在該基板上的一導(dǎo)電型離子注入?yún)^(qū)域；鄰接所述離子注入?yún)^(qū)域而設(shè)置的一導(dǎo)電型高濃度離子注入?yún)^(qū)域；第一電極，在所述高濃度離子注入?yún)^(qū)域成歐姆結(jié)；第二電極，與所述離子注入?yún)^(qū)域形成肖特基結(jié)；金屬層，成為所述第一及第二電極的取出部。通過(guò)在設(shè)置于基板表面的高濃度離子注入?yún)^(qū)域表面設(shè)置歐姆電極，可實(shí)現(xiàn)化合物半導(dǎo)體的平面型肖特基勢(shì)壘二極管，也能減小動(dòng)作部分的面積。且可由離子注入形成全部動(dòng)作區(qū)域，故可大幅度消減晶片自身的成本，可消減肖特基勢(shì)壘二極管的成本?？赏ㄟ^(guò)減小寄生電容和電阻提高高頻特性。
另外，其提供一種肖特基勢(shì)壘二極管的制造方法，這種方法包括在平坦的化合物半導(dǎo)體基板表面形成一導(dǎo)電型離子注入?yún)^(qū)域，并形成與所述離子注入?yún)^(qū)域鄰接的一導(dǎo)電型高濃度離子注入?yún)^(qū)域的工序；形成與高濃度離子注入?yún)^(qū)域表面呈歐姆結(jié)的第一電極的工序；形成與所述離子注入?yún)^(qū)域表面形成肖特基結(jié)的第二電極的工序；形成分別與所述第一電極及第二電極接觸的金屬層的工序。該方法可實(shí)現(xiàn)制造工序的簡(jiǎn)化及效率化，并且可提高高頻特性。


圖1是說(shuō)明本發(fā)明半導(dǎo)體裝置的剖面圖；圖2是說(shuō)明本發(fā)明半導(dǎo)體裝置的上面圖；圖3是說(shuō)明本發(fā)明半導(dǎo)體裝置的上面圖；圖4是說(shuō)明本發(fā)明半導(dǎo)體裝置的上面圖；圖5是說(shuō)明本發(fā)明半導(dǎo)體裝置的制造方法的剖面圖；圖6是說(shuō)明本發(fā)明半導(dǎo)體裝置的制造方法的剖面圖；圖7是說(shuō)明本發(fā)明半導(dǎo)體裝置的制造方法的剖面圖；圖8是說(shuō)明本發(fā)明半導(dǎo)體裝置的制造方法的剖面圖；圖9是說(shuō)明現(xiàn)有半導(dǎo)體裝置的剖面圖；圖10是說(shuō)明現(xiàn)有半導(dǎo)體裝置的上面圖；圖11是說(shuō)明現(xiàn)有半導(dǎo)體裝置的制造方法的剖面圖；圖12是說(shuō)明現(xiàn)有半導(dǎo)體裝置的制造方法的剖面圖；圖13是說(shuō)明現(xiàn)有半導(dǎo)體裝置的制造方法的剖面圖；圖14是說(shuō)明現(xiàn)有半導(dǎo)體裝置的制造方法的剖面圖；圖15是說(shuō)明現(xiàn)有半導(dǎo)體裝置的制造方法的剖面圖。
具體實(shí)施例方式
參照?qǐng)D1至圖8詳細(xì)說(shuō)明本發(fā)明的實(shí)施例。
本發(fā)明的肖特基勢(shì)壘二極管包括化合物半導(dǎo)體基板1；離子注入?yún)^(qū)域3；高濃度離子注入?yún)^(qū)域7；第一電極8；第二電極11、金屬層14、15。
圖1是動(dòng)作區(qū)域部分的剖面圖。
化合物半導(dǎo)體基板1是非摻雜GaAs基板，不形成臺(tái)面，為平坦的基板結(jié)構(gòu)。
離子注入?yún)^(qū)域3是設(shè)于圓形的肖特基電極11下的半導(dǎo)體基板1表面的n型離子注入?yún)^(qū)域，是肖特基勢(shì)壘二極管的動(dòng)作區(qū)域。
高濃度離子注入?yún)^(qū)域7在歐姆電極8之下的基板表面，與離子注入?yún)^(qū)域3鄰接設(shè)置。沿圓形肖特基電極11外周設(shè)置，與歐姆電極8大致重疊，至少在包圍肖特基電極11的部分自歐姆電極8凸出。肖特基電極11和高濃度離子注入?yún)^(qū)域7的間隔距離是1μm。也就是說(shuō)，取代現(xiàn)有采用臺(tái)面結(jié)構(gòu)的情況，形成在保持平面結(jié)構(gòu)的情況下在表面上設(shè)置高濃度離子注入?yún)^(qū)域7的結(jié)構(gòu)，不設(shè)置臺(tái)面即可實(shí)現(xiàn)歐姆結(jié)。
作為第一電極的歐姆電極8是與高濃度離子注入?yún)^(qū)域7接觸的第一層金屬層。依次蒸鍍AuGe/Ni/Au，將肖特基結(jié)附近制圖形成刻成圓形的形狀。與鄰接的肖特基電極11的間隔距離為2μm。
作為第二電極的肖特基電極11是在覆蓋GaAs表面的氮化膜5設(shè)置肖特基接觸孔并依次蒸鍍Ti/Pt/Au的第二層金屬層，制圖形成直徑10μm的圓形，與離子注入?yún)^(qū)域3形成肖特基結(jié)。作為動(dòng)作區(qū)域的離子注入?yún)^(qū)域3為了要得到耐壓等規(guī)定的特性，以最佳條件設(shè)置。在肖特基電極11將要形成之前，由氮化膜覆蓋，可得到高品質(zhì)、高精度的肖特基結(jié)。
金屬層是由形成陽(yáng)極電極14及陰極電極15的第三層即Ti/Pt/Au構(gòu)成的蒸鍍金屬層。陽(yáng)極電極14與肖特基電極11接觸，延伸至陽(yáng)極接合區(qū)域，形成陽(yáng)極接合接點(diǎn)14a。且通過(guò)氮化膜5與歐姆電極8或陰極電位的n型離子注入?yún)^(qū)域3及高濃度離子注入?yún)^(qū)域7絕緣。陽(yáng)極接合接點(diǎn)14a直接固定安裝在基板1上。
在陽(yáng)極接合接點(diǎn)部14a之下，注入硼等設(shè)置絕緣的區(qū)域6(以下將其稱作絕緣區(qū)域)。利用達(dá)到非摻雜GaAs基板的絕緣區(qū)域6可將陰極電位的GaAs和陽(yáng)極電極14絕緣，故可不設(shè)聚酰亞胺及氮化膜而將引線焊接部直接固定安裝在基板上。GaAs基板1是半絕緣性的，故可不設(shè)置聚酰亞胺及氮化膜而直接將引線焊接部固定在基板上。
陰極電極15與陽(yáng)極電極14相對(duì)設(shè)置，與歐姆電極8接觸，延伸至陰極接合區(qū)域，形成陰極接合接點(diǎn)15a。歐姆電極8接觸的高濃度離子注入?yún)^(qū)域7變?yōu)殛帢O電位(電極)。陰極接合接點(diǎn)15a也直接固定安裝在半絕緣性的基板1上。
圖2及圖3表示了本發(fā)明的化合物半導(dǎo)體肖特基勢(shì)壘二極管平面圖。圖2是芯片圖形的概略圖，圖3是動(dòng)作區(qū)域部分的放大圖。該圖是本發(fā)明第一實(shí)施例、是肖特基結(jié)為一個(gè)的情況。
設(shè)置在芯片大致中央與離子注入?yún)^(qū)域3形成肖特基結(jié)的肖特基電極11。該電極為直徑約10μm的圓形，是順次蒸鍍第二層金屬層Ti/Pt/Au而構(gòu)成的。僅自最內(nèi)周第二圓形部分與GaAs直接接觸。為了取出該電極，設(shè)置由第三層蒸鍍金屬層構(gòu)成的陽(yáng)極電極14，并延伸設(shè)置陽(yáng)極接合接點(diǎn)14a。
陽(yáng)極接合接點(diǎn)14a的下面是半絕緣性的GaAs基板1。這樣不通過(guò)絕緣膜就能把陽(yáng)極接合接點(diǎn)14a直接固定在基板1上，能減少接合時(shí)的不良、消除接合接點(diǎn)部的寄生電容。
用虛線表示的部分是歐姆電極8。將圓形肖特基電極11外周圍起來(lái)與高濃度離子注入?yún)^(qū)域7(圖中未示出)歐姆接觸。歐姆電極8是把AuGe/Ni/Au順次蒸鍍的第一層金屬層。與高濃度離子注入?yún)^(qū)域7大致重疊設(shè)置，為取出電極還設(shè)置了第三層蒸鍍金屬層構(gòu)成的陰極電極15，并延伸設(shè)置陰極接合接點(diǎn)15a。陰極接合接點(diǎn)15a的下面也是半絕緣性的GaAs基板1，故可不通過(guò)絕緣膜而直接固定在基板1上，能減少接合時(shí)的不良。為減少高頻特性要素的感應(yīng)成分，陰極電極的取出必須多固定接合引線，因此把占芯片一半的區(qū)域作為接合區(qū)域。
通過(guò)針腳形接合把接合引線固定在陽(yáng)極及陰極接合接點(diǎn)14a、15a上取出電極。陽(yáng)極接合接點(diǎn)14a部的面積為60×70μm，陰極接合接點(diǎn)15a部為180×70μm。在針腳形接合連接中一次接合能連接2根接合引線，所以即使接合面積小也能減少高頻特性參數(shù)的感應(yīng)成分，有助于提高高頻特性。
如圖3所示，陽(yáng)極電極與陰極電位的GaAs的交叉部分僅為用斜線表示的區(qū)域，該部分面積約為100μm。與現(xiàn)有的1300μm相比能縮小至1/13左右，所以能用薄的氮化膜5代替層間絕緣膜聚酰亞胺。
本發(fā)明的特征在于，通過(guò)設(shè)置高濃度離子注入?yún)^(qū)域7，將肖特基電極11及歐姆電極8設(shè)在GaAs表面，來(lái)實(shí)現(xiàn)肖特基勢(shì)壘二極管的平面結(jié)構(gòu)。因?yàn)椴槐乜紤]臺(tái)面形狀偏差引起的對(duì)位偏差，所以肖特基電極11和歐姆電極8的間隔距離可大幅減小。陽(yáng)極電極14和陰極電極下面的大部分為半絕緣性的GaAs基板1。也就是說(shuō)，陰極電位的GaAs與陽(yáng)極電極14交叉部分的面積為100μm2左右，與現(xiàn)有的比較是其1/13的面積。不必通過(guò)加大聚酰亞胺厚度(間隔距離)來(lái)抑制寄生電容，故能用薄的氮化膜代替聚酰亞胺層，也不必考慮聚酰亞胺的錐體部分。
具體說(shuō)就是肖特基結(jié)區(qū)域和歐姆電極的間隔距離能由7μm減至2μm。且與高濃度離子注入?yún)^(qū)域7的間隔距離是1μm，這時(shí)高濃度離子注入?yún)^(qū)域7是載流子的移動(dòng)路徑，有與歐姆電極8大致相同的效果，所以與現(xiàn)有的比間隔距離能縮減至1/7。肖特基電極11及歐姆電極8的間隔距離對(duì)串聯(lián)電阻起作用，所以只要能縮小間隔距離就能更加減小電阻，能大幅度提高高頻特性。
這樣有助于芯片小型化，芯片尺寸中現(xiàn)有尺寸0.27×0.31mm2的可縮小至0.25×0.25mm2。作為尺寸有配置接合接點(diǎn)的必要性且組裝時(shí)能處理的芯片尺寸有限度，因此0.25mm見(jiàn)方為現(xiàn)狀的限度，但作為動(dòng)作區(qū)域能大幅縮小至1/10左右，因此如后所述配置動(dòng)作區(qū)域的自由度變得非常大。
根據(jù)本發(fā)明，由于通過(guò)離子注入將動(dòng)作區(qū)域設(shè)置在非摻雜的GaAs基板上，故與設(shè)置外延層的現(xiàn)有結(jié)構(gòu)的晶片相比可大幅度降低晶片的成本。
圖4是本發(fā)明的第二實(shí)施例，表示設(shè)有多個(gè)形成肖特基電極11肖特基結(jié)區(qū)域的情況。
本發(fā)明的結(jié)構(gòu)中也可設(shè)多個(gè)肖特基電極11。例如只要如圖所示配置，則肖特基電極11就變成并聯(lián)連接，可減小電阻。
而且只要把肖特基接觸孔的直徑變小而配置多個(gè)，與總的肖特基接觸孔的面積相同而配置一個(gè)的情況相比，肖特基接觸孔的中心與高濃度離子注入?yún)^(qū)域7的間隔距離能進(jìn)一步縮減，在高濃度離子注入?yún)^(qū)域7有載流子陷阱效應(yīng)。這樣陰極電阻的值變小，有能進(jìn)一步提高高頻特性的優(yōu)點(diǎn)。
圖5至圖8詳細(xì)說(shuō)明本發(fā)明的肖特基勢(shì)壘二極管的制造方法。
肖特基勢(shì)壘二極管的制造方法包括在平坦的非摻雜化合物半導(dǎo)體基板表面形成一導(dǎo)電型離子注入?yún)^(qū)域，在預(yù)定的第一電極之下，在與所述離子注入?yún)^(qū)域鄰接的基板表面形成一導(dǎo)電型高濃度離子注入?yún)^(qū)域的工序；形成與所述高濃度離子注入?yún)^(qū)域表面呈歐姆結(jié)的第一電極的工序；形成外周被所述第一電極包圍、且與離子注入?yún)^(qū)域表面形成肖特基結(jié)的第二電極的工序；形成分別與所述第一電極及第二電極接觸的金屬層的工序。
如圖5所示，本發(fā)明的第一工序中，在平坦的非摻雜化合物半導(dǎo)體基板1表面形成一導(dǎo)電型離子注入?yún)^(qū)域3，并在與離子注入?yún)^(qū)域3鄰接的基板1表面上形成一導(dǎo)電型高濃度離子注入?yún)^(qū)域7。
本工序是構(gòu)成本發(fā)明的特征的工序，形成作為動(dòng)作區(qū)域的n型離子注入?yún)^(qū)域3，并在預(yù)定形成歐姆電極8的區(qū)域之下的基板表面形成高濃度離子注入?yún)^(qū)域7。
也就是說(shuō)，對(duì)非摻雜GaAs基板1用氮化膜5覆蓋整個(gè)面，設(shè)置抗蝕劑層，進(jìn)行光刻工藝，使作為動(dòng)作區(qū)域的預(yù)定的形成n型離子注入?yún)^(qū)域3的區(qū)域上的抗蝕劑層選擇性地開(kāi)窗。然后，以該抗蝕劑層為掩模，離子注入n型雜質(zhì)(Si+、1×1017cm-3左右)，在預(yù)定的肖特基電極下的基板1表面形成n型離子注入?yún)^(qū)域3。此時(shí)，為了n型離子注入?yún)^(qū)域3成為肖特基勢(shì)壘二極管的動(dòng)作區(qū)域，在作為動(dòng)作區(qū)域可得到最佳特性的濃度斷面的條件下進(jìn)行離子注入。
除去抗蝕劑后，再進(jìn)行光刻工藝，使預(yù)定的形成高濃度離子注入?yún)^(qū)域7的區(qū)域上的抗蝕劑層選擇性開(kāi)窗。然后，把該抗蝕劑層作為掩膜離子注入高濃度n型雜質(zhì)(Si+、1×1018cm-3左右)，在預(yù)定的歐姆電極8下的基板1表面形成高濃度離子注入?yún)^(qū)域7。為了不與n型離子注入?yún)^(qū)域3形成間隔，使相鄰的部分局部重疊而形成。
然后，除去抗蝕劑層，再次沉積氮化膜5用于退火，進(jìn)行n型離子注入?yún)^(qū)域3及高濃度離子注入?yún)^(qū)域7的活化退火。
這樣，在成為動(dòng)作區(qū)域的預(yù)定的肖特基電極11之下形成n型離子注入?yún)^(qū)域3，在預(yù)定的歐姆電極8之下形成高濃度離子注入?yún)^(qū)域7。在之后的工序中通過(guò)在n型離子注入?yún)^(qū)域3表面設(shè)置肖特基電極11，在高濃度離子注入?yún)^(qū)域7表面設(shè)置歐姆電極8，實(shí)現(xiàn)平面結(jié)構(gòu)的肖特基勢(shì)壘二極管。這樣，可大幅度降低肖特基結(jié)區(qū)域和與歐姆電極起相同作用的高濃度離子注入?yún)^(qū)域的間隔距離，形成可降低串聯(lián)電阻大幅度提高高頻特性的肖特基勢(shì)壘二極管。
如圖6所示，在本發(fā)明第二工序中，形成與高濃度離子注入?yún)^(qū)域7表面成歐姆結(jié)的第一電極8。
在整個(gè)面上形成抗蝕劑層，進(jìn)行光刻工藝，使預(yù)定的形成歐姆電極8的部分選擇性地開(kāi)窗。除去自抗蝕劑層露出的氮化膜5，依次真空蒸鍍層積第一層金屬層即AuGe/Ni/Au這三層。然后，通過(guò)剝離除去抗蝕劑層，在預(yù)定的歐姆電極8部分留下第一層金屬層。接著利用合金化處理，在高濃度離子注入?yún)^(qū)域7表面形成歐姆電極8。
如圖7所示，在本發(fā)明的第三工序中，形成被第一電極8包圍外周并與離子注入?yún)^(qū)域3表面形成肖特基結(jié)的第二電極11。
本工序是構(gòu)成本發(fā)明的特征的工序，首先，在圖7(A)中，在整個(gè)面上形成抗蝕劑層PR，進(jìn)行光刻工藝，使預(yù)定的肖特基電極11部分選擇性地開(kāi)窗。干式蝕刻露出的氮化膜5，形成離子注入?yún)^(qū)域3露出的肖特基接觸孔9。
然后，如圖7(B)所示，在整個(gè)面上順序真空蒸鍍并層積第二層金屬層Ti/Pt/Au這三層。然后，通過(guò)剝離除去抗蝕劑層PR，在離子注入?yún)^(qū)域3表面形成肖特基結(jié)，形成肖特基電極11。在形成肖特基結(jié)之前，GaAs表面由氮化膜覆蓋，可在GaAs表面良好的狀態(tài)下形成肖特基結(jié)。
在現(xiàn)有的制造方法中，時(shí)間及溫度以及蝕刻液內(nèi)的晶片的振幅、振速等的精密控制非常困難，并且，要求在規(guī)定的保鮮時(shí)間內(nèi)使用蝕刻液。但是，根據(jù)本發(fā)明的制造方法，只要預(yù)先作為動(dòng)作層以最佳條件形成n型離子注入?yún)^(qū)域3，就可省略目前所必需的、用于動(dòng)作層厚度控制的復(fù)雜的蝕刻工序，故可形成再現(xiàn)性好的肖特基結(jié)，可制作特性穩(wěn)定的肖特基勢(shì)壘二極管。
如圖8所示，本發(fā)明的第四工序是形成分別與第一電極8及第二電極11接觸的金屬層14、15。
本工序也是構(gòu)成本發(fā)明特征的工序，首先，在整個(gè)面上再次淀積作為層間絕緣膜的5000左右的氮化膜5。形成抗蝕劑層，進(jìn)行光刻工藝使作為接觸部的肖特基電極11、歐姆電極8及陽(yáng)極接合接點(diǎn)14a、陰極接合接點(diǎn)15a部分選擇性開(kāi)窗，對(duì)氮化膜5進(jìn)行蝕刻。在除去抗蝕劑后，再設(shè)置新的抗蝕劑層，進(jìn)行光刻工藝使所需的陽(yáng)極電極14、陰極電極15的圖形選擇性開(kāi)窗。在整個(gè)面上依次蒸鍍Ti/Pt/Au，通過(guò)剝離形成陽(yáng)極電極14及陰極電極15，搭接(バツクラツプ)背面。
這里，陽(yáng)極電極14及陰極電極15是用通常的剝離法形成的蒸鍍金屬。并且，陽(yáng)極電極14及陰極電極15的層間絕緣膜是氮化膜5，接合接點(diǎn)部也可直接固定安裝在基板上，故可省略聚酰亞胺層。這樣，可省略目前在聚酰亞胺層上為消除聚酰亞胺的缺陷而很厚地設(shè)置的配線及形成接合接點(diǎn)的鍍金工序。若能省略需要數(shù)次涂敷的聚酰亞胺層形成工序及鍍金工序，則可簡(jiǎn)化制造流程、高效地制造肖特基勢(shì)壘二極管。
化合物半導(dǎo)體肖特基勢(shì)壘二極管在完成前工序后，進(jìn)入進(jìn)行組裝的后工序。晶片狀的半導(dǎo)體芯片被切割，分離為單個(gè)的半導(dǎo)體芯片，將該半導(dǎo)體芯片固定安裝在框架(未圖示)上后，用接合引線將半導(dǎo)體芯片的接合接點(diǎn)14a、15a和規(guī)定的導(dǎo)線(未圖示)連接。接合引線使用金細(xì)線，利用公知的針腳型接合連接。然后，進(jìn)行傳遞模模裝，進(jìn)行樹(shù)脂封裝。
根據(jù)本發(fā)明的結(jié)構(gòu)，可得到如下所示的各種效果。
第一，通過(guò)在GaAs表面設(shè)置高濃度離子注入?yún)^(qū)域7，在GaAs表面設(shè)置肖特基電極11及歐姆電極8，可實(shí)現(xiàn)肖特基勢(shì)壘二極管的平面結(jié)構(gòu)。能抑制由臺(tái)面形狀偏差產(chǎn)生的歐姆電極形狀偏差及特性的劣化，因不必考慮對(duì)位誤差，所以肖特基電極11及歐姆電極8的間隔距離能大幅度縮減。由于肖特基電極11及歐姆電極8的間隔距離對(duì)串聯(lián)電阻起作用，所以間隔距離越縮小電阻就越能降低。
第二，陰極電位的GaAs與陽(yáng)極電極14交叉部分的面積為100μm2左右，寄生電容大幅降低。陽(yáng)極電極14下的大部分區(qū)域設(shè)有絕緣區(qū)域6，這樣發(fā)生寄生電容的交叉部面積與現(xiàn)有的相比僅肖特基結(jié)部分就能減小至1/13。且陽(yáng)極接合接點(diǎn)14a也能直接固定在GaAs上，該部分不產(chǎn)生寄生電容，能大幅減小總的寄生電容。目前為抑制寄生電容采用介電常數(shù)低的聚酰亞胺設(shè)置了厚的層間絕緣膜，但可用薄的氮化膜代替。氮化膜比聚酰亞胺介電常數(shù)高，但根據(jù)本發(fā)明的結(jié)構(gòu)即使使用5000左右的氮化膜與現(xiàn)有相比也能減小寄生電容。
第三，由于不用厚聚酰亞胺，所以不必考慮作為動(dòng)作區(qū)域的聚酰亞胺開(kāi)口部的錐狀部分的距離和錐狀部角度的偏差。
根據(jù)上述，肖特基電極和歐姆電極的間隔距離只單純考慮耐壓和掩膜對(duì)準(zhǔn)精度便可。具體說(shuō)就是肖特基結(jié)區(qū)域和歐姆電極的間隔距離可從7μm減小到2μm。而與高濃度離子注入?yún)^(qū)域7的間隔距離為1μm，這時(shí)高濃度離子注入?yún)^(qū)域7是載流子的移動(dòng)路徑，大致與歐姆電極8有相同效果，所以與現(xiàn)有的相比間隔距離可減小至1/7。因而通過(guò)大幅降低電阻、大幅降低寄生電容及降低寄生電容的偏差能大幅度提高高頻特性。
第四，可實(shí)現(xiàn)芯片小型化，芯片尺寸中現(xiàn)有尺寸0.27×0.31mm2的可縮小至0.25×0.25mm2。作為尺寸從配置接合接點(diǎn)的必要性及組裝時(shí)能處理的芯片尺寸而言是有限度的，因此0.25mm見(jiàn)方為現(xiàn)狀的限度，但作為動(dòng)作區(qū)域能大幅縮小至1/10左右，因此，配置動(dòng)作區(qū)域的自由度變得非常大。
第五，由于可利用離子注入在GaAs基板上形成動(dòng)作區(qū)域，故不需要設(shè)置外延層，可消減成本。具體地說(shuō)，與現(xiàn)有在非摻雜的GaAs基板上設(shè)置n+型外延層及n型外延層的晶片相比，由于可由非摻雜GaAs的晶片實(shí)現(xiàn)，故可將晶片價(jià)格大幅度消減1/4～1/5。
第六，通過(guò)設(shè)置多個(gè)形成肖特基電極的肖特基結(jié)部，能進(jìn)一步降低電阻。將肖特基結(jié)部的接觸直徑變小而設(shè)置多個(gè)，與設(shè)置一個(gè)總肖特基接觸面積相同的肖特基電極的情況相比，能進(jìn)一步減小電阻，在高濃度離子注入?yún)^(qū)域能有效地產(chǎn)生載流子的陷阱，所以有進(jìn)一步提高高頻特性的優(yōu)點(diǎn)。
第七，由于不用聚酰亞胺層和鍍金，所以既能降低材料費(fèi)又能縮小芯片，實(shí)現(xiàn)降低成本。
根據(jù)本發(fā)明的制造方法可得到以下的效果。
第一，由于能形成穩(wěn)定的肖特基結(jié)，所以能抑制作為高頻電路非常重要課題的特性偏差。直到形成肖特基結(jié)之前n型離子注入?yún)^(qū)域都被氮化膜覆蓋，只要蝕刻氮化膜蒸鍍Ti/Pt/Au，就能在完全無(wú)污染的結(jié)晶面上形成肖特基結(jié)。n型離子注入?yún)^(qū)域形成作為動(dòng)作區(qū)域最佳的濃度斷面，不再需要目前復(fù)雜的GaAs蝕刻控制。即能制造提高合格品率、再現(xiàn)性好、有穩(wěn)定特性的肖特基勢(shì)壘二極管。
第二，上述肖特基勢(shì)壘二極管的制造能實(shí)現(xiàn)高效率、制造工序的更簡(jiǎn)略化。具體說(shuō)就是可省略臺(tái)面蝕刻工序、肖特基結(jié)形成前的n型外延層蝕刻工序、聚酰亞胺層形成工序、鍍Au工序等。聚酰亞胺層為制成6～7μm厚要反復(fù)涂鍍數(shù)次而形成。而數(shù)次涂鍍聚酰亞胺層既費(fèi)時(shí)又使制造流程變復(fù)雜。若不需要聚酰亞胺則Au鍍層的電極也不需要。目前為防止由焊料安裝時(shí)的熱和引線接合時(shí)的應(yīng)力造成的電極斷裂和變形，必須確保電極的強(qiáng)度，利用厚Au鍍層形成陽(yáng)極電極及陰極電極。但若不需要聚酰亞胺層的話則不必要考慮其影向。即不需要鍍金電極，僅用Ti/Pt/Au的蒸鍍金屬就能形成陽(yáng)極電極及陰極電極，可靠性也提高了。目前引起合格率低下的上述要因消失，所以合格率也提高了。
即優(yōu)點(diǎn)為既能提供能大幅度降低寄生電容，能更加減小電阻大幅提高高頻特性的肖特基勢(shì)壘二極管，又能提供實(shí)現(xiàn)制造工序簡(jiǎn)略化和效率化的制造方法。
權(quán)利要求
1.一種肖特基勢(shì)壘二極管，其特征在于，包括化合物半導(dǎo)體基板；設(shè)在該基板上的一導(dǎo)電型離子注入?yún)^(qū)域；鄰接所述離子注入?yún)^(qū)域而設(shè)置的一導(dǎo)電型高濃度離子注入?yún)^(qū)域；第一電極，在所述高濃度離子注入?yún)^(qū)域成歐姆結(jié)；第二電極，與所述離子注入?yún)^(qū)域形成肖特基結(jié)；金屬層，成為所述第一及第二電極的取出部。
2.一種肖特基勢(shì)壘二極管，其特征在于，包括化合物半導(dǎo)體基板；設(shè)在該基板上的平坦的一導(dǎo)電型離子注入?yún)^(qū)域；鄰接所述離子注入?yún)^(qū)域并比所述離子注入?yún)^(qū)域更深地設(shè)置的一導(dǎo)電型高濃度離子注入?yún)^(qū)域；在所述高濃度離子注入?yún)^(qū)域表面成歐姆結(jié)的第一電極；被所述第一電極圍住外周、與所述離子注入?yún)^(qū)域形成肖特基結(jié)的第二電極；金屬層，成為所述第一及第二電極的取出部。
3.如權(quán)利要求1或2所述的肖特基勢(shì)壘二極管，其特征在于，所述化合物半導(dǎo)體基板是非摻雜的GaAs基板。
4.如權(quán)利要求1或2所述的肖特基勢(shì)壘二極管，其特征在于，所述第二電極與所述高濃度離子注入?yún)^(qū)域的間隔距離是5μm以下。
5.如權(quán)利要求1或2所述的肖特基勢(shì)壘二極管，其特征在于，設(shè)置多個(gè)所述第二電極形成的肖特基結(jié)區(qū)域。
6.如權(quán)利要求1或2所述的肖特基勢(shì)壘二極管，其特征在于，所述高濃度離子注入?yún)^(qū)域從所述第一電極凸出設(shè)置。
7.一種肖特基勢(shì)壘二極管的制造方法，其特征在于，包括在平坦的化合物半導(dǎo)體基板表面形成一導(dǎo)電型離子注入?yún)^(qū)域，并形成與所述離子注入?yún)^(qū)域鄰接的一導(dǎo)電型高濃度離子注入?yún)^(qū)域的工序；形成與高濃度離子注入?yún)^(qū)域表面呈歐姆結(jié)的第一電極的工序；形成與所述離子注入?yún)^(qū)域表面形成肖特基結(jié)的第二電極的工序；形成分別與所述第一電極及第二電極接觸的金屬層的工序。
8.一種肖特基勢(shì)壘二極管的制造方法，其特征在于，包括在平坦的非摻雜化合物半導(dǎo)體基板表面形成一導(dǎo)電型離子注入?yún)^(qū)域，在預(yù)定的第一電極之下，在與所述離子注入?yún)^(qū)域鄰接的所述基板表面形成一導(dǎo)電型高濃度離子注入?yún)^(qū)域的工序；形成與所述高濃度離子注入?yún)^(qū)域表面呈歐姆結(jié)的第一電極的工序；形成外周被所述第一電極包圍、且與所述離子注入?yún)^(qū)域表面形成肖特基結(jié)的第二電極的工序；形成分別與所述第一電極及第二電極接觸的金屬層的工序。
9.如權(quán)利要求7或8所述的肖特基勢(shì)壘二極管的制造方法，其特征在于，所述第二電極是依次蒸鍍Ti/Pt/Au的多層金屬層而形成的。
全文摘要
一種肖特基勢(shì)壘二極管及其制造方法。目前，由于有臺(tái)面型晶體管蝕刻及厚的聚酰亞胺層等，故不能推進(jìn)芯片的小型化，并且，電極間存在距離，不能提高特性。另外，其制造方法中肖特基結(jié)部分的蝕刻控制很困難。本發(fā)明通過(guò)在基板表面設(shè)置n型及n+型離子注入?yún)^(qū)域形成動(dòng)作區(qū)域，不再需要設(shè)置臺(tái)面及聚酰亞胺層，可實(shí)現(xiàn)化合物半導(dǎo)體的平面型肖特基勢(shì)壘二極管。可降低晶片的成本，由于可使電極間距離接近，故可實(shí)現(xiàn)芯片的縮小，也可提高高頻特性。由于形成肖特基電極時(shí)不蝕刻GaAs，故可制造再現(xiàn)性好的肖特基勢(shì)壘二極管。
文檔編號(hào)H01L21/02GK1407631SQ0214145
公開(kāi)日2003年4月2日 申請(qǐng)日期2002年8月30日 優(yōu)先權(quán)日2001年8月30日
發(fā)明者淺野哲郎, 小野田克明, 中島好史, 村井成行, 冨永久昭, 平田耕一, 榊原干人, 石原秀俊 申請(qǐng)人:三洋電機(jī)株式會(huì)社