專利名稱：倒扣封裝背照式光電探測(cè)器芯片制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種倒扣封裝背照式光電探測(cè)器芯片制作方法，用于長(zhǎng)波長(zhǎng)光電探測(cè)器背照、倒裝管芯的制作。
背景技術(shù)：
目前在長(zhǎng)波長(zhǎng)光電探測(cè)器領(lǐng)域使用的InGaAs/InP、InGaAlAs/InPPIN-PD和APD型光電探測(cè)器，通常都是在芯片的外延層面制作上電極，在襯底底面制作下電極，光從芯片外延層面入射(稱正照)到光敏區(qū)。為減小光電探測(cè)器的結(jié)電容對(duì)頻率響應(yīng)特性的影響，器件結(jié)構(gòu)改為背照，即光從芯片的背面(襯底面)入射到光敏區(qū)。這時(shí)電極結(jié)構(gòu)分兩種(1)兩電極仍采用上、下電極方式，此時(shí)下電極焊接在金屬化了的陶瓷基片或金屬基片上，采用激光打一微形圓孔，以便入射光通過(guò)；(2)兩個(gè)電極為同側(cè)電極結(jié)構(gòu)，此時(shí)下電極，即襯底面電極翻轉(zhuǎn)到上電極一側(cè)。對(duì)于兩電極同側(cè)的技術(shù)方案，國(guó)外采用的是在制作光電探測(cè)器同時(shí)，制作一結(jié)構(gòu)相同、結(jié)面積相當(dāng)大、加正向偏壓的光電二極管。這種背照結(jié)構(gòu)的光電探測(cè)器存在以下兩方面的問(wèn)題(a)對(duì)于(1)中的結(jié)構(gòu)，雖然減小了器件的結(jié)電容，但仍有內(nèi)引線的分布電容；(b)對(duì)于(2)中的結(jié)構(gòu)，雖然既減小了結(jié)電容，又避免了內(nèi)引線的分布電容，但是在光電探測(cè)器反向偏置應(yīng)用的工作回路中，增加了一個(gè)正向偏置的二極管，在正向PN結(jié)上造成一個(gè)100Ω左右的串聯(lián)電阻，這對(duì)光電探測(cè)器的高頻特性極為不利。

發(fā)明內(nèi)容
針對(duì)現(xiàn)有的InGaAs/InP和InGaAlAs/InP高速長(zhǎng)波背照式光電探測(cè)器倒扣焊接的芯片結(jié)構(gòu)，襯底電極有一個(gè)影響高頻性能的串聯(lián)電阻的情況，而提供一種新的襯底電極結(jié)構(gòu)，以完全消除串聯(lián)電阻的影響，其特征在于光電探測(cè)器芯片的襯底電極不在芯片外延層的表面，而是通過(guò)光刻工藝，腐蝕掉外延層后與芯片襯底連接，形成低接觸電阻的歐姆接觸。其解決的辦法和采取的技術(shù)路線是在芯片表面光電探測(cè)器的旁邊，利用光刻技術(shù)腐蝕一個(gè)腔，其深度略大于各層外延層總厚度(5～7μm)，此腔用Si3N4膜掩蔽后，再在腔中光刻一電極窗口，利用真空鍍膜設(shè)備，蒸鍍一層AuGeNi或AuSn合金膜，對(duì)這一金屬膜進(jìn)行電極接觸層刻蝕并合金，便完成了襯底電極的制作。在芯片焊接時(shí)，用導(dǎo)電膠或銀漿填充這一小腔，并與光電探測(cè)器的上電極同時(shí)燒焊在鍍金的兩電極隔離的陶瓷片上，這就完成了光電探測(cè)器的芯片倒扣焊接過(guò)程。這種結(jié)構(gòu)的芯片制作方法特別適合高速光電探測(cè)器的芯片制作，可大大提高光電探測(cè)器的頻響特性。


附圖為本發(fā)明襯底電極制作工藝示意圖。
圖中[1]為N+-InP襯底；[2]為N-InP外延層；[3]為無(wú)摻雜的InGaAs外延層；[4]為N+-InP外延層；[5]為SiO2層；[6]為擴(kuò)散窗口；[7]為P+-InP(Zn擴(kuò)散)層；[8]為AuCr電極；[9]為外延層刻蝕腔；[10]為掩蔽膜Si3N4；[11]為襯底電極窗口；[12]為襯底電極；[13]為聚酰亞胺膜；[14]為微型球透鏡；[15]為Si3N4增透膜。
具體實(shí)施例方式
下面結(jié)合附圖介紹本發(fā)明的一個(gè)實(shí)施例，說(shuō)明本發(fā)明的具體
1、在N+-InP襯底[1]的N+-InP外延層[4](即頂層)上沉積一SiO2層[5]，并光刻一Zn擴(kuò)散窗口[6]，如附圖中(a)所示；2、通過(guò)擴(kuò)散窗口[6]，采用ZnP2源進(jìn)行閉管Zn擴(kuò)散，得P+-InP層[7]；如附圖中(b)所示；3、在P+-InP層[7]上制作AuCr正電極[8]，如附圖中(c)所示；4、在外延層上光刻制作襯底電極(負(fù)電極)的窗口[9]，腐蝕深度直到襯底[1]，如附圖中(d)所示；5、在窗口[8]沉積掩蔽膜Si3N4[10]，并光刻Si3N4得襯底電極窗口[11]，如附圖中(e)所示；6、在襯底電極窗口[11]蒸發(fā)AuGeNi制作襯底電極[11]，并用聚酰亞胺膜[13]進(jìn)行鈍化，如附圖中(f)所示；7、在襯底[1]背面采用Ar+離子束刻蝕制作微型球透鏡[14]，并沉積Si3N4增透膜[15]，如附圖中(g)所示。
將以上制作的芯片倒扣焊接在鍍有金屬膜的兩電極隔離的陶瓷基片上，從而完成倒扣封裝背照式光電探測(cè)器芯片的制作，本發(fā)明的任務(wù)完成。
權(quán)利要求
本發(fā)明公開了一種倒扣封裝背照式長(zhǎng)波InGaAs/InP光電探測(cè)器芯片的制作方法，其特征在于光電探測(cè)器芯片的襯底電極不是制作在芯片外延層的表面，而是通過(guò)光刻工藝，腐蝕掉外延層后與芯片襯底連接，形成低接觸電阻的歐姆接觸。
全文摘要
本發(fā)明公開了一種倒扣封裝背照式的長(zhǎng)波InGaAs/InP光電探測(cè)器芯片的制作方法，其特征在于光電探測(cè)器芯片的襯底電極不在芯片外延層的表面，而是通過(guò)光刻工藝，腐蝕掉外延層后與芯片襯底連接，形成低接觸電阻的歐姆接觸。與現(xiàn)有的光電探測(cè)器相比，既減小了器件的結(jié)電容和內(nèi)引線的分布電容，又降低了光電探測(cè)的串聯(lián)電阻，從而提高了光電探測(cè)器的頻率響應(yīng)特性，使之特別適合于高速應(yīng)用。
文檔編號(hào)H01L27/14GK1492517SQ02133928
公開日2004年4月28日 申請(qǐng)日期2002年10月21日 優(yōu)先權(quán)日2002年10月21日
發(fā)明者朱華海 申請(qǐng)人:重慶科業(yè)光電有限公司