專利名稱：半導(dǎo)體裝置及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體裝置及其制造方法，特別是涉及具有隔離用的溝槽的半導(dǎo)體裝置及其制造方法。
背景技術(shù)：
在半導(dǎo)體集成電路(以下，記為「IC」)上安裝多個雙極型晶體管、電阻或電容等的規(guī)定的元件時，應(yīng)用了對元件相互間進(jìn)行導(dǎo)電性的隔離的各種隔離結(jié)構(gòu)。最廣泛地被應(yīng)用的隔離結(jié)構(gòu)是基于PN結(jié)的隔離結(jié)構(gòu)。
在該隔離結(jié)構(gòu)中，在形成元件的區(qū)域(元件形成區(qū))和與該區(qū)域的導(dǎo)電型相反的導(dǎo)電型的隔離區(qū)域之間形成PN結(jié)。而且，通過對該P(yáng)N結(jié)施加反偏置，對相鄰的元件形成區(qū)相互間進(jìn)行電隔離。
在雙極型IC中，在P-型半導(dǎo)體襯底上生長N-型外延層。此時，為了形成隔離區(qū)，必須使P型擴(kuò)散層在深度方向上擴(kuò)散N-型外延層的膜厚的部分。此時，P型擴(kuò)散層也在橫向上以與N-型外延層的膜厚大致相同的程度擴(kuò)展。
因此，必須考慮該朝向橫向的擴(kuò)展部分而格外地確保元件形成區(qū)與隔離區(qū)的距離。特別是，在高耐壓的晶體管中，因?yàn)楸仨毤雍馧-型外延層，故隔離區(qū)進(jìn)一步朝向橫向擴(kuò)展，包含元件形成區(qū)與隔離區(qū)的半導(dǎo)體裝置的面積就增加了。
為了克服該缺點(diǎn)，近年來，溝槽隔離結(jié)構(gòu)正在實(shí)用化。在溝槽隔離結(jié)構(gòu)中，形成貫通N-型外延層并到達(dá)P-半導(dǎo)體襯底的規(guī)定的深度深的溝槽，在該溝槽中填埋絕緣體。因而，在溝槽隔離結(jié)構(gòu)中，沒有基于PN結(jié)的隔離結(jié)構(gòu)的情況那樣的朝向橫向的擴(kuò)展，能以大致規(guī)定的尺寸形成溝槽隔離區(qū)，可大幅度地提高半導(dǎo)體裝置的集成密度。
以下，作為現(xiàn)有的半導(dǎo)體裝置的制造方法，說明具有NPN型雙極型晶體管的溝槽隔離結(jié)構(gòu)的雙極型IC的制造方法。
首先，如圖60中所示，在P-型硅襯底101上形成N+型埋入層102。其次，利用外延生長法形成N-型外延層。通過進(jìn)行規(guī)定的照相制版和加工，形成貫通N-型外延層并到達(dá)P-硅襯底101的規(guī)定的深度的溝槽106a、106b。由此，將N-型外延層103隔離成3個N-型外延層103a～103c的區(qū)域。
其次，通過進(jìn)行規(guī)定的濕法刻蝕及清洗處理，除去在形成溝槽106a、106b時的刻蝕中所生成的反應(yīng)生成物。其后，在溝槽106a、106b的表面上形成成為犧牲氧化膜的熱氧化膜(未圖示)。
其次，通過該熱氧化膜以加速電壓50KeV、劑量1×1014/cm2注入硼，從而在位于溝槽106a、106b的底部的P-型硅襯底101的區(qū)域中形成溝道截止層108a、108b。其后，利用濕法刻蝕除去熱氧化膜，形成熱氧化膜109。
其次，如圖61中所示，在熱氧化膜109上形成多晶硅膜110，使其填埋溝槽106a、106b。其次，如圖62中所示，通過對多晶硅膜110的整個面進(jìn)行刻蝕，只在溝槽106a、106b內(nèi)留下多晶硅膜110，形成埋入多晶硅110a、110b。
其次，如圖63中所示，通過進(jìn)行濕法刻蝕，除去位于N-型外延層103a～103c上的熱氧化膜109，只在溝槽106a、106b的內(nèi)部留下熱氧化膜109。此時，也對位于溝槽106a、106b的開口端附近的側(cè)壁上的熱氧化膜109的部分進(jìn)行刻蝕，沿溝槽106a、106b的開口端附近的側(cè)壁形成凹陷111a～111d。
其次，如圖64中所示，通過進(jìn)行熱氧化處理，在N-型外延層103a～103c上形成熱氧化膜112。利用該熱氧化處理，已露出的埋入多晶硅110a、110b的表面也被氧化。
因此，在溝槽106a、106b的上部，在凹陷111a～111d中已露出的埋入多晶硅110a、110b和N-型外延層103a～103c的表面也被氧化，在埋入多晶硅110a、110b與N-型外延層103a～103c之間形成厚的氧化膜109a、109b。而且，由于在熱氧化膜112中形成厚的氧化膜109a、109b，故形成凹陷113a～113d。
其次，如圖65中所示，利用規(guī)定的氣體擴(kuò)散法，分別形成集電極引出層114和基極引出層116。其后，除去熱氧化膜112，新形成熱氧化膜118。此時，如果進(jìn)行熱氧化膜112的必要的程度以上的刻蝕，則凹陷113a～113d就擴(kuò)展了，在形成熱氧化膜118的熱氧化中，在該凹陷113a～113d的部分中形成較厚的熱氧化膜。
其次，如圖66中所示，通過利用離子注入法對N-型外延層103b注入例如硼離子，形成基極擴(kuò)散層121。此時，在利用熱處理使硼擴(kuò)散(硼驅(qū)動)時也進(jìn)行熱氧化處理，由此熱氧化膜118的膜厚進(jìn)一步變厚。
其次，如圖67中所示，在N-型外延層103b中形成發(fā)射極擴(kuò)散層124a和集電極擴(kuò)散層124b。其后，例如形成TiSi2等的金屬硅化物127a～127c、TiN等的阻擋金屬128a～128c、AlCu等的金屬布線129a～129c。由此，完成NPN晶體管T。
但是，在上述現(xiàn)有的半導(dǎo)體裝置的制造方法中，可知存在下述的問題。即，在N-型外延層103a與N-型外延層103b之間或N-型外延層103b與N-型外延層103c之間分別施加了規(guī)定的電壓的情況下，可知發(fā)生了較大的漏泄電流，判明了不能對在各自的N-型外延層103a～103c中形成的元件進(jìn)行充分的電隔離。

發(fā)明內(nèi)容本發(fā)明是為了解決上述的問題而進(jìn)行的，其1個目的是提供漏泄電流被抑制的半導(dǎo)體裝置，其另一目的是提供這樣的半導(dǎo)體裝置的制造方法。
發(fā)明者們在重復(fù)進(jìn)行了調(diào)查漏泄電流的原因用的實(shí)驗(yàn)中查明了，通過抑制在隔離用的溝槽106a、106b的開口端附近的側(cè)壁部分上形成的凹陷113a～113d的增加、抑制該部分中的熱氧化膜的膜厚的加厚，可大幅度地減少漏泄電流。
而且，發(fā)明者們認(rèn)為，在位置處于沿溝槽的開口端附近的側(cè)壁的凹陷113a～113d中形成的比較厚的氧化硅膜對N-型外延層103a～103c局部地施加了應(yīng)力這一點(diǎn)成為漏泄電流的原因。
以下，記載本發(fā)明的半導(dǎo)體裝置及其制造方法的內(nèi)容。
本發(fā)明的1個方面的半導(dǎo)體裝置具備具有主表面的第1導(dǎo)電型的半導(dǎo)體襯底、第2導(dǎo)電型層、溝槽部、絕緣膜和埋入半導(dǎo)體區(qū)域。在半導(dǎo)體襯底的主表面上形成了第2導(dǎo)電型層。將溝槽部形成為貫通第2導(dǎo)電型層并到達(dá)半導(dǎo)體襯底的區(qū)域，將第2導(dǎo)電型層隔離成一個元件形成區(qū)和另一個元件形成區(qū)。在溝槽部的側(cè)壁上形成了絕緣膜。以填埋溝槽部的方式在絕緣膜上形成埋入半導(dǎo)體區(qū)域。而且，以從溝槽部的底部到開口端不對第2導(dǎo)電型層施加應(yīng)力的大致相同的膜厚來形成絕緣膜。
按照該結(jié)構(gòu)，通過以從溝槽部的底部到開口端不對第2導(dǎo)電型層施加應(yīng)力的大致相同的膜厚形成了在溝槽部的側(cè)壁上形成的絕緣膜，故抑制了作用于第2導(dǎo)電型層的應(yīng)力。其結(jié)果是，可減少在一個元件形成區(qū)與另一個元件形成區(qū)之間產(chǎn)生的漏泄電流，可對在各自的元件形成區(qū)中形成的元件進(jìn)行電隔離。
此外，埋入半導(dǎo)體區(qū)域最好在溝槽部的底部與第1導(dǎo)電型的半導(dǎo)體襯底的區(qū)域?qū)щ娦缘剡B接。
此時，在埋入半導(dǎo)體區(qū)域的上部(觸點(diǎn)部)可容易地確保半導(dǎo)體襯底的電位。
再者，此時，埋入半導(dǎo)體區(qū)域最好包含第1導(dǎo)電型的雜質(zhì)。
由此，可降低埋入半導(dǎo)體區(qū)域的電阻，可確保半導(dǎo)體襯底的規(guī)定的電位。
本發(fā)明的另一方面的一種半導(dǎo)體裝置的制造方法具備下述工序。在第1導(dǎo)電型的半導(dǎo)體襯底的主表面上形成第2導(dǎo)電型層。形成將第2導(dǎo)電型層分成一個元件形成區(qū)和另一個元件形成區(qū)用的溝槽部。在包含該溝槽部內(nèi)已露出的側(cè)壁的第2導(dǎo)電型層上形成第1絕緣膜。在第1絕緣膜上形成半導(dǎo)體膜以便填埋溝槽部。在溝槽部內(nèi)留下半導(dǎo)體膜以形成埋入半導(dǎo)體區(qū)域。通過對位于第2導(dǎo)電型層的上表面上的第1絕緣膜進(jìn)行熱處理來形成比第1絕緣膜厚的第2絕緣膜。
按照該制造方法，通過對包含溝槽部內(nèi)已露出的側(cè)壁的第2導(dǎo)電型層上形成的第1絕緣膜進(jìn)行熱處理，如果與在除去了位于第2導(dǎo)電型層上的第1絕緣膜后形成第2絕緣膜的現(xiàn)有的制造方法相比，沿溝槽部的開口端的側(cè)壁不形成凹陷，可抑制位于該部分的第1絕緣膜的部分因熱處理而進(jìn)一步變厚。由此，就形成了從溝槽部的底部到開口端的大致相同的厚度的絕緣膜，抑制了作用于第2導(dǎo)電型層的應(yīng)力。其結(jié)果是，可得到減少了在一個元件形成區(qū)與另一個元件形成區(qū)之間產(chǎn)生的漏泄電流、能可靠地對在各自的元件形成區(qū)中形成的元件進(jìn)行電隔離的半導(dǎo)體裝置。
此外，在形成了第2絕緣膜后，最好具備下述工序?qū)Φ?絕緣膜進(jìn)行加工以使在第2導(dǎo)電型層中至少形成規(guī)定的元件的區(qū)域部分的表面露出的工序，以及在第2導(dǎo)電型層上形成第3絕緣膜以便覆蓋已露出的第2導(dǎo)電型層的部分的工序。
即使在以這種方式對第2絕緣膜進(jìn)行加工的情況下，由于通過以下述方式進(jìn)行加工，即至少在第2導(dǎo)電型層中使形成規(guī)定的元件的區(qū)域部分的表面露出，第1絕緣膜中位于溝槽部的側(cè)壁上部的第1絕緣膜的部分不會因加工而被除去從而構(gòu)成較大的凹陷，故也可利用形成第2絕緣膜時的熱處理及其后的熱處理來抑制該部分中的第1絕緣膜進(jìn)一步變厚。
此外，在形成埋入半導(dǎo)體區(qū)域的工序中，最好對半導(dǎo)體膜進(jìn)行加工以便在第1絕緣膜上留下半導(dǎo)體膜，在形成第2絕緣膜的工序中，對包含在第1絕緣膜上留下的半導(dǎo)體膜的部分進(jìn)行熱處理。
此時，通過以在第1絕緣膜上留下半導(dǎo)體膜的方式對半導(dǎo)體膜進(jìn)行加工，由于位于溝槽部的側(cè)壁上部的第1絕緣膜的部分不會因被除去從而構(gòu)成較大的凹陷，故對于形成第2絕緣膜時的熱處理及其后的熱處理，可抑制位于溝槽部的側(cè)壁上部的第1絕緣膜的部分進(jìn)一步變厚。
再者，較為理想的是，在形成埋入半導(dǎo)體區(qū)域的工序中，對半導(dǎo)體膜進(jìn)行加工以使位于第2導(dǎo)電型層的上表面上的第1絕緣膜的表面露出，在形成第2絕緣膜的工序中，在第1絕緣膜的表面已露出的狀態(tài)下進(jìn)行熱處理。
這樣，即使對半導(dǎo)體膜進(jìn)行加工以使第1絕緣膜的表面露出，由于位于溝槽部的側(cè)壁上部的第1絕緣膜的部分不會因被除去從而構(gòu)成較大的凹陷，故對于形成第2絕緣膜時的熱處理及其后的熱處理，也可抑制位于溝槽部的側(cè)壁上部的第1絕緣膜的部分進(jìn)一步變厚。
本發(fā)明的另一方面的另一種半導(dǎo)體裝置的制造方法具備下述工序。在第1導(dǎo)電型的半導(dǎo)體襯底的主表面上形成第2導(dǎo)電型層。形成等第2導(dǎo)電型層分成一個元件形成區(qū)和另一個元件形成區(qū)用的溝槽部。在溝槽部內(nèi)已露出的側(cè)壁上形成氧化阻止膜。在氧化阻止膜上形成半導(dǎo)體膜以便填埋溝槽部。在溝槽部內(nèi)留下半導(dǎo)體膜以形成埋入半導(dǎo)體區(qū)域。通過進(jìn)行熱處理，在第2導(dǎo)電型層上形成絕緣膜。
按照該制造方法，通過在溝槽部內(nèi)已露出的側(cè)壁上形成氧化阻止膜，可阻止在熱處理時特別是在溝槽部的側(cè)壁上部的部分的氧化，可抑制作用于第2導(dǎo)電型層上的應(yīng)力。其結(jié)果是，可得到減少了在一個元件形成區(qū)與另一個元件形成區(qū)之間產(chǎn)生的漏泄電流、能可靠地對在各自的元件形成區(qū)中形成的元件進(jìn)行電隔離的半導(dǎo)體裝置。
此外，較為理想的是，在形成了氧化阻止膜后及形成半導(dǎo)體膜之前，具備露出位于溝槽部的底部的半導(dǎo)體襯底的區(qū)域的工序，在形成半導(dǎo)體膜的工序中，將半導(dǎo)體膜導(dǎo)電性地連接到已露出的半導(dǎo)體襯底的區(qū)域上。
由此，埋入半導(dǎo)體區(qū)域在溝槽部的底部與第1導(dǎo)電型的半導(dǎo)體襯底的區(qū)域?qū)щ娦缘剡B接，在埋入半導(dǎo)體區(qū)域的上部(觸點(diǎn)部)可容易地確保半導(dǎo)體襯底的電位。
通過參照附圖的后述的本發(fā)明的詳細(xì)的說明，本發(fā)明的上述和其它的目的、特征、方面和優(yōu)點(diǎn)會變得更加明白。


圖1是示出本發(fā)明的實(shí)施例1的半導(dǎo)體裝置的制造方法的一道工序的剖面圖。
圖2是示出在該實(shí)施例中在圖1中示出的工序后進(jìn)行的工序的剖面圖。
圖3是示出在該實(shí)施例中在圖2中示出的工序后進(jìn)行的工序的剖面圖。
圖4是示出在該實(shí)施例中在圖3中示出的工序后進(jìn)行的工序的剖面圖。
圖5是示出在該實(shí)施例中在圖4中示出的工序后進(jìn)行的工序的剖面圖。
圖6是示出在該實(shí)施例中在圖5中示出的工序后進(jìn)行的工序的剖面圖。
圖7是示出在該實(shí)施例中在圖6中示出的工序后進(jìn)行的工序的剖面圖。
圖8是示出在該實(shí)施例中在圖7中示出的工序后進(jìn)行的工序的剖面圖。
圖9是示出在該實(shí)施例中在圖8中示出的工序后進(jìn)行的工序的剖面圖。
圖10是示出在該實(shí)施例中在圖9中示出的工序后進(jìn)行的工序的剖面圖。
圖11是示出在該實(shí)施例中在圖10中示出的工序后進(jìn)行的工序的剖面圖。
圖12是示出在該實(shí)施例中在圖11中示出的工序后進(jìn)行的工序的剖面圖。
圖13是示出在該實(shí)施例中在圖12中示出的工序后進(jìn)行的工序的剖面圖。
圖14是示出在該實(shí)施例中在圖13中示出的工序后進(jìn)行的工序的剖面圖。
圖15是示出在該實(shí)施例中在圖14中示出的工序后進(jìn)行的工序的剖面圖。
圖16是示出在該實(shí)施例中漏泄電流的示意圖。
圖17是示出在該實(shí)施例中外延層間的施加電壓與漏泄電流的關(guān)系的曲線圖。
圖18是示出本發(fā)明的實(shí)施例2的半導(dǎo)體裝置的制造方法的一道工序的剖面圖。
圖19是示出在該實(shí)施例中在圖18中示出的工序后進(jìn)行的工序的剖面圖。
圖20是示出在該實(shí)施例中在圖19中示出的工序后進(jìn)行的工序的剖面圖。
圖21是示出在該實(shí)施例中在圖20中示出的工序后進(jìn)行的工序的剖面圖。
圖22是示出在該實(shí)施例中在圖21中示出的工序后進(jìn)行的工序的剖面圖。
圖23是示出在該實(shí)施例中在圖22中示出的工序后進(jìn)行的工序的剖面圖。
圖24是示出在該實(shí)施例中在圖23中示出的工序后進(jìn)行的工序的剖面圖。
圖25是示出在該實(shí)施例中在圖24中示出的工序后進(jìn)行的工序的剖面圖。
圖26是示出本發(fā)明的實(shí)施例3的半導(dǎo)體裝置的制造方法的一道工序的剖面圖。
圖27是示出在該實(shí)施例中在圖26中示出的工序后進(jìn)行的工序的剖面圖。
圖28是示出在該實(shí)施例中在圖27中示出的工序后進(jìn)行的工序的剖面圖。
圖29是示出在該實(shí)施例中在圖28中示出的工序后進(jìn)行的工序的剖面圖。
圖30是示出本發(fā)明的實(shí)施例4的半導(dǎo)體裝置的制造方法的一道工序的剖面圖。
圖31是示出在該實(shí)施例中在圖30中示出的工序后進(jìn)行的工序的剖面圖。
圖32是示出在該實(shí)施例中在圖31中示出的工序后進(jìn)行的工序的剖面圖。
圖33是示出在該實(shí)施例中在圖32中示出的工序后進(jìn)行的工序的剖面圖。
圖34是示出本發(fā)明的實(shí)施例5的半導(dǎo)體裝置的制造方法的一道工序的剖面圖。
圖35是示出在該實(shí)施例中在圖34中示出的工序后進(jìn)行的工序的剖面圖。
圖36是示出在該實(shí)施例中在圖35中示出的工序后進(jìn)行的工序的剖面圖。
圖37是示出在該實(shí)施例中在圖36中示出的工序后進(jìn)行的工序的剖面圖。
圖38是示出本發(fā)明的實(shí)施例6的半導(dǎo)體裝置的制造方法的一道工序的剖面圖。
圖39是示出在該實(shí)施例中在圖38中示出的工序后進(jìn)行的工序的剖面圖。
圖40是示出在該實(shí)施例中在圖39中示出的工序后進(jìn)行的工序的剖面圖。
圖41是示出在該實(shí)施例中在圖40中示出的工序后進(jìn)行的工序的剖面圖。
圖42是示出在該實(shí)施例中在圖41中示出的工序后進(jìn)行的工序的剖面圖。
圖43是示出在該實(shí)施例中在圖42中示出的工序后進(jìn)行的工序的剖面圖。
圖44是示出在該實(shí)施例中在圖43中示出的工序后進(jìn)行的工序的剖面圖。
圖45是示出在該實(shí)施例中在圖44中示出的工序后進(jìn)行的工序的剖面圖。
圖46是示出在該實(shí)施例中在圖45中示出的工序后進(jìn)行的工序的剖面圖。
圖47是示出本發(fā)明的實(shí)施例7的半導(dǎo)體裝置的制造方法的一道工序的剖面圖。
圖48是示出在該實(shí)施例中在圖47中示出的工序后進(jìn)行的工序的剖面圖。
圖49是示出在該實(shí)施例中在圖48中示出的工序后進(jìn)行的工序的剖面圖。
圖50是示出在該實(shí)施例中在圖49中示出的工序后進(jìn)行的工序的剖面圖。
圖51是示出在該實(shí)施例中在圖50中示出的工序后進(jìn)行的工序的剖面圖。
圖52是示出在該實(shí)施例中在圖51中示出的工序后進(jìn)行的工序的剖面圖。
圖53是示出在該實(shí)施例中在圖52中示出的工序后進(jìn)行的工序的剖面圖。
圖54是示出在該實(shí)施例中在圖53中示出的工序后進(jìn)行的工序的剖面圖。
圖55是示出在該實(shí)施例中在圖54中示出的工序后進(jìn)行的工序的剖面圖。
圖56是示出在該實(shí)施例中在圖55中示出的工序后進(jìn)行的工序的剖面圖。
圖57是示出在該實(shí)施例中在圖56中示出的工序后進(jìn)行的工序的剖面圖。
圖58是示出在該實(shí)施例中在圖57中示出的工序后進(jìn)行的工序的剖面圖。
圖59是在該實(shí)施例中包含作為說明圖58中示出的半導(dǎo)體裝置的效果用的比較的PN隔離型晶體管的剖面圖。
圖60是示出現(xiàn)有的半導(dǎo)體裝置的制造方法的一道工序的剖面圖。
圖61是示出在圖60中示出的工序后進(jìn)行的工序的剖面圖。
圖62是示出在圖61中示出的工序后進(jìn)行的工序的剖面圖。
圖63是示出在圖62中示出的工序后進(jìn)行的工序的剖面圖。
圖64是示出在圖63中示出的工序后進(jìn)行的工序的剖面圖。
圖65是示出在圖64中示出的工序后進(jìn)行的工序的剖面圖。
圖66是示出在圖65中示出的工序后進(jìn)行的工序的剖面圖。
圖67是示出在圖66中示出的工序后進(jìn)行的工序的剖面圖。
具體實(shí)施例方式
實(shí)施例1現(xiàn)說明本發(fā)明的實(shí)施例1的半導(dǎo)體裝置的制造方法和由該制造方法得到的半導(dǎo)體裝置。首先，如圖1中所示，在P-型硅襯底1上形成N+型埋入層2。N+型埋入層2成為NPN晶體管中的集電極的低電阻部分。該N+型埋入層2的深度約為5微米。
其次，利用外延生長法形成N-型外延層3。在外延生長中，N+型埋入層2擴(kuò)散到P-型硅襯底1的上方。該N-型外延層3的膜厚約為6微米。利用熱氧化法在該N-型外延層3上形成膜厚約為0.5微米的熱氧化膜4。利用CVD(化學(xué)汽相淀積)法在該熱氧化膜4上形成膜厚約為1微米的氧化硅膜5。
其后，通過涂敷光致抗蝕劑(未圖示)并進(jìn)行構(gòu)圖，在位于形成隔離用的溝槽的區(qū)域上的光致抗蝕劑中形成開口部。其次，通過作為光致抗蝕劑掩模進(jìn)行反應(yīng)性各向異性刻蝕，除去位于形成溝槽的區(qū)域上的氧化硅膜5和熱氧化膜4的部分，形成成為掩模的氧化硅膜5a～5c、4a～4c。(參照圖2)其后除去光致抗蝕劑。
其次，如圖2中所示，通過以氧化硅膜5a～5c、4a～4c為掩模進(jìn)行反應(yīng)性各向異性刻蝕，形成貫通N-型外延層3并到達(dá)P-型硅襯底1的規(guī)定的深度的溝槽6a、6b。該溝槽6a、6b的深度約為15微米。
該溝槽6a、6b成為隔離區(qū)，N-型外延層3被隔離成3個N-型外延層3a～3c。再有，利用形成溝槽6a、6b時的硅刻蝕，對作為掩模的氧化硅膜5a～5c、4a～4c中的開口部的側(cè)壁部分從其側(cè)壁的表面起漸次地進(jìn)行刻蝕，使其成為錐狀。其后，通過進(jìn)行濕法刻蝕或清洗處理，除去由形成溝槽6a、6b時的硅刻蝕生成的反應(yīng)生成物。
其次，如圖3中所示，利用熱氧化法形成膜厚約50nm的熱氧化膜7a、7b。該熱氧化膜7a、7b是所謂的犧牲氧化膜。對溝槽6a、6b的側(cè)壁或底部因硅刻蝕而受到損傷的硅面進(jìn)行氧化，在以后除去該被氧化了的部分。
其次，如圖4中所示，通過以該氧化硅膜5a～5c、4a～4c為掩模、以加速電壓50KeV、劑量1×1014/cm2注入硼，在位于溝槽6a、6b的底部的P-型硅襯底1的區(qū)域中形成溝道截止層8a、8b。
該溝道截止層8a、8b是為了防止在N-型外延層3a與N-型外延層3b之間或N-型外延層3b與N-型外延層3c之間形成漏泄電流的通路而形成的。其次，通過進(jìn)行濕法刻蝕除去氧化硅膜5a～5c、4a～4c、7a、7b。其后，利用熱氧化法形成膜厚約0.1微米的熱氧化膜9。
其次，如圖5中所示，在熱氧化膜9上形成膜厚約2微米的多晶硅膜10，使其填埋溝槽6a、6b。其次，如圖6中所示，通過對多晶硅膜10的整個面進(jìn)行刻蝕，只在溝槽6a、6b內(nèi)留下多晶硅膜10，形成埋入多晶硅10a、10b。
通過對多晶硅膜10的整個面進(jìn)行刻蝕，對已露出的熱氧化膜9也進(jìn)行刻蝕，在N-型外延層3a～3c上留下的熱氧化膜9的膜厚(剩余膜厚)約為90nm。但是，N-型外延層3a～3c的上表面不露出。
再有，在多晶硅膜中，如果對其添加規(guī)定的導(dǎo)電型的雜質(zhì)，則在以后的氧化處理中，多晶硅膜被氧化的量(膜厚)比未添加雜質(zhì)的多晶硅膜的情況增加。因此，如以下說明的那樣，為了抑制溝槽6a、6b的側(cè)壁上部的熱氧化膜的膜厚變厚并減少漏泄電流，最好應(yīng)用未添加雜質(zhì)的多晶硅膜作為多晶硅膜10。
其次，如圖7中所示，通過進(jìn)行熱氧化處理加厚熱氧化膜9，形成熱氧化膜31。將該熱氧化膜31的膜厚形成為約0.6微米。該熱氧化膜31相當(dāng)于現(xiàn)有技術(shù)中的熱氧化膜112。
其次，如圖8中所示，利用氣體擴(kuò)散法，將磷導(dǎo)入到集電極引出部15中，形成集電極引出層14。通過利用熱處理在擴(kuò)散磷(磷驅(qū)動)時也進(jìn)行熱處理，在集電極引出部15上形成膜厚約0.4微米的熱氧化膜。
再有，一邊例如在溫度約為1000℃的擴(kuò)散爐內(nèi)流過少量的PH3氣體(～1l/min)、少量的O2氣體(～1l/min)和大量的N2氣體(～50l/min)，一邊例如在10～30分鐘間對硅襯底(晶片)進(jìn)行熱處理來進(jìn)行磷的氣體擴(kuò)散。
其次，如圖9中所示，利用氣體擴(kuò)散法，將硼導(dǎo)入到基極引出部17中，形成基極引出層16。通過利用熱處理在擴(kuò)散硼(硼驅(qū)動)時也進(jìn)行熱處理，在基極引出部17上形成熱氧化膜。
再有，一邊例如在溫度約為1000℃的擴(kuò)散爐內(nèi)流過少量的B2H6氣體(～1l/min)、少量的O2氣體(～1l/min)和大量的N2氣體(～50l/min)，一邊例如在10～30分鐘間對硅襯底(晶片)進(jìn)行熱處理來進(jìn)行硼的氣體擴(kuò)散。
其次，通過在熱氧化膜31的整個面上進(jìn)行刻蝕，除去熱氧化膜31。此時，將熱氧化膜31的刻蝕限于必要的最小限度，必須注意不增大在溝槽6a、6b的側(cè)壁上部的凹陷32a～32d。為此，如果能除去位于在以后的工序中形成的基極擴(kuò)散層21上的熱氧化膜31的部分，則必須采用即使在其它的區(qū)域中存在熱氧化膜31的殘余部分也沒有關(guān)系那樣的刻蝕條件。
具體地說，在刻蝕前預(yù)先測定位于基極引出層21上的熱氧化膜31的膜厚，根據(jù)該膜厚和刻蝕率求出在除去熱氧化膜31中必要的刻蝕時間，以不影響位于該基極擴(kuò)散層21基極擴(kuò)散層21上的熱氧化膜31的方式進(jìn)行刻蝕，盡可能減少過刻蝕。
其后，如圖10中所示，通過進(jìn)行熱氧化處理形成膜厚約0.1微米的熱氧化膜33。其次，如圖11中所示，在熱氧化膜33上形成規(guī)定的光致抗蝕劑19。通過以該光致抗蝕劑19為掩模注入硼，在N-型外延層3b的表面上導(dǎo)入硼離子。
其后，除去光致抗蝕劑19，通過利用熱處理擴(kuò)散硼(硼驅(qū)動)，如圖12中所示那樣形成基極擴(kuò)散層21。其次，如圖13中所示，在熱氧化膜33上形成光致抗蝕劑22。通過以該光致抗蝕劑22為掩模進(jìn)行規(guī)定的各向異性刻蝕，除去成為發(fā)射極區(qū)域和集電極區(qū)域的區(qū)域上的熱氧化膜33，分別形成開口部33a、33b。
其次，通過注入砷離子23，在N-型外延層3b的表面上導(dǎo)入砷離子。其后，除去光致抗蝕劑22。然后，通過利用熱處理擴(kuò)散砷(砷驅(qū)動)，如圖14中所示，形成發(fā)射極擴(kuò)散層24a和集電極接觸層24b。
其后，利用CVD法在熱氧化膜33上形成氧化硅膜25。通過對該氧化硅膜25和熱氧化膜33進(jìn)行規(guī)定的照相制版和刻蝕，分別形成發(fā)射極接觸孔26a、基極接觸孔26b和集電極接觸孔26c。
其次，如圖15中所示，通過形成TiSi2等的金屬硅化物27a～27c、TiN等的阻擋金屬28a～28c、AlCu等的金屬布線29a～29c，完成NPN晶體管T。
在現(xiàn)有的半導(dǎo)體裝置的制造方法中，在圖63中示出的工序中，利用刻蝕除去了位于N-型外延層103a～103e上的熱氧化膜109，而在上述制造方法中，在圖6至圖7中示出的工序中，完全不對位于N-型外延層3a～3c上的熱氧化膜9進(jìn)行刻蝕。
由此，在圖6的工序中，沿溝槽6a、6b的開口端附近的側(cè)壁不形成圖63中示出那樣的凹陷111a～111d。因此，在以下的圖7中示出的工序中形成熱氧化膜31時進(jìn)行的熱氧化處理中，可抑制如現(xiàn)有的制造方法那樣在凹陷111a～111d中已露出的N-型外延層103a～103e的部分和埋入多晶硅110a、110b的部分被氧化、位于溝槽106a、106b的開口端附近的側(cè)壁上的熱氧化膜109a、109b的部分變厚。
因而，如果與現(xiàn)有的制造方法相比，則進(jìn)一步減小在位于溝槽6a、6b的開口端附近的側(cè)壁上的熱氧化膜31中形成的凹陷32a～32d。
而且，在該半導(dǎo)體裝置的制造方法中，進(jìn)而在圖9中示出的工序之后，對熱氧化膜31進(jìn)行能除去位于基極擴(kuò)散層21上的熱氧化膜31的部分那樣的必要的最小限度的刻蝕，其后在圖10中示出的工序中，進(jìn)行形成熱氧化膜33用的熱處理。
由此，不對熱氧化膜31中形成的凹陷32a～32d進(jìn)行過度的刻蝕，抑制了凹陷32a～32d變大。通過抑制凹陷32a～32d變大，也減小了在熱氧化膜33中形成的凹陷32a～32d。
這樣，在本半導(dǎo)體裝置的制造方法中，完全不對位于N-型外延層3a～3c上的熱氧化膜9進(jìn)行刻蝕，可抑制沿溝槽6a、6b的開口端附近的側(cè)壁形成大的凹陷。
由此，可抑制在形成熱氧化膜31時位于開口端附近的側(cè)壁上的熱氧化膜9a、9b的部分變厚，也可進(jìn)一步減小在位于該側(cè)壁上的熱氧化膜31的部分中產(chǎn)生的凹陷32a～32d。
再者，通過對熱氧化膜31進(jìn)行規(guī)定的必要的最小限度的刻蝕，可抑制凹陷32a～32d變大，也可減小其后形成的熱氧化膜33中生成的凹陷32a～32d。
由此，在所完成的半導(dǎo)體裝置中，以從溝槽6a、6b的底部到開口端實(shí)質(zhì)上相同的膜厚形成了熱氧化膜9a、9b。
在以這種方式形成的半導(dǎo)體裝置和現(xiàn)有的半導(dǎo)體裝置中進(jìn)行了漏泄電流的評價。在圖16和圖17中示出該結(jié)果。在圖16中示出了在由溝槽6a進(jìn)行了電隔離的N-型外延層3a與N-型外延層3b之間施加了電壓VCC時的漏泄電流ICC的路徑(箭頭)。在現(xiàn)有的半導(dǎo)體裝置中，如圖16中所示，看到了流過位于溝槽6a的開口端附近的N-型外延層3a的部分的漏泄電流的分量L。
與此不同，在由本制造方法得到的半導(dǎo)體裝置中，如圖15的B中所示那樣，抑制了位于溝槽6a的開口端附近的側(cè)壁上的熱氧化膜的膜厚變厚。因此，可緩和該部分中的N-型外延層3a的應(yīng)力。
其結(jié)果是，可減少流過開口端附近的N-型外延層的該漏泄電流的分量L，如圖17中所示，可知對于相同的施加電壓VCC，在本半導(dǎo)體裝置中與現(xiàn)有的半導(dǎo)體裝置相比減少了漏泄電流ICC。
根據(jù)這一點(diǎn)，在本半導(dǎo)體裝置中，可認(rèn)為以從溝槽6a、6b的底部到開口端不對N-型外延層3a～3c層施加應(yīng)力那樣的大致恒定的膜厚形成了熱氧化膜9a、9b。
實(shí)施例2現(xiàn)說明本發(fā)明的實(shí)施例2的半導(dǎo)體裝置的制造方法和利用該制造方法得到的半導(dǎo)體裝置。首先，到圖18中示出的工序?yàn)橹梗c在實(shí)施例1中已說明的圖1至圖6中示出的工序相同。在該圖18中示出的工序中，熱氧化膜9的膜厚約為90nm。
其次，如圖19中所示，在熱氧化膜9上形成光致抗蝕劑41。以該光致抗蝕劑41為掩模，在集電極引出部43中導(dǎo)入磷離子42。通過進(jìn)行擴(kuò)散磷(磷驅(qū)動)用的熱處理，形成集電極引出層。再有，希望在不進(jìn)行氧化的條件下進(jìn)行該磷驅(qū)動用的熱處理。由此，如圖20中所示，形成集電極引出層43。
其次，如圖21中所示，在熱氧化膜9上形成光致抗蝕劑44。以該光致抗蝕劑44為掩模，在基極引出層46中導(dǎo)入硼離子45。通過進(jìn)行擴(kuò)散硼(硼驅(qū)動)用的熱處理，如圖22中所示，形成基極引出層46。再有，在硼驅(qū)動用的熱處理中最好在不進(jìn)行氧化的條件下進(jìn)行。
再有，之所以利用離子注入法來形成集電極引出層43和基極引出層46，是因?yàn)闊嵫趸?較薄，不能應(yīng)用熱氧化膜9作為氣體擴(kuò)散法中的擴(kuò)散掩模。
其次，如圖23中所示，通過進(jìn)行熱氧化處理加厚熱氧化膜9，形成熱氧化膜48。該熱氧化膜48的厚度約為0.1微米。在該圖23中示出的工序中，與在實(shí)施例1中已說明的圖10中示出的工序相對應(yīng)。
其后，通過進(jìn)行在實(shí)施例1中已說明的圖11中示出的工序和圖12中示出的工序，可得到圖24中示出的結(jié)構(gòu)。再在其后，采取經(jīng)過與在實(shí)施例1中已說明的圖13中示出的工序至圖15中示出的工序同樣的工序，如圖25中所示，完成NPN晶體管T。
在上述的半導(dǎo)體裝置的制造方法中，如在實(shí)施例1中已說明的那樣，由于完全不對位于N-型外延層3a～3c上的熱氧化膜9進(jìn)行刻蝕，故在形成熱氧化膜31時可抑制位于溝槽6a、6b的開口端附近的側(cè)壁上的熱氧化膜9a、9b的部分變厚。
再者，在上述的制造方法中，不進(jìn)行與在實(shí)施例1中已說明的圖9中示出的工序與圖10中示出的工序之間進(jìn)行的熱氧化膜31的刻蝕對應(yīng)的刻蝕，在圖24示出的工序中再對熱氧化膜48進(jìn)行熱氧化處理，更厚地形成熱氧化膜48。
由此，與實(shí)施例1的情況相比，可進(jìn)一步減小在位于溝槽6a、6b的開口端附近的側(cè)壁上的熱氧化膜48中產(chǎn)生的凹陷47a～47d，可阻止該部分中的熱氧化膜48的膜厚變厚。
其結(jié)果是，如在實(shí)施例1中已說明的那樣，可減少N-型外延層3a～3c間的漏泄電流，能可靠地對在各N-型外延層3a～3c中形成的晶體管等的元件進(jìn)行彼此的電隔離。
實(shí)施例3現(xiàn)說明本發(fā)明的實(shí)施例3的半導(dǎo)體裝置的制造方法和利用該制造方法得到的半導(dǎo)體裝置。首先，到圖26中示出的工序?yàn)橹?，與在實(shí)施例1中已說明的圖1至圖5中示出的工序相同。
其次，如圖27中所示，以在熱氧化膜9上少量地留下多晶硅膜10的程度對多晶硅膜10的整個面進(jìn)行刻蝕。此時的多晶硅膜10的剩余膜厚在50nm以下就可以。其次，如圖28中所示，通過在留下多晶硅膜10的狀態(tài)下進(jìn)行熱氧化處理來形成熱氧化膜51。熱氧化膜51的厚度約0.6微米。
再有，如在實(shí)施例1中已說明的那樣，最好未對埋入多晶硅10a、10b添加雜質(zhì)。
其后，采取經(jīng)過與在實(shí)施例1中已說明的圖8中示出的工序至圖15中示出的工序同樣的工序，如圖29中所示，完成NPN晶體管T。
在上述的半導(dǎo)體裝置的制造方法中，在圖27中示出的工序中，以在熱氧化膜9上留下多晶硅膜10的程度進(jìn)行對多晶硅膜10的整個面進(jìn)行的刻蝕。而且，在圖28中示出的工序中，在留下這樣的多晶硅膜10的狀態(tài)下進(jìn)行熱氧化處理，形成熱氧化膜51。由此，可進(jìn)一步減小在熱氧化膜51中產(chǎn)生的凹陷52a～52d。
再者，在與實(shí)施例1中已說明的圖9中示出的工序同樣的工序中，對該熱氧化膜51進(jìn)行規(guī)定的必要的最小限度的刻蝕，其后進(jìn)行熱氧化處理。
由此，可抑制在位于溝槽6a、6b的開口端附近的側(cè)壁上的熱氧化膜51的部分中產(chǎn)生的凹陷13a～13d變大，可阻止該部分中的熱氧化膜9a、9b的膜厚變厚。
其結(jié)果是，能盡可能減少各N-型外延層3a、3b、3c間的漏泄電流，能充分地對在各N-型外延層3a～3c中形成的晶體管等的元件進(jìn)行電隔離。
實(shí)施例4現(xiàn)說明本發(fā)明的實(shí)施例4的半導(dǎo)體裝置的制造方法和利用該制造方法得到的半導(dǎo)體裝置。首先，到圖30中示出的工序?yàn)橹?，與在實(shí)施例1中已說明的圖1至圖5中示出的工序相同。
其次，如圖31中所示，對多晶硅膜10進(jìn)行CMP(化學(xué)機(jī)械拋光)研磨處理。利用該CMP研磨處理，埋入多晶硅10a、10b的上表面與熱氧化膜9的表面位于大致同一平面上。其次，如圖32中所示，通過進(jìn)行熱氧化處理，形成膜厚約0.6微米的熱氧化膜61。
此時，如在實(shí)施例1中已說明的那樣，由于完全不對位于N-型外延層3a～3c上的熱氧化膜9進(jìn)行刻蝕，故在形成熱氧化膜31時可抑制位于溝槽6a、6b的開口端附近的側(cè)壁上的熱氧化膜9a、9b的部分變厚。由此，在熱氧化膜61中產(chǎn)生的凹陷62a～62d成為比較小的凹陷。再有，如在實(shí)施例1中已說明的那樣，最好未對埋入多晶硅10a、10b添加雜質(zhì)。
其后，采取經(jīng)過與在實(shí)施例1中已說明的圖8中示出的工序至圖15中示出的工序同樣的工序，如圖33中所示，完成NPN晶體管T。
在上述的半導(dǎo)體裝置的制造方法中，如在實(shí)施例1中已說明的那樣，由于完全不對位于N-型外延層3a～3c上的熱氧化膜9進(jìn)行刻蝕，故在形成熱氧化膜61時可抑制位于溝槽6a、6b的開口端附近的側(cè)壁上的熱氧化膜9a、9b的部分變厚。
再者，在與實(shí)施例1中已說明的圖9中示出的工序同樣的工序中，對該熱氧化膜61進(jìn)行規(guī)定的必要的最小限度的刻蝕，其后進(jìn)行熱氧化處理。
由此，可抑制在位于溝槽6a、6b的開口端附近的側(cè)壁上的熱氧化膜61的部分中產(chǎn)生的凹陷62a～62d變大，可阻止位于溝槽6a、6b的開口端附近的側(cè)壁上的熱氧化膜9a、9b的膜厚變厚。
其結(jié)果是，能竭力減少各N-型外延層3a、3b、3c間的漏泄電流，能充分地對在各N-型外延層3a～3c中形成的晶體管等的元件進(jìn)行電隔離。
再者，在該制造方法中，特別是對多晶硅膜10進(jìn)行CMP研磨處理，埋入多晶硅10a、10b的上表面與熱氧化膜9的表面位于大致同一平面上。由此，可大幅度地提高其后形成的熱氧化膜或?qū)娱g絕緣膜內(nèi)的溝槽6a、6b的上方的部分的平坦性，可進(jìn)行微細(xì)加工。
實(shí)施例5現(xiàn)說明本發(fā)明的實(shí)施例5的半導(dǎo)體裝置的制造方法和利用該制造方法得到的半導(dǎo)體裝置。首先，到圖34中示出的工序?yàn)橹梗c在實(shí)施例1中已說明的圖1至圖5中示出的工序相同。
其次，如圖35中所示，對多晶硅膜10進(jìn)行CMP研磨處理。此時，以在熱氧化膜9上留下薄的多晶硅膜10的程度進(jìn)行CMP研磨處理。該多晶硅膜10的剩余膜厚最好為50nm以下。
其次，如圖36中所示，通過在熱氧化膜9上留下多晶硅膜10的狀態(tài)下進(jìn)行熱處理來形成膜厚約0.6微米的熱氧化膜63。其后，經(jīng)過與在實(shí)施例1中已說明的圖8中示出的工序至圖15中示出的工序同樣的工序，如圖37中所示，完成NPN晶體管T。
在上述的半導(dǎo)體裝置的制造方法中，在圖35中示出的工序中，在熱氧化膜9上留下多晶硅膜10的狀態(tài)下結(jié)束研磨，利用熱氧化形成熱氧化膜63。由此，可抑制在形成熱氧化膜63時位于溝槽6a、6b的開口端附近的側(cè)壁上的熱氧化膜9a、9b的部分變厚。
再者，在與實(shí)施例1中已說明的圖9中示出的工序同樣的工序中，對該熱氧化膜63進(jìn)行規(guī)定的必要的最小限度的刻蝕，其后進(jìn)行熱氧化處理。
由此，可使在位于溝槽6a、6b的開口端附近的側(cè)壁上的熱氧化膜61的部分中產(chǎn)生的凹陷64a～64d成為較小的凹陷，可阻止位于溝槽6a、6b的開口端附近的側(cè)壁上的熱氧化膜9a、9b的部分的膜厚變厚。
其結(jié)果是，能竭力減少各N-型外延層3a、3b、3c間的漏泄電流，能充分地對在各N-型外延層3a～3c中形成的晶體管等的元件進(jìn)行電隔離。
此外，如在實(shí)施例4中已說明的那樣，通過對多晶硅膜10進(jìn)行CMP研磨處理，位于與多晶硅10的上表面大致同一平面上。由此，可大幅度地提高其后形成的熱氧化膜或?qū)娱g絕緣膜的溝槽6a、6b的上方的部分的平坦性，可進(jìn)行微細(xì)加工。
實(shí)施例6現(xiàn)說明本發(fā)明的實(shí)施例6的半導(dǎo)體裝置的制造方法和利用該制造方法得到的半導(dǎo)體裝置。首先，到圖38中示出的工序?yàn)橹?，與在實(shí)施例1中已說明的圖1至圖3中示出的工序相同。
其次，如圖39中所示，利用CVD法形成氮化硅膜71。該氮化硅膜71的膜厚最好為50nm以下。這是因?yàn)?，如果氮化硅?1的膜厚厚，則起因于氮化硅膜71的應(yīng)力就作用于N-型外延層3a～3c，降低了漏泄電流的抑制效果。
其次如圖40中所示，通過利用反應(yīng)性各向異性刻蝕(RIE)對氮化硅膜71的整個面進(jìn)行刻蝕，只在溝槽6a、6b的側(cè)壁上留下氮化硅膜71a～71d。
其次，通過以熱氧化膜5a～5c、4a～4c為掩模經(jīng)熱氧化膜7a、7b在P-型硅襯底1中注入硼，如圖41中所示，形成溝道截止層8a、8b。其后，利用濕法刻蝕除去氧化硅膜5a～5c、4a～4c、7a、7b，通過進(jìn)行熱處理形成膜厚約0.1微米的熱氧化膜9a～9d。
其次，如圖42中所示，形成膜厚約2微米的多晶硅膜10。其次，如圖43中所示，通過對多晶硅膜10的整個面進(jìn)行刻蝕，只在溝槽6a、6b內(nèi)留下多晶硅膜，形成埋入多晶硅10a、10b。
其次，如圖44中所示，通過進(jìn)行熱氧化處理加厚熱氧化膜9，形成膜厚約0.6微米的熱氧化膜31。該熱氧化膜31相當(dāng)于現(xiàn)有技術(shù)中的熱氧化膜112。
其后，經(jīng)過與在實(shí)施例1中已說明的圖8中示出的工序至圖10中示出的工序同樣的工序，可得到圖45中示出的結(jié)構(gòu)。即，在利用氣體擴(kuò)散法形成了集電極引出層14和基極引出層16后，利用必要的最小限度的氧化膜整個面的刻蝕除去熱氧化膜31，然后，利用熱氧化處理形成了膜厚約0.1微米的熱氧化膜33。
其后，經(jīng)過與在實(shí)施例1中已說明的圖11中示出的工序至圖15中示出的工序同樣的工序，如圖46中所示，完成NPN晶體管T。
在上述的半導(dǎo)體裝置的制造方法中，在溝槽6a、6b的側(cè)壁上使熱氧化膜7a～7d介入，形成了具有氧化阻止能力的氮化硅膜71a～71d。此外，完全不對位于N-型外延層3a～3c上的熱氧化膜9進(jìn)行刻蝕。
由此，在圖43中示出的工序中，不沿溝槽6a、6b的開口端附近的側(cè)壁形成圖63中示出的那樣的凹陷111a～111d。而且，與實(shí)施例1的情況相比，通過在埋入多晶硅10a、10b與熱氧化膜7之間形成了作為氧化阻止膜的氮化硅膜71a～71d，在形成熱氧化膜31時的熱處理中，可抑制特別是位于在溝槽6a、6b的開口端附近的側(cè)壁上的熱氧化膜7a、7b的部分的氧化，能可靠地阻止該部分的膜厚變厚。
其結(jié)果是，能進(jìn)一步減少N-型外延層3a～3c間的漏泄電流，能可靠地對在各N-型外延層3a～3c上形成的晶體管等的元件進(jìn)行彼此的電隔離。
實(shí)施例7現(xiàn)說明本發(fā)明的實(shí)施例7的半導(dǎo)體裝置的制造方法和利用該制造方法得到的半導(dǎo)體裝置。首先，到圖47中示出的工序?yàn)橹?，與在實(shí)施例1中已說明的圖1至圖2中示出的工序相同。其后，為了除去在形成溝槽6a、6b時生成的反應(yīng)生成物，進(jìn)行氧化膜濕法刻蝕及清洗處理。
其后，如圖48中所示，通過進(jìn)行熱氧化處理，在溝槽6a、6b的側(cè)壁上等形成膜厚約50nm的犧牲氧化膜7a、7b。其次，如圖49中所示，通過以氧化硅膜5a～5c、4a～4c為掩模，經(jīng)熱氧化膜7a、7b注入硼，在P-型硅襯底1的部分中形成溝道截止層8a、8b。
其次，如圖50中所示，通過進(jìn)行刻蝕，除去犧牲氧化膜7a、7b。此時，由于也對氧化硅膜5a～5c進(jìn)行刻蝕，故該膜厚進(jìn)一步變薄。其次，如圖51中所示，利用CVD法形成氮化硅膜75?？紤]氮化硅膜本身的應(yīng)力，氮化硅膜75的膜厚最好為50nm以下。
其次，如圖52中所示，通過對氮化硅膜75進(jìn)行各向異性刻蝕，只在溝槽6a、6b的側(cè)壁上分別留下氮化硅膜75a～75d。其次，如圖53中所示，通過進(jìn)行濕法刻蝕，除去氧化硅膜5a～5c、4a～4c。
其次，如圖54中所示，通過進(jìn)行熱氧化處理，形成膜厚約0.1微米的熱氧化膜9。其后，除去位于溝槽6a、6b的底部的熱氧化膜9的部分，露出P-型硅襯底1的部分。其次，在熱氧化膜9上形成膜厚約2微米的多晶硅膜10。
此時，在溝槽6a、6b的底部，多晶硅膜10與P-型硅襯底1的部分接觸。特別是，在本實(shí)施例中的多晶硅膜10中，希望例如添加硼，以便與P-型硅襯底1的部分導(dǎo)電性地連接。
其次，如圖55中所示，通過對多晶硅膜10的整個面進(jìn)行刻蝕，只在溝槽6a、6b內(nèi)留下多晶硅膜，形成埋入多晶硅10a、10b。此時，通過在氮化硅膜75a～75d與多晶硅膜10的刻蝕速度成為實(shí)質(zhì)上相同的刻蝕速度的條件下對多晶硅膜10進(jìn)行刻蝕，埋入多晶硅10a、10b的上表面與氮化硅膜75a～75d的上表面位于大致相同的平面上。
其次，如圖56中所示，通過進(jìn)行熱氧化處理，加厚熱氧化膜9的膜厚，形成膜厚約0.6微米的熱氧化膜76。該熱氧化膜76相當(dāng)于現(xiàn)有的制造方法中的熱氧化膜112。
其后，經(jīng)過與在實(shí)施例1中已說明的圖8中示出的工序至圖10中示出的工序同樣的工序，可得到圖57中示出的結(jié)構(gòu)。即，在利用氣體擴(kuò)散法形成了集電極引出層14和基極引出層16后，利用必要的最小限度的氧化膜整個面的刻蝕除去熱氧化膜76，然后，利用熱氧化處理形成了膜厚約0.1微米的熱氧化膜78。
其后，經(jīng)過與在實(shí)施例1中已說明的圖11中示出的工序至圖15中示出的工序同樣的工序，如圖58中所示，完成NPN晶體管T。特別是，在該半導(dǎo)體裝置中形成了與P-型硅襯底1導(dǎo)電性地連接的隔離觸點(diǎn)26d。
在上述的半導(dǎo)體裝置的制造方法中，利用具有氧化阻止能力的氮化硅膜75a～75d分別覆蓋了溝槽6a、6b的側(cè)壁。此外，完全不對位于N-型外延層3a～3c上的熱氧化膜9進(jìn)行刻蝕。
由此，在圖55中示出的工序中，不沿溝槽6a、6b的開口端附近的側(cè)壁形成圖63中示出的那樣的凹陷111a～111d。而且，與實(shí)施例1的情況相比，通過在埋入多晶硅10a、10b與熱氧化膜7之間形成了作為氧化阻止膜的氮化硅膜75a～75d，在形成熱氧化膜76時的熱處理中，可抑制特別是位于在溝槽6a、6b的開口端附近的側(cè)壁上的熱氧化膜7a、7b的部分的氧化，能可靠地阻止該部分的膜厚變厚。
其結(jié)果是，能進(jìn)一步減少N-型外延層3a～3c間的漏泄電流，能可靠地對在各N-型外延層3a～3c中形成的晶體管等的元件進(jìn)行彼此電隔離。
再者，在由該制造方法得到的半導(dǎo)體裝置中，在溝槽6b中形成的埋入多晶硅10b在溝槽6b的底部與P-型硅襯底1的部分導(dǎo)電性地連接。
由此，隔離觸點(diǎn)26d的電位就變得與P-型硅襯底1的電位相同，可由隔離觸點(diǎn)26d來確保P-型硅襯底1的電位。
與此不同，在基于現(xiàn)有的PN結(jié)的隔離結(jié)構(gòu)的NPN晶體管中，如圖59中所示，在外延層3a～3c的各層之間分別形成了隔離用的P+隔離擴(kuò)散層80a、80b。
因此，為了確保P-型硅襯底1的電位，必須在P+隔離擴(kuò)散層80a、80b上形成觸點(diǎn)，在該部分中設(shè)置鋁電極來確保電位。而且，為了對半導(dǎo)體裝置整體確保P-型硅襯底1的電位，必須在整個襯底上設(shè)置這樣的P+隔離擴(kuò)散層。
在本半導(dǎo)體裝置中，可經(jīng)在溝槽6a、6b中形成的埋入多晶硅10b直接確保P-型硅襯底1的電位，可容易地將半導(dǎo)體裝置的電位固定于P-型硅襯底1的電位。
再有，在上述各實(shí)施例中，在溝槽中填埋多晶硅膜，但除此以外，只要是其熱膨脹率接近于硅襯底的熱膨脹率的值的材料，則例如也可以是SiGe等的半導(dǎo)體材料。
再有，在上述的各實(shí)施例中已說明的半導(dǎo)體裝置的制造方法中，作為元件，以NPN晶體管為例進(jìn)行了說明。本發(fā)明不限于NPN晶體管，也可應(yīng)用于PNP晶體管。此外，不限于雙極型晶體管，也可應(yīng)用于MOS晶體管。再者，不限于晶體管，即使對于其它的元件也可應(yīng)用，這一點(diǎn)是很明白的。
這次公開的實(shí)施例在全部方面可認(rèn)為是例示性的而不是限制性的。本發(fā)明的范圍由權(quán)利要求書的范圍而不是上述的實(shí)施例的說明來表示，其意圖是包含與權(quán)利要求的范圍均等的意義和范圍內(nèi)的全部的變更。
權(quán)利要求
1.一種半導(dǎo)體裝置，其特征在于具備具有主表面的第1導(dǎo)電型的半導(dǎo)體襯底(1)；在上述半導(dǎo)體襯底(1)的上述主表面上形成的第2導(dǎo)電型層(3)；溝槽部(6a、6b)，被形成為貫通上述第2導(dǎo)電型層(3)并到達(dá)上述半導(dǎo)體襯底(1)的區(qū)域，將上述第2導(dǎo)電型層(3)隔離成一個元件形成區(qū)(3a、3b、3c)和另一個元件形成區(qū)(3a、3b、3c)；在上述溝槽部(6a、6b)的側(cè)壁上形成的絕緣膜(7a、7b、9a、9b、71a、71b、75a、75b)；以及埋入半導(dǎo)體區(qū)域(10a、10b)，以填埋上述溝槽部(6a、6b)的方式在上述絕緣膜(7a、7b、9a、9b、71a、71b、75a、75b)上形成，以從上述溝槽部(6a、6b)的底部到開口端不對上述第2導(dǎo)電型層(3)施加應(yīng)力的大致相同的膜厚來形成上述絕緣膜(7a、7b、9a、9b、71a、71b、75a、75b)。
2.如權(quán)利要求1中所述的半導(dǎo)體裝置，其特征在于上述絕緣膜(7a、7b、9a、9b)包含氧化硅膜。
3.如權(quán)利要求2中所述的半導(dǎo)體裝置，其特征在于上述絕緣膜(71a、71b、75a、75b)包含在上述氧化硅膜與上述埋入半導(dǎo)體區(qū)域(10a、10b)之間形成的氧化阻止膜(71a、71b、75a、75b)。
4.如權(quán)利要求3中所述的半導(dǎo)體裝置，其特征在于上述埋入半導(dǎo)體區(qū)域(10a、10b)在上述溝槽部(6a、6b)的底部與上述第1導(dǎo)電型的半導(dǎo)體襯底(1)的區(qū)域?qū)щ娦缘剡B接。
5.如權(quán)利要求4中所述的半導(dǎo)體裝置，其特征在于上述埋入半導(dǎo)體區(qū)域(10a、10b)包含第1導(dǎo)電型的雜質(zhì)。
6.如權(quán)利要求1中所述的半導(dǎo)體裝置，其特征在于上述絕緣膜(75a、75b)由氧化阻止膜(75a、75b)構(gòu)成。
7.如權(quán)利要求6中所述的半導(dǎo)體裝置，其特征在于上述埋入半導(dǎo)體區(qū)域(10a、10b)在上述溝槽部(6a、6b)的底部與上述第1導(dǎo)電型的半導(dǎo)體襯底(1)的區(qū)域?qū)щ娦缘剡B接。
8.如權(quán)利要求7中所述的半導(dǎo)體裝置，其特征在于上述埋入半導(dǎo)體區(qū)域(10a、10b)包含第1導(dǎo)電型的雜質(zhì)。
9.如權(quán)利要求1中所述的半導(dǎo)體裝置，其特征在于上述第2導(dǎo)電型層(3)的上表面、上述絕緣膜(7a、7b、9a、9b、71a、71b、75a、75b)的上端和上述埋入半導(dǎo)體區(qū)域(10a、10b)的上表面大致處于同一平面上。
10.一種半導(dǎo)體裝置的制造方法，其特征在于，具備下述工序在第1導(dǎo)電型的半導(dǎo)體襯底(1)的主表面上形成第2導(dǎo)電型層(3)的工序；形成將上述第2導(dǎo)電型層(3)分成一個元件形成區(qū)(3a、3b、3c)和另一個元件形成區(qū)(3a、3b、3c)用的溝槽部(6a、6b)的工序；在包含上述溝槽部(6a、6b)內(nèi)已露出的側(cè)壁的上述第2導(dǎo)電型層(3)上形成第1絕緣膜(9)的工序；在上述第1絕緣膜(9)上形成半導(dǎo)體膜(10)以便填埋上述溝槽部(6a、6b)的工序；在上述溝槽部(6a、6b)內(nèi)留下上述半導(dǎo)體膜(10)以形成埋入半導(dǎo)體區(qū)域(10a、10b)的工序；以及通過對位于上述第2導(dǎo)電型層(3)的上表面上的上述第1絕緣膜(9)進(jìn)行熱處理來形成比上述第1絕緣膜(9)厚的第2絕緣膜(33、63、61)的工序。
11.如權(quán)利要求10中所述的半導(dǎo)體裝置的制造方法，其特征在于在形成了上述第2絕緣膜(33、63、61)后，具備下述工序?qū)ι鲜龅?絕緣膜(33、63、61)進(jìn)行加工以使在上述第2導(dǎo)電型層(3)中至少形成規(guī)定的元件的區(qū)域部分的表面露出的工序；以及在上述第2導(dǎo)電型層(3)上形成第3絕緣膜(25)以便覆蓋上述已露出的上述第2導(dǎo)電型層(3)的部分。
12.如權(quán)利要求10中所述的半導(dǎo)體裝置的制造方法，其特征在于在形成上述埋入半導(dǎo)體區(qū)域(10a、10b)的工序中，對上述半導(dǎo)體膜(10)進(jìn)行加工以便在上述第1絕緣膜(9)上留下上述半導(dǎo)體膜(10)，在形成上述第2絕緣膜(63)的工序中，對包含在上述第1絕緣膜(9)上留下的上述半導(dǎo)體膜(10)的部分進(jìn)行上述熱處理。
13.如權(quán)利要求10中所述的半導(dǎo)體裝置的制造方法，其特征在于在形成上述埋入半導(dǎo)體區(qū)域(10a、10b)的工序中，對上述半導(dǎo)體膜(10)進(jìn)行加工以使位于上述第2導(dǎo)電型層(3)的上表面上的上述第1絕緣膜(9)的表面露出，在形成上述第2絕緣膜(61)的工序中，在上述第1絕緣膜(9)的表面已露出的狀態(tài)下進(jìn)行上述熱處理。
14.一種半導(dǎo)體裝置的制造方法，其特征在于，具備下述工序在第1導(dǎo)電型的半導(dǎo)體襯底(1)的主表面上形成第2導(dǎo)電型層(3)的工序；形成將上述第2導(dǎo)電型層(3)分成一個元件形成區(qū)(3a、3b、3c)和另一個元件形成區(qū)(3a、3b、3c)用的溝槽部(6a、6b)的工序；在上述溝槽部(6a、6b)內(nèi)已露出的側(cè)壁上形成氧化阻止膜(71、75)的工序；在上述氧化阻止膜(71a、71b、75a、75b)上形成半導(dǎo)體膜(10)以便填埋上述溝槽部(6a、6b)的工序；在上述溝槽部(6a、6b)內(nèi)留下上述半導(dǎo)體膜(10)以形成埋入半導(dǎo)體區(qū)域(10a、10b)的工序；以及通過進(jìn)行熱處理在第2導(dǎo)電型層(3)上形成絕緣膜(31)的工序。
15.如權(quán)利要求14中所述的半導(dǎo)體裝置的制造方法，其特征在于在形成了上述氧化阻止膜(75)后及形成上述半導(dǎo)體膜(10)之前，具備露出位于上述溝槽部(6a、6b)的底部的上述半導(dǎo)體襯底(1)的區(qū)域的工序，在形成上述半導(dǎo)體膜(10)的工序中，將上述半導(dǎo)體膜(10)導(dǎo)電性地連接到已露出的上述半導(dǎo)體襯底(1)的區(qū)域上。
全文摘要
在P－型硅襯底(1)上形成了N－型外延層(3)。形成了貫通N－型外延層(3)并到達(dá)P－型硅襯底(1)的規(guī)定的深度的溝槽(6a、6b)。在溝槽(6a、6b)的側(cè)壁上形成了熱氧化膜(9a、9b)。形成了埋入多晶硅(10a、10b)，使其填埋溝槽(6a、6b)。以從溝槽(6a、6b)的底部到開口端不對N－型外延層(3a－3c)施加應(yīng)力的大致恒定的膜厚來形成了熱氧化膜(9a、9b)。由此，可得到漏泄電流被抑制的半導(dǎo)體裝置。
文檔編號H01L29/732GK1421914SQ0212707
公開日2003年6月4日 申請日期2002年7月26日 優(yōu)先權(quán)日2001年11月22日
發(fā)明者中島貴志 申請人:三菱電機(jī)株式會社