專利名稱：半導(dǎo)體器件及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及可以減小電極或布線層間的寄生電容的半導(dǎo)體器件及其制造方法。
背景技術(shù)：
隨著半導(dǎo)體器件的大規(guī)模高集成化，最小加工尺寸就要達(dá)到0.1微米之小，由曝光技術(shù)實(shí)現(xiàn)的最小圖形形成就變得日益困難起來(lái)。為此鑒于圖形形成的困難性，人們就正在摸索僅僅用簡(jiǎn)單的矩形圖形形成器件而不使用以往一直使用的斜圖形或復(fù)雜的圖形來(lái)形成器件的技術(shù)。
對(duì)于可以用簡(jiǎn)單的矩形圖形形成的現(xiàn)有的半導(dǎo)體器件，用圖68(a)進(jìn)行說(shuō)明。圖68(a)給出了現(xiàn)有半導(dǎo)體器件構(gòu)造的代表性層的平面布局圖。
在硅襯底的主表面上邊，把由器件隔離膜劃分開來(lái)的長(zhǎng)方形器件區(qū)域302配置成交互錯(cuò)開網(wǎng)格狀(圖中，點(diǎn)劃線的區(qū)域)。在已形成了器件隔離膜的硅襯底上邊，形成在紙面縱方向上延伸的多條字線304。每個(gè)器件區(qū)域302上各有2條字線304延伸。此外，在字線304兩側(cè)的器件區(qū)域上，分別形成源/漏擴(kuò)散層。在字線304的側(cè)壁上，形成側(cè)壁絕緣膜306。在字線304間的區(qū)域內(nèi)埋入連接到源/漏擴(kuò)散層上的接觸栓塞308、310。已埋入到各個(gè)器件區(qū)域302的中央部分內(nèi)的接觸栓塞308，被形成為在字線304延伸的方向上延伸，并乘坐在器件隔離膜上邊。已埋入到各個(gè)器件區(qū)域302的兩端部分上的接觸栓塞310，僅僅在器件區(qū)域302上邊形成。在已形成了字線304和接觸栓塞308、310的硅襯底上邊間隔把它們覆蓋起來(lái)的絕緣膜形成連接到接觸栓塞308上的位線312和間隔把它們覆蓋起來(lái)的絕緣膜形成連接到接觸栓塞310上的電容器(未畫出來(lái))。
這樣一來(lái)，就可以僅僅用矩形圖形構(gòu)成由一個(gè)晶體管、一個(gè)電容器構(gòu)成的DRAM型的半導(dǎo)體器件。

發(fā)明內(nèi)容
但是，在圖68(a)所示的現(xiàn)有的半導(dǎo)體器件中，出于用簡(jiǎn)單的矩形圖形描畫器件區(qū)域302、字線304、位線312等的關(guān)系，通過(guò)被形成為在字線的延伸方向上延伸的接觸栓塞308把位線312和源/漏擴(kuò)散層連接起來(lái)。此外，出于通過(guò)自對(duì)準(zhǔn)地在字線304的側(cè)壁上形成要埋入接觸栓塞308、310的接觸孔等的目的，在字線304的側(cè)壁上，形成由硅氮化膜等構(gòu)成的側(cè)壁絕緣膜306。為此，通過(guò)側(cè)壁絕緣膜306使在字線304的延伸方向上延伸的長(zhǎng)的接觸栓塞308和字線304進(jìn)行電容耦合(圖中斜線部分)，結(jié)果變成為將增加字線304與位線312之間的寄生電容。
此外，在通過(guò)自對(duì)準(zhǔn)，在位線312上形成存儲(chǔ)電極用的接觸孔的情況下，由于在位線312的側(cè)壁上也形成硅氮化膜等的側(cè)壁絕緣膜314，故結(jié)果還變成為增加位線312與存儲(chǔ)電極之間的寄生電容。
為此，在現(xiàn)有的半導(dǎo)體器件中，如圖68(a)所示，希望減小字線304間的寄生電容、位線312間的寄生電容、字線304與位線312之間的寄生電容、字線304與栓塞308、310之間的寄生電容和位線312與存儲(chǔ)電極之間的寄生電容。
此外，在不僅具有僅僅用矩形圖形描畫的圖形的DRAM，也具有使用其它圖形的DRAM、SRAM以及其它的存儲(chǔ)器件、邏輯器件等的其它的器件中，也希望減小布線層間的寄生電容。
本發(fā)明的目的在于提供可以減小電極或布線層間的寄生電容的半導(dǎo)體器件及其制造方法。
上述目的，可以用其特征如下的半導(dǎo)體器件實(shí)現(xiàn)。該特征為具有在半導(dǎo)體襯底上邊形成的第1絕緣膜；在上述第1絕緣膜上邊形成且具有開口部分的第2絕緣膜；至少在上述開口部分內(nèi)形成的導(dǎo)電體；在上述第1絕緣膜中形成具有與開口部分的形狀對(duì)應(yīng)的周緣部分的形狀的空洞。
此外，上述目的也可以用其特征如下的半導(dǎo)體器件的制造方法實(shí)現(xiàn)。該特征為具有在半導(dǎo)體襯底上邊形成第1絕緣膜的工序；在上述第1絕緣膜上邊形成具有與上述第1絕緣膜不同的刻蝕特性的第2絕緣膜的工序；在上述第2絕緣膜上形成至少達(dá)到上述第1絕緣膜上的開口部分的工序；至少在上述開口部分內(nèi)形成與上述第2絕緣膜接連的導(dǎo)電體的工序；從上述第2絕緣膜與上述導(dǎo)電體之間的界面滲進(jìn)刻蝕液對(duì)上述第1絕緣膜進(jìn)行刻蝕，在上述第2絕緣膜的下部形成空洞的工序。


圖1的平面圖示出了本發(fā)明的實(shí)施例1的半導(dǎo)體器件的構(gòu)造。
圖2的概略剖面圖示出了本發(fā)明的實(shí)施例1的半導(dǎo)體器件的構(gòu)造。
圖3的斜視圖示出了本發(fā)明的實(shí)施例1的半導(dǎo)體器件的構(gòu)造。
圖4的平面圖示出了半導(dǎo)體芯片上邊的單元陣列的配置的一個(gè)例子。
圖5的概略剖面圖示出了單位單元陣列間的半導(dǎo)體器件的構(gòu)造。
圖6的工序剖面圖示出了本發(fā)明的實(shí)施例1的半導(dǎo)體器件的制造方法(其1)。
圖7的工序剖面圖示出了本發(fā)明的實(shí)施例1的半導(dǎo)體器件的制造方法(其2)。
圖8的工序剖面圖示出了本發(fā)明的實(shí)施例1的半導(dǎo)體器件的制造方法(其3)。
圖9的工序剖面圖示出了本發(fā)明的實(shí)施例1的半導(dǎo)體器件的制造方法(其4)。
圖10的工序剖面圖示出了本發(fā)明的實(shí)施例1的半導(dǎo)體器件的制造方法(其5)。
圖11的工序剖面圖示出了本發(fā)明的實(shí)施例1的半導(dǎo)體器件的制造方法(其6)。
圖12的工序剖面圖示出了本發(fā)明的實(shí)施例1的半導(dǎo)體器件的制造方法(其7)。
圖13的工序剖面圖示出了本發(fā)明的實(shí)施例1的半導(dǎo)體器件的制造方法(其8)。
圖14的工序剖面圖示出了本發(fā)明的實(shí)施例1的半導(dǎo)體器件的制造方法(其9)。
圖15的工序剖面圖示出了本發(fā)明的實(shí)施例1的半導(dǎo)體器件的制造方法(其10)。
圖16的工序剖面圖示出了本發(fā)明的實(shí)施例1的半導(dǎo)體器件的制造方法(其11)。
圖17的工序剖面圖示出了本發(fā)明的實(shí)施例1的半導(dǎo)體器件的制造方法(其12)。
圖18的工序剖面圖示出了本發(fā)明的實(shí)施例1的半導(dǎo)體器件的制造方法(其13)。
圖19的工序剖面圖示出了本發(fā)明的實(shí)施例1的半導(dǎo)體器件的制造方法(其14)。
圖20的工序剖面圖示出了本發(fā)明的實(shí)施例1的半導(dǎo)體器件的制造方法(其15)。
圖20的工序剖面圖示出了本發(fā)明的實(shí)施例1的半導(dǎo)體器件的制造方法(其15)。
圖21的工序剖面圖示出了本發(fā)明的實(shí)施例1的半導(dǎo)體器件的制造方法(其16)。
圖22的說(shuō)明圖用來(lái)說(shuō)明本發(fā)明的實(shí)施例1的半導(dǎo)體器件的制造方法中的層間絕緣膜的刻蝕過(guò)程。
圖23的概略剖面圖示出了本發(fā)明的實(shí)施例2的半導(dǎo)體器件的構(gòu)成。
圖24的存儲(chǔ)單元區(qū)的擴(kuò)大剖面圖示出了本發(fā)明的實(shí)施例2的半導(dǎo)體器件的構(gòu)造。
圖25的工序剖面圖示出了本發(fā)明的實(shí)施例2的半導(dǎo)體器件的制造方法(其1)。
圖26的工序剖面圖示出了本發(fā)明的實(shí)施例2的半導(dǎo)體器件的制造方法(其2)。
圖27的工序剖面圖示出了本發(fā)明的實(shí)施例2的半導(dǎo)體器件的制造方法(其3)。
圖28的工序剖面圖示出了本發(fā)明的實(shí)施例2的半導(dǎo)體器件的制造方法(其4)。
圖29的工序剖面圖示出了本發(fā)明的實(shí)施例2的半導(dǎo)體器件的制造方法(其5)。
圖30的工序剖面圖示出了本發(fā)明的實(shí)施例2的半導(dǎo)體器件的制造方法(其6)。
圖31的工序剖面圖示出了本發(fā)明的實(shí)施例2的半導(dǎo)體器件的制造方法(其7)。
圖32示出了用掃描式電子顯微鏡觀察本發(fā)明的實(shí)施例2的半導(dǎo)體器件的剖面構(gòu)造的結(jié)果。
圖33的概略剖面圖示出了本發(fā)明的實(shí)施例3的半導(dǎo)體器件的構(gòu)造。
圖34的工序剖面圖示出了本發(fā)明的實(shí)施例3的半導(dǎo)體器件的制造方法。
圖35的概略剖面圖示出了本發(fā)明的實(shí)施例4的半導(dǎo)體器件的構(gòu)造。
圖36的工序剖面圖示出了本發(fā)明的實(shí)施例4的半導(dǎo)體器件的制造方法(其1)。
圖37的工序剖面圖示出了本發(fā)明的實(shí)施例4的半導(dǎo)體器件的制造方法(其2)。
圖38的工序剖面圖示出了本發(fā)明的實(shí)施例4的半導(dǎo)體器件的制造方法(其3)。
圖39的工序剖面圖示出了本發(fā)明的實(shí)施例4的半導(dǎo)體器件的制造方法(其4)。
圖40的概略剖面圖示出了本發(fā)明的實(shí)施例4的變形例的半導(dǎo)體器件及其制造方法。
圖41的概略剖面圖示出了本發(fā)明的實(shí)施例5的半導(dǎo)體器件的構(gòu)造。
圖42的工序剖面圖示出了本發(fā)明的實(shí)施例5的半導(dǎo)體器件的制造方法(其1)。
圖43的工序剖面圖示出了本發(fā)明的實(shí)施例5的半導(dǎo)體器件的制造方法(其2)。
圖44的概略剖面圖示出了本發(fā)明的實(shí)施例6的半導(dǎo)體器件的構(gòu)造。
圖45的工序剖面圖示出了本發(fā)明的實(shí)施例6的半導(dǎo)體器件的制造方法(其1)。
圖46的工序剖面圖示出了本發(fā)明的實(shí)施例6的半導(dǎo)體器件的制造方法(其2)。
圖47的概略剖面圖示出了本發(fā)明的實(shí)施例7的半導(dǎo)體器件的構(gòu)造。
圖48的工序剖面圖示出了本發(fā)明的實(shí)施例7的半導(dǎo)體器件的制造方法(其1)。
圖49的工序剖面圖示出了本發(fā)明的實(shí)施例7的半導(dǎo)體器件的制造方法(其2)。
圖50的工序剖面圖示出了本發(fā)明的實(shí)施例7的半導(dǎo)體器件的制造方法(其2)。
圖51的平面圖示出了本發(fā)明的實(shí)施例8的半導(dǎo)體器件的構(gòu)造。
圖52的的概略剖面圖示出了本發(fā)明的實(shí)施例8的半導(dǎo)體器件的構(gòu)造。
圖53的工序剖面圖示出了本發(fā)明的實(shí)施例8的半導(dǎo)體器件的制造方法(其1)。
圖54的工序剖面圖示出了本發(fā)明的實(shí)施例8的半導(dǎo)體器件的制造方法(其2)。
圖55的工序剖面圖示出了本發(fā)明的實(shí)施例8的半導(dǎo)體器件的制造方法(其3)。
圖56的工序剖面圖示出了本發(fā)明的實(shí)施例8的半導(dǎo)體器件的制造方法(其4)。
圖57的說(shuō)明圖用來(lái)說(shuō)明本發(fā)明的實(shí)施例8的半導(dǎo)體器件中的層間絕緣膜的刻蝕過(guò)程。
圖58的平面圖示出了本發(fā)明的實(shí)施例9的半導(dǎo)體器件的構(gòu)造。
圖59的概略剖面圖示出了本發(fā)明的實(shí)施例9的半導(dǎo)體器件的構(gòu)造。
圖60的工序剖面圖示出了本發(fā)明的實(shí)施例9的半導(dǎo)體器件的制造方法(其1)。
圖61的工序剖面圖示出了本發(fā)明的實(shí)施例9的半導(dǎo)體器件的制造方法(其2)。
圖62的工序剖面圖示出了本發(fā)明的實(shí)施例9的半導(dǎo)體器件的制造方法(其3)。
圖63的工序剖面圖示出了本發(fā)明的實(shí)施例9的半導(dǎo)體器件的制造方法(其4)。
圖64的平面圖和概略剖面圖示出了本發(fā)明的實(shí)施例9的變形例的半導(dǎo)體器件及其制造方法。
圖65的概略剖面圖示出了本發(fā)明的第1變形實(shí)施例的半導(dǎo)體器件的構(gòu)造。
圖66的概略剖面圖示出了本發(fā)明的第2變形實(shí)施例的半導(dǎo)體器件的構(gòu)造。
圖67的概略剖面圖示出了本發(fā)明的第3變形實(shí)施例的半導(dǎo)體器件的構(gòu)造。
圖68示出了現(xiàn)有的半導(dǎo)體器件的構(gòu)造。
具體實(shí)施例方式用圖1到圖22對(duì)本發(fā)明的實(shí)施例1的半導(dǎo)體器件及其制造方法進(jìn)行說(shuō)明。
圖1的平面圖示出了本實(shí)施例的半導(dǎo)體器件的構(gòu)造，圖2的概略剖面圖示出了本實(shí)施例的半導(dǎo)體器件的構(gòu)造，圖3的斜視圖示出了本實(shí)施例的半導(dǎo)體器件的構(gòu)造，圖4的平面圖示出了半導(dǎo)體芯片上邊的單元陣列的配置的一個(gè)例子，圖5的概略剖面圖示出了單位單元陣列間的半導(dǎo)體器件的構(gòu)造，圖6到圖21的工序剖面圖示出了本實(shí)施例的半導(dǎo)體器件的制造方法，圖22的說(shuō)明圖用來(lái)說(shuō)明本實(shí)施例的半導(dǎo)體器件的制造方法中的層間絕緣膜的刻蝕過(guò)程。
首先，用圖1到圖3對(duì)本實(shí)施例的半導(dǎo)體器件的構(gòu)造進(jìn)行說(shuō)明。另外，圖2示出了沿圖1的A-A’線剖面的概略剖面圖。此外，在圖1和圖2中，左側(cè)和右側(cè)分別示出了存儲(chǔ)單元區(qū)和外圍電路區(qū)。
在硅襯底10上邊，形成劃分器件區(qū)的器件隔離膜12。在形成了器件隔離膜12的硅襯底10上邊，中間存在著柵極絕緣膜14、16地形成用硅氮化膜18把上表面覆蓋起來(lái)的柵極電極20、22、24。在柵極電極20的兩側(cè)的硅襯底10內(nèi)，形成源/漏擴(kuò)散層26、28。這樣一來(lái)，就構(gòu)成了具有柵極電極20、源/漏擴(kuò)散層26、28的存儲(chǔ)單元晶體管。柵極電極20，如圖1所示，還起著兼做位線的導(dǎo)電膜的作用。此外，在柵極電極24的兩側(cè)的硅襯底10內(nèi)，形成源/漏擴(kuò)散層36。這樣一來(lái)，就構(gòu)成了具有柵極電極24、源/漏擴(kuò)散層36的外圍電路用晶體管。
在已形成了存儲(chǔ)單元晶體管和外圍電路用晶體管的硅襯底10上邊，形成層間絕緣膜38、48。在層間絕緣膜48上邊，形成通過(guò)栓塞56、44連接到源/漏擴(kuò)散層26上的位線64，和通過(guò)栓塞58連接到柵極電極22上的布線層66，通過(guò)栓塞60連接到源/漏擴(kuò)散層36上的布線層68。在位線64上邊和布線層66、68上邊，形成硅氮化膜62。位線64，如圖1所示，在與位線相交的方向上延伸地形成多條。
在形成了位線64和布線層66、68的層間絕緣膜48上邊，形成層間絕緣膜72。在層間絕緣膜72、48內(nèi)，埋入連接到栓塞46上的栓塞76。在栓塞76上邊，形成通過(guò)栓塞76、46連接到緣/漏擴(kuò)散層28上的圓筒狀的存儲(chǔ)電極84。在未形成存儲(chǔ)電極84的區(qū)域的層間絕緣膜72上邊，形成層間絕緣膜78。在存儲(chǔ)電極84上邊，中間存在著電容器電介質(zhì)膜90地形成平板電極92。這樣一來(lái)，就用存儲(chǔ)電極84、電容器電介質(zhì)膜90和平板電極92構(gòu)成了電容器。
在形成了電容器的層間絕緣膜78上邊，形成層間絕緣膜94。在層間絕緣膜94上邊，形成通過(guò)栓塞100連接到平板電極92上的布線層104，和通過(guò)栓塞102連接到布線層68上的布線層106。在形成了布線層104、106的層間絕緣膜94上邊，形成層間絕緣膜108。在層間絕緣膜108上邊形成通過(guò)栓塞110連接到布線層104上的布線層112。
這樣一來(lái)，就構(gòu)成了具有由一個(gè)晶體管和一個(gè)電容器構(gòu)成的存儲(chǔ)單元的DRAM。
在這里，本實(shí)施例的半導(dǎo)體器件的主要特征在于已經(jīng)除去了字線(柵極電極20)間的區(qū)域、位線64間的區(qū)域和字線20與位線64之間的區(qū)域的層間絕緣膜38、48、72和側(cè)壁絕緣膜34，在該區(qū)域內(nèi)形成了空洞88。由于采用象這樣地構(gòu)成半導(dǎo)體器件的辦法，就可以在字線20間的區(qū)域、位線64間的區(qū)域和字線20與位線64之間的區(qū)域上，形成介電系數(shù)比硅氧化膜(介電系數(shù)大約為4)或硅氮化膜(介電系數(shù)大約為7.5)還小的空洞88(介電系數(shù)大約為1)，故可以大幅度地減小字線20間的寄生電容、位線64間的寄生電容和字線20與位線64之間的寄生電容。
另外，在字線20間的區(qū)域、位線64間的區(qū)域和字線20與位線64間的區(qū)域上形成空洞88的情況下，在制造過(guò)程中，必須防止構(gòu)成空洞88的層間絕緣膜78坍塌。但是，在本實(shí)施例的半導(dǎo)體器件中，如圖3所示，由于層間絕緣膜78由在位線64上邊形成的硅氮化膜62支持著，位線64由栓塞44、56支持著，故層間絕緣膜78不會(huì)坍塌。此外，如圖2所示，在外圍電路區(qū)沒(méi)有形成空洞88。因此，在外圍電路區(qū)中層間絕緣膜78也不會(huì)坍塌。
通常，在半導(dǎo)體芯片上邊，例如如圖4所示，排列多個(gè)單位單元陣列，在它們的周圍配置外圍邏輯電路。在這樣的半導(dǎo)體芯片上邊，在每一個(gè)單位單元陣列上都形成空洞88(參看圖5)。
此外，如果空洞88一直達(dá)到劃片線上邊，則存在著劃片后耐濕性等會(huì)劣化的可能。因此，要把空洞88控制為使之達(dá)不到劃片線。
其次，用圖6到圖21說(shuō)明本實(shí)施例的半導(dǎo)體器件的制造方法。另外，圖6到圖12、圖13到圖17、圖18到圖21分別示出了沿圖1的A-A’線剖面、沿圖1的B-B’線剖面、沿圖1的C-C’線剖面的工序剖面圖。
首先，在半導(dǎo)體襯底10的主表面上邊，用例如STI(Shallow TrenchIsolation，淺溝隔離)法，形成器件隔離膜12(圖6(a)、圖13(a)、圖18(a))。
接著，在由器件隔離膜12劃分開的多個(gè)器件區(qū)上邊，例如用熱氧化法形成由硅氧化膜構(gòu)成的柵極絕緣膜14、16。另外，柵極絕緣膜14是存儲(chǔ)單元晶體管的柵極絕緣膜，柵極絕緣膜16是外圍電路用晶體管的柵極絕緣膜。
接著，在整個(gè)面上，用例如CVD法，依次淀積上摻雜多晶硅膜和硅氮化膜后，使該淀積膜圖形化，形成上表面被硅氮化膜18覆蓋起來(lái)的多晶硅膜構(gòu)成的柵極電極20、22和24(圖6(b))。在這里，柵極電極20是存儲(chǔ)單元晶體管的柵極電極(字線)，柵極電極22、24是外圍電路用晶體管的柵極電極。而且，柵極電極22是顯示了與上層布線的接觸部分的柵極電極。此外，柵極電極20、22、24，并不限定于多晶硅膜的單層構(gòu)造，也可以應(yīng)用多晶硅硅化物構(gòu)造、多晶硅金屬構(gòu)造或者金屬膜等。
接著，以柵極電極20、24為掩模進(jìn)行離子注入，在柵極電極20的兩側(cè)的硅襯底10中形成源/漏擴(kuò)散層26、28，在柵極電極24的兩側(cè)的硅襯底10中形成LDD區(qū)域或作為擴(kuò)展區(qū)的雜質(zhì)擴(kuò)散區(qū)30(圖6(c)、圖13(b)、圖18(b))。
接著，在整個(gè)面上，用例如CVD法，依次淀積例如膜厚5～20nm的硅氮化膜32和例如膜厚70nm的硅氧化膜。
接著，以硅氮化膜32為停止層刻蝕硅氧化膜。然后，在已形成了硅氮化膜32的柵極電極20、22、24和硅氮化膜18的側(cè)壁上，形成由硅氧化膜構(gòu)成的側(cè)壁絕緣膜34。另外，在存儲(chǔ)單元區(qū)內(nèi)，由于柵極電極20間的間隙窄，故柵極電極20間的區(qū)域?qū)⒈粋?cè)壁絕緣膜34填埋起來(lái)。
另外，硅氮化膜32，用來(lái)在后工序中除去側(cè)壁絕緣膜34等之際，防止器件隔離膜12被刻蝕掉。在用與側(cè)壁絕緣膜34刻蝕特性不同的膜(例如硅氮化膜)形成器件隔離膜12之類的情況下，并非一定非要不可。
接著，以柵極電極24和側(cè)壁絕緣膜34為掩模進(jìn)行離子注入，形成高濃度雜質(zhì)區(qū)。借助于此，在柵極電極24的兩側(cè)的硅襯底10中，形成LDD構(gòu)造或擴(kuò)展構(gòu)造的源/漏擴(kuò)散層36。
這樣一來(lái)，就將在存儲(chǔ)單元區(qū)中，形成具有柵極電極20和在其兩側(cè)的硅襯底10中形成的源/漏擴(kuò)散層26、28的存儲(chǔ)單元晶體管，在外圍電路區(qū)中，形成具有柵極電極24、在其兩側(cè)的硅襯底10中形成的源/漏擴(kuò)散層36的外圍電路晶體管(圖7(a)、圖13(c)、圖18(c))。
接著，在整個(gè)面上用例如CVD法淀積上例如膜厚500nm的硅氧化膜后，用CMP(Chemical Mechnical Polishing，化學(xué)機(jī)械拋光)法等，一直到硅氮化膜18露出來(lái)為止對(duì)其表面進(jìn)行研磨，形成由表面平坦化的硅氧化膜構(gòu)成的層間絕緣膜38(圖7(b)、圖13(d)、圖18(d))。
接著，用光刻技術(shù)和刻蝕技術(shù)，使源/漏擴(kuò)散層26、28上邊的側(cè)壁絕緣膜34，對(duì)于柵極電極20和硅氮化膜32自對(duì)準(zhǔn)地圖形化，形成達(dá)到源/漏擴(kuò)散層26上邊的硅氮化膜32的接觸孔40和達(dá)到源/漏擴(kuò)散層28上邊的硅氮化膜32的接觸孔42。
接著，用干法刻蝕，選擇性地除去接觸孔40、42底部上的硅氮化膜32，使源/漏擴(kuò)散層26、28分別在接觸孔40、42內(nèi)露出來(lái)。
接著，分別把栓塞44、46埋入到接觸孔40、42內(nèi)(圖7(c)、圖14(a)、圖19(a))。采用例如用CVD法淀積摻雜多晶硅膜并進(jìn)行刻蝕的辦法，僅僅在接觸孔40、42內(nèi)殘存下?lián)诫s多晶硅膜，形成由摻雜多晶硅膜構(gòu)成的栓塞44、46。
接著，在整個(gè)面上，例如用CVD法，淀積例如膜厚100nm的硅氧化膜，形成由硅氧化膜構(gòu)成的層間絕緣膜48。
接著，用光刻技術(shù)和刻蝕技術(shù)，使層間絕緣膜48、38，硅氮化膜18、32圖形化，分別形成達(dá)到栓塞44的接觸孔50，達(dá)到柵極電極22的接觸孔52，和達(dá)到源/漏擴(kuò)散層36的接觸孔54。
接著，在整個(gè)面上用例如CVD法依次淀積上Ti(鈦)膜、TiN(氮化鈦)膜、和W(鎢)膜后，平坦地研磨W膜、TiN膜和Ti膜，一直到層間絕緣膜48的表面露出來(lái)為止。這樣一來(lái)，就可形成由W膜、TiN膜和Ti膜構(gòu)成，埋入到接觸孔50、52、54內(nèi)的栓塞56、58、60(圖8(a)、圖14(b)、圖19(b))。另外，在圖8(a)所示的剖面上雖然未畫出栓塞56，但是，為了使與其他構(gòu)成要素之間的位置關(guān)系明確起來(lái)，用虛線表示出來(lái)。
接著，在整個(gè)面上，用例如CVD法，依次淀積膜厚50nm的W膜、膜厚200nm的硅氮化膜并使之圖形化，形成上表面被硅氮化膜62覆蓋起來(lái)，通過(guò)栓塞56、44連接到源/漏擴(kuò)散層26上的位線64，和上表面被硅氮化膜62覆蓋起來(lái)，通過(guò)栓塞58連接到柵極電極22上的布線層66，和上表面被硅氮化膜62覆蓋起來(lái)，通過(guò)栓塞60連接到源/漏擴(kuò)散層36上邊的布線層68。
接著，在整個(gè)面上用例如CVD法，淀積上例如膜厚5～20nm的硅氮化膜后，進(jìn)行刻蝕，在位線64、布線層66、68和硅氮化膜62的側(cè)壁上形成側(cè)壁絕緣膜70(圖8(b)、圖14(c)、圖19(c))。另外，在圖8(b)所示的剖面上，雖然未畫出位線64，但是，為了使與其他構(gòu)成要素之間的位置關(guān)系明確起來(lái)，用虛線表示出來(lái)。
接著，在整個(gè)面上用例如CVD法淀積上例如膜厚500nm的硅氧化膜后，用CMP法，一直到硅氮化膜62露出來(lái)為止對(duì)其表面進(jìn)行研磨，形成由表面平坦化的硅氧化膜構(gòu)成的層間絕緣膜72。
接著，用光刻技術(shù)和刻蝕技術(shù)，在層間絕緣膜72、48上形成達(dá)到栓塞46的接觸孔74。接觸孔74可以對(duì)于在位線64上邊形成的硅氮化膜62和側(cè)壁絕緣膜70自對(duì)準(zhǔn)地形成開口。
接著，向在層間絕緣膜72、48上形成了開口的接觸孔74內(nèi)，埋入栓塞76(圖8(c)、圖15(a)、圖20(a))。在例如用CVD法，依次淀積上Ti膜、TiN膜和W膜后，采用用CMP法或刻蝕法，使W膜、Ti膜和TiN膜在接觸孔74內(nèi)選擇性地殘存下來(lái)的辦法，形成由W膜、TiN膜和Ti膜構(gòu)成的栓塞76。
另外，構(gòu)成栓塞76的材料，并不限于W膜、TiN膜和Ti膜。例如也可以用Ru膜等來(lái)取代作為接觸金屬的Ti膜，用WN膜或NbN膜等取代作為勢(shì)壘金屬的TiN膜，用Ru膜、Pt膜、TiN膜等取代W膜。這些材料耐氧化性優(yōu)良，可以得到防止存儲(chǔ)電極84與栓塞76之間的接觸特性的劣化的效果。就是說(shuō)，在形成電容器電介質(zhì)膜90之際，栓塞76有時(shí)候通過(guò)存儲(chǔ)電極84被氧化，使存儲(chǔ)電極84與栓塞76之間的接觸特性劣化。但是，采用用耐氧化性優(yōu)良的這些材料構(gòu)成栓塞76的辦法，就可以防止栓塞76的氧化，可以防止存儲(chǔ)電極84與栓塞76之間的接觸特性劣化。
接著，在整個(gè)面上用例如CVD法淀積例如膜厚40～80nm的硅氮化膜，例如膜厚900nm的硅氧化膜，形成由硅氮化膜構(gòu)成的層間絕緣膜78和由硅氧化膜構(gòu)成的層間絕緣膜80。
接著，用光刻技術(shù)和刻蝕技術(shù)，圖形化層間絕緣膜80、78，形成達(dá)到栓塞76的開口部分82(圖9(a)、圖15(b)、圖20(b))。開口部分82，在存儲(chǔ)電極的預(yù)定形成區(qū)上形成開口。
接著，在整個(gè)面上，例如用CVD法，淀積例如膜厚30nm的Ru膜。該Ru膜是將成為存儲(chǔ)電極的膜。
另外，作為構(gòu)成存儲(chǔ)電極的導(dǎo)電膜，要選擇那些是與電容器電介質(zhì)膜的相容性好的材料的同時(shí)，至少對(duì)層間絕緣膜78的貼緊性不好的材料。作為電容器電介質(zhì)膜使用強(qiáng)電介質(zhì)膜或高介電系數(shù)膜，在作為層間絕緣膜78使用硅氮化膜的情況下，例如，可以使用Ru(釕)、Pt(鉑)等的貴金屬材料。另外，在本說(shuō)明書中，所謂對(duì)層間絕緣膜的貼緊性不好，表示在進(jìn)行由氟酸系水溶液實(shí)施的濕處理時(shí)，溶液滲入到存儲(chǔ)電極與層間絕緣膜之間的那種狀態(tài)。
在本實(shí)施例的半導(dǎo)體器件的情況下，用硅氧化膜形成層間絕緣膜80，用來(lái)構(gòu)成存儲(chǔ)電極的導(dǎo)電膜與層間絕緣膜80之間的貼緊性也已劣化。但是，如本實(shí)施例的半導(dǎo)體器件的制造方法所示，在后工序中對(duì)所有的層間絕緣膜80都進(jìn)行刻蝕的情況下，即便是用來(lái)構(gòu)成存儲(chǔ)電極的導(dǎo)電膜與層間絕緣膜80之間的貼緊性優(yōu)良，在收到本發(fā)明的效果方面也不會(huì)成為任何障礙。
接著，在整個(gè)面上，用例如旋轉(zhuǎn)涂敷法，淀積例如SOG膜。SOG膜，是在后工序中用研磨形成存儲(chǔ)電極之際，作為保護(hù)存儲(chǔ)電極內(nèi)側(cè)區(qū)域的內(nèi)側(cè)保護(hù)膜起作用的膜，也可以使用例如光刻膠膜來(lái)取代SOG膜。
接著，用例如CMP法，一直到層間絕緣膜80在表面上露出來(lái)為止，平坦地除去SOG膜和Ru膜，形成由在開口部分82內(nèi)形成的Ru膜構(gòu)成的存儲(chǔ)電極84，和由埋入到已形成了存儲(chǔ)電極84的開口部分82內(nèi)的SOG膜構(gòu)成的內(nèi)側(cè)保護(hù)膜86(圖9(b)、圖16(a))。
接著，用使用例如氟酸系水溶液的濕法刻蝕，對(duì)層間絕緣膜80和內(nèi)側(cè)保護(hù)膜86進(jìn)行刻蝕，使存儲(chǔ)電極84的外側(cè)面露出來(lái)。這時(shí)，存儲(chǔ)電極84由于與層間絕緣膜78之間的貼緊性已經(jīng)劣化，故刻蝕液會(huì)從存儲(chǔ)電極84與層間絕緣膜78之間的界面處滲入進(jìn)去，處于比層間絕緣膜78更往下的下層的層間絕緣膜72、48、38和側(cè)壁絕緣膜34也被刻蝕。歸因于此，就可以在字線(柵極電極20)間的區(qū)域、位線64間的區(qū)域、字線與位線64之間的區(qū)域上形成空洞(圖10(a)、圖16(b)、圖21(a))。
另外，由多晶硅膜構(gòu)成的栓塞44、46，由W膜/TiN膜/Ti膜構(gòu)成的栓塞56、76，由W膜構(gòu)成的位線64，由硅氮化膜構(gòu)成的側(cè)壁絕緣膜70和硅氮化膜18、32、62，具有對(duì)氟酸水溶液的刻蝕耐性，不會(huì)被氟酸系水溶液刻蝕。此外，在柵極電極20的側(cè)壁部分和器件隔離膜12上邊，由于已形成了具有刻蝕耐性的硅氮化膜32，故柵極絕緣膜14或器件隔離膜12不會(huì)被刻蝕。
此外，雖然也可以考慮層間絕緣膜78會(huì)因在層間絕緣膜78的下部形成空洞88而坍塌，但是，由于層間絕緣膜78充分地被硅氮化膜62支持著，故不必?fù)?dān)心坍塌。此外，采用適宜地控制刻蝕時(shí)間的辦法，就可以防止外圍電路區(qū)的層間絕緣膜72、48、38和側(cè)壁絕緣膜34被除掉。
該刻蝕，以存儲(chǔ)電極84與層間絕緣膜78之間的界面為起點(diǎn)，等方向性地，就是說(shuō)大體上球狀地進(jìn)行。因此，歸因于該刻蝕而形成的層間絕緣膜72、48、38和側(cè)壁絕緣膜34的刻蝕面，將變成為反映存儲(chǔ)電極84的底面形狀的面。但是，實(shí)際上，在位線64上邊，已形成了接連到層間絕緣膜78上的硅氮化膜62，向字線(柵極電極20)的延伸方向進(jìn)行的刻蝕就受到了限制。就是說(shuō)，向位線64的延伸方向上進(jìn)行的刻蝕，以存儲(chǔ)電極84與層間絕緣膜78之間的界面為起點(diǎn)等方向性地進(jìn)行。另一方面，在向字線的延伸方向上進(jìn)行的刻蝕的情況下，由于在一直到位線64的層間絕緣膜72的下邊為止進(jìn)行刻蝕后，才在字線的延伸方向上進(jìn)行字線上邊的層間絕緣膜48等的刻蝕，故平面上看到的視在刻蝕距離，就變成為恰好相當(dāng)于位線64的高度的量(參看圖2)。即，層間絕緣膜72、48、38和側(cè)壁絕緣膜34的刻蝕面，雖然基本上將變成為與存儲(chǔ)電極84的底面對(duì)應(yīng)的形狀，但是結(jié)果卻變成為取決于位線64或字線的配置而受到一定的限制。
另外，歸因于形成空洞88，就可以大幅度地減小存儲(chǔ)電極84和層間絕緣膜72等進(jìn)行接連的區(qū)域。因此，即便是用硅氧化膜中的擴(kuò)散系數(shù)大、存在著貴金屬污染的危險(xiǎn)的Ru之類的材料來(lái)形成存儲(chǔ)電極84的情況下，也可以斷開達(dá)到硅襯底10的通路。因此，形成空洞88，還具有減小漏電流，提高保持特性的效果。
接著，在整個(gè)面上，用例如CVD法，淀積例如膜厚10～30nm的Ta2O5膜、BST膜、TiO膜、ON膜、Al2O3膜、SBT膜或STO膜等的電介質(zhì)膜，形成由這些電介質(zhì)膜構(gòu)成的電容器電介質(zhì)膜90(圖10(b)、圖17(a))。
另外，形成空洞88時(shí)的刻蝕，雖然借助于來(lái)自存儲(chǔ)電極84與層間絕緣膜78之間的界面的間隙的滲入進(jìn)行，但是，該間隙足夠地窄，存儲(chǔ)電極84可以用層間絕緣膜78充分地進(jìn)行支持。因此，在刻蝕的過(guò)程中存儲(chǔ)電極不會(huì)坍塌。此外，由于該間隙可以被電容器電介質(zhì)膜90堵塞，故在電容器電介質(zhì)膜90的形成后，層間絕緣膜78和存儲(chǔ)電極84在構(gòu)造上將變得更為穩(wěn)定。
在考慮采用在另外形成了開口部分后，通過(guò)該開口部分刻蝕下層的絕緣膜的辦法形成空洞的工藝的情況下，必須附加上在刻蝕后用來(lái)使該開口部分關(guān)閉的工序。但是，在本實(shí)施例的半導(dǎo)體器件的制造方法的情況下，由于可以采用形成電容器電介質(zhì)膜90的辦法得到同樣的效果，故也不會(huì)增加制造工序個(gè)數(shù)。
接著，在整個(gè)面上用例如CVD法淀積例如膜厚50～300nm的Ru膜后，用光刻技術(shù)和刻蝕技術(shù)使該Ru膜圖形化，形成由Ru膜構(gòu)成的平板電極92(圖11(a)、圖17(b)、圖21(b))。另外，構(gòu)成平板電極92的材料，與存儲(chǔ)電極84同樣，要根據(jù)與電容器電介質(zhì)膜90之間的相容性適宜選擇。
接著，在整個(gè)面上用例如CVD法淀積例如膜厚1500nm的硅氧化膜后，用例如CMP法使其表面平坦化，形成由硅氧化膜構(gòu)成，表面平坦化的層間絕緣膜94。
接著，用光刻技術(shù)和刻蝕技術(shù)，使層間絕緣膜94、78和硅氮化膜62圖形化，形成達(dá)到平板電極92的接觸孔96和達(dá)到布線層68的接觸孔98。
接著，在整個(gè)面上用例如CVD法，依次淀積上Ti膜、TiN膜、W膜后，一直到層間絕緣膜94的表面露出來(lái)為止，平坦地研磨W膜、TiN膜和Ti膜。這樣一來(lái)，就可形成由W膜、TiN膜和Ti膜構(gòu)成，埋入到接觸孔96、98內(nèi)的栓塞100、102(圖11(b))。
接著，根據(jù)需要，在層間絕緣膜94上邊，形成通過(guò)栓塞100連接到平板電極92上的布線層104，通過(guò)栓塞102連接到布線層68上的布線層106，把布線層104、106上邊覆蓋起來(lái)的層間絕緣膜108，連接到已埋入到層間絕緣膜108內(nèi)的布線層104上的栓塞110，通過(guò)在層間絕緣膜108上邊形成的栓塞110連接到布線層104上的布線層112等(圖12)。
這樣一來(lái)，就可以制造由一個(gè)晶體管一個(gè)電容器構(gòu)成的DRAM。
如上所述，倘采用本實(shí)施例，由于要在字線間的區(qū)域、位線間的區(qū)域和位線與字線之間的區(qū)域上形成空洞，故可以大幅度地減小字線間的寄生電容、位線間的寄生電容和位線與字線之間的寄生電容。
此外，在形成空洞之際，由于利用來(lái)自存儲(chǔ)電極與層間絕緣膜之間的界面的刻蝕液的滲入，故沒(méi)有必要設(shè)置用來(lái)另外設(shè)置光刻工序或刻蝕工序以形成空洞的開口部分。此外，在形成空洞之際的刻蝕工序，可以利用用來(lái)使圓筒狀的存儲(chǔ)電極的外側(cè)面露出來(lái)的刻蝕工序。此外，由于在刻蝕中利用的開口部分是一種很小的縫隙，在已有的電容器電介質(zhì)膜的形成時(shí)可以容易地關(guān)閉，故也不需要用來(lái)關(guān)閉該開口部分的追加工序。因此，可以實(shí)現(xiàn)減小寄生電容這一所期望的目的而不會(huì)使制造工序變得復(fù)雜起來(lái)。
用圖23到圖32對(duì)本發(fā)明的實(shí)施例2的半導(dǎo)體器件的制造方法進(jìn)行說(shuō)明。另外，對(duì)于那些與圖1到圖21所示的實(shí)施例1的半導(dǎo)體器件同樣的構(gòu)成要素賦予同一標(biāo)號(hào)而省略說(shuō)明或簡(jiǎn)化地進(jìn)行說(shuō)明。
圖23的概略剖面圖示出了本實(shí)施例2的半導(dǎo)體器件的構(gòu)成，圖24的存儲(chǔ)單元區(qū)的擴(kuò)大剖面圖示出了本實(shí)施例2的半導(dǎo)體器件的構(gòu)造，圖25到圖31的工序剖面圖示出了本實(shí)施例2的半導(dǎo)體器件的制造方法，圖32示出的是用掃描電子顯微鏡觀察本實(shí)施例的半導(dǎo)體器件的剖面構(gòu)造的結(jié)果。
首先，用圖23和圖24對(duì)本實(shí)施例的半導(dǎo)體器件的構(gòu)造進(jìn)行說(shuō)明。另外，圖23是沿圖1的A-A’線剖面的概略剖面圖，圖24(a)是沿圖1的A-A’線剖面的存儲(chǔ)單元區(qū)的擴(kuò)大剖面圖，圖24(b)是沿圖1的B-B’線剖面的存儲(chǔ)單元區(qū)的擴(kuò)大剖面圖。
本實(shí)施例的半導(dǎo)體器件，如圖23所示，基本上與實(shí)施例1的半導(dǎo)體器件是同樣的。如圖24所示，本實(shí)施例的半導(dǎo)體器件的主要的特征在于在字線(柵極電極20)與栓塞44、46之間(參看圖24(a))，位線64與栓塞76之間(參看圖24(b))，也形成空洞。采用像這樣地構(gòu)成半導(dǎo)體器件的辦法，也可以大幅度地減小字線20與栓塞44之間的寄生電容、字線20與栓塞46之間的寄生電容和位線64與栓塞76之間的寄生電容。
其次，用圖25到圖31對(duì)本實(shí)施例的半導(dǎo)體器件的制造方法進(jìn)行說(shuō)明。另外，圖25到圖28是沿圖1的A-A’線剖面的工序剖面圖，圖29到圖31是圖1的B-B’線剖面的工序剖面圖。
首先，與例如實(shí)施例1的半導(dǎo)體器件的制造方法同樣地，形成器件隔離膜12、存儲(chǔ)單元晶體管、外圍電路用晶體管、硅氮化膜32、側(cè)壁絕緣膜34、層間絕緣膜38。另外，在本實(shí)施例中，把硅氮化膜32的膜厚定為例如10nm。
接著，用光刻技術(shù)和刻蝕技術(shù)，使源/漏擴(kuò)散層26、28上邊的側(cè)壁絕緣膜34對(duì)于柵極電極20和硅氮化膜32自對(duì)準(zhǔn)地圖形化，形成到達(dá)源/漏擴(kuò)散層26上邊的硅氮化膜32的接觸孔40，和到達(dá)源/漏擴(kuò)散層28上邊的硅氮化膜32的接觸孔42(圖25(a))。
接著，在整個(gè)面上，用例如CVD法，淀積膜厚20nm的硅氧化膜。
接著，用干法刻蝕，各向異性刻蝕該硅氧化膜，在接觸孔40、42的側(cè)壁上，使由硅氧化膜構(gòu)成的側(cè)壁絕緣膜114選擇性地殘存下來(lái)。
接著，用干法刻蝕，有選擇地除去接觸孔40、42底上的硅氮化膜32，分別使源/漏擴(kuò)散層26、28在接觸孔40、42內(nèi)露出來(lái)(圖25(b))。
接著，分別把栓塞44、46埋入到接觸孔40、42內(nèi)(圖25(c))。采用用例如CVD法，淀積摻雜多晶硅膜并技術(shù)刻蝕的辦法，使得僅僅在接觸孔40、42內(nèi)殘存下?lián)诫s多晶硅膜，形成由摻雜多晶硅膜構(gòu)成的栓塞44、46。
接著，在整個(gè)面上，用例如CVD法，淀積例如膜厚100nm的硅氧化膜，形成由硅氧化膜構(gòu)成的層間絕緣膜48。
接著，用光刻技術(shù)和刻蝕技術(shù)，使層間絕緣膜48、38、硅氮化膜18、32圖形化，分別形成到達(dá)栓塞44的接觸孔50、到達(dá)柵極電極22的接觸孔52、和到達(dá)源/漏擴(kuò)散層36的接觸孔54。
接著，在整個(gè)面上，用例如CVD法，依次淀積上Ti膜、TiN膜、W膜后，平坦地研磨W膜、TiN膜和Ti膜，一直到層間絕緣膜48的表面露出來(lái)為止。這樣一來(lái)，就可形成由W膜、TiN膜和Ti膜構(gòu)成，埋入到接觸孔50、52、54內(nèi)的栓塞56、58、60(圖26(a))。
接著，在整個(gè)面上，用例如CVD法，依次淀積膜厚50nm的W膜、膜厚200nm的硅氮化膜并使之圖形化，形成上表面被硅氮化膜62覆蓋起來(lái)的，通過(guò)栓塞56、44連接到源/漏擴(kuò)散層26上的位線64，和上表面被硅氮化膜62覆蓋起來(lái)，通過(guò)栓塞58連接到柵極電極22上的布線層66，和上表面被硅氮化膜62覆蓋起來(lái)，通過(guò)栓塞60連接到源/漏擴(kuò)散層36上邊的布線層68。
接著，在整個(gè)面上，用例如CVD法，淀積上例如膜厚10nm的硅氮化膜后，刻蝕該硅氮化膜，在位線64、布線層66、68和硅氮化膜62的側(cè)壁上形成由硅氮化膜構(gòu)成的側(cè)壁絕緣膜116(圖26(b)、圖29(a))。另外，側(cè)壁絕緣膜116并不是非形成不可。
接著，在整個(gè)面上，用例如CVD法，淀積上例如膜厚500nm的硅氧化膜后，用CMP法，一直到硅氮化膜62露出來(lái)為止對(duì)其表面進(jìn)行研磨，形成由表面平坦化的硅氧化膜構(gòu)成的層間絕緣膜72(圖26(c)、圖29(b))。
接著，用光刻技術(shù)和刻蝕技術(shù)，在層間絕緣膜72、48上形成達(dá)到栓塞46的接觸孔74(圖27(a)、圖29(c))。接觸孔74可以對(duì)于在位線64上邊形成的硅氮化膜62和側(cè)壁絕緣膜116自對(duì)準(zhǔn)地形成開口。
接著，在整個(gè)面上，用例如CVD法淀積上例如膜厚20nm的硅氧化膜后，刻蝕該硅氧化膜，在接觸孔74的內(nèi)壁上，形成由硅氧化膜構(gòu)成的側(cè)壁絕緣膜118(圖27(b)、圖30(a))。
接著，向形成了側(cè)壁絕緣膜118的接觸孔74內(nèi)，埋入栓塞76(圖27(c)、圖30(b))。在例如用CVD法，依次淀積上Ti膜、TiN膜和W膜后，采用用CMP法或刻蝕法，使W膜、Ti膜和TiN膜在接觸孔74內(nèi)選擇性地殘存下來(lái)的辦法，形成由W膜、TiN膜和Ti膜構(gòu)成的栓塞76。
接著，與例如實(shí)施例1的半導(dǎo)體器件的制造方法同樣地形成層間絕緣膜78、80、存儲(chǔ)電極84和內(nèi)側(cè)保護(hù)膜86(圖28(a)、圖31(a))。
接著，用使用例如氟酸系水溶液的濕法刻蝕，對(duì)層間絕緣膜80和內(nèi)側(cè)保護(hù)膜86進(jìn)行刻蝕，使存儲(chǔ)電極84的外側(cè)面露出來(lái)，同時(shí)，刻蝕處于比層間絕緣膜78更往下的下層的層間絕緣膜72、48、38和側(cè)壁絕緣膜34、114、118，在字線(柵極電極20)間的區(qū)域、位線64間的區(qū)域、字線與位線64之間的區(qū)域、字線20與栓塞44、46間的區(qū)域、位線64與栓塞76之間的區(qū)域上形成空洞88(圖28(b)、圖31(b))。
另外，側(cè)壁絕緣膜114的底部已被硅氮化膜32和栓塞44、46堵塞起來(lái)(參看圖24(a))。由于硅氮化膜32與由多晶硅膜構(gòu)成的栓塞44、46的貼緊性優(yōu)良，故器件隔離膜12或柵極絕緣膜14不會(huì)因來(lái)自硅氮化膜32與栓塞44、46之間的界面的刻蝕液滲入而被刻蝕。
接著，例如與實(shí)施例1的半導(dǎo)體器件的制造方法同樣地形成電容器電介質(zhì)膜90、平板電極92、布線層104、106和112等。
借助于此，就可以制造由一個(gè)晶體管和一個(gè)電容器構(gòu)成的DRAM。
圖32示出了用掃描式電子顯微鏡觀察用上述制造方法制造的半導(dǎo)體器件的剖面構(gòu)造的結(jié)果。圖32(a)示出了含有存儲(chǔ)單元晶體管和電容器的區(qū)域的剖面，圖32(b)示出了使柵極電極間的區(qū)域擴(kuò)大后的剖面。
如圖32(a)所示，在栓塞間形成有空洞，可以確認(rèn)位于栓塞的深處的位線。此外，如圖32(b)所示，柵極電極的側(cè)壁絕緣膜一部分已被除去，在這里形成了空洞。這樣一來(lái)，就可以在位線間和字線間，實(shí)現(xiàn)具有與圖23所示的同樣的空洞的構(gòu)造。
在未形成空洞的現(xiàn)有的半導(dǎo)體器件和已形成了空洞的本實(shí)施例的半導(dǎo)體器件中，測(cè)定每一條位線的寄生電容的結(jié)果，在現(xiàn)有的半導(dǎo)體器件的情況下為132.3fF/BL，但是在本實(shí)施例的半導(dǎo)體器件的情況下則為74.9fF/BL，寄生電容減少了約57％，降低到現(xiàn)有的約43％。此外，作為位線寄生電容降低的結(jié)果，每一個(gè)單元所需的寄生電容量可以從30fF/單元降低到21fF/單元，總地說(shuō)來(lái)，總功耗可以降低約26.4％。
如上所述，倘采用本實(shí)施例，由于要在字線間的區(qū)域、位線間的區(qū)域、字線與位線之間的區(qū)域、字線與栓塞之間的區(qū)域、位線與栓塞之間的區(qū)域上形成空洞，故可以大幅度地減小字線間的寄生電容、位線間的寄生電容、字線與位線之間的寄生電容、字線與栓塞之間的寄生電容和位線與栓塞之間的寄生電容。
另外，在上述實(shí)施例中，雖然在位線64的側(cè)壁部分上殘存有由硅氮化膜構(gòu)成的的層間絕緣膜70，但是即便是不形成該側(cè)壁絕緣膜70，在構(gòu)造和制造工序方面也不會(huì)存在任何問(wèn)題。
此外，在上述實(shí)施例中，雖然在達(dá)到栓塞46的接觸孔74內(nèi)形成由硅氧化膜構(gòu)成的側(cè)壁絕緣膜118，然后，除去該側(cè)壁絕緣膜118形成空洞88，但是也可以像后邊要講的那樣地在位線64的側(cè)壁部分上形成空洞88。
用圖33和圖34對(duì)本發(fā)明的實(shí)施例3的半導(dǎo)體器件及其制造方法進(jìn)行說(shuō)明。另外，對(duì)于那些與圖1到圖31所示的實(shí)施例1、2的半導(dǎo)體器件同樣的構(gòu)成要素賦予同一標(biāo)號(hào)而省略或簡(jiǎn)化說(shuō)明。
圖33的概略剖面圖示出了本實(shí)施例的半導(dǎo)體器件的構(gòu)造，圖34的工序剖面圖示出了本實(shí)施例的半導(dǎo)體器件的制造方法。
首先，用圖33和圖34對(duì)本實(shí)施例的半導(dǎo)體器件的構(gòu)造進(jìn)行說(shuō)明。另外，圖33是沿圖1的A-A’線剖面的概略剖面圖。
本實(shí)施例的半導(dǎo)體器件，如圖33所示，基本上與實(shí)施例2的半導(dǎo)體器件是同樣的。本實(shí)施例的半導(dǎo)體器件的主要特征在于在外圍電路區(qū)內(nèi)殘存有在形成圓筒狀的存儲(chǔ)電極時(shí)使用的層間絕緣膜80的一部分。
這樣的半導(dǎo)體器件的構(gòu)造，是以對(duì)比層間絕緣膜78還往處于下層的絕緣膜的刻蝕量為基礎(chǔ)的一個(gè)實(shí)施例。以下，沿圖34所示的本實(shí)施例的半導(dǎo)體器件的制造方法，對(duì)控制比層間絕緣膜78還處于下層的絕緣膜的刻蝕量這種做法的意義及其效果詳細(xì)地進(jìn)行說(shuō)明。另外，圖34是沿圖1的A-A’線剖面的工序剖面圖。
首先，與例如實(shí)施例2的半導(dǎo)體器件的制造方法同樣地形成存儲(chǔ)單元晶體管、外圍電路晶體管、存儲(chǔ)電極84等(圖34(a))。
接著，用使用例如氟酸系水溶液的濕法刻蝕，對(duì)層間絕緣膜80和內(nèi)側(cè)保護(hù)膜86進(jìn)行刻蝕，使存儲(chǔ)電極84的外側(cè)面露出來(lái)，同時(shí)，還對(duì)處于比層間絕緣膜78更往下的下層的層間絕緣膜72、48、38和側(cè)壁絕緣膜34、114、118進(jìn)行刻蝕，形成空洞88(圖34(b))。
這時(shí)，在外圍電路區(qū)的方向上過(guò)剩地進(jìn)行層間絕緣膜78下邊的層間絕緣膜72、48、38等的刻蝕，在不存在用來(lái)支持層間絕緣膜78的構(gòu)造體(例如位線等)的區(qū)域上也形成空洞88，并對(duì)刻蝕時(shí)間進(jìn)行控制，使得層間絕緣膜78不會(huì)坍塌。
在作為構(gòu)成層間絕緣膜78、80的材料使用對(duì)構(gòu)成存儲(chǔ)電極84的材料貼緊性不好的材料的情況下，向存儲(chǔ)電極84與層間絕緣膜78、80之間的界面處進(jìn)行的刻蝕液的滲入，已經(jīng)在刻蝕的初期階段進(jìn)行。因此，層間絕緣膜80的刻蝕，在從層間絕緣膜的上表面向下層進(jìn)行的同時(shí)，也從存儲(chǔ)電極84與層間絕緣膜80之間的界面向水平方向進(jìn)行。此外，即便是在尚未完全除去層間絕緣膜80的階段中，也進(jìn)行存在于層間絕緣膜78的下層的層間絕緣膜72、48、38等的刻蝕。
另一方面，出于充分地確保存儲(chǔ)電容的目的，常常把層間絕緣膜80形成得極其之厚。因此，在這樣的情況下，如果要想在形成了存儲(chǔ)電極84后，除去所有的層間絕緣膜80，結(jié)果就變成為要在外圍電路區(qū)的方向上過(guò)剩地進(jìn)行層間絕緣膜78的下邊的層間絕緣膜72、48、38等的刻蝕，在不存在用來(lái)支持層間絕緣膜78的構(gòu)造體(例如位線等)的區(qū)域上也形成空洞。
采用像本實(shí)施例的半導(dǎo)體器件的制造方法那樣地對(duì)刻蝕時(shí)間進(jìn)行控制的辦法，就可以避免在層間絕緣膜78的下邊的層間絕緣膜72、48、38等的刻蝕在外圍電路區(qū)的方向上過(guò)剩地進(jìn)行，層間絕緣膜78坍塌等的問(wèn)題。
另外，還可以想象這樣的情況采用像這樣地控制刻蝕時(shí)間的辦法，如圖34(b)所示，在外圍電路區(qū)內(nèi)殘存有層間絕緣膜80。但是，殘存的層間絕緣膜80不會(huì)造成任何影響。于此相反，還可以得到減輕存儲(chǔ)單元區(qū)與外圍電路區(qū)之間的總體臺(tái)階這種附屬性的效果。此外，層間絕緣膜80的刻蝕，也從層間絕緣膜80與存儲(chǔ)電極84之間的界面進(jìn)行，存儲(chǔ)單元區(qū)的層間絕緣膜80，由于在刻蝕的初期階段已全部被除去，故電容器容量不會(huì)因在外圍電路區(qū)內(nèi)殘存有層間絕緣膜80而降低。
接著，例如與實(shí)施例1的半導(dǎo)體器件的制造方法同樣地形成電容器電介質(zhì)膜90、平板電極92、布線層104、106和112等。
借助于此，就可以制造由一個(gè)晶體管和一個(gè)電容器構(gòu)成的DRAM。
如上所述，倘采用本實(shí)施例，由于可以防止形成空洞時(shí)的刻蝕過(guò)剩地進(jìn)行，故可以防止由層間絕緣膜78坍塌等引起的制造成品率的降低。
另外，在本實(shí)施例中，雖然借助于對(duì)層間絕緣膜80的刻蝕量進(jìn)行控制而防止了層間絕緣膜78的下邊的層間絕緣膜72、48、38等的刻蝕在外圍電路區(qū)的方向上過(guò)剩地進(jìn)行，但是，也可以作成為使得借助于把刻蝕速率刻蝕速率不同的材料用做構(gòu)成層間絕緣膜80和層間絕緣膜72、48、38等的材料的辦法來(lái)防止在外圍電路區(qū)的方向上過(guò)剩地進(jìn)行層間絕緣膜72、48、38等的刻蝕。例如，采用把刻蝕速率快的BPSG膜等用做構(gòu)成層間絕緣膜80的材料的辦法，就可以在過(guò)剩地刻蝕層間絕緣膜72、48、38等之前，全部除去層間絕緣膜80。
此外，也可以作成為使得在層間絕緣膜80上邊，預(yù)先形成由與層間絕緣膜80刻蝕特性不同的材料(例如無(wú)定形硅)構(gòu)成的硬掩模，僅僅從層間絕緣膜80與存儲(chǔ)電極84之間的界面進(jìn)行層間絕緣膜80的刻蝕。歸因于此，就可以僅僅考慮層間絕緣膜72、48、38等的刻蝕量地設(shè)定刻蝕條件。
此外，在本實(shí)施例中，在實(shí)施例2的半導(dǎo)體器件及其制造方法中示出了對(duì)層間絕緣膜的刻蝕量進(jìn)行控制的情況，但是在實(shí)施例1的半導(dǎo)體器件及其制造方法中也可以同樣地應(yīng)用。

用圖35到圖39對(duì)本發(fā)明的實(shí)施例4的半導(dǎo)體器件及其制造方法進(jìn)行說(shuō)明。另外，對(duì)于那些與圖1到圖34所示的實(shí)施例1到3的半導(dǎo)體器件同樣的構(gòu)成要素賦予同一標(biāo)號(hào)而省略或簡(jiǎn)化說(shuō)明。
圖35的概略剖面圖示出了本實(shí)施例的半導(dǎo)體器件的構(gòu)造，圖36和圖39的工序剖面圖示出了本實(shí)施例的半導(dǎo)體器件的制造方法。
首先，用圖35對(duì)本實(shí)施例的半導(dǎo)體器件的構(gòu)造進(jìn)行說(shuō)明。另外，圖35是沿圖1的A-A’線剖面的概略剖面圖。
本實(shí)施例的半導(dǎo)體器件，如圖35所示，基本上與實(shí)施例1的半導(dǎo)體器件是同樣的。本實(shí)施例的半導(dǎo)體器件的主要特征在于在層間絕緣膜48、72上形成空洞88，字線20附近的層間絕緣膜38、側(cè)壁絕緣膜34未被除去。此外，本實(shí)施例的半導(dǎo)體器件的特征還在于位線64的側(cè)壁部分的側(cè)壁絕緣膜已完全被除去，變成為空洞88。
采用像這樣地構(gòu)成半導(dǎo)體器件的辦法，雖然不能像實(shí)施例1到3的半導(dǎo)體器件那樣降低字線間的寄生電容或字線與栓塞之間的寄生電容，但是卻可以大幅度地降低位線間的寄生電容、字線與位線之間寄生電容和位線與栓塞之間的寄生電容。
此外，在本實(shí)施例的半導(dǎo)體器件的情況下，由于不除去比層間絕緣膜48還往下層的絕緣膜，故可以縮短在形成空洞之際的刻蝕時(shí)間。因此，在應(yīng)用實(shí)施例3的半導(dǎo)體器件的制造方法的情況下，就可以使殘存于層間絕緣膜78上邊的層間絕緣膜80的膜厚變得更厚(參看圖35)。因此，還具有進(jìn)一步減輕存儲(chǔ)單元區(qū)和外圍電路區(qū)之間的總體臺(tái)階的效果。
其次，用圖36到圖39對(duì)本實(shí)施例的半導(dǎo)體器件的制造方法進(jìn)行說(shuō)明。另外，圖36和圖37是沿圖1的A-A’線剖面的工序剖面圖，圖38和圖39是沿圖1的B-B’線剖面的工序剖面圖。
首先，與例如實(shí)施例1的半導(dǎo)體器件的制造方法同樣地形成存儲(chǔ)單元晶體管、外圍電路用晶體管、層間絕緣膜38等。另外，在本實(shí)施例的半導(dǎo)體器件及其制造方法的情況下，硅氮化膜32并非一定要形成不可。
接著，在整個(gè)面上，用例如CVD法，淀積上例如膜厚20nm的硅氮化膜，形成由該硅氮化膜構(gòu)成的刻蝕停止層膜120。
接著，在刻蝕停止層膜120上邊，用例如CVD法，淀積上例如膜厚100nm的硅氧化膜，形成由該硅氧化膜構(gòu)成的層間絕緣膜48。
接著，用光刻技術(shù)和刻蝕技術(shù)，使層間絕緣膜48、刻蝕停止層膜120、層間絕緣膜38、硅氮化膜18、32圖形化，分別形成達(dá)到栓塞44的接觸孔50、達(dá)到柵極電極22的接觸孔52、和達(dá)到源/漏擴(kuò)散層36的接觸孔54。
接著，在整個(gè)面上，用例如CVD法，依次淀積上Ti膜、TiN膜、和W膜后，平坦地研磨W膜、TiN膜和Ti膜，一直到層間絕緣膜48的表面露出來(lái)為止。這樣一來(lái)，就可形成由W膜、TiN膜和Ti膜構(gòu)成，埋入到接觸孔50、52、54內(nèi)的栓塞56、58、60(圖36(a)、圖38(a))。
接著，在整個(gè)面上，用例如CVD法，依次淀積膜厚50nm的W膜、膜厚200nm的硅氮化膜并使之圖形化，形成上表面被硅氮化膜62覆蓋起來(lái)，通過(guò)栓塞56、44連接到源/漏擴(kuò)散層26上的位線64，和上表面被硅氮化膜62覆蓋起來(lái)，通過(guò)栓塞58連接到柵極電極22上的布線層66，和上表面被硅氮化膜62覆蓋起來(lái)，通過(guò)栓塞60連接到源/漏擴(kuò)散層36上邊的布線層68。
接著，在整個(gè)面上，用例如CVD法，淀積上例如膜厚30nm的硅氮化膜后，進(jìn)行深刻蝕，在位線64、布線層66、68和硅氮化膜62的側(cè)壁上形成側(cè)壁絕緣膜122(圖36(b)、圖38(b))。這時(shí)，構(gòu)成側(cè)壁絕緣膜122的材料，例如原料氣體使用六氯乙硅烷，在600～650℃左右的低溫下淀積硅氮化膜。用這樣的低溫CVD淀積的硅氮化膜，雖然具有對(duì)硅氧化膜的干法刻蝕條件的耐性，但是不具有對(duì)氟酸系水溶液的耐性，可以容易地被氟酸系水溶液刻蝕。
另外，對(duì)氟酸系水溶液也具有耐性的硅氮化膜，例如原料氣體可以使用二氯甲硅烷，在700～800℃左右的高溫下成膜。硅氮化膜32、層間絕緣膜78、刻蝕停止層膜120等，雖然存在著暴露于氟酸系水溶液中的可能，但是對(duì)于那些必須要?dú)埓嫦聛?lái)的硅氮化膜來(lái)說(shuō)，要在這樣的條件下成膜。
接著，在整個(gè)面上，用例如CVD法，淀積例如膜厚500nm的硅氧化膜，用CMP法，一直到硅氮化膜62露出來(lái)為止對(duì)其表面進(jìn)行研磨，形成由表面平坦化的硅氧化膜構(gòu)成的層間絕緣膜72。
接著，用光刻技術(shù)和刻蝕技術(shù)，在層間絕緣膜72、48、刻蝕停止層膜120上形成達(dá)到栓塞46的接觸孔74。接觸孔74可以對(duì)于在位線64上邊形成的硅氮化膜62和側(cè)壁絕緣膜122自對(duì)準(zhǔn)地形成開口。
接著，向在層間絕緣膜72、48、刻蝕停止層膜120上形成了開口的接觸孔74內(nèi)，埋入栓塞76(圖36(c)、圖38(c)。在例如用CVD法，依次淀積上Ti膜、TiN膜和W膜后，采用用CMP法或刻蝕法，使W膜、Ti膜和TiN膜在接觸孔74內(nèi)選擇性地殘存下來(lái)的辦法，形成栓塞76。
接著，與例如實(shí)施例1的半導(dǎo)體器件的制造方法同樣地形成層間絕緣膜78、80、存儲(chǔ)電極84和內(nèi)側(cè)保護(hù)膜86(圖37(a)、圖39(a))。
接著，用使用例如氟酸系水溶液的濕法刻蝕，對(duì)層間絕緣膜80和內(nèi)側(cè)保護(hù)膜86進(jìn)行刻蝕，使存儲(chǔ)電極84的外側(cè)面露出來(lái)，同時(shí)，刻蝕處于比層間絕緣膜78更往下的下層的層間絕緣膜72、48和側(cè)壁絕緣膜122，形成空洞88(圖37(b)、圖39(b))。
另外，雖然用硅氮化膜形成了側(cè)壁絕緣膜122，但是，如上所述，由于對(duì)氟酸系水溶液不具有耐性，故層間絕緣膜72、48都會(huì)被刻蝕。另一方面，由于在層間絕緣膜48的下邊已形成了由對(duì)氟酸系水溶液具有耐性的硅氮化膜構(gòu)成的刻蝕停止層膜120，此外，由W膜、TiN膜和Ti膜構(gòu)成的的栓塞76和由硅氮化膜構(gòu)成的刻蝕停止層膜120之間的貼緊性非常好，故氟酸系水溶液不會(huì)從栓塞76與刻蝕停止層膜120之間的界面滲入，比刻蝕停止層膜120還往下的下層的層間絕緣膜38、側(cè)壁絕緣膜34不會(huì)被刻蝕。
接著，例如與實(shí)施例1的半導(dǎo)體器件的制造方法同樣地形成電容器電介質(zhì)膜90、平板電極92、布線層104、106和112等。
借助于此，就可以制造由一個(gè)晶體管和一個(gè)電容器構(gòu)成的DRAM。
如上所述，倘采用本實(shí)施例，由于要在字線間的區(qū)域、位線間的區(qū)域和位線與字線之間的區(qū)域上形成空洞，故可以大幅度地減小字線間的寄生電容、位線間的寄生電容和位線與字線之間的寄生電容。
另外，在本實(shí)施例的情況下，雖然在層間絕緣膜48、72上已經(jīng)形成了空洞88，但是，例如也可以例如如圖40所示，除去在位線64的側(cè)壁上形成的側(cè)壁絕緣膜122和位線64附近的層間絕緣膜72，在該區(qū)域上形成空洞88。借助于此，就可以大幅度地減小位線間的寄生電容、位線與栓塞之間的寄生電容。在該情況下，如圖40所示，只要在層間絕緣膜48上邊形成刻蝕停止層膜120，以刻蝕停止層膜120為停止層，對(duì)層間絕緣膜80、側(cè)壁絕緣膜122進(jìn)行刻蝕即可。此外，也可以作成為僅僅除去在位線64的側(cè)壁上形成的側(cè)壁絕緣膜122，在該區(qū)域上形成空洞88。
此外，在本實(shí)施例中，雖然在外圍電路區(qū)上殘存有層間絕緣膜80，但是如實(shí)施例1的半導(dǎo)體器件極其制造方法所示，也可以作成為全部除去層間絕緣膜78上邊的層間絕緣膜80。
用圖41到圖43對(duì)本發(fā)明的實(shí)施例5的半導(dǎo)體器件及其制造方法進(jìn)行說(shuō)明。另外，對(duì)于那些與圖1到圖40所示的實(shí)施例1到4的半導(dǎo)體器件同樣的構(gòu)成要素賦予同一標(biāo)號(hào)而省略或簡(jiǎn)化說(shuō)明。
圖41的概略剖面圖示出了本實(shí)施例的半導(dǎo)體器件的構(gòu)造，圖42和圖43的工序剖面圖示出了本實(shí)施例的半導(dǎo)體器件的制造方法。
首先，用圖41對(duì)本實(shí)施例的半導(dǎo)體器件的構(gòu)造進(jìn)行說(shuō)明。另外，圖41是沿圖1的A-A’線剖面的概略剖面圖。
本實(shí)施例的半導(dǎo)體器件，如圖41所示，基本上與實(shí)施例1的半導(dǎo)體器件的同樣的。本實(shí)施例的半導(dǎo)體器件的主要特征在于一體地形成將被連接到栓塞44上的栓塞和存儲(chǔ)電極。由于歸因于這樣地構(gòu)成半導(dǎo)體器件，可以提高存儲(chǔ)電極84的周圍的機(jī)械強(qiáng)度，故可以降低歸因于形成空洞88的存儲(chǔ)電極84的坍塌的危險(xiǎn)性。
其次，用圖42和圖43對(duì)本實(shí)施例的半導(dǎo)體器件的制造方法進(jìn)行說(shuō)明。另外，圖42和圖43是沿圖1的A-A’線剖面的工序剖面圖。
首先，與例如實(shí)施例1的半導(dǎo)體器件的制造方法同樣地形成存儲(chǔ)單元晶體管、外圍電路用晶體管、位線64、布線層66、68和栓塞76等(圖42(a))。另外，在本實(shí)施例中，作為在字線20的側(cè)壁上形成的側(cè)壁絕緣膜的構(gòu)造，把上邊所說(shuō)的實(shí)施例2的構(gòu)造作為在位線64的側(cè)壁上形成的側(cè)壁絕緣膜的構(gòu)造，采用上邊所說(shuō)的實(shí)施例4的構(gòu)造。
此外，在以下的說(shuō)明中，在栓塞76之內(nèi)，決定把那些由TiN膜/Ti膜構(gòu)成的區(qū)域叫做勢(shì)壘金屬76a，把那些由W膜構(gòu)成的的區(qū)域叫做虛設(shè)栓塞76b。
構(gòu)成虛設(shè)栓塞76b的材料，要使用那些對(duì)于構(gòu)成勢(shì)壘金屬76a的材料和層間絕緣膜78、80可以確?？涛g選擇性的材料。除去W之外，還可以使用Al(鋁)、Ti(鈦)、Cu(銅)、C(碳)等的導(dǎo)電性材料，刻蝕速率比層間絕緣膜78、80還快的SOG膜、BPSG膜、BSG膜等的絕緣材料，在全部的工藝溫度都可以低溫化的情況下則可以使用有機(jī)膜等。
此外，構(gòu)成勢(shì)壘金屬76a的材料，可以使用難于和虛設(shè)栓塞76b及基底的電極(栓塞46)材料等進(jìn)行反應(yīng)，此外，對(duì)于要在后邊形成的存儲(chǔ)電極84貼緊性優(yōu)良的材料。除去TiN膜之外，還可以使用WN(氮化鎢)膜、NbN(氮化鈮)膜、TiSi(鈦硅化物)膜、WSi(鎢硅化物)膜、和CoSi(鈷硅化物)膜等。
此外，如本實(shí)施例的半導(dǎo)體器件所示，為了降低與下部電極之間的接觸電阻，也可以使用把接觸金屬夾在勢(shì)壘金屬材料與基底電極之間的多層膜構(gòu)造(例如，TiN+Ti、WN+Ti)。另外，在本實(shí)施例中，把接觸金屬和勢(shì)壘金屬總括起來(lái)表示為勢(shì)壘金屬76a。
此外，如本實(shí)施例的半導(dǎo)體器件所示，也可以作成為使得作為構(gòu)成勢(shì)壘金屬76a和虛設(shè)栓塞76b的材料，選擇構(gòu)成通常的電極栓塞的材料，與勢(shì)壘金屬76a和虛設(shè)栓塞76b的形成同時(shí)，在外圍電路區(qū)上形成通常的電極栓塞。
接著，在整個(gè)面上，用例如CVD法，淀積例如膜厚40～80nm的硅氮化膜，例如膜厚900nm的硅氧化膜，形成由硅氮化膜構(gòu)成的層間絕緣膜78和由硅氧化膜構(gòu)成的層間絕緣膜80。
接著，用光刻技術(shù)和刻蝕技術(shù)，刻蝕層間絕緣膜80、78，形成達(dá)到栓塞76的開口部分82。
接著，對(duì)于層間絕緣膜78、80、勢(shì)壘金屬76a選擇性地除去虛設(shè)栓塞76b(圖42(b))。在用W膜構(gòu)成虛設(shè)栓塞76b的情況下，借助于使用例如CF4+O2+Cl2氣體的各向同性干法刻蝕或用過(guò)氧硫酸進(jìn)行的各向同性濕法刻蝕，就可以對(duì)于層間絕緣膜78、80和勢(shì)壘金屬76a選擇性地進(jìn)行除去。
接著，在整個(gè)面上，例如用CVD法，淀積例如膜厚30nm的Ru膜。
接著，在整個(gè)面上，用例如旋轉(zhuǎn)涂敷法，淀積例如SOG膜。
接著，用例如CMP法，一直到層間絕緣膜80在表面上露出來(lái)為止，平坦地除去SOG膜和Ru膜，形成由在開口部分82內(nèi)形成的Ru膜構(gòu)成的存儲(chǔ)電極84，和由埋入到已形成了存儲(chǔ)電極84的開口部分82內(nèi)的SOG膜構(gòu)成的內(nèi)側(cè)保護(hù)膜86(圖43(a))。借助于此，結(jié)果就變成為通過(guò)勢(shì)壘金屬76a把存儲(chǔ)電極84連接到栓塞46上，就可以一體地形成要連接到栓塞44上的栓塞和存儲(chǔ)電極84。
接著，用使用例如氟酸系水溶液的濕法刻蝕，對(duì)層間絕緣膜80和內(nèi)側(cè)保護(hù)膜86進(jìn)行刻蝕，使存儲(chǔ)電極84的外側(cè)面露出來(lái)，同時(shí)，刻蝕處于比層間絕緣膜78更往下的下層的層間絕緣膜72、48、38和側(cè)壁絕緣膜34、114、122，在字線(柵極電極20)間的區(qū)域、位線64間的區(qū)域、字線與位線64之間的區(qū)域、字線20與栓塞44、46間的區(qū)域、位線64與栓塞76之間的區(qū)域上形成空洞88(圖43(b))。
接著，例如與實(shí)施例1的半導(dǎo)體器件的制造方法同樣地形成電容器電介質(zhì)膜90、平板電極92、布線層104、106和112等。
借助于此，就可以制造由一個(gè)晶體管和一個(gè)電容器構(gòu)成的DRAM。
如上所述，倘采用本實(shí)施例，由于一體形成要連接到栓塞44上的栓塞和存儲(chǔ)電極，故可以提高存儲(chǔ)電極周圍的機(jī)械強(qiáng)度，可以降低歸因于形成空洞88的存儲(chǔ)電極84的坍塌的危險(xiǎn)性。
此外，在本實(shí)施例中，雖然在外圍電路區(qū)上殘存有層間絕緣膜80，但是如實(shí)施例1的半導(dǎo)體器件極其制造方法所示，也可以作成為全部除去層間絕緣膜78上邊的層間絕緣膜80。
此外，在本實(shí)施例中，雖然在字線20與栓塞44之間和位線64與栓塞74之間也形成有空洞，但是，如實(shí)施例1所示，也可以不在該區(qū)域上形成空洞88。
用圖44到圖46對(duì)本發(fā)明的實(shí)施例6的半導(dǎo)體器件及其制造方法進(jìn)行說(shuō)明。另外，對(duì)于那些與圖1到圖43所示的實(shí)施例1到5的半導(dǎo)體器件同樣的構(gòu)成要素賦予同一標(biāo)號(hào)而省略或簡(jiǎn)化說(shuō)明。
圖44的概略剖面圖示出了本實(shí)施例的半導(dǎo)體器件的構(gòu)造，圖45和圖46的工序剖面圖示出了本實(shí)施例的半導(dǎo)體器件的制造方法。
首先，用圖44對(duì)本實(shí)施例的半導(dǎo)體器件的構(gòu)造進(jìn)行說(shuō)明。另外，圖44是沿圖1的A-A’線剖面的概略剖面圖。
本實(shí)施例的半導(dǎo)體器件，如圖44所示，基本上與圖41所示的實(shí)施例1的半導(dǎo)體器件是同樣的。本實(shí)施例的半導(dǎo)體器件的主要特征在于在層間絕緣膜78與存儲(chǔ)電極84之間形成間隙126，該間隙126被電容器電介質(zhì)膜90堵塞。
其次，用圖45和圖46對(duì)本實(shí)施例的半導(dǎo)體器件的制造方法進(jìn)行說(shuō)明。另外，圖45和圖46是沿圖1的A-A’線剖面的工序剖面圖。
首先，與例如實(shí)施例5的半導(dǎo)體器件的制造方法同樣地形成層間絕緣膜78、80以及在它們上形成的開口部分82。
接著，在整個(gè)面上，用例如CVD法，淀積例如膜厚5nm的無(wú)定形硅膜并進(jìn)行刻蝕，在開口部分82的側(cè)壁上形成由無(wú)定形硅膜構(gòu)成的選擇除去膜124(圖45(a))。另外，選擇除去膜124用對(duì)于層間絕緣膜72、78、80來(lái)說(shuō)可以除去的材料構(gòu)成。
接著，對(duì)于選擇除去膜124、層間絕緣膜72、78、80和勢(shì)壘金屬76a選擇性地除去虛設(shè)栓塞76b。
接著，與例如實(shí)施例1的半導(dǎo)體器件的制造方法同樣地形成存儲(chǔ)電極84、內(nèi)側(cè)保護(hù)膜86(圖45(b))。
接著，對(duì)于層間絕緣膜72、78、80，存儲(chǔ)電極84和內(nèi)側(cè)保護(hù)膜86選擇性地除去內(nèi)側(cè)保護(hù)膜124，在層間絕緣膜78、80與存儲(chǔ)電極84之間形成間隙126(圖46(a))。采用用例如含有氟酸和硝酸的水溶液進(jìn)行濕法刻蝕的辦法，就可以選擇性地除去由無(wú)定形硅膜構(gòu)成的選擇除去膜124。
接著，用例如使用氟酸系水溶液的濕法刻蝕，對(duì)層間絕緣膜80和內(nèi)側(cè)保護(hù)膜86進(jìn)行刻蝕，使存儲(chǔ)電極84的外側(cè)面露出來(lái)。這時(shí)，由于在存儲(chǔ)電極84和層間絕緣膜78、80之間已形成了間隙126，故刻蝕液會(huì)從間隙126滲入，連處于比層間絕緣膜78還往下的下層的層間絕緣膜72、78、38和側(cè)壁絕緣膜34、114、122也被刻蝕。歸因于此，在字線(柵極電極20)間的區(qū)域、位線64間的區(qū)域、字線與位線64之間的區(qū)域、字線20與栓塞44、46之間的區(qū)域和位線64與栓塞76之間的區(qū)域上，形成空洞88(圖46(b))。
在本實(shí)施例的半導(dǎo)體器件的制造方法中，由于利用間隙126對(duì)比層間絕緣膜78還往下的下層的絕緣膜進(jìn)行刻蝕，故即便是在用對(duì)于層間絕緣膜78、80來(lái)說(shuō)貼緊性好的材料構(gòu)成存儲(chǔ)電極84的情況下，也可以利用來(lái)自層間絕緣膜78、80與存儲(chǔ)電極84之間的界面的刻蝕液形成空洞88。
接著，在整個(gè)面上，用例如CVD法，淀積例如膜厚10～30nm的Ta2O5膜、BST膜、TiO膜、ON膜、Al2O3膜、SBT膜或STO膜等的電介質(zhì)膜，形成由這些電介質(zhì)膜構(gòu)成的電容器電介質(zhì)膜90。借助于此，就可以用電容器電介質(zhì)膜90把層間絕緣膜78與存儲(chǔ)電極84之間的間隙堵塞起來(lái)。
接著，例如與實(shí)施例1的半導(dǎo)體器件的制造方法同樣地形成電容器電介質(zhì)膜90、平板電極92、布線層104、106和112等。
借助于此，就可以制造由一個(gè)晶體管和一個(gè)電容器構(gòu)成的DRAM。
如上所述，倘采用本實(shí)施例，由于預(yù)先在層間絕緣膜與存儲(chǔ)電極之間形成了選擇除去膜，利用借助于除去選擇除去膜形成的間隙來(lái)形成空洞，故即便是在用對(duì)于層間絕緣膜來(lái)說(shuō)貼緊性優(yōu)良的材料形成存儲(chǔ)電極的情況下，也可以利用存儲(chǔ)電極與層間絕緣膜之間的界面處的滲入來(lái)形成空洞。
另外，在本實(shí)施例中，雖然示出的是在實(shí)施例5的半導(dǎo)體器件及其制造方法中利用選擇除去膜124的情況，但是在實(shí)施例1到4的半導(dǎo)體器件及其制造方法中也同樣地可以應(yīng)用。
用圖47到圖50對(duì)本發(fā)明的實(shí)施例7的半導(dǎo)體器件及其制造方法進(jìn)行說(shuō)明。另外，對(duì)于那些與圖1到圖46所示的實(shí)施例1到6的半導(dǎo)體器件同樣的構(gòu)成要素賦予同一標(biāo)號(hào)而省略或簡(jiǎn)化說(shuō)明。
圖47的概略剖面圖示出了本實(shí)施例的半導(dǎo)體器件的構(gòu)造，圖48到圖50的工序剖面圖示出了本實(shí)施例的半導(dǎo)體器件的制造方法。
首先，用圖47對(duì)本實(shí)施例的半導(dǎo)體器件的構(gòu)造進(jìn)行說(shuō)明。另外，圖47是沿圖1的A-A’線剖面的概略剖面圖。
本實(shí)施例的半導(dǎo)體器件，如圖47所示，基本上與圖44所示的實(shí)施例6的半導(dǎo)體器件是同樣的。本實(shí)施例的半導(dǎo)體器件的主要特征在于一直到比層間絕緣膜78還往下邊為止，除去了栓塞46與存儲(chǔ)電極84之間的貼緊層128。這樣的構(gòu)造上的特征，在本實(shí)施例在半導(dǎo)體器件的制造方法中，是以利用貼緊層128老取代實(shí)施例6中的選擇除去膜124為基礎(chǔ)的構(gòu)造。
其次，用圖48到圖50對(duì)本實(shí)施例的半導(dǎo)體器件的制造方法進(jìn)行說(shuō)明。另外，圖48到圖50是沿圖1的A-A’線剖面的工序剖面圖。
首先，與例如實(shí)施例5的半導(dǎo)體器件的制造方法同樣地形成存儲(chǔ)單元晶體管、外圍電路用晶體管、位線64、布線層66、68和栓塞76等(圖48(a))。
接著，與例如實(shí)施例5的半導(dǎo)體器件的制造方法同樣地形成層間絕緣膜78、80以及在它們上形成的開口部分82。
接著，對(duì)于層間絕緣膜72、78、80，選擇性地除去栓塞76(圖48(b))。另外，也可以與實(shí)施例5的半導(dǎo)體器件的制造方法同樣地在接觸孔74內(nèi)殘存下勢(shì)壘金屬76a。
接著，在整個(gè)面上，例如用CVD法，淀積例如膜厚5～10nm的Ti膜和例如膜厚30nm的Ru膜。TiN膜是將變成為貼緊層的膜，Ru膜是將成為存儲(chǔ)電極的膜。
接著，在整個(gè)面上，用例如旋轉(zhuǎn)涂敷法，淀積例如SOG膜。
接著，用例如CMP法，一直到層間絕緣膜80在表面上露出來(lái)為止，平坦地除去SOG膜、Ru膜和TiN膜，在開口部分82內(nèi)形成由TiN膜構(gòu)成的貼緊層128、由Ru膜構(gòu)成的存儲(chǔ)電極84和由SOG膜構(gòu)成的內(nèi)側(cè)保護(hù)膜86(圖49(a))。
接著，對(duì)貼緊層128，層間絕緣膜72、78、80，存儲(chǔ)電極84，內(nèi)側(cè)保護(hù)膜84選擇性地進(jìn)行刻蝕，在層間絕緣膜72、78、80和存儲(chǔ)電極84之間形成間隙(圖49(b))。例如可以采用進(jìn)行使用過(guò)氧化硫酸的濕法刻蝕的辦法，選擇性地除去由TiN膜構(gòu)成的貼緊層128。
另外，如果貼緊層128的除去量少，則在后工序中利用刻蝕液的滲入除去下層的絕緣膜會(huì)變得困難起來(lái)，而如果貼緊層128的除去量過(guò)多，則就會(huì)變成為不可能得到栓塞46與存儲(chǔ)電極84之間的接觸。因此，貼緊層128的刻蝕量，至少貼緊層128的刻蝕必須達(dá)到比層間絕緣膜78還往下，必須在不會(huì)除去栓塞46與存儲(chǔ)電極84之間的貼近層128的范圍內(nèi)進(jìn)行控制。
接著，用例如使用氟酸系水溶液的濕法刻蝕，對(duì)層間絕緣膜80和內(nèi)側(cè)保護(hù)膜86進(jìn)行刻蝕，使存儲(chǔ)電極84的外側(cè)面露出來(lái)。這時(shí)，由于在存儲(chǔ)電極84和層間絕緣膜78、80之間已形成了間隙126，故刻蝕液會(huì)從間隙126滲入，連處于比層間絕緣膜78還往下的下層的層間絕緣膜72、78、38和側(cè)壁絕緣膜34、114、122也被刻蝕。歸因于此，在字線(柵極電極20)間的區(qū)域、位線64間的區(qū)域、字線與位線64之間的區(qū)域、字線20與栓塞44、46之間的區(qū)域和位線64與栓塞76之間的區(qū)域上，形成空洞88(圖50(a))。
接著，在整個(gè)面上，用例如CVD法，淀積例如膜厚10～30nm的Ta2O5膜、BST膜、TiO膜、ON膜、Al2O3膜、SBT膜或STO膜等的電介質(zhì)膜，形成由這些電介質(zhì)膜構(gòu)成的電容器電介質(zhì)膜90。借助于此，層間絕緣膜78與存儲(chǔ)電極84之間的間隙126，就可以被電容器電介質(zhì)膜90堵塞起來(lái)。
接著，在整個(gè)面上，例如用CVD法，淀積上例如膜厚50～300nm的Ru膜后，用光刻技術(shù)和刻蝕技術(shù)，使該Ru膜圖形化，形成由Ru膜構(gòu)成的平板電極92(圖50(b))。
接著，例如與實(shí)施例1的半導(dǎo)體器件的制造方法同樣地形成電容器電介質(zhì)膜90、平板電極92、布線層104、106和112等。
借助于此，就可以制造由一個(gè)晶體管和一個(gè)電容器構(gòu)成的DRAM。
如上所述，倘采用本實(shí)施例，由于預(yù)先在層間絕緣膜與存儲(chǔ)電極之間形成了貼緊層，利用借助于除去貼緊層形成的間隙來(lái)形成空洞，故即便是在用對(duì)于層間絕緣膜來(lái)說(shuō)貼緊性優(yōu)良的材料形成存儲(chǔ)電極的情況下，也可以利用存儲(chǔ)電極與層間絕緣膜之間的界面處的滲入來(lái)形成空洞。
另外，在本實(shí)施例中，雖然示出的是在實(shí)施例5的半導(dǎo)體器件及其制造方法中把貼緊層128用做選擇除去膜的情況，但是在實(shí)施例1到4的半導(dǎo)體器件及其制造方法中也同樣地可以應(yīng)用。
此外，在上述實(shí)施例中，雖然在刻蝕貼緊層128之后，再刻蝕層間絕緣膜80和層間絕緣膜72、48、38，側(cè)壁絕緣膜34、114、122，但是，也可以在除去了層間絕緣膜80之后，刻蝕貼緊層128，然后再對(duì)層間絕緣膜72、48、38，側(cè)壁絕緣膜34、114、122進(jìn)行刻蝕。
用圖51到圖57對(duì)本發(fā)明的實(shí)施例8的半導(dǎo)體器件及其制造方法進(jìn)行說(shuō)明。另外，對(duì)于那些與圖1到圖46所示的實(shí)施例1到6的半導(dǎo)體器件同樣的構(gòu)成要素賦予同一標(biāo)號(hào)而省略或簡(jiǎn)化說(shuō)明。
圖51的平面圖示出了本實(shí)施例的半導(dǎo)體器件的構(gòu)造，圖52的概略剖面圖示出了本實(shí)施例的半導(dǎo)體器件的構(gòu)造，圖53到圖56的工序剖面圖示出了本實(shí)施例的半導(dǎo)體器件的制造方法，圖57的說(shuō)明圖用來(lái)說(shuō)明層間絕緣膜的刻蝕過(guò)程。
首先，用圖51和52對(duì)本實(shí)施例的半導(dǎo)體器件的構(gòu)造進(jìn)行說(shuō)明。另外，圖52(a)是沿圖51的B-B’線剖面的概略剖面圖，圖52(b)是沿圖52的C-C’線剖面的概略剖面圖。
在實(shí)施例1到6中，用在位線64上邊形成的硅氮化膜62支持覆蓋空洞88的上表面的層間絕緣膜78。但是，層間絕緣膜78也可以用其它的構(gòu)成部分支持。在本實(shí)施例中，作為其一個(gè)例子，示出了用把位線64上邊覆蓋起來(lái)的層間絕緣膜72支持層間絕緣膜78的半導(dǎo)體器件及其制造方法。
本實(shí)施例在半導(dǎo)體器件，如圖51和圖52所示，其主要特征在于在被4個(gè)存儲(chǔ)電極84夾在中間的區(qū)域的中央部分處，大體上四角錐狀地殘存有層間絕緣膜72，構(gòu)成支持層間絕緣膜78的構(gòu)造體。采用這樣地構(gòu)成半導(dǎo)體器件的辦法，也可以防止歸因于形成空洞而引起的層間絕緣膜78的坍塌。
其次，用圖53到圖56對(duì)本實(shí)施例的半導(dǎo)體器件的制造方法進(jìn)行說(shuō)明。另外，圖53和圖54是沿圖51的B-B’線剖面的工序剖面圖，圖55和圖56是沿圖52的C-C’線剖面的工序剖面圖。
首先，與例如實(shí)施例1的半導(dǎo)體器件的制造方法同樣地形成把存儲(chǔ)單元晶體管和外圍電路用晶體管上邊覆蓋起來(lái)的層間絕緣膜48。
接著，在層間絕緣膜48上邊，用例如CVD法，淀積膜厚20nm的硅氮化膜，形成由硅氮化膜構(gòu)成的刻蝕停止層膜120。
接著，在刻蝕停止層膜120和層間絕緣膜48、硅氮化膜18上，形成連接到栓塞44上的栓塞56和連接到柵極電極22上的栓塞58。
接著，在層間絕緣膜48上邊，用例如CVD法，淀積膜厚50nm的W膜并進(jìn)行刻蝕，形成通過(guò)栓塞56、44連接到緣/漏擴(kuò)散層26上的位線64和通過(guò)栓塞56連接到柵極電極22上的布線層66(圖53(a)、圖55(a))。在這里，位線64的寬度，例如定為0.18微米，位線64間的間隔例如定為0.18微米。
接著，在整個(gè)面上用例如CVD法淀積上硅氧化膜后，用CMP法使其表面平坦化，形成位線64上邊的膜厚為大約50nm的硅氧化膜構(gòu)成的的層間絕緣膜72(圖53(b)、圖55(b))。
接著，用光刻技術(shù)和刻蝕技術(shù)，在層間絕緣膜72、刻蝕停止層膜120和層間絕緣膜48上形成達(dá)到栓塞46的接觸孔74。
接著，把栓塞76埋入到在層間絕緣膜72、48上形成了開口的接觸孔74內(nèi)。
接著，與例如實(shí)施例的半導(dǎo)體器件的制造方法同樣地，形成層間絕緣膜78、80，存儲(chǔ)電極84，內(nèi)側(cè)保護(hù)膜86(圖54(a)、圖56(a))。
這時(shí)，若使用0.18微米的設(shè)計(jì)規(guī)則，則例如存儲(chǔ)電極的短邊方向的節(jié)距尺寸為360nm，長(zhǎng)邊方向的節(jié)距尺寸變成為720nm。如果考慮光刻過(guò)程中的光學(xué)方面的影響，則實(shí)際上可以形成的存儲(chǔ)電極84的尺寸，短邊方向的寬度例如將變成為260nm，長(zhǎng)邊方向的寬度例如將變成為480nm(間隙240nm)。此外，配置在斜向方向上的存儲(chǔ)電極84間的間隙，歸因于拐角部分的圓角化而變成為例如340nm。
接著，用例如使用氟酸系水溶液的濕法刻蝕，對(duì)層間絕緣膜80和內(nèi)側(cè)保護(hù)膜86進(jìn)行刻蝕，使存儲(chǔ)電極84的外側(cè)面露出來(lái)，同時(shí)，還還對(duì)比層間絕緣膜78還往下的下層的層間絕緣膜72也被刻蝕，位線64間的區(qū)域、位線64與栓塞76之間的區(qū)域和位線64與栓塞76之間的區(qū)域上，形成空洞88(圖54(b)、圖56(b))。另外，由于在層間絕緣膜48上邊已形成了刻蝕停止層膜120，故層間絕緣膜48下邊的絕緣膜不會(huì)被刻蝕。
在這里，層間絕緣膜72的刻蝕，以層間絕緣膜78與存儲(chǔ)電極84之間的界面部分為起點(diǎn)，等方向性地進(jìn)行。歸因于此，層間絕緣膜72的刻蝕面，將變成為反映存儲(chǔ)電極84的底面形狀的面。
在應(yīng)用上邊所說(shuō)的那種器件參數(shù)的情況下，估計(jì)例如30％的過(guò)刻蝕，把層間絕緣膜72的刻蝕量換算成厚度設(shè)定為大約130nm。借助于此，對(duì)于深度方向來(lái)說(shuō)，就可以對(duì)一直到刻蝕停止層膜12上邊為止的層間絕緣膜72全部進(jìn)行刻蝕。
另一方面，由于與短邊方向相鄰的存儲(chǔ)電極84間的間隙約為100nm，與長(zhǎng)邊方向相鄰的存儲(chǔ)電極84間的間隙約為240nm，故該區(qū)域的層間絕緣膜72歸因于水平方向的刻蝕也全部被刻蝕。
但是，配置在斜向方向上的存儲(chǔ)電極84間的間隙約為340nm，在上述的刻蝕條件下所有的層間絕緣膜72都不會(huì)被刻蝕。為此，當(dāng)平面性地看時(shí)，在被4個(gè)存儲(chǔ)電極84夾在中間的區(qū)域的中央部分上，如圖51和圖57(a)所示，將殘存有大體上菱形的層間絕緣膜72。另外，如圖57(a)所示，即便是在空洞88的外緣部分處，層間絕緣膜72的形狀也將變成為反映存儲(chǔ)電極84的形狀的形狀。此外，在層間絕緣膜80上，也將形成反映存儲(chǔ)電極84的形狀的刻蝕面。
此外，層間絕緣膜72的刻蝕，如圖57(b)所示，在深度方向上也等方向性地進(jìn)行。因此，殘存于被4個(gè)存儲(chǔ)電極84夾在中間的區(qū)域的中央部分上的層間絕緣膜72，如圖52(b)和圖56(b)所示，將變成為越往上就越細(xì)的大體上四角錐狀形狀。
四角錐狀形狀的層間絕緣膜72，已連接到位線64和層間絕緣膜78這雙方上，變成為支持層間絕緣膜78的構(gòu)造。因此，借助于這樣的大體上四角錐狀地殘存的層間絕緣膜72，就可以防止層間絕緣膜78的坍塌。
接著，例如與實(shí)施例1的半導(dǎo)體器件的制造方法同樣地形成電容器電介質(zhì)膜90、平板電極92、布線層104、106和112等。
借助于此，就可以制造由一個(gè)晶體管和一個(gè)電容器構(gòu)成的DRAM。
如上所述，倘采用本實(shí)施例，則即便是用層間絕緣膜72，也可以防止因形成空洞88而引起的層間絕緣膜78的坍塌。
用圖58到圖63對(duì)本發(fā)明的實(shí)施例9的半導(dǎo)體器件及其制造方法進(jìn)行說(shuō)明。
圖58的平面圖示出了本實(shí)施例的半導(dǎo)體器件的構(gòu)造，圖59的概略剖面圖示出了本實(shí)施例的半導(dǎo)體器件的構(gòu)造，圖60到圖63的工序剖面圖示出了本實(shí)施例的半導(dǎo)體器件的制造方法。
在上述實(shí)施例1到8中，雖然示出的是把本發(fā)明應(yīng)用于DRAM的情況，但是本發(fā)明在包括SRAM在內(nèi)的其它的存儲(chǔ)器件或邏輯器件等其它的半導(dǎo)體器件中也同樣地可以應(yīng)用。在本實(shí)施例中，對(duì)把本發(fā)明應(yīng)用于其它的器件的情況下的一個(gè)例子進(jìn)行說(shuō)明。
首先，用圖58和59對(duì)本實(shí)施例的半導(dǎo)體器件的構(gòu)造進(jìn)行說(shuō)明。另外，圖59是沿圖58的B-B’線剖面的概略剖面圖。
在硅襯底200上邊，形成劃分器件區(qū)的器件隔離膜202。在已形成了器件隔離膜202的硅襯底200上邊，形成上表面被硅氮化膜206覆蓋起來(lái)的柵極電極208，和具有源/漏擴(kuò)散層218的MOS晶體管。
在已形成了MOS晶體管的硅襯底200上邊，形成層間絕緣膜220、222。在層間絕緣膜222上邊，形成通過(guò)栓塞226連接到源/漏擴(kuò)散層218上的布線層230。
在已形成了布線層218的布線層222上邊，形成層間絕緣膜234、236。在層間絕緣膜236上邊，形成通過(guò)栓塞240連接到布線層230上的布線層244。
在已形成了布線層244的層間絕緣膜236上邊，形成層間絕緣膜248、250。在層間絕緣膜250上邊，形成通過(guò)栓塞252連接到布線層144上的布線層256。
在這里，本實(shí)施例的半導(dǎo)體器件的主要特征在于在層間絕緣膜220上形成空洞228，在層間絕緣膜234上形成空洞242，在層間絕緣膜246上形成空洞254。此外，空洞228、242、254，如圖59所示，具有分別以栓塞226、240、252為中心的圓形形狀，相鄰的空洞彼此進(jìn)行連接。
采用像這樣地在層間絕緣膜220、234、248上分別形成空洞228、242、254的辦法，就可以大幅度地減小布線層間的寄生電容。
其次，用圖60到圖63對(duì)本實(shí)施例的半導(dǎo)體器件的制造方法進(jìn)行說(shuō)明。另外，圖60到圖63是沿圖59的A-A’線剖面的工序剖面圖。
首先，在半導(dǎo)體襯底200的主表面上邊，用例如STI法，形成器件隔離膜20。
接著，在由器件隔離膜202劃分開的多個(gè)器件區(qū)上邊，例如用熱氧化法形成由硅氧化膜構(gòu)成的柵極絕緣膜204。
接著，在整個(gè)面上，用例如CVD法，依次淀積上摻雜多晶硅膜和硅氮化膜后，使該淀積膜圖形化，形成由上表面被硅氮化膜206覆蓋起來(lái)的多晶硅膜構(gòu)成的柵極電極208。另外，柵極電極208，并不限于多晶硅膜的單層構(gòu)造，也可以使用多硅化物構(gòu)造，多晶硅金屬構(gòu)造或金屬膜等。
接著，以柵極電極208為掩模進(jìn)行離子注入，在柵極電極208的兩側(cè)的硅襯底200中形成將成為L(zhǎng)DD區(qū)域或擴(kuò)展區(qū)的雜質(zhì)擴(kuò)散區(qū)210(圖60(a))。
接著，在整個(gè)面上，用例如CVD法，依次淀積例如膜厚5～20nm的硅氮化膜32和例如膜厚70nm的硅氧化膜。
接著，以硅氮化膜214為停止層刻蝕硅氧化膜。借助于此，在已形成了硅氮化膜214的柵極電極208和硅氮化膜214的側(cè)壁上，形成由硅氧化膜構(gòu)成的側(cè)壁絕緣膜216。
另外，硅氮化膜214，用來(lái)在后工序中除去側(cè)壁絕緣膜216等之際，防止器件隔離膜202被刻蝕掉。在用與側(cè)壁絕緣膜216刻蝕特性不同的膜(例如硅氮化膜)形成器件隔離膜202之類的情況下，并非一定需要不可。
接著，以柵極電極208和側(cè)壁絕緣膜216為掩模進(jìn)行離子注入，在柵極電極208的兩側(cè)的構(gòu)硅襯底200中形成LDD構(gòu)造或擴(kuò)展構(gòu)造的源/漏擴(kuò)散層218。
這樣一來(lái)，就可以形成具有柵極電極208和在其兩側(cè)的硅襯底200中形成的源/漏擴(kuò)散層218的MOS晶體管(圖60(b))。
接著，在整個(gè)面上，用例如CVD法，淀積例如膜厚500nm的硅氧化膜，用CMP法等，一直到硅氮化膜206露出來(lái)為止對(duì)其表面進(jìn)行研磨，形成由表面平坦化的硅氧化膜構(gòu)成的層間絕緣膜220。
接著，在整個(gè)面上，用例如CVD法，淀積例如膜厚40～80nm的硅氮化膜，形成由硅氮化膜構(gòu)成的層間絕緣膜222(圖60(c))。
接著，用光刻技術(shù)和刻蝕技術(shù)，形成貫通層間絕緣膜220、222和硅氮化膜214，達(dá)到源/漏擴(kuò)散層218的接觸孔224。
接著，把栓塞226埋入到接觸孔224內(nèi)(圖60(d))。例如，在整個(gè)面上，用例如CVD法，依次淀積上例如膜厚10nm的Ru膜、例如膜厚15nm的TiN膜和例如膜厚200nm的W膜后，用CMP法，一直到層間絕緣膜222的表面露出來(lái)為止平坦地除去W膜、TiN膜和Ru膜，在接觸孔224內(nèi)形成由W膜/TiN膜/Ti膜構(gòu)成的栓塞226。
另外，最下層的Ru膜，與通常使用的Ti膜的情況同樣，是用來(lái)形成與硅襯底200之間的接觸的膜。該Ru膜，在形成源/漏擴(kuò)散層218時(shí)的熱處理等中，與硅襯底200進(jìn)行反應(yīng)，在TiN膜與硅襯底200之間的界面上形成硅化物膜。
接著，進(jìn)行使用例如氟酸系水溶液的濕法刻蝕。這時(shí)，由于栓塞226的外周部分用構(gòu)成層間絕緣膜220、222的硅氧化膜和對(duì)于硅氮化膜貼緊性不好的Ru膜構(gòu)成，故刻蝕液會(huì)從栓塞226與層間絕緣膜222之間的界面處滲入進(jìn)去，使處于比層間絕緣膜222更往下的下層的層間絕緣膜220和側(cè)壁絕緣膜216也被刻蝕。歸因于此，就可以在層間絕緣膜222下邊，形成空洞228(圖61(a))。另外，由于在器件隔離膜202上邊和柵極電極208的側(cè)面部分上已經(jīng)形成了硅氮化膜214，故器件隔離膜202或柵極絕緣膜204不會(huì)被刻蝕。
由于可以采用這樣地形成空洞228的辦法來(lái)降低柵極電極208間的區(qū)域、柵極電極208與栓塞226之間的介電系數(shù)，故可以大幅度地減小這些布線間的寄生電容。
另外，層間絕緣膜220和側(cè)壁絕緣膜216的刻蝕，如圖58(a)所示，以栓塞226為起點(diǎn)等方向性地進(jìn)行。如果空洞228形成得太寬，則存在著層間絕緣膜222會(huì)坍塌的可能。因此，層間絕緣膜220的刻蝕量，理想的是要適宜調(diào)整為層間絕緣膜222不坍塌的量。此外，如果空洞228一直達(dá)到劃片線為止，則在對(duì)芯片進(jìn)行劃片時(shí)空洞224就會(huì)在芯片的周緣部分上露出來(lái)，存在著耐濕性劣化的可能。因此，在形成空洞228之際，必須控制為使得空洞228的周緣部分達(dá)不到劃片線。
接著，在層間絕緣膜222上邊，形成通過(guò)栓塞226連接到MOS晶體管上的布線層230。另外，布線層的表面，要預(yù)先用例如TiN、WN、SiN、TAl2O3、W、Ti、Si等的耐氟酸性的保護(hù)膜232覆蓋起來(lái)。
接著，在整個(gè)面上，用例如CVD法，淀積上例如膜厚500～1000nm的硅氧化膜后，用CMP法，一直到保護(hù)膜232露出來(lái)為止對(duì)其表面進(jìn)行研磨，形成由表面平坦化的硅氧化膜構(gòu)成的層間絕緣膜234(圖61(b))。
接著，用光刻技術(shù)和刻蝕技術(shù)，在層間絕緣膜236上形成到達(dá)保護(hù)膜232的接觸孔238。在用絕緣膜形成保護(hù)膜232的情況下，形成到達(dá)布線層230的接觸孔238。
接著，把栓塞240埋入到接觸孔238內(nèi)(圖61(c))。例如，在整個(gè)面上，用例如CVD法，淀積上膜厚300nm的Ru膜后，一直到層間絕緣膜236的表面露出來(lái)為止，用CMP法平坦地除去Ru膜，形成已埋入到接觸孔238內(nèi)的由Ru膜構(gòu)成的栓塞240。在布線層230為金屬的情況下，由于并非非要接觸金屬(Ti)或勢(shì)壘金屬(TiN)不可，故也可以像上邊所說(shuō)的那樣地僅僅用Ru膜形成栓塞240。
接著，進(jìn)行使用例如氟酸系水溶液的濕法刻蝕。這時(shí)，由于栓塞240的外周部分用對(duì)構(gòu)成層間絕緣膜236的硅氧化膜貼緊性不好的Ru膜構(gòu)成，故刻蝕液會(huì)從栓塞240與層間絕緣膜236之間的界面處滲入進(jìn)去，使處于比層間絕緣膜236更往下的下層的層間絕緣膜234被刻蝕。歸因于此，就可以在層間絕緣膜236下邊，形成空洞242(圖61(a))。
另外，在該情況下，如圖58所示，把布線層230的區(qū)域形成為使之突出出來(lái)，從界面滲入進(jìn)來(lái)的氟酸系水溶液就可以到達(dá)層間絕緣膜236。此外，布線層230，由于被形成為完全把栓塞226覆蓋起來(lái)，故刻蝕液不會(huì)進(jìn)入更往下的下層，因而層間絕緣膜220不會(huì)被刻蝕。
借助于像這樣地形成空洞242，由于可以降低布線層230的區(qū)域的介電系數(shù)，故可以大幅度地減小布線層230間的寄生電容。
另外，層間絕緣膜234的刻蝕，如圖58(b)所示，以栓塞240為起點(diǎn)等方向性地進(jìn)行。如果空洞242形成得太寬，則存在著層間絕緣膜236會(huì)坍塌的可能。因此，層間絕緣膜234的刻蝕量，理想的是要適宜調(diào)整為層間絕緣膜236不坍塌的量。此外，如果空洞242一直達(dá)到劃片線為止，則在對(duì)芯片進(jìn)行劃片時(shí)空洞242就會(huì)在芯片的周緣部分上露出來(lái)，存在著耐濕性劣化的可能。因此，在形成空洞242之際，必須控制為使得空洞242的周緣部分達(dá)不到劃片線。
接著，在層間絕緣膜236上邊，與布線層230、保護(hù)膜232、層間絕緣膜234、236和栓塞240的形成方法同樣地形成布線層244、保護(hù)膜246、層間絕緣膜248、250和栓塞252(圖62(b)。
接著，進(jìn)行使用例如氟酸系水溶液的溫法刻蝕。這時(shí)，由于栓塞252的外周部分用對(duì)構(gòu)成層間絕緣膜250的硅氧化膜貼緊性不好的Ru膜構(gòu)成，故刻蝕液會(huì)從栓塞252與層間絕緣膜250之間的界面處滲入進(jìn)去，使處于比層間絕緣膜250更往下的下層的層間絕緣膜248被刻蝕。歸因于此，就可以在層間絕緣膜250下邊，形成空洞254。
借助于像這樣地形成空洞254，由于可以降低布線層244的區(qū)域的介電系數(shù)，故可以大幅度地減小布線層244間的寄生電容。
另外，層間絕緣膜248的刻蝕，以栓塞252為起點(diǎn)等方向性地進(jìn)行。如果空洞254形成得太寬，則存在著層間絕緣膜250會(huì)坍塌的可能。因此，層間絕緣膜484的刻蝕量，理想的是要適宜調(diào)整為層間絕緣膜250不坍塌的量。此外，如果空洞254一直達(dá)到劃片線為止，則在對(duì)芯片進(jìn)行劃片時(shí)空洞542就會(huì)在芯片的周緣部分上露出來(lái)，存在著耐濕性劣化的可能。因此，在形成空洞254之際，必須控制為使得空洞242的周緣部分達(dá)不到劃片線。
接著，在層間絕緣膜250上邊，形成通過(guò)栓塞252連接到布線層244上的布線層256(圖63)。
如上所述，倘采用本實(shí)施例，由于在栓塞的外部設(shè)置與層間絕緣膜之間的貼緊性不好的膜，利用來(lái)自栓塞與層間絕緣膜之間的界面的刻蝕液的滲入在下層的層間絕緣膜上形成空洞，故可以大幅度地減小布線層間的寄生電容。
另外，在本實(shí)施例中，雖然作成為在柵極電極208的上表面上設(shè)置硅氮化膜206，支持空洞228上邊的層間絕緣膜222的構(gòu)造，但是柵極電極208上邊的硅氮化膜206并非非要不可。在該情況下，例如如圖64所示，也可以作成為在空洞228內(nèi)殘存有柱狀的層間絕緣膜220，防止層間絕緣膜222的坍塌。即便是在形成硅氮化膜206的情況下，也可以殘存有這樣的柱狀的層間絕緣膜。此外，如果空洞228足夠地小，則還可以把空洞228的外周部分用做用來(lái)防止層間絕緣膜222的坍塌的構(gòu)造體。
此外，在本實(shí)施例中，雖然把層間絕緣膜的刻蝕量控制為使得通過(guò)各個(gè)栓塞形成的空洞彼此進(jìn)行連接，但是也可以把刻蝕量減小為使得各個(gè)栓塞被載置于個(gè)別的空洞內(nèi)。
此外，在本實(shí)施例中，雖然分別地對(duì)層間絕緣膜228、242、254進(jìn)行刻蝕，但是，也可以作成為用一次的刻蝕在所有的層間絕緣膜上形成空洞。在該情況下，只要使得各個(gè)栓塞和布線層錯(cuò)開地進(jìn)行配置即可。要控制各個(gè)層間絕緣膜的刻蝕量，只要適宜控制構(gòu)成各個(gè)層間絕緣膜的材料的刻蝕速率即可。
本發(fā)明可以有種種的變形而不限于上述實(shí)施例。
例如，在上述實(shí)施例1到8中，雖然利用來(lái)自存儲(chǔ)電極與層間絕緣膜之間的界面的刻蝕液的滲入，對(duì)下層絕緣膜進(jìn)行刻蝕，但是，也可以利用在存儲(chǔ)電極上形成的針孔刻蝕下層絕緣膜。在用多晶硅材料形成存儲(chǔ)電極的情況下，有時(shí)候會(huì)在晶粒邊界上形成針孔。因此，也可以采用使得在存儲(chǔ)電極上形成針孔那樣地適宜控制存儲(chǔ)電極的形成條件的辦法，利用在存儲(chǔ)電極上形成的針孔，對(duì)下層絕緣膜進(jìn)行刻蝕。
另外，具有針孔的存儲(chǔ)電極，可以采用降低成膜初期階段的生長(zhǎng)核的密度的辦法形成。例如，采用使成膜初期階段的成膜溫度低溫化為270～290℃(通常的成膜溫度為300～330℃)左右的辦法就可以形成具有針孔的存儲(chǔ)電極。
此外，在上述實(shí)施例1到8中，雖然示出的是把本發(fā)明應(yīng)用到把筒狀的存儲(chǔ)電極的內(nèi)側(cè)面和外側(cè)面用做存儲(chǔ)電極面的、具有所謂的圓筒式電容器的半導(dǎo)體器件中去的情況，但是可以應(yīng)用本發(fā)明的電容器，并不限于圓筒式電容器。例如如圖65所示，即便是在具有柱狀的存儲(chǔ)電極84的所謂的臺(tái)柱式電容器或例如僅僅把例如圖66所示的那種存儲(chǔ)電極84的內(nèi)側(cè)面用做存儲(chǔ)電極面的所謂的凹面式電容器中，也可以應(yīng)用本發(fā)明。
在形成臺(tái)柱式電容器的情況下，在形成存儲(chǔ)電極84的過(guò)程中只要作成為用存儲(chǔ)電極84埋入到開口部分內(nèi)即可。
此外，在形成凹面式電容器的情況下，只要作成為使得用具有對(duì)氟酸系水溶液的耐性的絕緣膜，例如硅氮化膜形成層間絕緣膜80，在形成空洞88時(shí)的刻蝕工序中，殘存有層間絕緣膜80即可。也可以不用具有對(duì)氟酸系水溶液的耐性的絕緣膜形成全部層間絕緣膜80，而代之以使用在層間絕緣膜80的上表面上和開口部分82的內(nèi)壁上預(yù)先形成具有對(duì)氟酸系水溶液的耐性的絕緣膜。
此外，在上述實(shí)施例1到8中，雖然說(shuō)明的是把本發(fā)明應(yīng)用于DRAM的電容器的情況，但是，也可以作成為作為電容器電介質(zhì)膜90使用強(qiáng)電介質(zhì)膜，用同樣的構(gòu)造構(gòu)成強(qiáng)電介質(zhì)存儲(chǔ)器(FeRAM)。
此外，在上述實(shí)施例1到7中，雖然作成為用在位線64上邊形成的硅氮化膜62支持層間絕緣膜78，在上述實(shí)施例8中，用在位線64上邊形成的大體上四角錐狀的層間絕緣膜72支持層間絕緣膜78，在上述實(shí)施例9中，用在柵極電極208上邊形成的硅氮化膜206支持層間絕緣膜222，在上述實(shí)施例9的變形例中，用大體上四角錐狀的層間絕緣膜220支持層間絕緣膜222，但是，層間絕緣膜78、222，也可以用其它的構(gòu)成部分進(jìn)行支持。
例如，如圖67(a)所示，如果把開口部分82的至少是層間絕緣膜78的部分的形狀作成為倒錐形形狀，則該部分的存儲(chǔ)電極84的形狀也可以作成為倒錐形形狀。因此層間絕緣膜78就會(huì)掛在存儲(chǔ)電極84上，可以防止在空洞88方向上坍塌。
此外，例如如圖67(b)所示，如果把開口部分82的至少一個(gè)方向的寬度形成得比栓塞76的寬度還窄，則層間絕緣膜78將變成為乘坐在栓塞76上邊的形狀。因此，層間絕緣膜78被栓塞76支持，就可以防止在空洞方向上坍塌。
此外，在實(shí)施例9的半導(dǎo)體器件的情況下，由于采用把接觸孔224的至少是層間絕緣膜222的部分的形狀作成為倒錐形形狀的辦法，使層間絕緣膜222變成為掛在栓塞226上的形狀，故與圖67(a)的情況同樣，可以防止層間絕緣膜222的坍塌。
此外，在上述實(shí)施例1到9中，雖然說(shuō)明的是在形成空洞之際要除去的絕緣膜是硅氧化膜，作為停止層使用的絕緣膜是硅氮化膜的情況，但是要除去的絕緣膜和要?dú)埓嫦聛?lái)的絕緣膜也可以顛倒過(guò)來(lái)。此外，只要是彼此都具有刻蝕選擇性的絕緣膜，也可以使用別的組合，并不限于硅氧化膜與硅氮化膜之間的組合。此外，要除去的膜，也可以使用導(dǎo)電體膜。
此外，在上述實(shí)施例中，雖然示出的是在硅襯底上邊形成的半導(dǎo)體器件，但是在SOI襯底、GaAs襯底、InP襯底、SiC襯底和其它襯底上邊形成的半導(dǎo)體器件中也可以同樣地應(yīng)用。
就如以上所詳述的那樣，歸納起來(lái)，本發(fā)明的半導(dǎo)體器件極其制造方法的特征如下。
(附記1)一種半導(dǎo)體器件，其特征在于具有在半導(dǎo)體襯底上邊形成的第1絕緣膜；在上述第1絕緣膜上邊形成且具有開口部分的第2絕緣膜；至少在上述開口部分內(nèi)形成的導(dǎo)電體；在上述第1絕緣膜中形成具有與開口部分的形狀對(duì)應(yīng)的周緣部分的形狀的空洞。
(附記2)根據(jù)附記1所述的半導(dǎo)體器件，其特征在于上述第2絕緣膜用上述導(dǎo)電體進(jìn)行支持。
(附記3)根據(jù)附記1或2所述的半導(dǎo)體器件，其特征在于還具有在上述半導(dǎo)體襯底和上述第2絕緣膜之間形成的第1布線層，上述空洞，在上述導(dǎo)電體和上述第1布線層之間形成。
(附記4)根據(jù)附記3所述的半導(dǎo)體器件，其特征在于在上述半導(dǎo)體襯底和上述導(dǎo)電體之間，還具有把上述導(dǎo)電體電連到上述半導(dǎo)體襯底上的第1電極栓塞，上述空洞在上述導(dǎo)電體與上述第1布線層之間形成。
(附記5)根據(jù)附記4所述的半導(dǎo)體器件，其特征在于上述第2絕緣膜，在上述第1電極栓塞上邊形成，用上述第1電極栓塞進(jìn)行支持。
(附記6)根據(jù)附記1或2所述的半導(dǎo)體器件，其特征在于還具有在上述半導(dǎo)體襯底與上述第2絕緣膜之間形成，且具有至少2種布線圖形的第1布線層，上述空洞，在上述布線圖形間形成。
(附記7)根據(jù)附記1或2所述的半導(dǎo)體器件，其特征在于還具有在上述半導(dǎo)體襯底與上述第2絕緣膜之間形成的第1布線層，和在上述半導(dǎo)體襯底與上述第2絕緣膜之間形成，且由與上述第1布線層不同的導(dǎo)電層構(gòu)成的的第2布線層，上述空洞，在上述第1布線層與第2布線層之間形成。
(附記8)根據(jù)附記7所述的半導(dǎo)體器件，其特征在于在上述半導(dǎo)體襯底和上述導(dǎo)電體之間，還具有把上述導(dǎo)電體電連到上述半導(dǎo)體襯底上的第2電極栓塞，上述第2布線層用上述第2電極栓塞進(jìn)行支持。
(附記9)根據(jù)附記7或8所述的半導(dǎo)體器件，其特征在于在上述第2布線層上邊，還具有與上述第2絕緣膜接連的第3絕緣膜，上述第2絕緣膜用上述第2布線層和上述第3絕緣膜進(jìn)行支持。
(附記10)根據(jù)附記1到9中的任何一項(xiàng)所述的半導(dǎo)體器件，其特征在于上述導(dǎo)電體和上述第2絕緣膜，在上述開口部分內(nèi)隔以規(guī)定的間隙地進(jìn)行配置，上述空洞在上述間隙的下部區(qū)域上延伸，在上述第2絕緣膜上邊形成的第4絕緣膜被埋入到上述間隙的上部區(qū)域內(nèi)，把上述空洞堵塞起來(lái)。
(附記11)根據(jù)附記1到10中的任何一項(xiàng)所述的半導(dǎo)體器件，其特征在于上述導(dǎo)電體，是電連到上述半導(dǎo)體襯底上的電容器的存儲(chǔ)電極。
(附記12)根據(jù)附記3到11中的任何一項(xiàng)所述的半導(dǎo)體器件，其特征在于上述第1布線層，是晶體管的柵極電極。
(附記13)根據(jù)附記7到12中的任何一項(xiàng)所述的半導(dǎo)體器件，其特征在于上述第2布線層是位線。
(附記14)根據(jù)附記10所述的半導(dǎo)體器件，其特征在于上述導(dǎo)電體，是電連到上述半導(dǎo)體襯底上的電容器的存儲(chǔ)電極，上述第4絕緣膜，是在上述存儲(chǔ)電極上邊形成的電容器電介質(zhì)膜。
(附記15)根據(jù)附記1到14中的任何一項(xiàng)所述的半導(dǎo)體器件，其特征在于在上述半導(dǎo)體襯底上邊，具有多個(gè)單元陣列區(qū)域，在上述多個(gè)單元陣列區(qū)域中的每一個(gè)區(qū)域上，都形成彼此獨(dú)立的上述空洞。
(附記16)一種半導(dǎo)體器件的制造方法，其特征在于具有下述工序在半導(dǎo)體襯底上邊形成第1絕緣膜的工序；在上述第1絕緣膜上邊形成具有與上述第1絕緣膜不同的刻蝕特性的第2絕緣膜的工序；在上述第2絕緣膜上形成至少達(dá)到上述第1絕緣膜上的開口部分的工序；至少在上述開口部分內(nèi)形成與上述第2絕緣膜接連的導(dǎo)電體的工序；從上述第2絕緣膜與上述導(dǎo)電體之間的界面滲進(jìn)刻蝕液對(duì)上述第2絕緣膜進(jìn)行刻蝕，在上述第2絕緣膜的下部形成空洞的工序。
(附記17)根據(jù)附記16所述的半導(dǎo)體器件的制造方法，其特征在于還具有在上述半導(dǎo)體襯底與上述第2絕緣膜之間形成布線層的工序，在形成上述空洞的工序中，在上述布線層的周圍形成上述空洞。
(附記18)根據(jù)附記17所述的半導(dǎo)體器件的制造方法，其特征在于還具有在上述布線層的側(cè)壁上，形成具有與上述第1絕緣膜的刻蝕特性實(shí)質(zhì)上相同的刻蝕特性的側(cè)壁絕緣膜的工序，在上述形成空洞的工序中，采用對(duì)上述第1絕緣膜和上述側(cè)壁絕緣膜進(jìn)行刻蝕的辦法，在上述布線層的側(cè)壁部分上形成空洞。
(附記19)根據(jù)附記16到18中的任何一項(xiàng)所述的半導(dǎo)體器件的制造方法，其特征在于在形成上述第2絕緣膜的工序之后，還具有在上述第2絕緣膜上邊，形成具有與上述第1絕緣膜實(shí)質(zhì)上相同的刻蝕特性的第3絕緣膜的工序，在上述形成空洞的工序中，采用使刻蝕液從上述導(dǎo)電體與上述第3絕緣膜及上述第2絕緣膜之間的界面滲入進(jìn)來(lái)的辦法，對(duì)上述第1絕緣膜進(jìn)行刻蝕。
(附記20)根據(jù)附記19所述的半導(dǎo)體器件的制造方法，其特征在于在上述形成空洞的工序中，在刻蝕上述第1絕緣膜形成上述空洞的同時(shí)，把上述第3絕緣膜刻蝕為使得上述第3絕緣膜的一部分殘存于上述第2絕緣膜上邊。
如上所述，倘采用本發(fā)明，由于在電極或布線層間形成空洞，降低這些電極或布線層間的介電系數(shù)，故可以大幅度地減小電極或布線層間的區(qū)域的寄生電容，因而可以對(duì)半導(dǎo)體器件的高速化作出貢獻(xiàn)。
權(quán)利要求
1.一種半導(dǎo)體器件，其特征在于具有在半導(dǎo)體襯底上邊形成的第1絕緣膜；在上述第1絕緣膜上邊形成且具有開口部分的第2絕緣膜；至少在上述開口部分內(nèi)形成的導(dǎo)電體，在上述第1絕緣膜中形成有與上述開口部分的形狀對(duì)應(yīng)的周緣部分的形狀的空洞。
2.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其特征在于還具有在上述半導(dǎo)體襯底和上述第2絕緣膜之間形成的第1布線層，上述空洞在上述導(dǎo)電體和上述第1布線層之間形成。
3.根據(jù)權(quán)利要求2所述的半導(dǎo)體器件，其特征在于在上述半導(dǎo)體襯底和上述導(dǎo)電體之間，還具有把上述導(dǎo)電體電連到上述半導(dǎo)體襯底上的第1電極栓塞，上述空洞在上述導(dǎo)電體與上述第1布線層之間形成。
4.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其特征在于還具有在上述半導(dǎo)體襯底與上述第2絕緣膜之間形成，且具有至少2種布線圖形的第1布線層，上述空洞在上述布線圖形之間形成。
5.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其特征在于還具有在上述半導(dǎo)體襯底與上述第2絕緣膜之間形成的第1布線層，和在上述半導(dǎo)體襯底與上述第2絕緣膜之間形成且由與上述第1布線層不同的導(dǎo)電層構(gòu)成的第2布線層，上述空洞在上述第1布線層與第2布線層之間形成。
6.根據(jù)權(quán)利要求1到5中的任何一項(xiàng)權(quán)利要求所述的半導(dǎo)體器件，其特征在于上述導(dǎo)電體和上述第2絕緣膜，在上述開口部分內(nèi)隔以規(guī)定的間隙進(jìn)行配置，上述空洞在上述間隙的下部區(qū)域上延伸，在上述第2絕緣膜上邊形成的第4絕緣膜被埋入到上述間隙的上部區(qū)域內(nèi)，把上述空洞堵塞起來(lái)。
7.一種半導(dǎo)體器件的制造方法，其特征在于具有下述工序在半導(dǎo)體襯底上邊形成第1絕緣膜的工序；在上述第1絕緣膜上邊形成具有與上述第1絕緣膜不同的刻蝕特性的第2絕緣膜的工序；在上述第2絕緣膜上形成至少達(dá)到上述第1絕緣膜上的開口部分的工序；至少在上述開口部分內(nèi)形成與上述第2絕緣膜接連的導(dǎo)電體的工序；從上述第2絕緣膜與上述導(dǎo)電體之間的界面滲進(jìn)刻蝕液對(duì)上述第1絕緣膜進(jìn)行刻蝕，在上述第2絕緣膜的下部形成空洞的工序。
8.根據(jù)權(quán)利要求7所述的半導(dǎo)體器件的制造方法，其特征在于還具有在上述半導(dǎo)體襯底與上述第2絕緣膜之間形成布線層的工序，在形成上述空洞的工序中，在上述布線層的周圍形成上述空洞。
9.根據(jù)權(quán)利要求8所述的半導(dǎo)體器件的制造方法，其特征在于還具有在上述布線層的側(cè)壁上，形成具有與上述第1絕緣膜的刻蝕特性實(shí)質(zhì)上相同的刻蝕特性的側(cè)壁絕緣膜的工序，在上述形成空洞的工序中，采用對(duì)上述第1絕緣膜和上述側(cè)壁絕緣膜進(jìn)行刻蝕的辦法，在上述布線層的側(cè)壁部分上形成上述空洞。
10.根據(jù)權(quán)利要求7到9中的任何一項(xiàng)所述的半導(dǎo)體器件的制造方法，其特征在于在形成上述第2絕緣膜的工序之后，還具有在上述第2絕緣膜上邊，形成具有與上述第1絕緣膜實(shí)質(zhì)上相同的刻蝕特性的第3絕緣膜的工序，在上述形成空洞的工序中，采用使刻蝕液從上述導(dǎo)電體與上述第3絕緣膜及上述第2絕緣膜之間的界面滲入進(jìn)來(lái)的辦法，對(duì)上述第1絕緣膜進(jìn)行刻蝕。
全文摘要
可以減小電極或布線層間寄生電容的半導(dǎo)體器件及其制造方法。具有:在半導(dǎo)體襯底10上邊形成的絕緣膜72;絕緣膜72上邊形成且具有開口部分82的絕緣膜78;至少在開口部分82內(nèi)形成的導(dǎo)電體84,在絕緣膜72上形成具有與開口部分82的形狀對(duì)應(yīng)的周緣部分的形狀的空洞88。由于在電極或布線層間的區(qū)域上形成空洞88,降低電極或布線層間的介電系數(shù),故可以大幅度地減小電極或布線層間區(qū)域的寄生電容,因而會(huì)對(duì)半導(dǎo)體器件的高速化作出貢獻(xiàn)。
文檔編號(hào)H01L21/8234GK1375870SQ0210732
公開日2002年10月23日 申請(qǐng)日期2002年3月13日 優(yōu)先權(quán)日2001年3月13日
發(fā)明者中村俊二, 吉田英司 申請(qǐng)人:富士通株式會(huì)社