技術(shù)編號：6914344
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術(shù)詳細(xì)信息。本發(fā)明涉及可以減小電極或布線層間的寄生電容的。背景技術(shù) 隨著半導(dǎo)體器件的大規(guī)模高集成化，最小加工尺寸就要達到0.1微米之小，由曝光技術(shù)實現(xiàn)的最小圖形形成就變得日益困難起來。為此鑒于圖形形成的困難性，人們就正在摸索僅僅用簡單的矩形圖形形成器件而不使用以往一直使用的斜圖形或復(fù)雜的圖形來形成器件的技術(shù)。對于可以用簡單的矩形圖形形成的現(xiàn)有的半導(dǎo)體器件，用圖68(a)進行說明。圖68(a)給出了現(xiàn)有半導(dǎo)體器件構(gòu)造的代表性層的平面布局圖。在硅襯底的主表面上邊，把由器件...
注意：該技術(shù)已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識儲備，不適合論文引用。