專利名稱：開(kāi)關(guān)電路裝置的制作方法
專利說(shuō)明開(kāi)關(guān)電路裝置 [發(fā)明的技術(shù)領(lǐng)域]本發(fā)明涉及用于高頻開(kāi)關(guān)用途的化合物半導(dǎo)體開(kāi)關(guān)電路裝置，特別是將控制端點(diǎn)做成1個(gè)的化合物半導(dǎo)體開(kāi)關(guān)電路裝置。在移動(dòng)電話等移動(dòng)體用通信裝置中，使用GHz波段的微波的場(chǎng)合較多，在天線的切換電路、發(fā)送接收的切換電路等中，多使用用于切換這些高頻信號(hào)的開(kāi)關(guān)元件(例如特開(kāi)平9-181642號(hào))。作為這種元件，因處理的是高頻，故多使用采用砷化鎵(GaAs)的場(chǎng)效應(yīng)晶體管(以下稱FET)，與此相伴隨，將上述開(kāi)關(guān)電路自身集成化了的單片微波集成電路(MMIC)的開(kāi)發(fā)正在進(jìn)行。


圖10(A)示出了GaAs MESFET的剖面圖。在未摻雜的GaAs襯底1的表面部分摻入N型雜質(zhì)，形成N型溝道區(qū)2，配置與溝道區(qū)2的表面呈肖特基接觸的柵電極3，在柵電極3的兩側(cè)配置與GaAs表面呈歐姆接觸的源、漏電極4、5。該晶體管依賴于柵電極3的電位在正下方的溝道區(qū)2內(nèi)形成耗盡層，以此控制源電極4和漏電極5之間的溝道電流。
圖10(B)示出了使用GaAs FET的稱為SPDT(Single Pole DoubleThrought，單極雙通)的化合物半導(dǎo)體開(kāi)關(guān)電路裝置的原理電路圖。
第1和第2 FET1、FET2的源(或漏)與公用輸入端點(diǎn)IN連接，各FET1、FET2的柵經(jīng)電阻器R1、R2與第1和第2控制端點(diǎn)Ctl-1、Ctl-2連接，然后各FET的漏(或源)與第1和第2輸出端點(diǎn)OUT1、OUT2連接。施加了在第1和第2控制端點(diǎn)Ctl-1、Ctl-2上的信號(hào)為互補(bǔ)信號(hào)，施加H電平的信號(hào)的FET導(dǎo)通，將施加至輸入端點(diǎn)IN的信號(hào)傳遞至某一個(gè)輸出端點(diǎn)。配置電阻器R1、R2的目的是，防止高頻信號(hào)經(jīng)柵電極對(duì)成為交流接地的控制端點(diǎn)Ctl-1、Ctl-2的直流電位漏泄。
圖11示出了將圖10所示化合物半導(dǎo)體開(kāi)關(guān)電路裝置集成化了的化合物半導(dǎo)體芯片的一例。
在GaAs襯底上，在中央部位配置了進(jìn)行切換的FET1和FET2，電阻器R1、R2與各FET的柵電極連接。另外，與公用輸入端點(diǎn)IN，輸出端點(diǎn)OUT1、OUT2以及控制端點(diǎn)Ctl-1、Ctl-2對(duì)應(yīng)的焊接區(qū)設(shè)置在襯底的周邊。另外，虛線示出的第2層布線是在各FET的柵電極形成時(shí)同時(shí)形成的柵金屬層(Ti/Pt/Au)20，實(shí)線示出的第3層布線是進(jìn)行各元件的連接和焊接區(qū)的形成的焊接區(qū)金屬層(Ti/Pt/Au)30。與第1層的襯底呈歐姆接觸的歐姆金屬層(AuGe/Ni/Au)10是用于形成各FET的源電極、柵電極和各電阻器的兩端的取出電極的金屬層，在圖2中，因與焊接區(qū)金屬層重疊，故未作圖示。
在圖12(A)中示出了將圖10所示的FET1的部分放大了的平面圖。在該圖中，用單點(diǎn)點(diǎn)劃線圍起來(lái)的長(zhǎng)方形區(qū)是在襯底11上形成的溝道區(qū)12。從左側(cè)伸出的梳齒狀第3層焊接區(qū)金屬層30是與輸出端點(diǎn)OUT1連接的源電極13(或漏電極)，其下有由第1層歐姆金屬層10形成的源電極14(或漏電極)。另外，從右側(cè)伸出的梳齒狀第3層焊接區(qū)金屬層30是與公用輸入端點(diǎn)IN連接的漏電極15(或源電極)，其下有由第1層歐姆金屬層10形成的漏電極16(或源電極)。該兩電極配置成梳齒相互嚙合的形狀，在其間，由第2層?xùn)沤饘賹?0形成的柵電極17呈梳齒狀配置在溝道區(qū)12上。
在圖12(B)中，示出了該FET的一部分的剖面圖。在襯底11上設(shè)置了n溝道區(qū)12以及在其兩側(cè)形成源區(qū)18和漏區(qū)19的n+型高濃度區(qū)，在溝道區(qū)12上設(shè)置了柵電極17，在高濃度區(qū)上設(shè)置了由第1層歐姆金屬層10形成的漏電極14和源電極16。如前所述，再在其上設(shè)置了由第3層焊接區(qū)金屬層30形成的漏電極13和源電極15，并進(jìn)行各元件的布線等。在上述的化合物半導(dǎo)體開(kāi)關(guān)電路裝置中，因各FET1、FET2的柵經(jīng)電阻器R1、R2與第1和第2控制端點(diǎn)Ctl-1、Ctl-2連接，所以必須將互補(bǔ)信號(hào)即2個(gè)控制信號(hào)施加至第1和第2控制端點(diǎn)Ctl-1、Ctl-2上。因此，在組裝有化合物半導(dǎo)體開(kāi)關(guān)電路裝置的集成電路中，必須有2個(gè)成為第1和第2控制端點(diǎn)Ctl-1、Ctl-2的外部引線，這成了妨礙集成電路小型化封裝的主要原因。為避免這一點(diǎn)，雖然有借助于內(nèi)置倒相電路實(shí)現(xiàn)單控制端點(diǎn)化的方法，但存在必須有構(gòu)成倒相電路的額外的FET，因而功耗以及封裝尺寸增加的問(wèn)題。
另外，由于各FET1、FET2使用GaAs MESFET，所以開(kāi)關(guān)動(dòng)作借助于對(duì)柵電極施加電壓，控制溝道區(qū)的耗盡層的啟閉進(jìn)行。由于通常GaAsMESFET是耗盡型FET，所以作為控制電壓必須是負(fù)電壓。從而，因在上述化合物半導(dǎo)體開(kāi)關(guān)電路裝置中用負(fù)電壓進(jìn)行工作，所以存在需要另外的負(fù)電壓發(fā)生電路的問(wèn)題。本發(fā)明鑒于上述諸多情況，不用倒相電路即可實(shí)現(xiàn)單控制端點(diǎn)化。
即，第1，通過(guò)具有1個(gè)公用輸入端點(diǎn)、第1和第2輸出端點(diǎn)、1個(gè)控制端點(diǎn)、與上述公用輸入端點(diǎn)和上述第1輸出端點(diǎn)連接的第1開(kāi)關(guān)元件、與上述公用輸入端點(diǎn)和上述第2輸出端點(diǎn)連接的第2開(kāi)關(guān)元件、向上述第1輸出端點(diǎn)或上述公用輸入端點(diǎn)供給規(guī)定的偏壓的偏壓裝置、連接上述1個(gè)控制端點(diǎn)和上述第2開(kāi)關(guān)元件的連接裝置、與上述公用輸入端點(diǎn)連接的隔離裝置、以及與上述第2開(kāi)關(guān)元件連接的接地裝置，通過(guò)從上述1個(gè)控制端點(diǎn)向上述第1 FET施加控制信號(hào)來(lái)解決。
另外，具有上述偏壓裝置向上述第1輸出端點(diǎn)或上述公用輸入端點(diǎn)一直施加恒定電壓的特征。
另外，具有上述偏壓裝置一直提供恒定的正直流電壓的特征。
另外，具有上述隔離裝置用電容器形成的特征。
第2，通過(guò)具有在溝道層表面設(shè)置了源電極、柵電極和漏電極的第1和第2 FET，與上述兩FET的源電極或漏電極連接的公用輸入端點(diǎn)，與上述兩FET的漏電極或源電極連接的第1和第2輸出端點(diǎn)，與上述第1 FET的柵電極連接的控制端點(diǎn)，向上述第1 FET的上述第1輸出端點(diǎn)或上述公用輸入端點(diǎn)供給規(guī)定的偏壓的偏壓裝置，連接上述控制端點(diǎn)和上述第2 FET的漏電極或源電極的連接裝置，使上述第2 FET的柵電極接地的接地裝置，以及在上述公用輸入端點(diǎn)和上述第2 FET的源電極或漏電極之間隔直流的隔離裝置，通過(guò)向上述控制端點(diǎn)施加控制信號(hào)來(lái)解決。
另外，具有上述偏壓裝置向上述第1輸出端點(diǎn)或上述公用輸入端點(diǎn)一直施加恒定偏壓的特征。
另外，具有上述偏壓裝置一直提供恒定的正直流電壓的特征。
另外，具有上述隔離裝置用電容器形成的特征。
另外，具有上述第1和第2 FET由與上述溝道層呈肖特基接觸的柵電極，以及與上述溝道層呈歐姆接觸的源、漏電極構(gòu)成的特征。
另外，具有用MESFET形成上述第1和第2 FET的特征。
另外，具有在同一半導(dǎo)體襯底上集成化地形成上述第1和第2 FET，上述偏壓裝置和隔離裝置以外接的方式形成的特征。
另外，具有在同一半導(dǎo)體襯底上集成上述第1和第2 FET，并且上述偏壓裝置和隔離裝置中的至少一方也集成在上述同一半導(dǎo)體襯底上的特征。圖1是用于說(shuō)明本發(fā)明的電路圖。
圖2是用于說(shuō)明本發(fā)明的電路圖。
圖3是用于說(shuō)明本發(fā)明的電路圖。
圖4是用于說(shuō)明本發(fā)明的特性圖。
圖5是用于說(shuō)明本發(fā)明的特性圖。
圖6是用于說(shuō)明本發(fā)明的平面圖。
圖7是用于說(shuō)明本發(fā)明的電路圖。
圖8是用于說(shuō)明本發(fā)明的電路圖。
圖9是用于說(shuō)明本發(fā)明的電路圖。
圖10是用于說(shuō)明現(xiàn)有例的剖面圖(A)、電路圖(B)。
圖11是用于說(shuō)明現(xiàn)有例的平面圖。
圖12是用于說(shuō)明現(xiàn)有例的平面圖(A)、剖面圖(B)。以下參照?qǐng)D1至圖9對(duì)本發(fā)明的實(shí)施例進(jìn)行說(shuō)明。
圖1是示出本發(fā)明的化合物半導(dǎo)體開(kāi)關(guān)電路裝置的電路圖。它由在溝道層表面設(shè)置了源電極、柵電極和漏電極的第1 FET1和第2 FET2，與兩FET1、2的源電極(或漏電極)連接的公用輸入端點(diǎn)IN，與兩FET1、2的漏電極(或源電極)連接的第1輸出端點(diǎn)OUT1和第2輸出端點(diǎn)OUT2，只向第1 FET1的柵電極施加控制信號(hào)的控制端點(diǎn)Ctl-1，向第1 FET1的第1輸出端點(diǎn)OUT1或公用輸入端點(diǎn)IN供給規(guī)定的偏壓的偏壓裝置，連接控制端點(diǎn)和第2 FET2的源電極(或漏電極)的連接裝置，使第2 FET2的柵電極接地的接地裝置，以及在公用輸入端點(diǎn)IN和第2 FET2的源電極(或漏電極)之間隔直流的隔離裝置構(gòu)成。
第1 FET1和第2 FET2用GaAs MESFET(耗盡型FET)構(gòu)成，并被集成在GaAs襯底上(參照?qǐng)D6)。另外，因第1 FET1和第2 FET2與圖9(A)、(B)所示的結(jié)構(gòu)相同，故省略其說(shuō)明。
偏壓裝置是本發(fā)明的特征之一，它是將恒定的正直流電壓，例如3V，經(jīng)電阻器R一直施加于第1輸出端點(diǎn)OUT1的裝置。
接地裝置同樣也是本發(fā)明的特征之一，它是通過(guò)電阻器R將第2FET2的柵電極接地的裝置，第2 FET2的柵電極總是固定在接地電位上。
連接裝置同樣也是本發(fā)明的特征之一，它是用電阻器R將控制端點(diǎn)Ctl-1和第2 FET2的源電極或漏電極進(jìn)行連接的裝置。
隔離裝置同樣也是本發(fā)明的特征之一，它由在公用輸入端點(diǎn)IN和第2 FET2的源電極(或漏電極)之間隔直流的電容器C形成。該電容器C有將第1 FET1和第2 FET2隔直流的作用。
控制端點(diǎn)Ctl-1同樣也是本發(fā)明的特征之一，它由1個(gè)端點(diǎn)形成。
電阻器R分別與各FET1、2的柵電極、連接裝置和偏壓裝置連接，配置它們的目的是，防止高頻信號(hào)經(jīng)柵電極對(duì)成為交流接地的控制端點(diǎn)Ctl-1的直流電位漏泄。
其次，參照?qǐng)D2和圖3對(duì)本發(fā)明的化合物半導(dǎo)體開(kāi)關(guān)電路裝置的工作原理進(jìn)行說(shuō)明。
在SPDT開(kāi)關(guān)的場(chǎng)合，為將控制端點(diǎn)做成1個(gè)，最好是當(dāng)施加在控制端點(diǎn)上的控制電壓為0V時(shí)，某一FET處于導(dǎo)通狀態(tài)，而另一FET處于關(guān)斷狀態(tài)；當(dāng)控制電壓為正電壓時(shí)，呈與此相反的狀態(tài)。
圖2是對(duì)應(yīng)于第2 FET2的電路部分。因FET經(jīng)電阻器R借助接地裝置接地，所以柵極電壓固定在0V。該FET處于導(dǎo)通狀態(tài)的偏壓條件是柵-漏間和柵-源間的各電位差相等的狀態(tài)。即是Vg＝Vd＝Vs的狀態(tài)，由于柵電壓Vg為0V，所以在Vg＝Vd＝Vs＝0V時(shí)，F(xiàn)ET處于導(dǎo)通狀態(tài)。
相反，柵電壓為0V時(shí)FET處于關(guān)斷狀態(tài)的偏壓條件是可以在柵-漏極間和柵-源極間施加使FET關(guān)斷的電位差。在該電路中，因控制端點(diǎn)與FET2的源電極或漏電極借助于連接裝置(電阻器R)相連接，所以當(dāng)向控制端點(diǎn)施加0V時(shí)FET處于導(dǎo)通狀態(tài)，當(dāng)施加正電壓(例如3V)時(shí)FET處于關(guān)斷狀態(tài)。
圖3是對(duì)應(yīng)于第1 FET1的電路部分。柵電壓為0V時(shí)FET處于關(guān)斷狀態(tài)的偏壓條件是可以在柵-漏間和柵-源間施加處于關(guān)斷狀態(tài)的電位差。因此，可以與一直向源側(cè)或漏側(cè)施加偏壓的電路(偏壓裝置)連接。
相反，如果從控制端點(diǎn)向柵施加與偏置電壓相等的電壓，則FET處于導(dǎo)通狀態(tài)。因此，在該電路中，控制端點(diǎn)為0V時(shí)FET處于關(guān)斷狀態(tài)，為3V時(shí)FET處于導(dǎo)通狀態(tài)。
將該圖2和圖3的電路進(jìn)行組合就成為圖1所示的本發(fā)明的化合物半導(dǎo)體開(kāi)關(guān)電路裝置?？梢杂秒娙萜鰿對(duì)第1 FET1和第2 FET2隔直流以防止偏壓條件的相互干擾，借助于連接裝置將圖2所示的控制端點(diǎn)連接到控制端點(diǎn)Ctl-1上。
圖1的電路的特征是經(jīng)電阻器R將一個(gè)FET(FET2)的柵接地；柵接地的FET(FET2)的偏壓與另一FET(FET1)的控制端點(diǎn)Ctl-1公用；FET(FET1)的偏壓總是以恒定電壓E供給；以及FET(FET1)和FET(FET2)借助于電容器C隔直流。
接著，參照?qǐng)D4和圖5說(shuō)明其工作結(jié)果。
圖4示出了控制端點(diǎn)Ctl-1的控制電壓VCtl為0V時(shí)，即第1 FET1為導(dǎo)通狀態(tài)時(shí)的公用輸入端點(diǎn)IN—輸出端點(diǎn)OUT1以及公用輸入端點(diǎn)IN—輸出端點(diǎn)OUT2間的插入損耗(Insertion Loss)與隔離(Isolation)特性。插入損耗(Insertion Loss)以低于2.2GHz為宜，隔離(Isolation)特性也是這樣。
圖5示出了控制端點(diǎn)Ctl-1的控制電壓VCtl為3V時(shí)，即第2 FET2為導(dǎo)通狀態(tài)時(shí)的公用輸入端點(diǎn)IN—輸出端點(diǎn)OUT2以及公用輸入端點(diǎn)IN—輸出端點(diǎn)OUT1間的插入損耗(Insertion Loss)與隔離(Isolation)特性。插入損耗(Insertion Loss)以低于2.8GHz為宜，隔離(Isolation)特性也是這樣。
圖6示出了集成了圖1所示的本發(fā)明的化合物半導(dǎo)體開(kāi)關(guān)電路裝置的化合物半導(dǎo)體芯片的一例。
在GaAs襯底上，左右配置了進(jìn)行切換的FET1和FET2，使上側(cè)的電容器端點(diǎn)C、公用輸入端點(diǎn)IN和1個(gè)控制端點(diǎn)Ctl與下側(cè)的輸出端點(diǎn)OUT2、接地端點(diǎn)GND和輸出端點(diǎn)OUT1對(duì)應(yīng)的焊接區(qū)設(shè)置在襯底的周邊。另外，虛線示出的第2層布線是在各FET柵電極形成時(shí)同時(shí)形成的柵金屬層(Ti/Pt/Au)20，實(shí)線示出的第3層布線是進(jìn)行各元件的連接和焊接區(qū)的形成的焊接區(qū)金屬層(Ti/Pt/Au)30。與第1層的襯底呈歐姆接觸的歐姆金屬層(AuGe/Ni/Au)10是用于形成各FET的源電極、柵電極和各電阻器的兩端的取出電極的金屬層，另外，這里電容器C以外接的方式連接在電容器端點(diǎn)C和公用輸入端點(diǎn)IN之間，偏壓裝置和電阻器R也外接在輸出端點(diǎn)OUT1和接地端點(diǎn)GND之間。
這里，在圖7中示出了本發(fā)明的開(kāi)關(guān)電路裝置的應(yīng)用例。虛線的內(nèi)部是集成在襯底上的部分，圖7(A)是圖1所示的電路。也就是說(shuō)，雖然在圖7(A)所示的電路圖中，與公用輸入端點(diǎn)IN連接的電容器以及與輸出端點(diǎn)OUT1連接的電阻器是外接的，但是也可以在襯底上集成電容器(圖7(B))，集成電阻器(圖7(C))或者同時(shí)集成電容器和電阻器(圖7(D))。
進(jìn)而在圖8中示出了將偏壓裝置連接在公用輸入端點(diǎn)的電路的一例。在本發(fā)明中，也可以將偏壓裝置連接在公用輸入端點(diǎn)上。這些與圖7一樣，與公用輸入端點(diǎn)IN連接的電容器以及與公用輸入端點(diǎn)連接的電阻器也可不集成在芯片上而外接(圖8(A))，也可以在襯底上集成電容器(圖8(B))，集成電阻器(圖8(C))或者同時(shí)集成電容器和電阻器(圖8(D))。
在上述的電路圖中，雖然示出了連接控制端點(diǎn)Ctl和第2 FET2的連接裝置(電阻器)連接在FET2的輸出端點(diǎn)OUT2一側(cè)(例如源電極)的圖，但也可如圖9那樣，將連接裝置連接在FET2和隔離裝置(電容器C)之間(例如漏電極)。另外，也可在圖9中將偏壓裝置連接到公用輸入端點(diǎn)上。如以上詳述的情況，按照本發(fā)明可收到以下數(shù)種效果。
第1，可以不用倒相電路實(shí)現(xiàn)用1個(gè)控制端點(diǎn)的使用GaAs FET的稱為SPDT(Single Pole Double Throught，單極雙通)的化合物半導(dǎo)體開(kāi)關(guān)電路裝置。據(jù)此，沒(méi)有必要按多個(gè)控制端點(diǎn)準(zhǔn)備倒相電路，因而可使電路配置簡(jiǎn)化，減小印刷基板的安裝面積。
第2，在本發(fā)明的化合物半導(dǎo)體開(kāi)關(guān)電路裝置中，由于控制信號(hào)能夠借助于3V/0V的單一正電源進(jìn)行切換，省去了在使用GaAs FET的場(chǎng)合所必須的負(fù)電壓發(fā)生電路，用一種類型的正電源就可以工作，所以能夠減小安裝面積。
第3，在本發(fā)明中，雖然增加了接地端點(diǎn)GND和電容器端點(diǎn)C，但因控制端點(diǎn)減少為1個(gè)，其結(jié)果是，化合物半導(dǎo)體開(kāi)關(guān)電路裝置的芯片尺寸最終能與現(xiàn)行的大致相等，由單一控制端點(diǎn)所導(dǎo)致的處理上的簡(jiǎn)易性大大有助于向裝置上的安裝。
第4，能確保插入損耗(Insertion Loss)與隔離(Isolation)特性與現(xiàn)行的產(chǎn)品相同。
權(quán)利要求
1.一種開(kāi)關(guān)電路裝置，其特征在于包括1個(gè)公用輸入端點(diǎn)；第1和第2輸出端點(diǎn)；1個(gè)控制端點(diǎn)；與上述公用輸入端點(diǎn)和上述第1輸出端點(diǎn)連接的第1開(kāi)關(guān)元件；與上述公用輸入端點(diǎn)和上述第2輸出端點(diǎn)連接的第2開(kāi)關(guān)元件；向上述第1輸出端點(diǎn)或上述公用輸入端點(diǎn)供給規(guī)定的偏壓的偏壓裝置；連接上述1個(gè)控制端點(diǎn)和上述第2開(kāi)關(guān)元件的連接裝置；與上述公用輸入端點(diǎn)連接的隔離裝置；以及與上述第2開(kāi)關(guān)元件連接的接地裝置，從上述1個(gè)控制端點(diǎn)向上述第1 FET施加控制信號(hào)。
2.如權(quán)利要求1所述的開(kāi)關(guān)電路裝置，其特征在于上述偏壓裝置向上述第1輸出端點(diǎn)或上述公用輸入端點(diǎn)一直施加恒定的電壓。
3.如權(quán)利要求2所述的開(kāi)關(guān)電路裝置，其特征在于上述偏壓裝置一直提供恒定的正直流電壓。
4.如權(quán)利要求1所述的開(kāi)關(guān)電路裝置，其特征在于上述隔離裝置用電容器形成。
5.一種化合物半導(dǎo)體開(kāi)關(guān)電路裝置，其特征在于包括在溝道層表面設(shè)置了源電極、柵電極和漏電極的第1和第2FET；與上述兩FET的源電極或漏電極連接的公用輸入端點(diǎn)；與上述兩FET的漏電極或源電極連接的第1和第2輸出端點(diǎn)；與上述第1 FET的柵電極連接的控制端點(diǎn)；向上述第1 FET的上述第1輸出端點(diǎn)或上述公用輸入端點(diǎn)供給恒定偏壓的偏壓裝置；連接上述控制端點(diǎn)和上述第2FET的漏電極或源電極的連接裝置；使上述第2 FET的柵電極接地的接地裝置；以及在上述公用輸入端點(diǎn)和上述第2 FET的源電極或漏電極之間隔直流的隔離裝置，向上述控制端點(diǎn)施加控制信號(hào)。
6.如權(quán)利要求5所述的化合物半導(dǎo)體開(kāi)關(guān)電路裝置，其特征在于上述偏壓裝置向上述第1輸出端點(diǎn)或上述公用輸入端點(diǎn)一直施加恒定的電壓。
7.如權(quán)利要求6所述的化合物半導(dǎo)體開(kāi)關(guān)電路裝置，其特征在于上述偏壓裝置一直提供恒定的正直流電壓。
8.如權(quán)利要求5所述的化合物半導(dǎo)體開(kāi)關(guān)電路裝置，其特征在于上述隔離裝置用電容器形成。
9.如權(quán)利要求5所述的化合物半導(dǎo)體開(kāi)關(guān)電路裝置，其特征在于上述第1和第2 FET由與上述溝道層呈肖特基接觸的柵電極，以及與上述溝道層呈歐姆接觸的源、漏電極構(gòu)成。
10.如權(quán)利要求5所述的化合物半導(dǎo)體開(kāi)關(guān)電路裝置，其特征在于用MESFET形成上述第1和第2 FET。
11.如權(quán)利要求5所述的化合物半導(dǎo)體開(kāi)關(guān)電路裝置，其特征在于在同一半導(dǎo)體襯底上集成化地形成上述第1和第2 FET，上述偏壓裝置和隔離裝置以外接的方式形成。
12.如權(quán)利要求5所述的化合物半導(dǎo)體開(kāi)關(guān)電路裝置，其特征在于在同一半導(dǎo)體襯底上集成上述第1和第2 FET，并且上述偏壓裝置和隔離裝置中的至少一方也集成在上述同一半導(dǎo)體襯底上。
全文摘要
在化合物半導(dǎo)體開(kāi)關(guān)電路裝置中,為進(jìn)行開(kāi)關(guān)動(dòng)作,對(duì)每一個(gè)FET都設(shè)置了控制端點(diǎn)。因此,存在印刷基板的安裝面積大的問(wèn)題。本發(fā)明的課題具有如下特征:具備第1和第2FET、與上述兩FET的源電極或漏電極連接的公用輸入端點(diǎn)、與上述兩FET的漏電極或源電極連接的第1和第2輸出端點(diǎn)、向上述第1FET的上述第1輸出端點(diǎn)供給規(guī)定的偏壓的偏壓裝置、連接控制端點(diǎn)和上述第2輸出端點(diǎn)的連接裝置、使上述第2FET的柵電極接地的接地裝置、以及在上述公用輸入端點(diǎn)和上述第2FET的源電極或漏電極間隔直流的隔離裝置,向與上述第1FET的柵電極連接的控制端點(diǎn)施加控制信號(hào)。
文檔編號(hào)H01L27/06GK1372382SQ0210654
公開(kāi)日2002年10月2日 申請(qǐng)日期2002年2月27日 優(yōu)先權(quán)日2001年2月27日
發(fā)明者平井利和, 淺野哲郎 申請(qǐng)人:三洋電機(jī)株式會(huì)社