專利名稱：堆棧閘極快閃存儲裝置的制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體晶體管的制造技術(shù)，尤其是一種可縮短堆棧閘極間距的堆棧閘極快閃存儲裝置的制造方法。
首先，如

圖1A、1B及1C所示，提供一硅基底20，在硅基底20上依序沉積一氧化層21、氮化層22、氧化層23、氮化層24，并蝕刻該些沉積層及硅基底20而形成深及硅基底20中、做為淺溝隔離(STI)用的凹槽261。沿凹槽261的底部及側(cè)壁生成一襯氧化層(lining oxide)25，并在以凹槽261中填滿絕緣用的氧化層26。
接著，如圖2A、2B、2C所示，利用蝕刻步驟移除氮化層24及氧化層23，由于在進(jìn)行氧化層23的蝕刻時，氧化層26亦會被蝕刻，因此部份氧化層26的側(cè)壁同時被移除。如此，使得氧化層26在YY’方向的剖面上形成一梯狀側(cè)壁。
然后，如圖3A、3B、3C所示，再利用蝕刻步驟將氮化層22、氧化層21移除，形成曝露主動區(qū)(active area)硅基底20表面的凹槽262，而完成一具有梯狀側(cè)壁氧化層的淺溝隔離結(jié)構(gòu)。
再來，如圖4A、4B、4C所示，在被曝露的硅基底20表面生成一閘極氧化層27。再沉積一多晶硅層28。由于氧化層26的梯狀側(cè)壁，使得多晶硅層28在凹槽262上方形成「v」字型的凹陷。
接著，如圖5A、5B、5C所示，回蝕多晶硅層28，僅殘留部份于凹槽262中，做為浮接閘極之用。由于多晶硅層28在凹槽262上方有「v」型凹陷，使得回蝕的結(jié)果，將使位于凹槽262中的浮接閘極在YY’方向剖面上，其中間形成凹陷部282而兩側(cè)則突出形成尖端部281。
然后，如圖6A、6B、6C所示，對氧化層26進(jìn)行蝕刻，再將部份側(cè)壁移除而使多晶硅層28的尖端部281露出。在多晶硅層28表面生成一閘極氧化層29，沉積一多晶硅層30，以做為控制閘極之用。由于多晶硅層28中間具有凹陷部282，因此在控制閘極的相對處會形成突出部301。對堆棧的浮接、控制閘極進(jìn)行蝕刻，而形成曝露硅基底20表面的凹孔302及303，以將每一條堆棧閘極切割。
再來，如圖7A、7B、7C所示，對氧化層26及隔離淺溝261中的襯氧化層25進(jìn)行蝕刻，使同一行的凹孔302連通形成一條曝露硅基底20表面的凹槽302’。利用離子植入法，在凹槽302’、凹孔303底部的硅基底20中分別形成多條共同源極摻雜區(qū)201、及多個汲極摻雜區(qū)202。其中，汲極摻雜區(qū)202再經(jīng)過一回火(anneal)步驟，使其摻雜離子向外擴(kuò)散至浮接閘極28的下方。
最后，如圖8A、8B、8C所示，沉積一介電層(氧化層)31，并在介電層31中形成介層孔311。沉積并定義一做為導(dǎo)線及插塞用的金屬層32，使同一列存儲單元的汲極摻雜區(qū)電性連接。
然而，在上述的堆棧閘極快閃存儲裝置的制造方法中，由于使用金屬插塞擷取源、汲極的信號，使得兩個堆棧閘極間之間距因受介層孔的影響而很難縮短；同時，汲極的電壓亦必需從基底中的汲極區(qū)直接耦合至浮接閘極，使得汲極區(qū)的兩側(cè)必需擴(kuò)展至浮接閘極下方。
為了解決上述問題，本發(fā)明提供一種堆棧閘極快閃存儲裝置的制造方法，使用多晶硅層做為插塞，可縮短堆棧閘極的間距，且汲極摻雜區(qū)不需向外擴(kuò)展至浮接閘極下方。
本發(fā)明的一目的在于提供一種堆棧閘極快閃存儲裝置的制造方法，包括以下步驟提供一基底。在該基底上形成復(fù)數(shù)堆棧閘極，每一堆棧閘極包括一第一絕緣層、位于該第一絕緣層上的一第一閘極層、位于該第一閘極層上的一第二絕緣層、位于該第二絕緣層上的一第二閘極層以及位于該第二閘極層上的第三絕緣層。在該些堆棧閘極之間形成在該基底中的復(fù)數(shù)源極及汲極摻雜區(qū)。在該些堆棧閘極側(cè)壁形成一間隙壁。在該些堆棧閘極間填滿一第一導(dǎo)電層。在與該源極摻雜區(qū)連接的該第一導(dǎo)電層上形成一第四絕緣層。沉積一第二導(dǎo)電層，該第二導(dǎo)電層與該汲極摻雜區(qū)上方的第一導(dǎo)電層連接，并藉由該第四絕緣層與該源極摻雜區(qū)上方的第一導(dǎo)電層絕緣。
本發(fā)明的另一目的在于提供一種堆棧閘極快閃存儲裝置的制造方法，包括以下步驟提供一基底。在該基底上依序沉積一第一及第二沉積層。在該第二、第一沉積層及該基底中形成一深及該基底中的第一凹槽。形成一填滿該第一凹槽的第一絕緣層。移除該第二沉積層而露出該第一絕緣層側(cè)壁。蝕刻該第一沉積層及該第一絕緣層，而在該第一絕緣層形成一梯狀側(cè)壁，并移除該第一沉積層而形成一曝露該基底的第二凹槽。在該曝露的基底表面形成一第二絕緣層。沉積一第一閘極層并回蝕而使該第一閘極層位于該第二凹槽中且在該第一閘極層中間及側(cè)邊分別形成一凹陷部及尖端部。蝕刻該第一絕緣層而使該第一閘極層的尖端部露出。在該第一閘極層表面形成一第三絕緣層。沉積一第二閘極層填滿該第二凹槽。在該第二閘極層上沉積一第四絕緣層。依序蝕刻該第四絕緣層、第二閘極層、該第三絕緣層、該第一閘極層及該第二絕緣層，形成曝露該基底的復(fù)數(shù)第三凹槽。在被該些第三凹槽曝露的該基底中形成一汲極及源極摻雜區(qū)，而形成至少一列存儲單元。在該第三凹槽的兩側(cè)側(cè)壁形成一間隙壁。在該第三凹槽中填滿一第一導(dǎo)電層。
藉此，本發(fā)明在控制閘極與浮接閘極中形成相對的尖端部與凹陷部，有利于熱電子由浮接閘極穿隧到控制閘極(抹除時)或由控制閘極穿隧到浮接閘極(寫入時)的運(yùn)動；同時，將汲極摻雜區(qū)擴(kuò)大至浮接閘極下方，使其電位可耦合至浮接閘極，幫助控制閘極產(chǎn)生吸引熱電子運(yùn)動的電場，降低控制閘極需要的偏壓值，亦因此可以藉由汲極摻雜區(qū)電位的不同，可以一次僅抹除一個存儲單元。
以下，就圖式說明本發(fā)明的一種堆棧閘極快閃存儲裝置制造方法的實施例。
符號說明20、40-硅基底；201、401-汲極摻雜區(qū)；202、402-源極摻雜區(qū)；21、23、25、26、27、29、31、41、43、45、46、47、49、51、55-氧化層；28、48-浮接閘極；30、50-控制閘極；32-金屬層；22、24、42、44、52-氮化層；261、262、461、462-凹槽；302、303、502、503-凹孔；281、481-浮接閘極尖端部；282、481-浮接閘極凹陷部；301、501-控制閘極突出部；311-介層孔；53-間隙壁；54、56-多晶硅層。
首先，如圖9A、9B及9C所示，提供一硅基底40，在硅基底40上依序沉積一氧化層41、氮化層42、氧化層43、氮化層44，并蝕刻該些沉積層及硅基底40而形成深及硅基底40中、做為淺溝隔離(STI)用的凹槽461。沿凹槽461的底部及側(cè)壁生成一襯氧化層(lining oxide)45，并在以凹槽461中填滿絕緣用的氧化層46。
接著，如圖10A、10B、10C所示，利用蝕刻步驟移除氮化層44及氧化層43，由于在進(jìn)行氧化層43的蝕刻時，氧化層46亦會被蝕刻，因此部份氧化層46的側(cè)壁同時被移除。如此，使得氧化層46在YY’方向的剖面上形成一梯狀側(cè)壁。
然后，如圖11A、11B、11C所示，再利用蝕刻步驟將氮化層42、氧化層41移除，形成曝露主動區(qū)(active area)硅基底40表面的凹槽462，而完成一具有梯狀側(cè)壁氧化層的淺溝隔離結(jié)構(gòu)。
再來，如圖12A、12B、12C所示，在被曝露的硅基底40表面生成一閘極氧化層47。再沉積一多晶硅層48。由于氧化層46的梯狀側(cè)壁，使得多晶硅層48在凹槽462上方形成「v」字型的凹陷。
接著，如圖13A、13B、13C所示，回蝕多晶硅層48，僅殘留部份于凹槽462中，做為浮接閘極之用。由于多晶硅層48在凹槽462上方有「v」型凹陷，使得回蝕的結(jié)果，將使位于凹槽462中的浮接閘極在YY’方向剖面上，其中間形成凹陷部482而兩側(cè)則突出形成尖端部481。
然后，如圖14A、14B、14C所示，對氧化層46進(jìn)行蝕刻，再將部份側(cè)壁移除而使多晶硅層48的尖端部481露出。在多晶硅層48表面生成一閘極氧化層49，沉積一多晶硅層50，以做為控制閘極之用。由于多晶硅層48中間具有凹陷部482，因此在控制閘極的相對處會形成突出部501。再依序沉積一氧化層51及氮化層52。對如此的堆棧閘極進(jìn)行蝕刻，而形成曝露硅基底40表面的凹孔502及503，以將每一條堆棧閘極切割。接著，在凹孔502、503底部的硅基底40中分別形成多個源極摻雜區(qū)401、及汲極摻雜區(qū)402。
最后，如圖15A、15B、15C所示，沉積一氧化層并回蝕，而在堆棧閘極側(cè)壁形成一間隙壁(spacer)53，并再沉積一多晶硅層54填滿凹孔502、503，以做為擷取源、汲極信號的插塞。經(jīng)由沉積及微影蝕刻步驟，在凹孔502上方形成一氧化層55，再沉積一多晶硅層56，藉此使得多晶硅層56與凹孔503中的多晶硅層54連接，且與凹孔502中的多晶硅層54絕緣。
在本實施例中，與上述習(xí)知技述的最大不同處在于將擷取源、汲極信號的組件由原來的金屬層更改為多晶硅層，因而使兩堆棧閘極間的插塞結(jié)構(gòu)不同；此外，由于多晶硅層上的電位可以經(jīng)由厚度很薄之間隙壁直接耦合至浮接閘極，因此，汲極摻雜區(qū)便不需擴(kuò)展至浮接閘極下方。因此，本實施例可以在堆棧閘極間具有較小的寬度而可以使存儲單元的面積縮小。
雖然本發(fā)明已以一較佳實施例揭露如上，然其并非用以限定本發(fā)明，任何熟習(xí)此技藝者，在不脫離本發(fā)明的精神和范圍內(nèi)，當(dāng)可作些許的更動與潤飾，因此本發(fā)明的保護(hù)范圍當(dāng)以權(quán)利要求書所界定者為準(zhǔn)。
權(quán)利要求
1.一種堆棧閘極快閃存儲裝置的制造方法，其特征是包括以下步驟提供一基底；在該基底上形成復(fù)數(shù)堆棧閘極，每一堆棧閘極包括一第一絕緣層、位于該第一絕緣層上的一第一閘極層、位于該第一閘極層上的一第二絕緣層、位于該第二絕緣層上的一第二閘極層以及位于該第二閘極層上的第三絕緣層；在該些堆棧閘極之間形成在該基底中的復(fù)數(shù)源極及汲極摻雜區(qū)；在該些堆棧閘極側(cè)壁形成一間隙壁；在該些堆棧閘極間填滿一第一導(dǎo)電層；在與該源極摻雜區(qū)連接的該第一導(dǎo)電層上形成一第四絕緣層；以及沉積一第二導(dǎo)電層，該第二導(dǎo)電層與該汲極摻雜區(qū)上方的第一導(dǎo)電層連接，并藉由該第四絕緣層與該源極摻雜區(qū)上方的第一導(dǎo)電層絕緣。
2.一種堆棧閘極快閃存儲裝置的制造方法，其特征是包括以下步驟提供一基底；在該基底上依序沉積一第一及第二沉積層；在該第二、第一沉積層及該基底中形成一深及該基底中的第一凹槽；形成一填滿該第一凹槽的第一絕緣層；移除該第二沉積層而露出該第一絕緣層側(cè)壁；蝕刻該第一沉積層及該第一絕緣層，而在該第一絕緣層形成一梯狀側(cè)壁，并移除該第一沉積層而形成一曝露該基底的第二凹槽；在該曝露的基底表面形成一第二絕緣層；沉積一第一閘極層并回蝕而使該第一閘極層位于該第二凹槽中且在該第一閘極層中間及側(cè)邊分別形成一凹陷部及尖端部；蝕刻該第一絕緣層而使該第一閘極層的尖端部露出；在該第一閘極層表面形成一第三絕緣層；沉積一第二閘極層填滿該第二凹槽；在該第二閘極層上沉積一第四絕緣層；依序蝕刻該第四絕緣層、第二閘極層、該第三絕緣層、該第一閘極層及該第二絕緣層，形成曝露該基底的復(fù)數(shù)第三凹槽；在被該些第三凹槽曝露的該基底中形成一汲極及源極摻雜區(qū)，而形成至少一列存儲單元；在該第三凹槽的兩側(cè)側(cè)壁形成一間隙壁；以及在該第三凹槽中填滿一第一導(dǎo)電層。
3.如權(quán)利要求2所述的堆棧閘極快閃存儲裝置的制造方法，其特征是更包括以下步驟蝕刻該第一絕緣層，使該些第三凹槽連通；以及在該些連通的第三凹槽曝露的該基底中形成該源極摻雜區(qū)。
4.如權(quán)利要求3所述的堆棧閘極快閃存儲裝置的制造方法，其特征是更包括以下步驟在與該源極摻雜區(qū)連接的該第一導(dǎo)電層上形成一第五絕緣層；以及沉積一第二導(dǎo)電層，該第二導(dǎo)電層與該汲極摻雜區(qū)上方的第一導(dǎo)電層連接，并藉由該第五絕緣層與該源極摻雜區(qū)上方的第一導(dǎo)電層絕緣。
5.如權(quán)利要求2所述的堆棧閘極快閃存儲裝置的制造方法，其特征是該導(dǎo)電層為多晶硅層。
6.如權(quán)利要求2所述的堆棧閘極快閃存儲裝置的制造方法，其特征是該基底為一硅基底。
7.如權(quán)利要求2所述的堆棧閘極快閃存儲裝置的制造方法，其特征是該第一及第二閘極層為多晶硅層。
8.如權(quán)利要求2所述的堆棧閘極快閃存儲裝置的制造方法，其特征是該第一沉積層為氧化層。
9.如權(quán)利要求2所述的堆棧閘極快閃存儲裝置的制造方法，其特征是該第二沉積層為氮化層。
10.如申請專利范圍第2項所述的堆棧閘極快閃存儲裝置的制造方法，其中該第一、第二及第三絕緣層為氧化層。
11.如權(quán)利要求2所述的堆棧閘極快閃存儲裝置的制造方法，其特征是該第四絕緣層為一氧化層及一氮化層。
全文摘要
一種堆棧閘極快閃存儲裝置的制造方法，包括以下步驟提供一基底；在基底上形成多個堆棧閘極，每一堆棧閘極包括一第一絕緣層、位于第一絕緣層上的一第一閘極層、位于第一閘極層上的一第二絕緣層、位于第二絕緣層上的一第二閘極層以及位于第二閘極層上的第三絕緣層；在堆棧閘極之間形成在基底中的多個源極及汲極摻雜區(qū)；在堆棧閘極側(cè)壁形成一間隙壁；在堆棧閘極間填滿一第一導(dǎo)電層；在與源極摻雜區(qū)連接的第一導(dǎo)電層上形成一第四絕緣層；沉積一第二導(dǎo)電層，第二導(dǎo)電層與汲極摻雜區(qū)上方的第一導(dǎo)電層連接，并藉由第四絕緣層與源極摻雜區(qū)上方的第一導(dǎo)電層絕緣。
文檔編號H01L21/8239GK1437252SQ02103500
公開日2003年8月20日 申請日期2002年2月6日 優(yōu)先權(quán)日2002年2月6日
發(fā)明者謝佳達(dá) 申請人:臺灣積體電路制造股份有限公司