專利名稱：嵌入式動態(tài)隨機(jī)存取內(nèi)存的整合自行對準(zhǔn)金屬硅化物閘極的制造方法
技術(shù)領(lǐng)域：
本發(fā)明是有關(guān)于一種半導(dǎo)體的制造方法，特別是有關(guān)于一種整合金屬硅化物閘極(SalicideGate)和自行對準(zhǔn)接觸(SelfAlignContact；SAC)制程應(yīng)用于嵌入式動態(tài)隨機(jī)存取內(nèi)存(EmbeddedDRAM)的制造方法。
以下將簡述傳統(tǒng)的內(nèi)存制程及其技術(shù)缺失。首先，參閱

圖1所示，為電容器在位線之上的內(nèi)存結(jié)構(gòu)的剖面圖，其顯示半導(dǎo)體基底10形成有多數(shù)個淺溝槽隔離元件STI，在半導(dǎo)體基底10上形成有包含閘極G1、G2、G3、G4，以及n型離子源極/汲極12a、12b、12c的電晶體，接著形成一氮化硅襯底層11。
其中，上述閘極G1、G2、G3、以及G4是由復(fù)晶硅層16、硅化鎢層(WSix)18、氮化硅遮蔽層20、氮化硅側(cè)壁層14所構(gòu)成。而源極/汲極12b與12c上方分別形成有n型離子摻雜復(fù)晶硅墊22b、22c，以利后續(xù)接觸孔的形成。再者，摻雜復(fù)晶硅墊22b、22c上方分別形成有復(fù)晶硅層26與硅化鎢28構(gòu)成的位線，以及下電極34、介電質(zhì)層36、與上電極38所構(gòu)成的電容器C。而且，圖1顯示半導(dǎo)體基底10上是形成有三層絕緣層24、33、40。
圖2所示為電容器在位線之下的內(nèi)存結(jié)構(gòu)的剖面圖，其顯示半導(dǎo)體基底10形成有多數(shù)個淺溝槽隔離元件STI，在半導(dǎo)體基底10上形成有包含閘極G1、G2、G3、G4，以及n型離子源極/汲極12a、12b、12c的電晶體，接著形成一氮化硅襯底層11。
其中，上述閘極G1、G2、G3、以及G4是由復(fù)晶硅層16、硅化鎢層(WSix)18、氮化硅遮蔽層20、氮化硅側(cè)壁層14所構(gòu)成。而源極/汲極12b與12c上方分別形成有n型離子摻雜復(fù)晶硅墊22b、22c，以利后續(xù)接觸孔的形成。再者，摻雜復(fù)晶硅墊22b、22c上方分別形成有復(fù)晶硅層26與硅化鎢28構(gòu)成的位線，以及下電極34、介電質(zhì)層36與上電極38所構(gòu)成的電容器C。而且，圖2顯示半導(dǎo)體基底10上是形成有三層絕緣層24、33、40。
圖3所示為電容器自行對準(zhǔn)的內(nèi)存結(jié)構(gòu)的剖面圖，其顯示半導(dǎo)體基底10形成有多數(shù)個淺溝槽隔離元件STI，在半導(dǎo)體基底10上形成有包含閘極G1、G2、G3、G4，以及n型離子源極/汲極12a、12b、12c的晶體管，接著形成一氮化硅襯底層11。
其中，上述閘極G1、G2、G3、以及G4是由復(fù)晶硅層16、硅化鎢層(WSix)18、氮化硅遮蔽層20及氮化硅側(cè)壁層14所構(gòu)成。而下電極34、介電質(zhì)層36與上電極38構(gòu)成電容器C。其主要缺陷在于當(dāng)上述傳統(tǒng)的內(nèi)存細(xì)胞元制程，在自行對準(zhǔn)接觸步驟而蝕刻氮化硅襯底層11時，亦會蝕刻到氮化硅遮蔽層20及氮化硅側(cè)壁層14，影響隔離效果，基底亦受損害，使得漏電流產(chǎn)生；且以氮化硅作為遮蔽層會形成大的寄生電容。
前述的缺點使得元件要再更縮小尺度顯得困難，尤其是在深次微米的世代中，只允許更小尺寸的線寬及高深寬比，若無新制程技術(shù)的突破，將使得優(yōu)良率難以提升，且無法達(dá)到經(jīng)濟(jì)規(guī)模的產(chǎn)量。
本發(fā)明的目的是這樣實現(xiàn)的一種嵌入式動態(tài)隨機(jī)存取內(nèi)存的整合自行對準(zhǔn)金屬硅化物閘極的制造方法，適用于一半導(dǎo)體基底，首先于此半導(dǎo)體基底上依序形成閘極氧化層、第一復(fù)晶硅層、第一遮蔽層及第一硬罩幕層。接著，定義此閘極氧化層、此第一復(fù)晶硅層、此第一遮蔽層及此第一硬罩幕層以形成一閘極結(jié)構(gòu)。然后，于此半導(dǎo)體基底上形成源/汲極。其次，于此半導(dǎo)體基底上形成一第二遮蔽層、一襯墊層及一第一絕緣層以覆蓋此閘極結(jié)構(gòu)及此源/汲極。之后，定義此第二遮蔽層、此襯墊層及此第一絕緣層以形成電容器接觸開口及位線接觸開口。其次，于此電容器接觸開口及此位線接觸開口沉積一半球形晶粒復(fù)晶硅(HSG)層、一介電質(zhì)層及一第二復(fù)晶硅層。接著，定義此第二復(fù)晶硅層以作為電容器上極板。其次，去除此第一絕緣層、部分此襯墊層、部分此第二遮蔽層、此第一硬罩幕層及此第一遮蔽層以露出此第一復(fù)晶硅層的表面。之后，于此第一復(fù)晶硅層及此第二復(fù)晶硅層的表面形成金屬硅化物。再者，于此半導(dǎo)體基底上形成一第二硬罩幕層及一第二絕緣層。最后，形成鎢接觸插塞，其穿過此內(nèi)介電及層此第二硬罩幕層而與此位線電性連接。
下面結(jié)合較佳實施例配合附圖詳細(xì)說明。
圖1-圖3為傳統(tǒng)技術(shù)的各種內(nèi)存結(jié)構(gòu)的剖面示意圖。
圖4-圖11為本發(fā)明的制造方法的流程剖面示意圖。
首先，參閱圖4所示，顯示半導(dǎo)體基底100形成有多數(shù)個淺溝槽隔離元件STI(shallow trench isolation)，首先是在半導(dǎo)體基底100上依序形成一閘極氧化層102、一第一復(fù)晶硅層104、一第一遮蔽層106及第一硬罩幕層108。其中，第一遮蔽層106可以為四乙氧基硅烷(TEOS)氧化物層，第一硬罩幕層108可以為氮化硅層或氮氧化硅層。
接著，參閱圖5所示，定義閘極氧化層102、第一復(fù)晶硅層104、第一遮蔽層106及第一硬罩幕層108以形成一閘極結(jié)構(gòu)。例如，以微影及蝕刻制程定義閘極氧化層102、第一復(fù)晶硅層104、第一遮蔽層106及第一硬罩幕層108以形成閘極結(jié)構(gòu)及露出預(yù)定作為源/汲極區(qū)域。
之后，參閱圖5所示，于半導(dǎo)體基底100上形成源/汲極。例如，摻雜半導(dǎo)體基底100上預(yù)定作為源/汲極區(qū)域，以形成源/汲極110。
再者，參閱圖6所示，于半導(dǎo)體基底100上形成一第二遮蔽層112、一襯墊層114及一第一絕緣層116以覆蓋閘極結(jié)構(gòu)及源/汲極。其中，第二遮蔽層112可以為四乙氧基硅烷(TEOS)氧化物層，襯墊層114可以為氮化硅層或氮氧化硅層，第一絕緣層116可以為氧化物層。
參閱圖6所示，定義第二遮蔽層112、襯墊層114及第一絕緣層116以形成電容器接觸開口118及位線接觸開口120。例如，以微影及蝕刻制程定義第二遮蔽層112、襯墊層114及第一絕緣層116，以形成接觸開口。
然后，參閱圖7所示，于電容器接觸開口118及位線接觸開口120沉積一半球形晶粒復(fù)晶硅(Hemi-Spherical Grain；HSG)層122、一介電質(zhì)層124及一第二復(fù)晶硅層。例如，利用低壓化學(xué)氣相沉積法沉積一半球形晶粒復(fù)晶硅層填入接觸開口，再涂布光阻層，再使用化學(xué)機(jī)械研磨(CMP)以形成電容器下極板。去除光阻層后再形成介電質(zhì)層，要形成介電質(zhì)層可先沉積氮化硅層，再氧化成為氮氧化硅層。再利用低壓化學(xué)氣相沉積法沉積一第二復(fù)晶硅層，然后，定義第二復(fù)晶硅層，以作為電容器C的上極板126及位線BL的復(fù)晶硅插塞127。電容器C是包括下極板122、介電質(zhì)層124及上極板126，下極板122與上極板126間是以介電質(zhì)層124來絕緣隔離。
再者，參閱圖8所示，去除第一絕緣層116、部分襯墊層114、部分第二遮蔽層112、第一硬罩幕層108及第一遮蔽層106，以露出第一復(fù)晶硅層104的表面。例如，使用非等向性蝕刻制程分別去除部分第一絕緣層116、部分襯墊層114、部分第二遮蔽層112、第一硬罩幕層108及第一遮蔽層106。
然后，參閱圖9所示，于第一復(fù)晶硅層104及第二復(fù)晶硅層126的表面形成金屬硅化物128。金屬硅化物的材質(zhì)可以為硅化鈦、硅化鎢、硅化鈷、硅化鎳、硅化鉬、硅化鉑等。
其次，參閱圖10所示，于半導(dǎo)體基底100上形成一第二硬罩幕層130及一第二絕緣層132。第二硬罩幕層130可以利用低壓化學(xué)氣相沉積法沉積一氮化硅層或氮氧化硅層。第二絕緣層132可以利用化學(xué)氣相沉積法沉積一氧化硅層。
最后，參閱圖11所示，定義第二絕緣層132及第二硬罩幕層130以及沉積一鎢層，以形成電性連接位線的鎢接觸插塞134。例如，以微影及蝕刻制程定義第二絕緣層132及第二硬罩幕層130以形成接觸插塞開口，再利用物理或化學(xué)氣相沉積法沉積一鎢層填入接觸插塞開口，以形成電性連接位線的鎢接觸插塞134。圖中標(biāo)號136為電性連接字符線的鎢接觸插塞。
如上所述，依據(jù)本發(fā)明較佳實施例的嵌入式動態(tài)隨機(jī)存取內(nèi)存的整合自行對準(zhǔn)金屬硅化物閘極的制造方法，具有下列優(yōu)點(1)使用自行對準(zhǔn)金屬硅化物可以有效降低字符線閘極的片電阻。
(2)本發(fā)明的制程方法可以很容易地與邏輯元件制程相結(jié)合，因而降低制造成本。
(3)使用自行對準(zhǔn)接觸制程，可以很容易有效地縮小內(nèi)存晶胞尺寸大小。
(4)于施行自行對準(zhǔn)接觸制程步驟時，不會損害到其它隔離層，而影響隔離效果使得漏電流產(chǎn)生。
雖然本發(fā)明已以較佳實施例揭露如上，然其并非用以限定本發(fā)明，任何熟習(xí)此項技藝者，在不脫離本發(fā)明的精神和范圍內(nèi)，所作更動與潤飾，都屬于本發(fā)明的保護(hù)范圍之內(nèi)。
權(quán)利要求
1.一種嵌入式動態(tài)隨機(jī)存取內(nèi)存的整合自行對準(zhǔn)金屬硅化物閘極的制造方法，其特征是它包括下列步驟(1)于半導(dǎo)體基底上依序形成閘極氧化層、第一復(fù)晶硅層、第一遮蔽層及第一硬罩幕層；(2)定義該閘極氧化層、第一復(fù)晶硅層、第一遮蔽層及第一硬罩幕層，以形成一閘極結(jié)構(gòu)；(3)于該半導(dǎo)體基底上形成源/汲極；(4)于該半導(dǎo)體基底上形成第二遮蔽層、襯墊層及第一絕緣層，以覆蓋該閘極結(jié)構(gòu)及該源/汲極；(5)定義該第二遮蔽層、襯墊層及第一絕緣層，以形成電容器接觸開口及位線接觸開口；(6)于該電容器接觸開口及位線接觸開口沉積半球形晶粒復(fù)晶硅層、介電質(zhì)層及第二復(fù)晶硅層；(7)定義該第二復(fù)晶硅層，以作為電容器上極板；(8)去除該第一絕緣層、部分襯墊層、部分第二遮蔽層、第一硬罩幕層及第一遮蔽層，以露出該第一復(fù)晶硅層的表面；(9)于該第一復(fù)晶硅層及第二復(fù)晶硅層的表面形成金屬硅化物；(10)于該半導(dǎo)體基底上形成第二硬罩幕層及第二絕緣層；(11)形成鎢接觸插塞，其穿過該內(nèi)介電層及第二硬罩幕層，與該位線電性連接。
2.根據(jù)權(quán)利要求1所述的制造方法，其特征是該第一硬罩幕層及該第二硬罩幕層為氮化硅層或氮氧化硅層。
3.根據(jù)權(quán)利要求1所述的制造方法，其特征是該第一遮蔽層及該第二遮蔽層為四乙氧基硅烷氧化物層。
4.根據(jù)權(quán)利要求1所述的制造方法，其特征是定義該閘極氧化層、該第一復(fù)晶硅層、該第一遮蔽層及該第一硬罩幕層，以形成一閘極結(jié)構(gòu)是施行微影及蝕刻制程。
5.根據(jù)權(quán)利要求1所述的制造方法，其特征是于該半導(dǎo)體基底上形成源/汲極是摻雜該半導(dǎo)體基底上預(yù)定作為源/汲極區(qū)域，以形成該源/汲極。
6.根據(jù)權(quán)利要求1所述的制造方法，其特征是該襯墊層為氮化硅層或氮氧化硅層。
7.根據(jù)權(quán)利要求1所述的制造方法，其特征是該第一絕緣層為氧化物層。
8.根據(jù)權(quán)利要求1所述的制造方法，其特征是去除部分該第一絕緣層、部分該襯墊層、部分該第二遮蔽層、該第一硬罩幕層及該第一遮蔽層是通過非等向性蝕刻制程來施行。
9.根據(jù)權(quán)利要求1所述的制造方法，其特征是形成該第二硬罩幕層是通過低壓化學(xué)氣相沉積制程來施行。
10.根據(jù)權(quán)利要求1所述的制造方法，其特征是該金屬硅化物是選自硅化鈦、硅化鎢、硅化鈷、硅化鎳、硅化鉬或硅化鉑的其中之一。
全文摘要
一種嵌入式動態(tài)隨機(jī)存取內(nèi)存的整合自行對準(zhǔn)金屬硅化物閘極的制造方法，于半導(dǎo)體基底上依序形成閘極氧化層、第一復(fù)晶硅層、第一遮蔽層及第一硬罩幕層并定義形成閘極結(jié)構(gòu)；于半導(dǎo)體基底上形成源/汲極；于半導(dǎo)體基底上形成第二遮蔽層、襯墊層及第一絕緣層以覆蓋閘極結(jié)構(gòu)及源/汲極并定義形成電容器接觸開口及位線接觸開口；于電容器接觸開口及此線接觸開口沉積半球形晶粒復(fù)晶硅層、介電質(zhì)層及第二復(fù)晶硅層；定義第二復(fù)晶硅層以作為電容器上極板；去除第一絕緣層、部分襯墊層、部分第二遮蔽層、第一硬罩幕層及第一遮蔽層以露出此第一復(fù)晶硅層的表面；于第一復(fù)晶硅層及第二復(fù)晶硅層的表面形成金屬硅化物；于半導(dǎo)體基底上形成第二硬罩幕層及第二絕緣層；形成鎢接觸插塞，其穿過內(nèi)介電層及第二硬罩幕層與位線電性連接。
文檔編號H01L21/8242GK1437221SQ0210349
公開日2003年8月20日 申請日期2002年2月6日 優(yōu)先權(quán)日2002年2月6日
發(fā)明者蔣敏雄, 曾曉暉, 張憲元, 張中瑋 申請人:臺灣積體電路制造股份有限公司