專利名稱：級(jí)聯(lián)連接多個(gè)二極管構(gòu)成的半導(dǎo)體器件的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及把多個(gè)二極管級(jí)聯(lián)連接起來(lái)構(gòu)成的半導(dǎo)體器件，說(shuō)得更詳細(xì)點(diǎn)，涉及半導(dǎo)體元件的ESD(Electro-Static Discharge，靜電破壞)保護(hù)電路。
圖4A和圖4B示出了ESD保護(hù)電路的現(xiàn)有例。另外，圖4A的平面圖示出了上述ESD保護(hù)電路的布局。圖4B的剖面圖示出了上述ESD保護(hù)電路的構(gòu)成。此外，作為ESD保護(hù)電路的一個(gè)例子，在這里示出的是由3個(gè)二極管101a、101b、101c構(gòu)成的情況。
就是說(shuō)，在現(xiàn)有的ESD保護(hù)電路中，3個(gè)二極管101a、101b、101c被作成為大體上同一尺寸。此外，各個(gè)二極管101a、101b、101c被布局在同一方向上。在這樣的構(gòu)成中，上述二極管101a、101b、101c可以用標(biāo)準(zhǔn)CMOS工藝形成。例如，P型半導(dǎo)體襯底103的表面部分上用大體上同一尺寸設(shè)置3個(gè)N型阱區(qū)105。然后，在N型阱區(qū)105的表面部分上分別設(shè)置N+型的擴(kuò)散區(qū)107a和P+型擴(kuò)散區(qū)107b。在該構(gòu)成中，上述二極管101a、101b、101c成為分別含有上述P型半導(dǎo)體襯底103的寄生雙極構(gòu)造。
此外，在各個(gè)二極管101a、101b、101c之間，上述N+型擴(kuò)散區(qū)107a和上述P+型擴(kuò)散區(qū)107b，通過(guò)接觸109，用金屬布線110進(jìn)行連接。借助于此，3個(gè)二極管101a、101b、101c就彼此級(jí)聯(lián)連接起來(lái)。以往，這樣的構(gòu)成是很普通的。
圖5示出了上邊所說(shuō)的構(gòu)成的ESD保護(hù)電路的等效電路。在上述保護(hù)電路的情況下，例如，當(dāng)電流Io向上述二極管101a的正方向流動(dòng)時(shí)，基極電流Io*1/(1+β)向后級(jí)的二極管101b流動(dòng)。此外，除上述基極電流以外，作為集電極電流，還有向上述P型半導(dǎo)體襯底103內(nèi)流動(dòng)的電流Io*β/(1+β)。
就是說(shuō)，當(dāng)給未畫出來(lái)的輸入輸出管腳加上靜電破壞電壓(ESD電壓)時(shí)，電流就依次在上述二極管101a、101b、101c內(nèi)流動(dòng)。這時(shí)，向連接到上述輸入輸出管腳上第1級(jí)二極管101a內(nèi)流動(dòng)的電流Io的一部分變成為襯底電流Io*β/(1+β)而被丟失。因此，結(jié)果就變成為向第2級(jí)二極管101b內(nèi)流入減少了該襯底電流Io*β/(1+β)的電流(基極電流)Io*1/(1+β)。同樣，在第2級(jí)、第3級(jí)的二極管101b、101c中，電流的一部分也將向上述P型半導(dǎo)體襯底103內(nèi)流動(dòng)。為此，在各級(jí)的二極管101b、101c內(nèi)流動(dòng)的電流將漸漸地減小。
即，在以往的ESD保護(hù)電路中，把所有的二極管101a、101b、101c都作成為同一尺寸。為此，結(jié)果就變成為各個(gè)二極管101a、101b、101c都具有相同的電流容量。因此，結(jié)果就變成為盡管電流漸漸地減小，后級(jí)的二極管101b、101c仍具有不必要的電流容量。
上述ESD保護(hù)電路在芯片中所占的面積以不影響芯片尺寸為宜。但是，隨著元件按比例縮小規(guī)則的進(jìn)步，半導(dǎo)體器件中包括內(nèi)部電路在內(nèi)的周邊電路的面積年年都在縮小。對(duì)此，出于確保足夠的電流容量的考慮，上述ESD保護(hù)電路就不能按比例縮小。借助于此，上述ESD保護(hù)電路在芯片中所占的面積將相對(duì)地增大。作為其結(jié)果，ESD保護(hù)電路的面積用具有不必要的電流容量的尺寸來(lái)形成二極管101b、101c這種做法，將與面積上的損失聯(lián)系起來(lái)。
此外，例如假定各級(jí)二極管101a、101b、101c的尺寸是同一尺寸，而且向各級(jí)二極管101a、101b、101c流入同一電流。在該情況下，各個(gè)二極管101a、101b、101c的正向壓降(Vf)就變成為都相等。否則，如上所述，在各級(jí)二極管101a、101b、101c內(nèi)流動(dòng)的電流則都不相同。為此，各級(jí)二極管101a、101b、101c的壓降就不相等。因此，對(duì)于作為保護(hù)能力的耐壓來(lái)說(shuō)，與壓降的合計(jì)相吻合的耐壓設(shè)計(jì)是困難的。
如上所述，以往可以采用用CMOS工藝制造的寄生雙極構(gòu)造來(lái)構(gòu)成ESD保護(hù)電路。但是，不能夠減少ESD保護(hù)電路在芯片尺寸內(nèi)所占的布局面積，此外，還存在著難于進(jìn)行耐壓設(shè)計(jì)的問(wèn)題。

發(fā)明內(nèi)容
根據(jù)本發(fā)明的的第1方面，提供了一種半導(dǎo)體器件，包括由被偏置(bias)為基準(zhǔn)電位的第1導(dǎo)電類型的襯底、在上述襯底的表面上形成的第2導(dǎo)電類型的阱區(qū)、在上述阱區(qū)的表面部分上形成的第1導(dǎo)電類型的第1擴(kuò)散區(qū)構(gòu)成的多個(gè)二極管，上述多個(gè)二極管具有2種以上的尺寸且被構(gòu)成為彼此進(jìn)行級(jí)聯(lián)連接。


圖1示出了本發(fā)明的實(shí)施例1的半導(dǎo)體器件的構(gòu)成。
圖2的平面圖示出了圖1的ESD保護(hù)電路的布局例。
圖3的平面圖示出了本發(fā)明的實(shí)施例2的ESD保護(hù)電路的布局例。
圖4A和圖4B是為了說(shuō)明現(xiàn)有技術(shù)及其所存在的問(wèn)題而示出的ESD保護(hù)電路的構(gòu)成圖。
圖5示出了現(xiàn)有的ESD保護(hù)電路的等效電路。
具體實(shí)施例方式
以下，參看附圖對(duì)本發(fā)明的實(shí)施例進(jìn)行說(shuō)明。
實(shí)施例1圖1示出了本發(fā)明的實(shí)施例1的半導(dǎo)體器件的構(gòu)成例。另外，在這里，作為一個(gè)例子，對(duì)用3個(gè)二極管構(gòu)成ESD保護(hù)電路的情況進(jìn)行說(shuō)明。
就是說(shuō)，在該半導(dǎo)體器件的情況下，ESD保護(hù)電路15，被設(shè)置在例如分別在芯片上邊形成的、作為外部信號(hào)的輸入端子的輸入輸出管腳(或輸入管腳)11和作為半導(dǎo)體元件的內(nèi)部電路13之間。上述ESD保護(hù)電路15可以用標(biāo)準(zhǔn)CMOS工藝形成。
圖2示出了上述ESD保護(hù)電路15的布局例。在圖2中，半導(dǎo)體襯底(第1導(dǎo)電類型的襯底)21被偏置成基準(zhǔn)電位。N型阱區(qū)(第2導(dǎo)電類型的阱區(qū))23a、23b、23c，在上述半導(dǎo)體襯底21的表面部分上分別被布局在同一方向上。N+型擴(kuò)散區(qū)(第2導(dǎo)電類型的第2擴(kuò)散區(qū))25a、25b、25c和P+型擴(kuò)散區(qū)(第1導(dǎo)電類型的第1擴(kuò)散區(qū))26a、26b、26c分別被設(shè)置在各個(gè)N型阱區(qū)23a、23b、23c的表面部分上。借助于此，形成寄生雙極構(gòu)造的二極管15a、15b、15c。
在各級(jí)的二極管15a、15b、15c之間，通過(guò)接觸29用金屬布線31進(jìn)行連接。然后，ESD保護(hù)電路15的一端(連往輸入輸出管腳的連接端一側(cè))，被連接到上述輸入輸出管腳11上。此外，另一端(基準(zhǔn)電位端一側(cè))則被連接到基準(zhǔn)電位上。
在這里，各級(jí)的二極管15a、15b、15c分別用不同的尺寸形成。在本實(shí)施例的情況下，把上述P+型擴(kuò)散區(qū)26a到26c形成為具有由面積或周長(zhǎng)規(guī)定的3種尺寸。借助于這樣處理，就可以把各級(jí)的二極管15a、15b、15c設(shè)置為使得從上述輸入輸出管腳11一側(cè)向著上述基準(zhǔn)電位一側(cè)逐漸地減小(15a＞15b＞15c)。
各級(jí)中的二極管15a、15b、15c的尺寸比，取決于寄生雙極效應(yīng)，被設(shè)定為使得從基極流出來(lái)的電流對(duì)流入到發(fā)射極中去的電流之比大體上相等。即，減去了歸因于流向p型半導(dǎo)體襯底21的集電極電流(襯底電流)而丟失的量之后的、輸出電流對(duì)輸入電流之比大體上相等。
第1級(jí)的二極管15a的P+型擴(kuò)散區(qū)26a，通過(guò)接觸29，借助于金屬布線31與上述輸入輸出管腳11進(jìn)行連接。第1級(jí)的二極管15a的N+型擴(kuò)散區(qū)25a，通過(guò)接觸29，借助于金屬布線31與第2級(jí)的二極管15b的P+型擴(kuò)散區(qū)26b進(jìn)行連接。第2級(jí)的二極管15b的N+型擴(kuò)散區(qū)25b，通過(guò)接觸29，借助于金屬布線31與第3級(jí)的二極管15c的P+型擴(kuò)散區(qū)26c進(jìn)行連接。第3級(jí)的二極管15c的N+型擴(kuò)散區(qū)25c，通過(guò)接觸29，借助于金屬布線31與上述基準(zhǔn)電位進(jìn)行連接。
如上所述，在本發(fā)明的實(shí)施例1的ESD保護(hù)電路15中，連接到輸入輸出管腳11上的一側(cè)的二極管15a形成為具有比其它的二極管15b、15c大的尺寸。此外，要把各級(jí)的二極管15a、15b、15c形成為使得其尺寸和要流動(dòng)的電流之間的相對(duì)比變成為相等。其結(jié)果是，可以使把各級(jí)的二極管15a、15b、15c中的正向壓降形成為大體上相等。當(dāng)然，先前所說(shuō)的電流之比，會(huì)因流向二極管的電流而異。為此，不能一概地使電流之比與尺寸之比相等。于是，根據(jù)應(yīng)當(dāng)用ESD保護(hù)電路15進(jìn)行保護(hù)的內(nèi)部電路13的耐壓，想象一種給輸入輸出管腳11加上非要加上該耐壓以上的電壓不可的電壓的情況。然后，作成為使得流向各級(jí)的二極管15a、15b、15c的電流和尺寸很好地一致。通過(guò)這樣處理，就可以使每一個(gè)二極管15a、15b、15c的壓降大體上相等。因此，就可以與二極管的級(jí)數(shù)成比例地進(jìn)行耐壓設(shè)計(jì)，增加ESD保護(hù)電路15的耐壓設(shè)計(jì)的容易性。
此外，第2級(jí)的二極管15b可以流動(dòng)的電流量，由第1級(jí)的二極管15a的尺寸決定。第3級(jí)的二極管15c可以流動(dòng)的電流量，由第2級(jí)的二極管15b的尺寸決定。就是說(shuō)，第2級(jí)的二極管15b只要是可以流動(dòng)從第1級(jí)的二極管15a流出來(lái)的減去了襯底電流那么大的量的電流的尺寸(電流容量)即可。同樣，第3級(jí)的二極管15c只要是可以流動(dòng)從第2級(jí)的二極管15b流出來(lái)的減去了襯底電流那么大的量的電流的尺寸(電流容量)即可。結(jié)果就變成為二極管15a、15b、15c的電流容量，可以分別用襯底電流進(jìn)行補(bǔ)償。為此，作為ESD保護(hù)電路15的電流容量與現(xiàn)有的情況下幾乎沒(méi)有什么不同。
而且，還可以依次減小第2級(jí)以后的二極管15b、15c的尺寸。借助于此，使各級(jí)的二極管15b、15c的尺寸一致起來(lái)的、作成為ESD保護(hù)電路15的面積就將縮小。在該情況下，因各級(jí)的二極管15a、15b、15c的襯底電流而減少的電流的比例，將變成為以下所述那樣。設(shè)二極管的輸出電流對(duì)輸入電流的比率為α，設(shè)在第1級(jí)二極管15a中必要的尺寸為W0。這樣，在第2級(jí)的二極管15b中，上述尺寸將變成為W0×α，在第3級(jí)二極管15c中則變成為W0×α2。例如，在設(shè)輸出電流對(duì)輸入電流的比率α為0.5，二極管的級(jí)數(shù)為5級(jí)的情況下，以往，作為二極管全體都必須是5×W0的尺寸。對(duì)此，在本實(shí)施例的情況下，則變成為1.938×W0，結(jié)果變成為一半以下的尺寸即可。
在隨著半導(dǎo)體元件的比例縮小規(guī)則的進(jìn)步，ESD保護(hù)電路的布局面積對(duì)芯片尺寸有影響這樣的情況下，ESD保護(hù)電路15的布局面積的縮小將與芯片尺寸的小型化聯(lián)系起來(lái)。因此，成本的削減是可能的。
實(shí)施例2圖3示出了本發(fā)明的實(shí)施例2的ESD保護(hù)電路的布局例。另外，在這里，作為一個(gè)例子對(duì)用3個(gè)二極管構(gòu)成ESD保護(hù)電路的情況進(jìn)行說(shuō)明。
實(shí)施例2的ESD保護(hù)電路15′，例如，可以用標(biāo)準(zhǔn)CMOS工藝形成。就是說(shuō)，P型半導(dǎo)體襯底(第1導(dǎo)電類型的襯底)21被偏置成基準(zhǔn)電位。N型阱區(qū)(第2導(dǎo)電類型的阱區(qū))23a、23b、23c，在上述P型半導(dǎo)體襯底21的表面部分上分別被布局在同一方向上。N+型擴(kuò)散區(qū)(第2導(dǎo)電類型的第2擴(kuò)散區(qū))25a、25b、25c和P+型擴(kuò)散區(qū)(第1導(dǎo)電類型的第1擴(kuò)散區(qū))26a、26b、26c分別被設(shè)置在各個(gè)N型阱區(qū)23a、23b、23c的表面部分上。借助于此，形成寄生雙極構(gòu)造的二極管15a’、15b’、15c’。
各級(jí)的二極管15a’、15b’、15c’分別用不同的尺寸形成。例如，各級(jí)的二極管15a’、15b’、15c’，其尺寸為從上述輸入輸出管腳一側(cè)向著上述基準(zhǔn)電位一側(cè)逐漸地減小(15a’＞15b’＞15c’)。
在本實(shí)施例的情況下，把由具有某一大小的面積或周長(zhǎng)的擴(kuò)散區(qū)26c構(gòu)成的二極管15c’當(dāng)作一個(gè)單位。接著，形成具有多個(gè)該二極管15c’那么大的量的尺寸的二極管15a’、15b’。借助于此，就可以分別把二極管15a’、15b’形成為具有所希望的尺寸。就是說(shuō)根據(jù)所需要的電流容量，使各級(jí)的二極管15a’、15b’、15c’中的二極管15c’的個(gè)數(shù)不同。例如，二極管15a’被形成為具有4個(gè)二極管15c’那么大的量的大小。此外，例如，形成二極管15b’被形成為具有2個(gè)二極管15c’那么大的量的大小。這樣一來(lái)，就可以在各級(jí)中分別形成尺寸不同的二極管15a’、15b’、15c’。另外，在本實(shí)施例2的情況下，各級(jí)中的二極管15a’、15b’、15c’的尺寸之比，取決于寄生雙極效應(yīng)，也被設(shè)定為使得流向p型半導(dǎo)體襯底21的集電極電流(襯底電流)而丟失的量之后的、輸出電流對(duì)輸入電流之比變成為大體上相等。
與上邊所說(shuō)的實(shí)施例1的情況同樣，ESD保護(hù)電路15’的一端(連往輸入輸出管腳的連接端一側(cè))，被連接到作為外部信號(hào)的輸入端子的輸入輸出管腳上。此外，另一端(基準(zhǔn)電位端一側(cè))則被連接到基準(zhǔn)電位上。在各級(jí)的二極管15a’、15b’、15c’之間，通過(guò)接觸29，借助于金屬布線31進(jìn)行級(jí)聯(lián)連接。例如，第1級(jí)的二極管15a’的P+型擴(kuò)散區(qū)26a，通過(guò)接觸29，借助于金屬布線31與上述輸入輸出管腳進(jìn)行連接。第1級(jí)的二極管15a’的N+型擴(kuò)散區(qū)25a，通過(guò)接觸29，借助于金屬布線31與第2級(jí)的二極管15b’的P+型擴(kuò)散區(qū)26b進(jìn)行連接。第2級(jí)的二極管15b’的N+型擴(kuò)散區(qū)25b，通過(guò)接觸29，借助于金屬布線31與第3級(jí)的二極管15c’的P+型擴(kuò)散區(qū)26c進(jìn)行連接。第3級(jí)的二極管15c’的N+型擴(kuò)散區(qū)25c，通過(guò)接觸29，借助于金屬布線31與上述基準(zhǔn)電位進(jìn)行連接。
采用本發(fā)明的實(shí)施例2這樣的構(gòu)成，也可以期待與在上邊所說(shuō)的實(shí)施例1中所示的ESD保護(hù)電路15的情況同樣的效果。就是說(shuō)，變成為使得可以把各級(jí)的二極管15a’、15b’、15c’的正向壓降作成為大體上相等而無(wú)須改變作為ESD保護(hù)電路15c’的電流容量。為此，就可以與二極管的級(jí)數(shù)成比例地進(jìn)行耐壓設(shè)計(jì)，增加耐壓設(shè)計(jì)的容易性。
此外，還可以使各級(jí)的二極管15a’、15b’、15c’的尺寸依次減小。因此，即便是隨著半導(dǎo)體元件的比例縮小規(guī)則不斷進(jìn)步，ESD保護(hù)電路的布局面積會(huì)影響芯片尺寸之類的情況下，仍可以實(shí)現(xiàn)歸因于ESD保護(hù)電路的布局面積的縮小而帶來(lái)的芯片尺寸的小型化和價(jià)格的降低。
如上所述，可以使進(jìn)行級(jí)聯(lián)連接的多個(gè)二極管在各級(jí)中的壓降大體上相等。此外，還作成為使得在電流容量方面具有必要的尺寸來(lái)形成各級(jí)二極管。就是說(shuō)，在用CMOS工藝制造的半導(dǎo)體器件中，在采用使多個(gè)二極管進(jìn)行級(jí)聯(lián)連接在正向方向上抽出電流的辦法構(gòu)成用來(lái)使內(nèi)部電路免受靜電破壞的ESD保護(hù)電路的情況下，可以使進(jìn)行級(jí)聯(lián)連接的多個(gè)二極管的尺寸不同。在該情況下，要作成為使得從連往輸入輸出管腳的連接端一側(cè)向著基準(zhǔn)電位一側(cè)，各級(jí)二極管的尺寸依次減小。借助于此，就可以容易地使各級(jí)二極管的正向壓降大體上相等。其結(jié)果是，變成為可以改善耐壓設(shè)計(jì)的困難性。而且，可以縮小布局面積而不會(huì)損及作為ESD保護(hù)電路的電流容量。為此，可以阻止ESD保護(hù)電路對(duì)芯片尺寸產(chǎn)生影響。
另外，在上邊所說(shuō)的實(shí)施例1、2中，不論哪一個(gè)說(shuō)明的都是用3個(gè)二極管構(gòu)成ESD保護(hù)電路的情況。并不限于此，例如，也可以用4個(gè)以上的二極管構(gòu)成ESD保護(hù)電路。
此外，各級(jí)的二極管也不限于用1個(gè)二極管形成的情況。例如也可以采用并聯(lián)連接多個(gè)二極管的辦法來(lái)形成。
再有，ESD保護(hù)電路，也可以在每一個(gè)輸入輸出管腳(包括輸入管腳)處各設(shè)置一個(gè)。或者，也可以作成為對(duì)于多個(gè)輸入輸出管腳設(shè)置一個(gè)ESD保護(hù)電路。
對(duì)那些熟練的本專業(yè)的技術(shù)人員來(lái)說(shuō)，還可以實(shí)現(xiàn)其它的優(yōu)點(diǎn)和變形。因此，本發(fā)明在其更為寬闊的范圍內(nèi)不會(huì)受限于在本說(shuō)明中所提供和講解的那些特定細(xì)節(jié)和典型的實(shí)施例。因此，在不偏離由所附權(quán)利要求及其等效要求所限定的總的發(fā)明概念的精神和范圍內(nèi)還可以有種種的變形。
權(quán)利要求
1.一種半導(dǎo)體器件，包括由被偏置為基準(zhǔn)電位的第1導(dǎo)電類型的襯底、在上述襯底的表面部分上形成的第2導(dǎo)電類型的阱區(qū)、在上述阱區(qū)的表面部分上形成的第1導(dǎo)電類型的第1擴(kuò)散區(qū)構(gòu)成的多個(gè)二極管，上述多個(gè)二極管，具有2種以上的尺寸，且被構(gòu)成為彼此進(jìn)行級(jí)聯(lián)連接。
2.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，上述多個(gè)二極管每一個(gè)的尺寸都不同。
3.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，上述多個(gè)二極管的每一個(gè)的尺寸都由上述第1擴(kuò)散區(qū)規(guī)定。
4.根據(jù)權(quán)利要求3所述的半導(dǎo)體器件，上述多個(gè)二極管的每一個(gè)的尺寸都由上述第1擴(kuò)散區(qū)的周長(zhǎng)規(guī)定。
5.根據(jù)權(quán)利要求3所述的半導(dǎo)體器件，上述多個(gè)二極管的每一個(gè)的尺寸都由上述第1擴(kuò)散區(qū)的面積規(guī)定。
6.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，上述多個(gè)二極管還具備在上述阱區(qū)內(nèi)形成的第2導(dǎo)電類型的第2擴(kuò)散區(qū)，上述半導(dǎo)體器件構(gòu)成為在上述多個(gè)二極管間，上述第1擴(kuò)散區(qū)和上述第2擴(kuò)散區(qū)彼此進(jìn)行連接。
7.根據(jù)權(quán)利要求6所述的半導(dǎo)體器件，其構(gòu)成為用上述多個(gè)二極管構(gòu)成靜電破壞保護(hù)電路。
8.根據(jù)權(quán)利要求7所述的半導(dǎo)體器件，其構(gòu)成為上述靜電破壞保護(hù)電路，來(lái)自其一端二極管的第1擴(kuò)散區(qū)的連接端子被連接到外部信號(hào)的輸入端子上，來(lái)自其另一端二極管的第2擴(kuò)散區(qū)的連接端子被連接到基準(zhǔn)電位上。
9.根據(jù)權(quán)利要求8所述的半導(dǎo)體器件，在上述每一個(gè)輸入端子上都設(shè)置上述靜電破壞保護(hù)電路。
10.根據(jù)權(quán)利要求8所述的半導(dǎo)體器件，在多個(gè)二極管之內(nèi)，上述靜電破壞保護(hù)電路的與上述輸入端子鄰近一側(cè)的二極管，具有比其它的二極管大的尺寸。
11.根據(jù)權(quán)利要求10所述的半導(dǎo)體器件，上述多個(gè)二極管，其正向壓降大體上是相同的。
12.根據(jù)權(quán)利要求8所述的半導(dǎo)體器件，多個(gè)二極管，從上述輸入端子一側(cè)開始向著上述基準(zhǔn)電位一側(cè)尺寸減小
13.根據(jù)權(quán)利要求12所述的半導(dǎo)體器件，上述多個(gè)二極管，其正向壓降大體上是相同的。
14.根據(jù)權(quán)利要求8所述的半導(dǎo)體器件，多個(gè)二極管，分別用同一尺寸的多個(gè)二極管形成。
15.根據(jù)權(quán)利要求14所述的半導(dǎo)體器件，上述多個(gè)二極管，其構(gòu)成為采用以某一尺寸的二極管為單位，使該單位二極管的個(gè)數(shù)不同的辦法，分別形成為具有所希望的尺寸。
16.根據(jù)權(quán)利要求15所述的半導(dǎo)體器件，上述多個(gè)二極管，其正向壓降大體上是相同的。
17.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，上述多個(gè)二極管，用標(biāo)準(zhǔn)CMOS工藝制造。
18.一種半導(dǎo)體器件，包括設(shè)置在輸入端子和內(nèi)部電路之間的靜電破壞保護(hù)電路，上述靜電破壞保護(hù)電路的構(gòu)成為使多個(gè)二極管彼此進(jìn)行級(jí)聯(lián)連接；上述多個(gè)二極管具有2種以上的尺寸；上述多個(gè)二極管，分別由被偏置為基準(zhǔn)電位的第1導(dǎo)電類型的襯底、在上述襯底的表面部分上形成的第2導(dǎo)電類型的阱區(qū)、在上述阱區(qū)內(nèi)形成的第1導(dǎo)電類型的第1擴(kuò)散區(qū)構(gòu)成。
19.根據(jù)權(quán)利要求18所述的半導(dǎo)體器件，上述多個(gè)二極管的每一個(gè)的尺寸都由上述第1擴(kuò)散區(qū)的周長(zhǎng)規(guī)定。
20.根據(jù)權(quán)利要求18所述的半導(dǎo)體器件，上述多個(gè)二極管的每一個(gè)的尺寸都由上述第1擴(kuò)散區(qū)的面積規(guī)定。
21.根據(jù)權(quán)利要求18所述的半導(dǎo)體器件，上述多個(gè)二極管還具備在上述阱區(qū)內(nèi)形成的第2導(dǎo)電類型的第2擴(kuò)散區(qū)，上述半導(dǎo)體器件構(gòu)成為在上述多個(gè)二極管間，上述第1擴(kuò)散區(qū)和上述第2擴(kuò)散區(qū)彼此進(jìn)行連接。
22.根據(jù)權(quán)利要求18所述的半導(dǎo)體器件，在上述多個(gè)二極管之內(nèi)，上述靜電破壞保護(hù)電路的與上述輸入端子鄰近一側(cè)的二極管，具有比其它的二極管大的尺寸。
23.根據(jù)權(quán)利要求22所述的半導(dǎo)體器件，上述多個(gè)二極管，其正向壓降大體上是相同的。
24.根據(jù)權(quán)利要求18所述的半導(dǎo)體器件，上述多個(gè)二極管，從上述輸入端子一側(cè)開始向著上述基準(zhǔn)電位一側(cè)尺寸減小
25.根據(jù)權(quán)利要求24所述的半導(dǎo)體器件，上述多個(gè)二極管，其正向壓降大體上是相同的。
26.根據(jù)權(quán)利要求18所述的半導(dǎo)體器件，上述多個(gè)二極管，分別用同一尺寸的多個(gè)二極管形成。
27.根據(jù)權(quán)利要求26所述的半導(dǎo)體器件，上述多個(gè)二極管，其構(gòu)成為采用以某一尺寸的二極管為單位，使該單位二極管的個(gè)數(shù)不同的辦法，分別形成為具有所希望的尺寸。
28.根據(jù)權(quán)利要求27所述的半導(dǎo)體器件，上述多個(gè)二極管，其正向壓降大體上是相同的。
29.根據(jù)權(quán)利要求18所述的半導(dǎo)體器件，上述多個(gè)二極管，用標(biāo)準(zhǔn)CMOS工藝制造。
全文摘要
一種半導(dǎo)體器件,包括:由被偏置為基準(zhǔn)電位的第1導(dǎo)電類型的襯底、在上述襯底的表面上形成的第2導(dǎo)電類型的阱區(qū)、在上述阱區(qū)的表面部分上形成的第1導(dǎo)電類型的第1擴(kuò)散區(qū)構(gòu)成的多個(gè)二極管,上述多個(gè)二極管具有2種以上的尺寸且被構(gòu)成為彼此進(jìn)行級(jí)聯(lián)連接。
文檔編號(hào)H01L27/092GK1366339SQ02100948
公開日2002年8月28日 申請(qǐng)日期2002年1月9日 優(yōu)先權(quán)日2001年1月18日
發(fā)明者大冢伸朗, 矢部友章 申請(qǐng)人:株式會(huì)社東芝