專利名稱：底柵薄膜晶體管的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及到薄膜晶體管結(jié)構(gòu)的制作方法，此薄膜晶體管結(jié)構(gòu)具有被絕緣層與具有溝道區(qū)和源/漏區(qū)的半導體薄膜隔離的底柵金屬區(qū)。
薄膜晶體管特別適用于電光器件，通常用作外圍驅(qū)動電路和開關(guān)元件。配備有這種集成薄膜晶體管的半導體器件可以用來驅(qū)動有源矩陣電光器件的襯底，其中的半導體器件被設(shè)置在較大且廉價的襯底上。半導體薄膜可以由非晶硅或多晶硅組成，且其結(jié)構(gòu)可以包含底柵或頂柵結(jié)構(gòu)。
通常，與半導體制造技術(shù)一樣，用來確定薄膜晶體管結(jié)構(gòu)的制作成本和復雜性的此方法的特征是制作薄膜器件基本結(jié)構(gòu)所需的掩模數(shù)目因而也是各個掩模對準的數(shù)目。
因此，能夠減少掩模數(shù)目的對薄膜晶體管的已知制作方法的任何改變，都具有有利地減少薄膜結(jié)構(gòu)復雜性和生產(chǎn)成本的潛力，還有助于提高這種器件的制造成品率。
US-A-5903014討論了橫向形成的n-區(qū)的制備，但其缺點是在制作工藝中引入了額外的掩模和/或額外的加工步驟。而且，例如對于CMOS薄膜晶體管器件的制作，還必須有更多的制造步驟，此時，本技術(shù)所表現(xiàn)的這種掩模數(shù)目的增多就更為明顯。
現(xiàn)有技術(shù)中較多的掩模數(shù)目，限制了諸如多晶硅CMOS薄膜晶體管器件之類有潛在優(yōu)勢的結(jié)構(gòu)本來能夠用于電光器件，例如監(jiān)視器和電視機的標準顯示屏之類的范圍。
本發(fā)明是為了提供一種制作底柵薄膜晶體管結(jié)構(gòu)的方法，此方法優(yōu)于已知的這種方法，特別是在方法使用的掩模數(shù)目方面。
根據(jù)本發(fā)明，提供了一種上述的方法，其特征是采用柵金屬區(qū)作為掩模的背面曝光步驟，且作為在柵金屬區(qū)二側(cè)薄膜中制作源/漏區(qū)的一部分，由背面曝光得到的自對準用來限制源/漏區(qū)與溝道區(qū)之間的電流通路。
在制作源/漏區(qū)的背面曝光步驟過程中，以這種方式利用柵金屬區(qū)，有利地避免了制作源/漏區(qū)本來所需的特定掩蔽步驟。于是，在減少掩模數(shù)目方面，本發(fā)明能夠有利地降低薄膜晶體管器件的制作成本和復雜性。特別是對于N溝道多晶硅薄膜晶體管器件，底柵金屬區(qū)的自對準能夠有利地將經(jīng)由源/漏區(qū)進入溝道區(qū)的電流通路的長度縮短到大致等于薄膜厚度。
權(quán)利要求2所定義的方法，呈現(xiàn)出如在US-A-5903014中所述的有關(guān)降低原本發(fā)生于n+/溝道結(jié)處電場的優(yōu)點，但它不會招致按此文件的方法引起的較高掩模數(shù)。
權(quán)利要求3所限定的方法的優(yōu)點是能夠與制作在源/漏區(qū)上的后續(xù)金屬接觸區(qū)形成良好的接觸。
有利的是，借助于在主要的n-注入之后立即提供額外的淺n-注入以便在薄膜頂部建立摻雜，能夠制作薄的n+區(qū)。作為變通以及代替n-注入，此方法能夠有利地使用淺n+注入，然后使后續(xù)的擴散在薄膜中產(chǎn)生從n+到n-的漸變摻雜劑分布。摻雜劑還橫向擴散進入溝道區(qū)，對電場的控制具有有利的作用。
作為使用n+和/或n-注入步驟的一種替換，可以將摻雜劑氣體引入到激光工作室中，以便摻雜劑能夠在激光退火步驟中擴散。
權(quán)利要求7所限定的方法的優(yōu)點是此方法呈現(xiàn)出掩模數(shù)目和復雜性的進一步降低。
有利的是，第二背面曝光步驟被用來制作源/漏區(qū)的金屬接觸區(qū)。
權(quán)利要求9所限定的方法的優(yōu)點是特別對于N溝道器件采用n-源/漏區(qū)，這有效地增大了例如輕摻雜的漏區(qū)沿電流流動方向的長度，從而確保厚度為0.05-0.1微米的薄膜由于輕摻雜區(qū)有效長度的增大而仍然能提供足夠的電場降低。
根據(jù)一個特別的實施方案，根據(jù)本發(fā)明的方法在制作薄膜晶體管結(jié)構(gòu)的過程中采用了4個掩蔽步驟與2個背面曝光的組合。
從而能夠通過有利地減少掩蔽步驟的數(shù)目來制作薄膜晶體管結(jié)構(gòu)，從而有利地降低了有關(guān)的成本和復雜性，并提高了成品率。
權(quán)利要求10所限定的方法的優(yōu)點是，當考慮制作標準監(jiān)視器和電視機的電光顯示器時，由于呈現(xiàn)的掩模數(shù)目和復雜性的降低，本發(fā)明能夠例如使多晶硅器件與非晶硅器件不相上下。
有利的是，借助于在對源/漏區(qū)進行摻雜時包括進一步的掩蔽步驟，能夠制作CMOS結(jié)構(gòu)，但即使將掩蔽步驟的數(shù)目增加到5，根據(jù)本發(fā)明方法的多晶硅CMOS薄膜晶體管制作也呈現(xiàn)掩蔽步驟的有利減少。
特別是此方法還采用了用來制作源/漏區(qū)的僅僅一次離子注入、所述注入之后的單個激光退火、以及僅僅單個電介質(zhì)沉積步驟，這些特點提高了采用本發(fā)明的方法的相對簡便性和成本效率比。當然，若需要CMOS結(jié)構(gòu)，則所需摻雜步驟的數(shù)目增加到2。
特別是本發(fā)明通常能夠被有利地應(yīng)用于有源矩陣液晶顯示器件和平板顯示器件所用的薄膜晶體管結(jié)構(gòu)的制作。
從參照以下所述實施方案的描述中，本發(fā)明的這些和其它的情況將顯而易見。
以下參照附圖，僅僅以舉例的方法，來進一步描述本發(fā)明，在這些附圖中

圖1A-1F示出了多晶硅CMOS薄膜晶體管結(jié)構(gòu)的制造步驟；圖2示出了對圖1A-1F方法的改變；圖3示出了圖1E所示步驟的進一步非常具體的改變；而圖4是包含根據(jù)本發(fā)明制作的薄膜晶體管結(jié)構(gòu)的顯示屏的示意平面圖。
首先參照圖1A-1F，示出了根據(jù)本發(fā)明制作薄膜晶體管結(jié)構(gòu)的5個步驟。
在圖1A中，首先提供具有金屬層的襯底10，此金屬層通過第一掩蔽步驟隨后被圖形化以便形成底柵金屬區(qū)12、14和16。然后在襯底和底柵金屬結(jié)構(gòu)上制作電介質(zhì)層18，并在氧化物層18上隨后制作薄膜硅層20。
在圖1B所示的步驟中，利用二個背面曝光中的第一個以及相關(guān)的自對準，其中的底柵金屬區(qū)14在形成n-源/漏區(qū)22的過程中被用作掩模，從而制作具有底柵14的N溝道薄膜晶體管。然后利用第二掩蔽步驟，以便提供選擇性n+摻雜劑注入，從而形成隨后能夠確定P溝道薄膜晶體管的摻雜源/漏區(qū)24，此P溝道薄膜晶體管與n-源/漏區(qū)22一起構(gòu)成CMOS結(jié)構(gòu)。
在注入n-和n+摻雜劑之后，使用激光退火步驟。
在圖1C中，使用第三掩蔽步驟來開出穿過硅薄膜20和下方電介質(zhì)18的接觸通孔26，與例如底柵金屬接觸區(qū)12接觸。在圖1D中，使用二個背面曝光步驟中的第二個，用作提供用來接觸摻雜源/漏區(qū)的被圖形化的金屬接觸區(qū)28的工藝的一部分。在清除沉積的金屬時，使用漂離方法，以便得到圖1D所示的恰當?shù)膱D形化。但若發(fā)現(xiàn)漂離的可靠性有問題，則金屬區(qū)可以被有利地燒結(jié)到硅層中。
圖1E示出了第四掩蔽步驟，其中各個金屬區(qū)28以及下方的硅區(qū)被腐蝕，以便提供如所示形狀的器件小島。
最后，在圖1F中，使用最后一個掩蔽步驟，以便提供圖形化的ITO層32，用以提供穿過通孔26到底柵金屬區(qū)12的接觸。
如可以理解的那樣，從圖1A中所用的第一掩蔽步驟到圖1F中的最后掩蔽步驟，通過有利地使用二個分別的背面曝光，僅僅需要5個掩蔽步驟，從而形成圖1F所示的具有ITO接觸區(qū)的多晶硅CMOS薄膜晶體管結(jié)構(gòu)。
現(xiàn)參照圖2，示出了例如采用底柵金屬區(qū)14且其中n-摻雜的漏區(qū)22配備有上部n+層22a以便改善漏區(qū)與上方金屬區(qū)28之間的接觸的薄膜晶體管的一部分。如前面所述，漏區(qū)22的n-摻雜用來降低漏22與溝道20的界面處的電場。根據(jù)本發(fā)明的一種情況，可以僅由n-區(qū)提供為漏，可以通過由底部金屬柵14的背面曝光所引起的自對準來達到，底部金屬柵14的自對準用來使從金屬28通過n-區(qū)22到溝道20的電流路徑比較小，通常大致等于薄膜20的厚度ta。然而，為了增強這種安排，本發(fā)明的方法可以包括提供薄膜20頂部的薄n+區(qū)，這可以借助于在起始n-注入之后提供額外的淺注入而容易地達到?；蛘撸捎诩す馔嘶饘⒂糜诖蠹s0.1微米的擴散摻雜劑步驟，故起始n-注入可以省略，而由上述擴散提供的淺n+注入用來產(chǎn)生對于漏區(qū)處薄膜的由n+到n-的緩變摻雜劑分布。
作為變通，且就薄膜厚度而言可能不允許提供這樣的漸變摻雜劑分布，一種變通是有效地增加輕摻雜漏區(qū)沿電流流動方向的長度，使之即使用厚度為0.05-0.1微米的薄膜，也仍然能夠得到足夠的電場降低。通過適當?shù)乜刂茍D1D的第二背面曝光步驟中引起的光刻，能夠得到輕摻雜漏區(qū)有效長度的增加，且參照圖3，這能夠用來提供漏與溝道20之間沿電流方向的間隙L，然后用來增加輕摻雜漏區(qū)22沿此方向的有效長度。因此，金屬區(qū)28A長度的限制以這種方式有利地提供了輕摻雜漏沿上述電流方向的有效長度增加，從而達到所要求的電場降低，同時仍然有利地使用具有上述厚度范圍的薄膜。
圖4示出了顯示屏的部分平面圖，它包含象素矩陣，并包括列線34和柵線36，用來提供根據(jù)本發(fā)明制作并用來驅(qū)動象素40的電極的薄膜晶體管38的恰當控制。
雖然用這種安排可能無法得到完全填充的被屏蔽象素，但能夠證明有可能利用列作為掩模的進一步背面曝光而使ITO區(qū)域自對準到各個列，且當使用CMOS結(jié)構(gòu)時，這種安排仍然僅僅需要5個掩蔽步驟。
為了總結(jié)根據(jù)本發(fā)明的方法用作CMOS工藝的一部分時的優(yōu)點，下面在表1中示出了現(xiàn)有技術(shù)與根據(jù)本發(fā)明的5個掩蔽方法的特征步驟之間的比較，同時示出了所要求的這些特征步驟的數(shù)目的減少。
表1
應(yīng)該理解的是，本發(fā)明不局限于上述實施方案的細節(jié)，確切地說，此方法不一定被提供為5掩蔽步驟CMOS工藝的一部分，還可以被提供為4掩蔽非CMOS工藝的一部分。此方法確實能夠被有利地應(yīng)用于任何薄膜晶體管制造工藝，其中至少一個背面曝光步驟被用作在各個底柵金屬區(qū)上方和側(cè)面構(gòu)成半導體層區(qū)域的步驟之一，從而有利地減少至少1個掩蔽步驟。正如當然可以理解的那樣，即使減少1個掩蔽步驟，對于降低涉及到的薄膜晶體管生產(chǎn)方法的復雜性及其成本效率也具有顯著的好處。
權(quán)利要求
1.一種制作薄膜晶體管結(jié)構(gòu)的方法，此薄膜晶體管結(jié)構(gòu)具有被絕緣層與帶有溝道區(qū)和源/漏區(qū)的半導體膜隔離的底柵金屬區(qū)，其特征是利用柵金屬區(qū)作為掩模并作為薄膜中柵金屬區(qū)二側(cè)源/漏區(qū)制作的一部分的背面曝光，用背面曝光得到的自對準用來限制源/漏區(qū)與溝道區(qū)之間的電流路徑。
2.權(quán)利要求1所述的方法，其中的源/漏區(qū)被制作成n-區(qū)。
3.權(quán)利要求2所述的方法，其中的源/漏區(qū)在其頂部配備有薄的n+區(qū)。
4.權(quán)利要求3所述的方法，其中借助于在起始n-注入之后提供額外的淺n-注入以便在薄膜頂部建立摻雜而制作薄的n+區(qū)。
5.權(quán)利要求3所述的方法，包括淺n+注入和隨后的擴散，以便在薄膜中產(chǎn)生從n+到n-的漸變摻雜分布。
6.權(quán)利要求2所述的方法，包括激光退火步驟，且其中摻雜劑氣體被加入到激光工作室并使摻雜劑在激光退火步驟中能夠擴散。
7.權(quán)利要求1-6中任何一項所述的方法，其中所述背面曝光步驟包含二個背面曝光步驟中的第一個，第二個也被用來在薄膜晶體管的源/漏區(qū)處構(gòu)造器件。
8.權(quán)利要求7所述的方法，其中第二背面曝光步驟被用來形成源/漏區(qū)的金屬接觸區(qū)。
9.權(quán)利要求8所述的方法，其中所述第二背面曝光步驟之后的光刻步驟被控制，以便限制金屬接觸相對于源/漏區(qū)的橫向尺寸，從而增大溝道區(qū)通過源/漏區(qū)到金屬接觸的電流路徑。
10.權(quán)利要求6或7所述的方法，包含制作襯底沉積和利用第一掩蔽步驟進行柵金屬區(qū)的圖形化，然后接著提供上方電介質(zhì)層以及隨后的硅薄膜層；第一背面曝光和底柵對準步驟，用來將適當?shù)膿诫s劑引入到薄膜的源/漏區(qū)，以及形成通過薄膜和電介質(zhì)層的接觸通孔的第二掩蔽步驟，用來選擇性地開出到達底柵金屬區(qū)的接觸區(qū)；第二背面曝光和對準步驟，用來對源/漏區(qū)的金屬接觸區(qū)進行圖形化；第三掩蔽步驟，用來對金屬區(qū)和下方的薄膜進行圖形化；以及第四掩蔽步驟，用來沉積并對所述通孔的ITO接觸進行圖形化。
11.權(quán)利要求10所述的方法，包括用來形成源/漏區(qū)的離子注入、所述注入之后的激光退火、以及電介質(zhì)沉積步驟。
全文摘要
公開了一種制作薄膜晶體管結(jié)構(gòu)的方法,此薄膜晶體管結(jié)構(gòu)具有被絕緣層(18)與帶有溝道區(qū)和源/漏區(qū)(22)的半導體膜(20)隔離的底柵金屬區(qū)(14),此方法包括背面曝光步驟,其中柵金屬區(qū)(14)作為掩模并作為柵金屬區(qū)(14)二側(cè)處薄膜(20)中源/漏區(qū)(22)制作工藝的一部分,用背面曝光得到的自對準用來限制源/漏區(qū)(14)與溝道區(qū)(20)之間的電流路徑。
文檔編號H01L21/336GK1388986SQ01802535
公開日2003年1月1日 申請日期2001年8月17日 優(yōu)先權(quán)日2000年8月26日
發(fā)明者N·D·楊 申請人:皇家菲利浦電子有限公司