專利名稱：形成具有高深寬比的溝槽的蝕刻方法
技術領域：
本發(fā)明有關一種形成半導體的溝槽的蝕刻方法，特別是有關一種形成具有不同深寬比的介層洞與接觸窗的蝕刻方法。
背景技術：
隨著集成電路的密度不斷地擴大，為使晶片(chip)面積保持一樣，甚至縮小，以持續(xù)降低電路的單位成本，唯一的辦法就是不斷地縮小電路設計規(guī)格(designrule)，以符合高科技產(chǎn)業(yè)未來發(fā)展的趨勢。隨著半導體技術的發(fā)展，集成電路的元件的尺寸已經(jīng)縮減到深次微米的范圍。當半導體連續(xù)縮減到深次微米的范圍時，產(chǎn)生了一些在制程微縮上的問題。
動態(tài)隨機存取存儲器被廣泛應用在集成電路電路元件的領域中，其中在電子工業(yè)中的應用最為重要，這些元件提供暫時儲存數(shù)據(jù)的裝置，通常使用于數(shù)字系統(tǒng)，如電腦。具備更高密度及電容的動態(tài)隨機存取存儲器一直是集成電路工業(yè)致力發(fā)展的目標。由于動態(tài)隨機存取存儲器市場的強烈競爭，使得制造商有必要降低動態(tài)隨機存取存儲器其產(chǎn)品價格。為降低價格及符合客戶對于縮短存取時間及增加集成電路存儲器容量大小的期望，制造商必須致力于縮小集成電路上的電路圖形大小，而這些電路圖形的縮小帶來半導體技術的進步。然而，縮小的幾何構造在動態(tài)隨機存取存儲器電路的制造上帶來一些問題。因此，如何在動態(tài)隨機存取存儲器元件尺寸縮減的情形下同時維持元件的品質是集成電路工業(yè)必須克服的問題。
由于集成電路的半導體元件的集成度日益增加，使得晶片的表面無法提供足夠的面積來制作所需的內(nèi)連線時，為了配合金氧半導體(Metal Oxide Semiconductor；MOS)晶體管縮小后所增加的內(nèi)連線需求，兩層以上的金屬層設計便逐漸成為許多集成電路所必需采用的方式。此外，在深次微米的制程中，由于集成電路的集成度不斷增加，因此目前大多采用多層內(nèi)連線(Multi-level interconnects)的立體架構，且常以內(nèi)金屬介電層(Inter-Metal Dielectric；IMD)作為隔離各金屬內(nèi)連線的介電材料。其中用來連接上下兩層金屬層的導線，在半導體工業(yè)上稱為介層洞插塞(Via Plug)。通常于介電層中形成的開口，若是暴露出內(nèi)連線中的基底元件，則稱之為接觸窗(Contact hole)。因此，兩層內(nèi)連線之間是通過接觸窗或介層洞的金屬插塞進行電性連接。
一般而言，在動態(tài)隨機存取存儲器的疊積架構中，半導體底材100上具有不同層次的數(shù)個介電層110，且數(shù)個柵極120是位于不同層次的數(shù)個介電層110中、數(shù)個接觸窗130位于數(shù)個柵極120上與數(shù)個介層洞140位于半導體底材100上，如圖1A所示。由于數(shù)個柵極120所在的層次不同，數(shù)個接觸窗130的深度也不同，且數(shù)個介層洞140的深度更深。在半導體制程中，溝槽寬度與其深度的比值(H/W)通常可稱的為深寬比(Aspect Ratio；AR)。當深寬比增加時，即表示溝槽深度的增加或是溝槽寬度的減少，此造成溝槽蝕刻的困難。對于深次微米制程而言，設計規(guī)格越來越小，使得元件具有高深寬比的接觸窗或介層洞。尤其是在動態(tài)隨機存取存儲器中，越來越難以蝕刻具有高深寬比的接觸窗或介層洞。此外，當接觸窗的深寬比越來越小時，具有高深寬比的介層洞的蝕刻能力就更加重要。
在傳統(tǒng)的蝕刻方法中，用于高深寬比的蝕刻劑為C4F8/O2/Ar/CO。然而，由于此種蝕刻劑的蝕刻能力不足，因此在進行高深寬比的溝槽蝕刻時，尚未蝕刻至預定深度會發(fā)生蝕刻停止的現(xiàn)象，如圖1B所示。尤其是溝槽的深寬比大于10，蝕刻停止的現(xiàn)象更為嚴重。另外，傳統(tǒng)的蝕刻劑在不同介電層110之間具有較高的蝕刻選擇比，例如，氧化層與氮化層，因此必須更換工作機臺以蝕穿不同的介電層110，進而耗費工作時間。另一方面，由于傳統(tǒng)的蝕刻劑對光阻層150的選擇比不佳，造成光阻層150的殘留不足的問題，也即在進行蝕刻時，光阻層150會被損耗以致于無法達到預定的線寬，導致溝槽的臨界尺寸無法控制，如圖1C所示。另外，在光阻層150消耗的同時，仍殘留部分光阻層150于介電層110上，此將導致靠近溝槽的介電層110形成柵狀物，如圖1D所示。對于具有不同層次的柵極的動態(tài)隨機存取存儲器而言，借助傳統(tǒng)的蝕刻劑難以一次蝕刻出具有不同深寬比的介層洞與接觸窗。傳統(tǒng)的蝕刻方法不但使得元件的再現(xiàn)性、優(yōu)良率與生產(chǎn)率較差，而且增加加工時間，導致加工成本的增加。

發(fā)明內(nèi)容
本發(fā)明主要的目的是在提供一種具有高深寬比的溝槽蝕刻方法，以便于形成具有不同高深寬比的接觸窗與介層洞，從而簡化加工步驟以減少加工時間；此外，可避免造成蝕刻終止的現(xiàn)象以形成一臨界尺寸較小的半導體元件；因此可適用于半導體元件的深次微米的技術中。
為實現(xiàn)上述目的，根據(jù)本發(fā)明一方面的介電層的蝕刻方法，其特點是至少包括提供一蝕刻劑，所述蝕刻劑為一具有一C4F6與一CH2F2的混合氣體；以及借助所述蝕刻劑進行蝕刻并蝕刻所述介電層。
根據(jù)本發(fā)明另一方面的溝槽的形成方法，其特點是至少包括下列步驟提供一具有一介電層的半導體底材；形成一光阻層于所述介電層上；提供一蝕刻劑，所述蝕刻劑為一具有一C4F6與一CH2F2的混合氣體；借助所述蝕刻劑與所述光阻層當成一蝕刻罩幕進行蝕刻，蝕刻所述介電層以形成一溝槽，以提高所述光阻層與所述介電層的蝕刻選擇比；以及移除所述光阻層以形成具有垂直輪廓的所述溝槽。
根據(jù)本發(fā)明又一方面的具有不同深寬比的數(shù)個溝槽的形成方法，其特點是至少包括下列步驟提供一半導體底材，所述半導體底材上具有疊積結構的數(shù)個介電層于其上，且每個所述介電層中埋置至少一個多晶硅區(qū)于其中；形成數(shù)個光阻層于所述數(shù)個介電層的表面上；提供一蝕刻劑，所述蝕刻劑為一具有一C4F6/CH2F2/Ar/O2的混合氣體；借助所述蝕刻劑與將所述數(shù)個光阻層當成數(shù)個蝕刻罩幕進行的蝕刻方法，蝕刻所述數(shù)個介電層直到形成數(shù)個第一溝槽于所述半導體底材上為止，且形成數(shù)個第二溝槽于所述數(shù)個多晶硅區(qū)上，以提高所述數(shù)個光阻層與所述數(shù)個介電層的蝕刻選擇比；以及移除所述數(shù)個光阻層以形成具有垂直輪廓的所述數(shù)個第一溝槽與所述數(shù)個第二溝槽。
根據(jù)本發(fā)明再一方面的動態(tài)隨機存取存儲器的一介層洞與數(shù)個接觸窗的形成方法，其特點是，至少包括下列步驟提供一半導體底材，所述半導體底材上具有一第一氧化層于其上、一氮化層于所述第一氧化層上與一第二氧化層于所述氮化層上，其中，一第一多晶硅區(qū)埋置于所述半導體底材上的所述第一氧化層中，一第二多晶硅區(qū)埋置于所述第一氧化層上的所述氮化層中與一第三多晶硅區(qū)埋置于所述氮化層上的所述第二氧化層中；形成數(shù)個光阻層于所述第二氧化層上；提供一蝕刻劑，所述蝕刻劑為一具有C4F6/CH2F2/CF4/Ar/O2的混合氣體；借助將所述數(shù)個光阻層當成數(shù)個蝕刻罩幕與所述蝕刻劑進行干蝕刻，依序蝕刻所述第二氧化層、所述氮化物層與所述第一氧化層直到位于所述第一多晶硅區(qū)與所述第二多晶硅區(qū)的所述半導體底材上形成一具有一第一深寬比的第一溝槽為止，且形成一具有一第二深寬比的第二溝槽于所述第一多晶硅區(qū)上、一具有一第三深寬比的第三溝槽于所述第二多晶硅區(qū)上與一具有一第四深寬比的第四溝槽于所述第三多晶硅區(qū)上；以及移除所述數(shù)個光阻層以形成具有垂直輪廓的一介層洞于所述第一溝槽中、一第一接觸窗于所述第二溝槽中、一第二接觸窗于所述第三溝槽中與一第三接觸窗于所述第四溝槽中。
本發(fā)明能通過新的蝕刻劑增加介電層與光阻層的蝕刻選擇比與降低介電層之間的蝕刻選擇比(例如，氧化層與氮化層之間)，以避免光阻層的損耗過多與能夠一次蝕穿介電層，借此可維持溝槽的臨界尺寸與較直的溝槽輪廓，且可防止介電層的柵狀物的形成。另外，本發(fā)明使用具有C4F6或CH2F2或CF4或C2F6的混合氣體當成蝕刻劑，可提高介電層與光阻層的蝕刻選擇比至約為15，且降低介電層之間(例如，氧化層與氮化層之間)的蝕刻選擇比至約為1。因此，本發(fā)明能降低加工的成本，且可增加元件的再現(xiàn)性、加工優(yōu)良率與生產(chǎn)率。所以，本發(fā)明能符合經(jīng)濟上的效益與產(chǎn)業(yè)上的利用性。
為更清楚理解本發(fā)明的上述和其他的目的、特點和優(yōu)點，下面將結合附圖對本發(fā)明進行詳細說明。


圖1A為動態(tài)隨機存取存儲器的疊積結構剖面圖；圖1B為傳統(tǒng)溝槽蝕刻方法造成蝕刻終止現(xiàn)象的剖面圖；圖1C為傳統(tǒng)溝槽蝕刻方法造成光阻層殘留不足的影響的剖面圖；圖1D為傳統(tǒng)溝槽蝕刻方法造成柵狀物的剖面圖；圖2A與圖2B為根據(jù)本發(fā)明的第一較佳實施例中，通過新的蝕刻劑進行蝕刻以形成溝槽的加工剖面圖；圖3A與圖3B為根據(jù)本發(fā)明的第二較佳實施例中，通過新的蝕刻劑進行一次蝕刻以形成具有不同高深寬比的數(shù)個溝槽的加工剖面圖；與圖4A與圖4B為根據(jù)本發(fā)明的第三較佳實施例中，通過新的蝕刻劑進行一次蝕刻方法以形成具有不同高深寬比的數(shù)個介層洞與接觸窗的動態(tài)隨機存取存儲器的加工剖面圖。
具體實施例方式
本發(fā)明在此所探討的方向為一種具有高深寬比的溝槽蝕刻方法。為了能徹底地了解本發(fā)明，將在下列的描述中提出詳盡的步驟或元件。顯然地，本發(fā)明的施行并未限定于半導體元件的技藝者所熟習的特殊細節(jié)。另一方面，眾所周知的加工步驟或元件并未描述于細節(jié)中，以避免造成本發(fā)明不必要的限制。本發(fā)明的較佳實施例詳細描述如下，然而除了這些詳細描述外，本發(fā)明還可以廣泛地施行在其他的實施例中，且本發(fā)明的范圍不受其限定，而是以權利要求的范圍為準。
參考圖2A與圖2B所示，在本發(fā)明的第一實施例中，首先提供一半導體底材200，半導體底材200具有一介電層210于其上。然后，形成且限定一光阻層220于介電層210上。接著，通過將光阻層220當成一蝕刻罩幕進行蝕刻步驟230，蝕刻介電層210以形成一溝槽240于介電層210中。其中上述的蝕刻步驟230所使用的蝕刻劑至少包括具有C4F6或CH2F2的混合氣體，借此，可提高光阻層220與介電層210的蝕刻選擇比，以便于在蝕刻步驟230完成后仍能維持光阻層220的輪廓，且可避免介電層210產(chǎn)生柵狀物。最后，移除光阻層220以形成具有垂直輪廓的溝槽240。
參考圖3A與圖3B所示，在本發(fā)明的第二實施例中，首先提供一半導體底材300，所述半導體底材300上具有疊積結構的數(shù)個介電層310于其上，且每個介電層310中埋置至少一個多晶硅區(qū)320于其中，其中，所述數(shù)個介電層310至少包括一氧化物層且/或一氮化物層。然后，形成且限定數(shù)個光阻層330于數(shù)個介電層310的表面上，以限定出形成介層洞與接觸窗的區(qū)域。接著，通過將所述數(shù)個光阻層330當成數(shù)個蝕刻罩幕進行干蝕刻步驟340，蝕刻所述數(shù)個介電層310直到形成數(shù)個介層洞350于所述半導體底材300上為止，且形成數(shù)個導線接觸窗360于所述數(shù)個多晶硅區(qū)320上，其中，干蝕刻步驟340所使用的蝕刻劑至少包括具有C4F6/CH2F2或C4F6/CH2F2/CF4或C4F6/CH2F2/C2F6的混合氣體，借此，可提高數(shù)個光阻層330與數(shù)個介電層310的蝕刻選擇比，以便于在干蝕刻步驟340完成后，仍能維持光阻層330的輪廓，且可避免數(shù)個介電層310產(chǎn)生柵狀物。此外，上述的蝕刻劑還可降低多晶硅區(qū)320上不同介電層之間(例如，氧化層與氮化層之間)的蝕刻選擇比，以避免干蝕刻步驟340無法蝕刻穿透不同介電層310所造成的蝕刻終止的現(xiàn)象，因而使得導線接觸窗360中斷。另外，數(shù)個介層洞350至少包括一約大于10的高深寬比。最后，移除數(shù)個光阻層330以形成具有垂直輪廓的數(shù)個介層洞350與數(shù)個導線接觸窗360。
參考圖4A與圖4B所示，在本發(fā)明的第三實施例中，首先提供一半導體底材400，半導體底材400上依序具有一第一氧化層410A于其上、一氮化物層420于第一氧化層410A上與一第二氧化層410B于氮化物層420上，其中，一第一多晶硅區(qū)430A埋置于半導體底材400上的第一氧化層410A中，一第二多晶硅區(qū)430B埋置于第一氧化層410A上的氮化物層420中與一第三多晶硅區(qū)430C埋置于氮化物層420上的第二氧化層410B中。然后，形成且限定數(shù)個光阻層440于第二氧化層410B上，以限定出形成介層洞與接觸窗的區(qū)域。接著，通過將所述數(shù)個光阻層440當成數(shù)個蝕刻罩幕進行干蝕刻步驟450，依序蝕穿第二氧化層410B、氮化物層420與第一氧化層410A直到形成一介層洞460于位于第一多晶硅區(qū)430A與第二多晶硅區(qū)430B的半導體底材400上為止，且形成一第一接觸窗470A于第一多晶硅區(qū)430A上，一第二接觸窗470B于第二多晶硅區(qū)430B上與一第三接觸窗470C于第三多晶硅區(qū)430C上，其中，干蝕刻步驟450所使用的蝕刻劑至少包括具有C4F6/CH2F2/Ar/O2或C4F6/CH2F2/Ar/O2/CF4或是C4F6/CH2F2/Ar/O2/C2F6的混合氣體，借此，可提高數(shù)個光阻層440與第二氧化層410B的蝕刻選擇比至約大于15，以便于在干蝕刻步驟450完成后，仍能維持數(shù)個光阻層440的輪廓，且可避免第二氧化層410B產(chǎn)生柵狀物。此外，上述的蝕刻劑也可降低第一氧化層410A、第二氧化層410B與氮化物層420之間的蝕刻選擇比至約為1左右，以避免干蝕刻方法450發(fā)生蝕刻終止的現(xiàn)象，因此可通過一次干蝕刻步驟450形成具有不同深寬比的溝槽。另外，介層洞460的深寬比約大于10。最后，移除數(shù)個光阻層440以形成具有垂直輪廓的介層洞460、第一接觸窗470A、第二接觸窗470B與第三接觸窗470C。
如上所述，在本發(fā)明的實施例中，本發(fā)明能通過新的蝕刻劑進行一次蝕刻方法，以便于形成具有不同高深寬比的接觸窗與介層洞，且可簡化加工步驟以減少加工時間。此外，本發(fā)明的蝕刻劑對于不同介電層的蝕刻能力十分強，此可避免造成蝕刻終止的現(xiàn)象，借此可形成一臨界尺寸較小的半導體元件。因此，本方法能適用于半導體元件的深次微米的技術中。本發(fā)明能通過新的蝕刻劑增加介電層與光阻層的蝕刻選擇比，以避免光阻層的損耗過多，借此可維持溝槽的臨界尺寸與較直的溝槽輪廓，且可防止介電層的柵狀物的形成。另外，本發(fā)明使用具有C4F6或CH2F2的混合氣體當成蝕刻劑，可提高介電層與光阻層的蝕刻選擇比至約為15。因此，本發(fā)明能降低傳統(tǒng)的加工成本，且可增加元件的再現(xiàn)性、加工優(yōu)良率與生產(chǎn)率。所以，本發(fā)明能符合經(jīng)濟上的效益與產(chǎn)業(yè)上的利用性。
當然，本發(fā)明除了可用在動態(tài)隨機存取存儲器的溝槽蝕刻上，也可能用在任何半導體元件的溝槽的形成上。而且，本發(fā)明通過新的蝕刻劑以避免蝕刻終止的現(xiàn)象，迄今仍被用在利用一次蝕刻方法以形成具有高深寬比的溝槽加工方方法。
上述僅為本發(fā)明的較佳實施例而已，并非用以限定本發(fā)明的專利保護范圍；凡其它未脫離本發(fā)明所揭示的精神下所完成的等效改變或等效替換，均應包括在權利要求書所請求的專利保護范圍內(nèi)。
權利要求
1.一種介電層的蝕刻方法，其特征在于至少包括提供一蝕刻劑，所述蝕刻劑為一具有一C4F6與一CH2F2的混合氣體；以及借助所述蝕刻劑進行蝕刻并蝕刻所述介電層。
2.一種溝槽的形成方法，其特征在于至少包括下列步驟提供一具有一介電層的半導體底材；形成一光阻層于所述介電層上；提供一蝕刻劑，所述蝕刻劑為一具有一C4F6與一CH2F2的混合氣體；借助所述蝕刻劑與所述光阻層當成一蝕刻罩幕進行蝕刻，蝕刻所述介電層以形成一溝槽，以提高所述光阻層與所述介電層的蝕刻選擇比；以及移除所述光阻層以形成具有垂直輪廓的所述溝槽。
3.如權利要求2所述的溝槽的形成方法，其特征在于，所述的溝槽的深寬比約大于10。
4.一種具有不同深寬比的數(shù)個溝槽的形成方法，其特征在于至少包括下列步驟提供一半導體底材，所述半導體底材上具有疊積結構的數(shù)個介電層于其上，且每個所述介電層中埋置至少一個多晶硅區(qū)于其中；形成數(shù)個光阻層于所述數(shù)個介電層的表面上；提供一蝕刻劑，所述蝕刻劑為一具有一C4F6/CH2F2/Ar/O2的混合氣體；借助所述蝕刻劑與將所述數(shù)個光阻層當成數(shù)個蝕刻罩幕進行的蝕刻方法，蝕刻所述數(shù)個介電層直到形成數(shù)個第一溝槽于所述半導體底材上為止，且形成數(shù)個第二溝槽于所述數(shù)個多晶硅區(qū)上，以提高所述數(shù)個光阻層與所述數(shù)個介電層的蝕刻選擇比；以及移除所述數(shù)個光阻層以形成具有垂直輪廓的所述數(shù)個第一溝槽與所述數(shù)個第二溝槽。
5.如權利要求4所述的數(shù)個溝槽的形成方法，其特征在于，所述的蝕刻劑至少包括具有C4F6/CH2F2/CF4/Ar/O2的混合氣體。
6.如權利要求4所述的數(shù)個溝槽的形成方法，其特征在于，所述的蝕刻劑至少包括具有C4F6/CH2F2/C2F6/Ar/O2的混合氣體。
7.如權利要求4所述的數(shù)個溝槽的形成方法，其特征在于，所述的數(shù)個光阻層與所述數(shù)個介電層的蝕刻選擇比約大于15。
8.一種動態(tài)隨機存取存儲器的一介層洞與數(shù)個接觸窗的形成方法，其特征在于，至少包括下列步驟提供一半導體底材，所述半導體底材上具有一第一氧化層于其上、一氮化層于所述第一氧化層上與一第二氧化層于所述氮化層上，其中，一第一多晶硅區(qū)埋置于所述半導體底材上的所述第一氧化層中，一第二多晶硅區(qū)埋置于所述第一氧化層上的所述氮化層中與一第三多晶硅區(qū)埋置于所述氮化層上的所述第二氧化層中；形成數(shù)個光阻層于所述第二氧化層上；提供一蝕刻劑，所述蝕刻劑為一具有C4F6/CH2F2/CF4/Ar/O2的混合氣體；借助將所述數(shù)個光阻層當成數(shù)個蝕刻罩幕與所述蝕刻劑進行干蝕刻，依序蝕刻所述第二氧化層、所述氮化物層與所述第一氧化層直到位于所述第一多晶硅區(qū)與所述第二多晶硅區(qū)的所述半導體底材上形成一具有一第一深寬比的第一溝槽為止，且形成一具有一第二深寬比的第二溝槽于所述第一多晶硅區(qū)上、一具有一第三深寬比的第三溝槽于所述第二多晶硅區(qū)上與一具有一第四深寬比的第四溝槽于所述第三多晶硅區(qū)上；以及移除所述數(shù)個光阻層以形成具有垂直輪廓的一介層洞于所述第一溝槽中、一第一接觸窗于所述第二溝槽中、一第二接觸窗于所述第三溝槽中與一第三接觸窗于所述第四溝槽中。
9.如權利要求8所述的動態(tài)隨機存取存儲器的一介層洞與數(shù)個接觸窗的形成方法，其特征在于，所述的蝕刻劑至少包括具有C4F6/CH2F2/C2F6/Ar/O2的混合氣體。
10.如權利要求8所述的動態(tài)隨機存取存儲器的一介層洞與數(shù)個接觸窗的形成方法，其特征在于，所述的數(shù)個光阻層與所述第二氧化層的蝕刻選擇比約大于15。
11.如權利要求8所述的動態(tài)隨機存取存儲器的一介層洞與數(shù)個接觸窗的形成方法，其特征在于，所述的第一氧化層、所述氮化層與所述第二氧化層彼此之間的蝕刻選擇比約為1。
全文摘要
本發(fā)明揭示了一種新的具有高深寬比的溝槽蝕刻方法,所述方法包括:首先提供一半導體底材,其上具有一介電層；然后,形成且限定一光阻層于介電層上；接著,進行一蝕刻步驟以形成一溝槽于介電層中,所述蝕刻步驟所使用的蝕刻劑至少包含一具有C
文檔編號H01L21/3065GK1423310SQ0114299
公開日2003年6月11日 申請日期2001年12月4日 優(yōu)先權日2001年12月4日
發(fā)明者吳燕萍, 何岳風 申請人:聯(lián)華電子股份有限公司