專利名稱：電子耦合元件的時序產(chǎn)生方法
技術(shù)領(lǐng)域：
本發(fā)明是有關(guān)于一種時序產(chǎn)生方法，特別是有關(guān)于一種電子耦合元件的時序產(chǎn)生方法。
以掃描儀為例，請參照

圖1，為掃描儀的部分電路圖。在圖1中，電子耦合元件102將所感測到的光強度以模擬信號輸出至特殊應(yīng)用集成電路(Application Specific Integrated Circuit)104中的模擬前端處理(AnalogFront End)106，而模擬前端處理106具有將模擬信號轉(zhuǎn)為數(shù)字信號的功能與產(chǎn)生時序的功能，因此，模擬前端處理106將所接收到的模擬信號轉(zhuǎn)換為數(shù)字信號后輸出至特殊應(yīng)用集成電路104中的數(shù)字信號處理器(Digital Signal Processor)108，以供數(shù)字信號處理器做信號處理。
電子耦合元件102從感測光強度到輸出模擬信號需要數(shù)種不同的時序，這些時序是由具有產(chǎn)生時序功能的模擬前端處理106提供給電子耦合元件102，如圖2所示，為公知電子耦合元件的工作時序圖，模擬前端處理106提供輸入時序為移位緩存器時序Φ1、Φ2給電子耦合元件102。這些時序的周期(Cycle)是由系統(tǒng)時序的數(shù)個周期組成，以圖2為例，移位緩存器時序Φ1、Φ2的每一個周期是由系統(tǒng)時序SystemClk的12個周期組成。
在圖1中，電子耦合元件102中的傳感單元(未繪示)所感測的光強度以電子信號儲存在電子耦合元件102中的移位緩存器(未繪示)內(nèi)，移位緩存器(未繪示)根據(jù)移位緩存器時序Φ1、Φ2將暫存的電子信號送至電子耦合元件102中的像素處理電路(Pixel Processing Circuit)(未繪示)，如圖2所示，在移位緩存器時序Φ1由“H”轉(zhuǎn)“L”及移位緩存器時序Φ2由“L”轉(zhuǎn)“H”的交叉點(即在第7個系統(tǒng)時序)，將送出第1個移位緩存器(未繪示)內(nèi)的電子信號，在移位緩存器時序Φ1由“L”轉(zhuǎn)“H”及移位緩存器時序Φ2由“H”轉(zhuǎn)“L”的交叉點(即在第13個系統(tǒng)時序)，將送出第2個移位緩存器(未繪示)內(nèi)的電子信號。依此類推，可將所有移位緩存器(未繪示)暫存的電子信號送至電子耦合元件102中的像素處理電路(未繪示)中。
重置時序RS與定位時序CLP是電子耦合元件102的工作時序，在第3個系統(tǒng)周期時，重置時序RS為“L”(即低準位)，模擬前端處理106產(chǎn)生一重置電壓，來清除電子耦合元件102先前的電壓信號。在第4個系統(tǒng)周期時，重置時序RS由“L”轉(zhuǎn)為“H”(即高準位)，定位時序CLP由“H”轉(zhuǎn)為“L”，模擬前端處理106在時間點CDS1取樣一定位電壓，此定位電壓作為模擬前端處理106參考電壓用。在第6個系統(tǒng)周期時，定位時序CLP由“L”轉(zhuǎn)為“H”，模擬前端處理106在時間點CDS2取樣一電子電壓，此電子電壓是移位緩存器(未繪示)送至模擬前端處理106的電子信號所形成的電壓。在時間點CDS1取樣的定位電壓與在時間點CDS2取樣的電子電壓，兩者電壓的壓差就是電子耦合元件102(參考圖1)感測第1像素的亮度值，此亮度值為模擬信號的形式。
公知的電子耦合元件中的移位緩存器的移位緩存器時序都是設(shè)計成固定的工作周期(Duty Cycle)，當(dāng)掃描儀做低分辨率影像掃描時，如果影像處理速度要快，則移位緩存器時序的頻率相對地要變快，同樣地，模擬前端處理的工作周期(即時間點CDS1與時間點CDS2)也變短。如此，移位緩存器所送出的電子信號未在穩(wěn)定狀態(tài)時，模擬前端處理所取樣的信號較不精確；而且像素處理的周期的頻率愈高，愈受到高頻噪聲(Noise)干擾，使得掃描儀掃描影像的質(zhì)量變差。如果要低分辨率的影像質(zhì)量與高分辨率的影像質(zhì)量相當(dāng)，則掃描儀的掃描速度不能變快，如此一來，掃描速度與影像質(zhì)量就不能兼顧。
再者，當(dāng)掃描儀設(shè)計不同的低分辨率的影像掃描時，則電子耦合元件需要的工作時序就不相同，因此，特殊應(yīng)用集成電路就必須再另外設(shè)計，增加了掃描儀的電路的設(shè)計時間。
本發(fā)明提供一種電子耦合元件的時序產(chǎn)生方法，本方法的步驟包括首先，決定電子耦合元件的一移位緩存器時序、一重置時序與一定位時序的每一個周期；接著，在一系統(tǒng)時序的每一個周期，對于電子耦合元件所要取樣的電子信號，可調(diào)整增長對應(yīng)于此電子信號的移位緩存器時序的周期，對于電子耦合元件要丟棄的電子信號，則可調(diào)整縮短對應(yīng)于此電子信號的移位緩存器時序的周期；再者，在系統(tǒng)時序的每一個周期與移位緩存器時序的周期，來調(diào)整定位時序的準位的周期長度，使模擬前端處理取得穩(wěn)定的定位電壓；以及，在系統(tǒng)時序的每一個周期與對應(yīng)于所要丟棄的電子信號的移位緩存器時序的周期，來調(diào)整重置時序的準位的周期長度，使模擬前端處理產(chǎn)生一重置電壓以清除要丟棄的電子信號。如此，在不用修改特殊應(yīng)用集成電路的內(nèi)部電路的情況下，可以修改移位緩存器時序、重置時序與定位時序的每一個工作周期。
附圖標(biāo)記說明102電子耦合元件(Charged Coupled Device)104特殊應(yīng)用集成電路(Application Specific Integrated Circuit)106模擬前端處理(Analog Front End)108數(shù)字信號處理器(Digital Signal Processor)
在系統(tǒng)時序SystemClk的第1個周期時，重置時序RS為“L”，模擬前端處理106(參考圖1)產(chǎn)生一重置電壓，來清除電子耦合元件102(參考圖1)先前的電壓信號。在系統(tǒng)時序SystemClk的第2個周期時，重置時序RS由“L”轉(zhuǎn)為“H”(即高準位)，定位時序CLP由“H”轉(zhuǎn)為“L”，模擬前端處理106(參考圖1)在時間點CDS1取樣一定位電壓，此定位電壓作為模擬前端處理106(參考圖1)參考電壓用。在系統(tǒng)時序SystemClk的第4個周期時，定位時序CLP由“L”轉(zhuǎn)為“H”，模擬前端處理106(參考圖1)在時間點CDS2取樣一電子電壓，此電子電壓是移位緩存器(未繪示)送至模擬前端處理106(參考圖1)的電子信號所形成的電壓。在時間點CDS1取樣的定位電壓與在時間點CDS2取樣的電子電壓，兩者電壓的壓差就是電子耦合元件102(參考圖1)感測第1像素的亮度值，此亮度值為模擬信號的形式。在系統(tǒng)時序SystemClk中，以及所要取樣的電子信號的移位緩存器時序Φ1、Φ2的第1個周期，來調(diào)整定位時序CLP的準位的周期長度，如此可使電子耦合元件取得穩(wěn)定的定位電壓。
因為掃描儀是以八分之一的分辨率做影像掃描，所以由電子耦合元件102(參考圖1)所感測的第2～8個電子信號丟棄不用，故在系統(tǒng)時序SystemClk第12～24個周期時，重置信號RS都處于“L”的狀態(tài)，即模擬前端處理106(參考圖1)所產(chǎn)生的電位都處于重置電壓的電位，在移位緩存器(未繪示)所要送出的第2～8個電子信號都被重置。故在系統(tǒng)時序SystemClk中，以及所要丟棄的電子信號的移位緩存器時序Φ1、Φ2的第2～8個周期，來調(diào)整重置時序RS的準位的周期長度，使模擬前端處理106(參考第1圖)產(chǎn)生一重置電壓以清除要丟棄的電子信號。
綜上所述，掃描儀可以針對影像質(zhì)量或掃描速度的要求，在電子耦合元件進行工作時序的調(diào)整。例如對影像質(zhì)量的要求，定位時序CLP可以由2個系統(tǒng)周期增加到3個系統(tǒng)周期，在時間點CDS1可以取得穩(wěn)定的定位電壓；或者，模擬前端處理取樣電子信號的時間增加(即增加移位緩存器時序Φ1的第1個周期長度，與調(diào)整重置信號由“H”轉(zhuǎn)“L”的位置)，在時間點CDS2可以取得穩(wěn)定的電子電壓，這樣，低分辨率的影像質(zhì)量就與高分辨率的影像質(zhì)量相當(dāng)。若要增加掃描儀的掃描速度，其中一個方法是將移位緩存器時序Φ1、Φ2在第2～4個周期中，每一個周期所占用的4個系統(tǒng)周期減少為2個系統(tǒng)周期，如此便可使掃描儀的掃描速度增快。
在圖3中，為了實現(xiàn)上述的低分辨率的掃描儀的影像質(zhì)量與掃描速度，在特殊應(yīng)用集成電路104(參考圖1)以程序化(Programming)加載(Load)移位緩存器時序Φ1、Φ2、重置時序RS與定位時序CLP對系統(tǒng)時序SystemClk的對應(yīng)關(guān)系。例如，在系統(tǒng)時序SystemClk的第1個周期中，移位緩存器時序Φ1為“H”、移位緩存器時序Φ2為“L”、重置時序RS為“L”、定位時序CLP為“H”，并將這些狀態(tài)加載特殊應(yīng)用集成電路104(參考圖1)對應(yīng)于系統(tǒng)時序SystemClk的第1個周期的地址；在系統(tǒng)時序SystemClk的第2個周期中，移位緩存器時序Φ1為“H”、移位緩存器時序Φ2為、重置時序RS為“H”、定位時序CLP為“L”，并將這些狀態(tài)加載特殊應(yīng)用集成電路104(參考圖1)對應(yīng)于系統(tǒng)時序SystemClk的第2個周期的地址；如此，將移位緩存器時序Φ1、Φ2、重置時序RS與定位時序CLP對應(yīng)于系統(tǒng)時序SystemClk 24個周期的狀態(tài)依序地加載特殊應(yīng)用集成電路104(參考圖1)中。當(dāng)掃描儀要改變影像掃描的分辨率，或改變電子耦合元件102(參考圖1)的移位緩存器時序Φ1、Φ2、重置時序RS與定位時序CLP的任一個時序，不需要對特殊應(yīng)用集成電路104(參考圖1)的內(nèi)部電路做重新設(shè)計，只需要更新加載特殊應(yīng)用集成電路104(參考圖1)的移位緩存器時序Φ1、Φ2、重置時序RS與定位時序CLP的各個狀態(tài)。
因此，本發(fā)明的優(yōu)點為掃描儀操作在低分辨率的影像掃描時，改變電子耦合元件的工作時序的周期長度，可以使掃描儀的掃描速度增快。
本發(fā)明的另一優(yōu)點為改變掃描儀的分辨率，即改變電子耦合元件的工作時序，只需要以程序化修改已加載特殊應(yīng)用集成電路中的對應(yīng)于系統(tǒng)時序的各個工作時序的狀態(tài)，不需要重新設(shè)計特殊應(yīng)用集成電路的內(nèi)部電路，可縮短設(shè)計特殊應(yīng)用集成電路的設(shè)計時間。
綜上所述，雖然本發(fā)明已以實施例說明如上，然其并非用以限定本發(fā)明，任何熟悉此技術(shù)的人，在不脫離本發(fā)明的精神和范圍內(nèi)，當(dāng)可作各種的更動與潤飾，因此本發(fā)明的保護范圍當(dāng)以權(quán)利要求書為準。
權(quán)利要求
1.一種電子耦合元件的時序產(chǎn)生方法，其特征為該方法的步驟包括決定該電子耦合元件的復(fù)數(shù)個輸入時序的每一個周期；以及在一系統(tǒng)時序的每一個周期來調(diào)整該些輸入時序的每一個周期的準位。
2.如權(quán)利要求1所述的電子耦合元件的時序產(chǎn)生方法，其特征為決定該電子耦合元件的該些輸入時序的每一個工作周期是決定該電子耦合元件的一移位緩存器時序的每一個工作周期。
3.如權(quán)利要求2所述的電子耦合元件的時序產(chǎn)生方法，其特征為對于該電子耦合元件所要取樣的一電子信號，可增長對應(yīng)于該電子信號的該移位緩存器時序的周期，對于該電子耦合元件所要丟棄的該電子信號，則可縮短對應(yīng)于該電子信號的該移位緩存器時序的周期。
4.如權(quán)利要求3所述的電子耦合元件的時序產(chǎn)生方法，其特征為對應(yīng)于所要取樣的該電子信號的該移位緩存器時序的周期，可調(diào)整一定位時序的準位的周期長度，使一特殊應(yīng)用集成電路中的一模擬前端處理取得穩(wěn)定的一定位電壓。
5.如權(quán)利要求3所述的電子耦合元件的時序產(chǎn)生方法，其特征為對應(yīng)于所要丟棄的該電子信號的該移位緩存器時序的周期，可調(diào)整一重置時序的準位的周期長度，使一特殊應(yīng)用集成電路中的一模擬前端處理產(chǎn)生一重置電壓以清除所要丟棄的該電子信號。
6.如權(quán)利要求1所述的電子耦合元件的時序產(chǎn)生方法，其特征為產(chǎn)生該些輸入時序是由一特殊應(yīng)用集成電路根據(jù)該系統(tǒng)時序來產(chǎn)生的，該特殊應(yīng)用集成電路并將該些輸入時序送至該電子耦合元件。
7.如權(quán)利要求6所述的電子耦合元件的時序產(chǎn)生方法，其特征為在該系統(tǒng)時序的每一個周期來調(diào)整該些輸入時序的每一個周期的準位，其對應(yīng)關(guān)系可以程序化加載該特殊應(yīng)用集成電路。
8.一種電子耦合元件的時序產(chǎn)生方法，其特征為該方法的步驟包括決定該電子耦合元件的一移位緩存器時序、一重置時序與一定位時序的每一個周期；在一系統(tǒng)時序的每一個周期，對于該電子耦合元件所要取樣的一電子信號，來調(diào)整增長對應(yīng)于該電子信號的該移位緩存器時序的周期，對于該電子耦合元件所要丟棄的該電子信號，則可調(diào)整縮短對應(yīng)于該電子信號的該移位緩存器時序的周期；在該系統(tǒng)時序的每一個周期與該移位緩存器時序的周期，來調(diào)整該定位時序的準位的周期長度，使一模擬前端處理取得穩(wěn)定的一定位電壓；以及在該系統(tǒng)時序的每一個周期與對應(yīng)于所要丟棄的該電子信號的該移位緩存器時序的周期，來調(diào)整該重置時序的準位的周期長度，使該模擬前端處理產(chǎn)生一重置電壓以清除所要丟棄的該電子信號。
9.如權(quán)利要求8所述的電子耦合元件的時序產(chǎn)生方法，其特征為產(chǎn)生該些輸入時序是由一特殊應(yīng)用集成電路根據(jù)該系統(tǒng)時序來產(chǎn)生的，該特殊應(yīng)用集成電路并將該些輸入時序送至該電子耦合元件。
10.如權(quán)利要求9所述的電子耦合元件的時序產(chǎn)生方法，其特征為在該系統(tǒng)時序的每一個周期來調(diào)整該移位緩存器時序、該定位時序與該重置時序的每一個周期的準位，其對應(yīng)關(guān)系可以程序化加載該特殊應(yīng)用集成電路。
全文摘要
本發(fā)明是有關(guān)于一種電子耦合元件的時序產(chǎn)生方法，一特殊應(yīng)用集成電路根據(jù)一系統(tǒng)時序來產(chǎn)生數(shù)個輸入時序，并將這些輸入時序送至電子耦合元件，可程序化的電子耦合元件的時序產(chǎn)生方法的步驟包括首先，決定電子耦合元件的這些輸入時序的每一個周期的準位；在系統(tǒng)時序的每一個周期來調(diào)整這些輸入時序的每一個周期，且其對應(yīng)關(guān)系以程序化加載特殊應(yīng)用集成電路。
文檔編號H01L27/148GK1407628SQ01130729
公開日2003年4月2日 申請日期2001年8月22日 優(yōu)先權(quán)日2001年8月22日
發(fā)明者施振祥, 李鎮(zhèn)河 申請人:力捷電腦股份有限公司