專(zhuān)利名稱(chēng)：利用超薄介質(zhì)擊穿現(xiàn)象的可再編程不揮發(fā)性存儲(chǔ)器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及到可再編程不揮發(fā)性存儲(chǔ)器，更具體地講，涉及到利用一種超薄介質(zhì)(比如MOS柵介質(zhì))的擊穿現(xiàn)象來(lái)存儲(chǔ)數(shù)字信息的一種不揮發(fā)性可再編程半導(dǎo)體存儲(chǔ)器。
背景技術(shù)：
不揮發(fā)性存儲(chǔ)器在去掉電源后仍能保持所保存的數(shù)據(jù)，這在許多種不同的計(jì)算機(jī)和其它電子設(shè)備中是需要的，或至少是高度期望的。一種通常的不揮發(fā)性存儲(chǔ)器是可編程只讀存儲(chǔ)器(“PROM”)，它利用字線-位線交叉點(diǎn)元件如熔絲、反熔絲，和俘獲電荷器件如浮置柵雪崩注入金屬氧化物半導(dǎo)體(“FAMOS”)晶體管來(lái)存儲(chǔ)邏輯信息。PROM通常是不可再編程的。
2001年4月10日頒發(fā)給Reisinger等人的一項(xiàng)美國(guó)專(zhuān)利(專(zhuān)利號(hào)6,215,140)所披露的利用電容中二氧化硅層的擊穿來(lái)存儲(chǔ)數(shù)字?jǐn)?shù)據(jù)的一種PROM單元就是一個(gè)例子。Reisinger等人披露的基本PROM使用一個(gè)氧化物電容和一個(gè)結(jié)型二極管進(jìn)行一系列組合作為交叉點(diǎn)元件。一個(gè)完好無(wú)損的電容代表邏輯值0，一個(gè)被電擊穿的電容代表邏輯值1。二氧化硅層的厚度被調(diào)節(jié)到能夠獲得所需要的性能規(guī)范。二氧化硅的擊穿電荷大約為10C/cm2(庫(kù)侖/cm2)。如果給厚度為10nm的電容介質(zhì)加上一個(gè)10V的電壓(獲得的場(chǎng)強(qiáng)是10mV/cm)，就會(huì)有一個(gè)1mA/cm2左右的電流流動(dòng)。在10V的電壓下，一個(gè)存儲(chǔ)器單元就有大量的時(shí)間完成編程。然而，為了減少在電擊穿時(shí)出現(xiàn)大的功率損失，將電容的介質(zhì)設(shè)計(jì)得更薄一些更為有利。例如，電容介質(zhì)厚度為3到4nm的一個(gè)存儲(chǔ)器單元結(jié)構(gòu)可在1.5V左右的電壓下工作。電容介質(zhì)在這個(gè)電壓下還不會(huì)擊穿，所以1.5V對(duì)于讀出存儲(chǔ)器單元的數(shù)據(jù)來(lái)說(shuō)是足夠的。數(shù)據(jù)在比如5V電壓下存儲(chǔ)，在這種情況下，一個(gè)存儲(chǔ)器單元結(jié)構(gòu)中一個(gè)單元串可在1毫秒左右時(shí)間內(nèi)完成編程。在這種情況下出現(xiàn)的能量損失約為50瓦(10庫(kù)侖×5V)/cm2電容介質(zhì)。如果所期望的功率損失是0.5W左右，完成一個(gè)一千兆位的存儲(chǔ)器的編程需要100秒左右。如果能夠允許更大的功率損失，相應(yīng)地編程就會(huì)進(jìn)行得更快一些。
有些種類(lèi)的不揮發(fā)性存儲(chǔ)器可以重復(fù)編程和擦除，包括通過(guò)稱(chēng)為EPROM的可擦除可編程只讀半導(dǎo)體存儲(chǔ)器，和通常稱(chēng)為EEPROM的電可擦可編只讀半導(dǎo)體存儲(chǔ)器。EPROM存儲(chǔ)器通過(guò)用紫外光擦除，用各種電壓進(jìn)行編程；而EEPROM存儲(chǔ)器的擦除和編程都是用各種電壓來(lái)完成。EPROMs和EEPROMs都有適當(dāng)?shù)慕Y(jié)構(gòu)(通常稱(chēng)為浮置柵)根據(jù)它上面待存儲(chǔ)的數(shù)據(jù)進(jìn)行充電和放電。浮置柵上的電荷建立起器件的閾值電壓，即VT。當(dāng)存儲(chǔ)器被讀出時(shí)，浮置柵上的電荷就被感測(cè)以判定其中存儲(chǔ)的數(shù)據(jù)。一般在這些種類(lèi)的存儲(chǔ)器單元中所作的研究努力都是致力于盡量減小柵氧化層的應(yīng)力。
有一種器件稱(chēng)為金屬氮化物氧化物硅(“MNOS”)器件，它有一個(gè)溝道位于一個(gè)源極和一個(gè)漏極之間的硅中，上面重疊有一個(gè)由一層二氧化硅層、一層氮化硅層和一層鋁層構(gòu)成的柵極結(jié)構(gòu)。通過(guò)給柵極加上適當(dāng)?shù)碾妷好}沖，MNOS器件就可以在兩種閾值電壓態(tài)VTH(high)和VTH(low)之間轉(zhuǎn)換，從而使電子被俘獲在氧化物-氮化物柵極結(jié)構(gòu)中(VTH(high))或從氧化物-氮化物柵極結(jié)構(gòu)中被驅(qū)趕出來(lái)(VTH(low))。一般在這些種類(lèi)的存儲(chǔ)器單元中所作的研究努力都是致力于盡量減小柵氧化層的應(yīng)力。
1977年7月19日頒發(fā)給Hoffman等人的一項(xiàng)美國(guó)專(zhuān)利(專(zhuān)利號(hào)4,037,243)披露了利用一種柵控二極管的柵極存儲(chǔ)的電荷來(lái)存儲(chǔ)邏輯值0和1的一種結(jié)擊穿存儲(chǔ)器單元。電荷通過(guò)利用柵控二極管的p-型電極和柵電極之間形成的一個(gè)電容保存在柵極上。在電容中通過(guò)使用由二氧化硅層和氮化硅層代替二氧化硅形成的一種復(fù)合介質(zhì)使電荷存儲(chǔ)得到增強(qiáng)。給柵控二極管的電極加上一個(gè)擦除電壓就使二氧化硅-氮化硅界面充滿負(fù)電荷，這種負(fù)電荷在完成擦除操作以后仍得到保持。這種負(fù)的界面電荷使柵控二極管即使在去除了擦除電壓以后也處在一種感應(yīng)的結(jié)模式下工作。當(dāng)柵控二極管在以后被讀出時(shí)，它的溝道就表現(xiàn)出場(chǎng)感應(yīng)結(jié)擊穿而出現(xiàn)飽和電流流動(dòng)。場(chǎng)感應(yīng)結(jié)擊穿電壓低于金相結(jié)擊穿電壓。然而，給柵控二極管的電極加上一個(gè)寫(xiě)電壓就使二氧化硅-氮化硅界面充滿正電荷，這種正電荷在完成寫(xiě)操作后仍得到保持。當(dāng)柵控二極管在以后被讀出時(shí)，就不會(huì)有擊穿，因?yàn)闆](méi)有溝道存在。只有一個(gè)微弱的電流流動(dòng)。感測(cè)出的不同電流就指示出不同的邏輯態(tài)。
制造各種不揮發(fā)性存儲(chǔ)器所用的各種工藝在改進(jìn)方面總的說(shuō)來(lái)落后于廣泛使用的工藝，比如先進(jìn)的CMOS邏輯工藝。像制作快閃EEPROM那樣的器件工藝，為了制作高壓發(fā)生電路所需要的各種特殊區(qū)域和結(jié)構(gòu)、三阱、浮置柵、ONO層、和這種器件中一般看到的特殊源結(jié)和漏結(jié)，比起標(biāo)準(zhǔn)的先進(jìn)CMOS邏輯工藝來(lái)，所使用的光刻步驟要多30％。相應(yīng)地，制作快閃器件的工藝比起標(biāo)準(zhǔn)的先進(jìn)CMOS邏輯工藝來(lái)要落后一到兩代，而每塊圓片的制作成本要貴大約30％。作為另一個(gè)例子，制作反熔絲的工藝自然是適合于制作反熔絲結(jié)構(gòu)和高壓電路了，但比起標(biāo)準(zhǔn)的先進(jìn)CMOS工藝來(lái)也要落后一代左右。
一般，在制作金屬-氧化物-硅(MOS)器件如電容和晶體管所使用的二氧化硅層的時(shí)候要特別細(xì)心。為了保證二氧化硅層在制造過(guò)程中或以后集成電路的正常運(yùn)行中不至遭受應(yīng)力影響，以便使器件獲得所期望的特性而且這些特性不隨時(shí)間而衰降，這種高度的細(xì)心是必要的。1993年8月13日頒發(fā)給Kuroda的一項(xiàng)美國(guó)專(zhuān)利(專(zhuān)利號(hào)5,241,200)所披露的在制造過(guò)程中所采取的細(xì)心程度就是一個(gè)例子。Kuroda披露了在一種圓片制造工藝中使用一擴(kuò)散層和一個(gè)旁接結(jié)構(gòu)來(lái)使字線中的累積電荷放電。避免這種電荷累積保證了不至給柵絕緣膜加上大的電場(chǎng)，從而避免了那些使用字線作為柵極引出連線的晶體管發(fā)生特性變化和柵絕緣膜的衰降和擊穿。2001年6月19日頒發(fā)給Tamura等人的一項(xiàng)美國(guó)專(zhuān)利(專(zhuān)利號(hào)6,249,472)披露了在電路設(shè)計(jì)中為避免一種晶體管的二氧化硅層在正常的集成電路運(yùn)行中遭受應(yīng)力影響所采取的細(xì)心程度也是一個(gè)例子。Tamura等人披露了一種反熔絲電路，該電路的反熔絲在一項(xiàng)體現(xiàn)中與一只p-溝MOS晶體管串接在一起，在另一項(xiàng)體現(xiàn)中與一只n-溝MOS晶體管串接在一起。雖然制作反熔絲不需要制作反熔絲電路通常所需要的附加膜制作工藝，但Tamura等人卻遇到了另一個(gè)問(wèn)題。當(dāng)反熔絲被短路引出時(shí)，被串接的晶體管就暴露于足以擊穿晶體管二氧化硅層的一個(gè)高壓下。Tamura等人披露了給電路增加另一只晶體管來(lái)避免使第一只晶體管暴露于擊穿電位。

發(fā)明內(nèi)容
本發(fā)明的內(nèi)容是可用于一種存儲(chǔ)器陣列、具有選線和存取線的一種可再編程存儲(chǔ)器單元，其特征是這種存儲(chǔ)器單元包括一個(gè)MOS場(chǎng)效應(yīng)晶體管，該晶體管具有一個(gè)柵極，柵極下面有一層?xùn)沤橘|(zhì)，在柵介質(zhì)和柵極下面具有相互隔開(kāi)并在其間確定一個(gè)溝道區(qū)的第1和第2摻雜半導(dǎo)體區(qū)；一個(gè)MOS數(shù)據(jù)存儲(chǔ)元件，該數(shù)據(jù)存儲(chǔ)元件有一個(gè)導(dǎo)電結(jié)構(gòu)，在導(dǎo)電結(jié)構(gòu)下面有一層超薄介質(zhì)，在超薄介質(zhì)和導(dǎo)電結(jié)構(gòu)下面有第1摻雜半導(dǎo)體區(qū)，MOS數(shù)據(jù)存儲(chǔ)元件的第1摻雜半導(dǎo)體區(qū)與MOS場(chǎng)效應(yīng)晶體管的第1摻雜半導(dǎo)體區(qū)連接在一起，所說(shuō)的超薄介質(zhì)能夠有選擇地被擊穿到許多擊穿態(tài)中的一種狀態(tài)；與MOS場(chǎng)效應(yīng)晶體管的柵極連在一起的一段選線；與MOS場(chǎng)效應(yīng)晶體管的第2摻雜半導(dǎo)體區(qū)連在一起的第1段存取線；和與MOS存儲(chǔ)元件的導(dǎo)電結(jié)構(gòu)連在一起的第2段存取線。
該存儲(chǔ)器單元中每一個(gè)MOS數(shù)據(jù)存儲(chǔ)元件在超薄介質(zhì)和導(dǎo)電結(jié)構(gòu)下面有一個(gè)反型-允許區(qū)與MOS數(shù)據(jù)存儲(chǔ)元件的第1摻雜區(qū)鄰接。
該存儲(chǔ)器單元中每一個(gè)MOS數(shù)據(jù)存儲(chǔ)元件在超薄介質(zhì)和導(dǎo)電結(jié)構(gòu)下面有一個(gè)第2摻雜區(qū)與MOS數(shù)據(jù)存儲(chǔ)元件的第1摻雜區(qū)集成在一起。
該存儲(chǔ)器單元中MOS場(chǎng)效應(yīng)晶體管的柵介質(zhì)和MOS數(shù)據(jù)存儲(chǔ)元件的超薄介質(zhì)是用一共同的超薄柵氧化層形成的。
該存儲(chǔ)器單元中MOS場(chǎng)效應(yīng)晶體管的柵介質(zhì)比MOS數(shù)據(jù)存儲(chǔ)元件的超薄介質(zhì)厚。
本發(fā)明的另一內(nèi)容是操作一種可再編程存儲(chǔ)器陣列的一種方法，其特征是這種可再編程存儲(chǔ)器陣列包括大量的行線、大量的列線、至少一條源線、和位于行線和列線各自交叉點(diǎn)的大量存儲(chǔ)器單元，每一個(gè)存儲(chǔ)器單元有一個(gè)MOS場(chǎng)效應(yīng)晶體管與位于一條列線和至少一條源線之間的一個(gè)MOS數(shù)據(jù)存儲(chǔ)器元件串聯(lián)在一起，MOS晶體管的柵極與其中一條行線連在一起，MOS數(shù)據(jù)存儲(chǔ)元件有一超薄介質(zhì)用于物理數(shù)據(jù)存儲(chǔ)，所說(shuō)的超薄介質(zhì)能夠被有選擇地?fù)舸┑皆S多擊穿態(tài)中的一種狀態(tài)，該方法包括給被選擇的一條行線加上第一個(gè)電壓開(kāi)啟那些柵極與被選擇的行線連在一起的每一個(gè)MOS場(chǎng)效應(yīng)晶體管；給被選擇的一條列線加上第二個(gè)電壓；并給至少一條源線加上第三個(gè)電壓；其中第二個(gè)電壓和第三個(gè)電壓使與選擇的行線和選擇的列線連在一起的存儲(chǔ)器單元的超薄介質(zhì)兩端產(chǎn)生一個(gè)電位差，這個(gè)電位差足以將存儲(chǔ)器單元的超薄介質(zhì)擊穿到許多擊穿態(tài)的一種狀態(tài)。
該方法中，所說(shuō)的存儲(chǔ)器單元通過(guò)給超薄介質(zhì)兩端加上第二個(gè)電位差使超薄介質(zhì)擊穿到所說(shuō)的許多擊穿態(tài)中的另一種狀態(tài)來(lái)實(shí)現(xiàn)再編程。
該方法中，第二個(gè)電位差大于所說(shuō)的電位差。
該方法中，所說(shuō)的存儲(chǔ)器單元通過(guò)給超薄介質(zhì)兩端加上所說(shuō)的電位差再經(jīng)歷一段時(shí)間進(jìn)一步將超薄介質(zhì)擊穿到所說(shuō)的許多擊穿態(tài)中的另一種狀態(tài)來(lái)實(shí)現(xiàn)再編程。
該方法中，所說(shuō)的存儲(chǔ)器單元通過(guò)給超薄介質(zhì)兩端加上第二個(gè)電位差再經(jīng)歷一段時(shí)間使超薄介質(zhì)進(jìn)一步擊穿到所說(shuō)的許多擊穿態(tài)中的一種狀態(tài)來(lái)實(shí)現(xiàn)再編程。
該方法中，所說(shuō)的存儲(chǔ)器單元通過(guò)增大加在所說(shuō)選擇的行線上的第一個(gè)電壓來(lái)增大擊穿電流將超薄介質(zhì)擊穿到所說(shuō)的許多擊穿態(tài)中的一種狀態(tài)來(lái)實(shí)現(xiàn)再編程。
該方法中，所說(shuō)的存儲(chǔ)器單元通過(guò)以下方法來(lái)實(shí)現(xiàn)讀出，即檢測(cè)通過(guò)所說(shuō)的MOS數(shù)據(jù)存儲(chǔ)元件的電流大小、當(dāng)所說(shuō)的電流大于一個(gè)預(yù)定臨界值時(shí)就判定存儲(chǔ)器單元已被編程。
所說(shuō)的存儲(chǔ)器單元通過(guò)增大所說(shuō)的預(yù)定臨界值來(lái)實(shí)現(xiàn)擦除。
本發(fā)明的另一內(nèi)容是一種可再編程存儲(chǔ)器陣列，其特征是該陣列包括大量行線、大量列線、至少一條共用線和位于存儲(chǔ)器的行線和列線各自交叉點(diǎn)的大量存儲(chǔ)器單元，每一個(gè)存儲(chǔ)器單元包括一個(gè)MOS場(chǎng)效應(yīng)晶體管，該晶體管有一個(gè)柵極，柵極下面有一層?xùn)沤橘|(zhì)，在柵介質(zhì)和柵極下面具有相互隔開(kāi)并在其間確定一溝道區(qū)的第1和第2摻雜半導(dǎo)體區(qū)；和一個(gè)MOS數(shù)據(jù)存儲(chǔ)元件，該存儲(chǔ)元件有一個(gè)導(dǎo)電結(jié)構(gòu)，在導(dǎo)電結(jié)構(gòu)下面有一層超薄介質(zhì)，在超薄介質(zhì)和導(dǎo)電結(jié)構(gòu)下面有一個(gè)第1摻雜半導(dǎo)體區(qū)，MOS數(shù)據(jù)存儲(chǔ)元件的第1摻雜半導(dǎo)體區(qū)與MOS場(chǎng)效應(yīng)晶體管的第1摻雜半導(dǎo)體區(qū)連在一起，所說(shuō)的超薄介質(zhì)能夠被有選擇地?fù)舸┑皆S多擊穿態(tài)中的一種狀態(tài)；其中存儲(chǔ)器的一條列線與MOS場(chǎng)效應(yīng)晶體管的第2摻雜半導(dǎo)體區(qū)或者與MOS數(shù)據(jù)存儲(chǔ)元件的導(dǎo)電結(jié)構(gòu)連在一起，至少一條共用線中的一條與MOS數(shù)據(jù)存儲(chǔ)元件的導(dǎo)電結(jié)構(gòu)或者與MOS場(chǎng)效應(yīng)晶體管的第2摻雜半導(dǎo)體區(qū)連在一起。
該存儲(chǔ)器陣列中，每一個(gè)MOS數(shù)據(jù)存儲(chǔ)元件在超薄介質(zhì)和導(dǎo)電結(jié)構(gòu)下面有一個(gè)反型-允許區(qū)與MOS數(shù)據(jù)存儲(chǔ)元件的第1摻雜區(qū)鄰接。
該存儲(chǔ)器陣列中，每一個(gè)MOS數(shù)據(jù)存儲(chǔ)元件在超薄介質(zhì)和導(dǎo)電結(jié)構(gòu)下面有一個(gè)第2摻雜區(qū)與MOS數(shù)據(jù)存儲(chǔ)元件的第1摻雜區(qū)集成在一起。
該存儲(chǔ)器陣列中，MOS場(chǎng)效應(yīng)晶體管的柵介質(zhì)和MOS數(shù)據(jù)存儲(chǔ)元件的超薄介質(zhì)是用一共同的超薄柵氧化層形成的。
本發(fā)明的另一內(nèi)容是一種可再編程存儲(chǔ)器陣列，其特征是該陣列包括大量的行線、大量的列線、至少一條共用線、和位于行線和列線各自交叉點(diǎn)的大量存儲(chǔ)器單元，每一個(gè)存儲(chǔ)器單元有一個(gè)選擇晶體管與位于一條列線和至少一條共用線中的一條之間的一個(gè)數(shù)據(jù)存儲(chǔ)元件串聯(lián)在一起，選擇晶體管的柵極與其中一條行線連在一起，數(shù)據(jù)存儲(chǔ)元件有一層超薄介質(zhì)用于物理數(shù)據(jù)存儲(chǔ)，所說(shuō)的超薄介質(zhì)能夠被有選擇地?fù)舸┑皆S多擊穿態(tài)中的一種狀態(tài)。
該存儲(chǔ)器陣列中，數(shù)據(jù)存儲(chǔ)元件是一種MOS半晶體管。
該存儲(chǔ)器陣列中，數(shù)據(jù)存儲(chǔ)元件是一種MOS電容。
本發(fā)明的另一內(nèi)容是一種可再編程不揮發(fā)性存儲(chǔ)器單元，其特征是該存儲(chǔ)器單元有一個(gè)選擇晶體管與一個(gè)數(shù)據(jù)存儲(chǔ)元件串聯(lián)在一起，數(shù)據(jù)存儲(chǔ)元件有一個(gè)導(dǎo)電結(jié)構(gòu)，在所說(shuō)的導(dǎo)電結(jié)構(gòu)下面有一層超薄介質(zhì)用于物理數(shù)據(jù)存儲(chǔ)，在超薄介質(zhì)和導(dǎo)電結(jié)構(gòu)下面有一個(gè)第1摻雜半導(dǎo)體區(qū)，所說(shuō)的選擇晶體管的柵極可以通過(guò)控制來(lái)尋址所說(shuō)的存儲(chǔ)器單元，所說(shuō)的超薄介質(zhì)能夠被有選擇地?fù)舸┑皆S多擊穿態(tài)中的一種狀態(tài)。
該存儲(chǔ)器單元中，數(shù)據(jù)存儲(chǔ)元件是一種MOS半晶體管。
該存儲(chǔ)器單元中，數(shù)據(jù)存儲(chǔ)元件是一種MOS電容。
該存儲(chǔ)器單元中，所說(shuō)的存儲(chǔ)器單元通過(guò)在所說(shuō)的導(dǎo)電結(jié)構(gòu)和所說(shuō)的第1摻雜半導(dǎo)體區(qū)之間加一個(gè)電壓使所說(shuō)的超薄介質(zhì)擊穿到所說(shuō)的許多擊穿態(tài)中的一種狀態(tài)來(lái)實(shí)現(xiàn)編程。
該存儲(chǔ)器單元中，所說(shuō)的存儲(chǔ)器單元通過(guò)在所說(shuō)的導(dǎo)電結(jié)構(gòu)和所說(shuō)的第1摻雜半導(dǎo)體區(qū)之間加上一個(gè)電壓時(shí)感測(cè)通過(guò)所說(shuō)的數(shù)據(jù)存儲(chǔ)元件的電流來(lái)實(shí)現(xiàn)讀出。
該存儲(chǔ)器單元具有一種電路，該電路能夠給所說(shuō)的選擇晶體管的柵極加上一個(gè)可變電壓將所說(shuō)的超薄介質(zhì)擊穿到許多擊穿態(tài)中的一種狀態(tài)。
該存儲(chǔ)器單元具有能夠判定通過(guò)所說(shuō)的數(shù)據(jù)存儲(chǔ)元件的電流大小的電流感測(cè)電路，如果電流大于一個(gè)預(yù)定的臨界值，所說(shuō)的電流感測(cè)電路就指示出存儲(chǔ)器單元已被編程，所說(shuō)的存儲(chǔ)器單元通過(guò)改變所說(shuō)的預(yù)定臨界值實(shí)現(xiàn)邏輯擦除。
本發(fā)明的另一內(nèi)容是一種可再編程MOS數(shù)據(jù)存儲(chǔ)元件，其特征是該存儲(chǔ)元件有一個(gè)導(dǎo)電結(jié)構(gòu)，在導(dǎo)電結(jié)構(gòu)下面有一層超薄介質(zhì)，在超薄介質(zhì)和導(dǎo)電結(jié)構(gòu)下面有一個(gè)第1摻雜半導(dǎo)體區(qū)，所說(shuō)的存儲(chǔ)元件通過(guò)擊穿所說(shuō)的超薄介質(zhì)實(shí)現(xiàn)編程，所說(shuō)的存儲(chǔ)元件通過(guò)感測(cè)通過(guò)所說(shuō)的存儲(chǔ)元件的電流實(shí)現(xiàn)讀出，所說(shuō)的超薄介質(zhì)能夠被有選擇地?fù)舸┑皆S多擊穿態(tài)中的一種狀態(tài)。
該存儲(chǔ)器單元中，所說(shuō)的超薄介質(zhì)是一種柵氧化層。
所說(shuō)的柵氧化層小于50埃。
該存儲(chǔ)器單元包括一種電路能夠給所說(shuō)的選擇晶體管的柵極加上一個(gè)可變電壓將所說(shuō)的超薄介質(zhì)有選擇地?fù)舸┑皆S多擊穿態(tài)中的一種狀態(tài)。
該存儲(chǔ)器單元有一種電流感測(cè)電路能夠判定通過(guò)所說(shuō)數(shù)據(jù)存儲(chǔ)元件的電流大小，當(dāng)電流大于一個(gè)預(yù)定臨界值時(shí)所說(shuō)的電流感測(cè)電路就能指示出存儲(chǔ)器單元已被編程。


圖1根據(jù)本發(fā)明制作的一個(gè)存儲(chǔ)器陣列的部分電路示意圖。
圖2圖1表示的存儲(chǔ)器陣列的部分局部布局圖。
圖3對(duì)應(yīng)于圖2的存儲(chǔ)器陣列部分的集成電路結(jié)構(gòu)斷面圖。
圖4圖3的集成電路的一個(gè)變種的斷面圖。
圖5根據(jù)本發(fā)明制作的另一種存儲(chǔ)器陣列的部分電路示意圖。
圖6圖5表示的存儲(chǔ)器陣列的部分局部布局圖。
圖7對(duì)應(yīng)于圖6的存儲(chǔ)器陣列的部分集成電路結(jié)構(gòu)的斷面圖。
圖8電壓值表。
圖9電壓值表。
圖10電壓值表。
圖11一個(gè)實(shí)驗(yàn)結(jié)構(gòu)的斷面圖。
圖12示出恒定電壓應(yīng)力對(duì)于一超薄柵氧化層的影響的圖。
圖13示出一超薄柵氧化層在衰降過(guò)程中各個(gè)階段的電流-電壓特性的圖。
圖14示出在各種氧化層厚度的n-溝場(chǎng)效應(yīng)晶體管(反型)上用半對(duì)數(shù)標(biāo)度測(cè)量的63％分布的擊穿時(shí)間對(duì)柵電壓關(guān)系的圖。
圖15示出n型器件在檢測(cè)出連續(xù)擊穿事件后測(cè)量的電流-電壓特性的圖。
圖16一個(gè)半導(dǎo)體存儲(chǔ)器的示意框圖。
具體實(shí)施例方式
本發(fā)明是一種可再編程的不揮發(fā)性存儲(chǔ)器單元和存儲(chǔ)器陣列。不揮發(fā)性存儲(chǔ)器由半導(dǎo)體存儲(chǔ)器單元構(gòu)成，存儲(chǔ)器單元的數(shù)據(jù)存儲(chǔ)元件制作在一種超薄介質(zhì)比如一種柵氧化層周?chē)糜诖鎯?chǔ)信息，其方法是通過(guò)向超薄介質(zhì)加應(yīng)力達(dá)到擊穿(軟擊穿或硬擊穿)建立起存儲(chǔ)器單元的漏泄電流電平。存儲(chǔ)器單元通過(guò)感測(cè)單元吸收的電流讀出。合適的超薄介質(zhì)是比如說(shuō)厚度為50?；?0埃以下的高質(zhì)量柵氧化層，這種柵氧化層使用比如現(xiàn)今流行的先進(jìn)CMOS邏輯工藝都能制作。這種氧化層通?？捎玫矸e、硅有源區(qū)的氧化物生長(zhǎng)或這兩種方法的結(jié)合形成。其它合適的介質(zhì)包括氧化物-氮化物-氧化物復(fù)合介質(zhì)，化合物氧化物介質(zhì)等等。
存儲(chǔ)器單元的再編程是通過(guò)增大再編程時(shí)介質(zhì)從“軟擊穿”到“硬擊穿”的擊穿量來(lái)實(shí)現(xiàn)的。重要的一點(diǎn)是，擊穿量增大時(shí)感測(cè)到的漏泄電流就增大。應(yīng)用這一現(xiàn)象，存儲(chǔ)器單元就可被再編程，盡管次數(shù)有限。
在下面的敘述中提供了無(wú)數(shù)的具體細(xì)節(jié)以便對(duì)本發(fā)明的一些體現(xiàn)有一個(gè)透徹的認(rèn)識(shí)。然而熟悉相關(guān)工藝的人將會(huì)認(rèn)識(shí)到，本發(fā)明即使沒(méi)有一個(gè)或多個(gè)具體的細(xì)節(jié)，即采用其它方法、元件、材料等也可實(shí)施。為了避免掩蓋本發(fā)明的一些概貌，其它情況下的一些大家所熟知的結(jié)構(gòu)、材料、或工作原理等就不在這里示出或加以詳細(xì)敘述。
整個(gè)說(shuō)明中提到的“一個(gè)體現(xiàn)”或“有一個(gè)體現(xiàn)”表示與該體現(xiàn)有關(guān)的一個(gè)具體的特征、結(jié)構(gòu)或特性至少包括在本發(fā)明的一個(gè)體現(xiàn)中。因此，整個(gè)說(shuō)明中出現(xiàn)的“在一個(gè)體現(xiàn)中”或“在有一個(gè)體現(xiàn)中”等詞語(yǔ)不一定全都指同一個(gè)體現(xiàn)。而且，具體的特征、結(jié)構(gòu)或特性在一個(gè)體現(xiàn)或多個(gè)體現(xiàn)中可以任何合適的方式結(jié)合在一起。
首先披露的是在智能卡中使用的存儲(chǔ)器單元和存儲(chǔ)器陣列的詳細(xì)敘述。然后披露的是采用了存儲(chǔ)器單元和存儲(chǔ)器陣列的一種智能卡的敘述。
圖1的示意圖示出了包括許多這種存儲(chǔ)器單元的一個(gè)存儲(chǔ)器陣列100的一個(gè)任意4×4部分的例子。圖1示出了16個(gè)存儲(chǔ)器單元，每一個(gè)存儲(chǔ)器單元包括一個(gè)MOS晶體管和一個(gè)MOS半晶體管。位于比如說(shuō)第1行R1和第1列C1交叉點(diǎn)的存儲(chǔ)器單元包括一個(gè)n-溝MOS晶體管115，晶體管115的柵極連接到行線R1，源極連接到一根源線S1，漏極連接到一個(gè)MOS半晶體管111的一個(gè)端。
MOS晶體管115在這里也稱(chēng)為一種選擇晶體管，用來(lái)“選擇”一個(gè)特定的存儲(chǔ)器單元進(jìn)行編程或者讀出。正如在下面將要看到的那樣，在編程步驟中，給選擇晶體管和MOS半晶體管111加上一個(gè)大的電壓來(lái)?yè)舸㎝OS半晶體管111的柵氧化層。然而擊穿選擇晶體管的柵氧化層是不期望的。因而，在某些另外的體現(xiàn)中，選擇晶體管的柵氧化層作得比MOS半晶體管111的柵氧化層要厚一些。另外或者換一種方法，選擇晶體管可用更能抗擊穿的I/O器件來(lái)代替。
MOS半晶體管的柵極連接到列線C1。圖1中示出的其它存儲(chǔ)器單元由以下的半晶體管-晶體管對(duì)構(gòu)成112和116，113和117，114和118，125和121，126和122，127和123，128和124，131和135，132和136，133和137，134和138，145和141，146和142，147和143，以及148和144。
MOS半晶體管的工作如下。在編程或讀出時(shí)，給柵極(它是電容的一個(gè)端)加上一個(gè)正電壓(對(duì)于p-型有源區(qū))。柵極起作電容的一個(gè)板極的作用，并在柵極下面形成一個(gè)n-型反型層。反型層起作電容的另一個(gè)板極的作用，并與源/漏區(qū)形成電容的第二個(gè)端。
在圖1的存儲(chǔ)器陣列100中使用半晶體管型數(shù)據(jù)存儲(chǔ)元件是有好處的，因?yàn)榘刖w管可用許多常規(guī)的MOS和CMOS工藝制造而不需增加任何光刻步驟。然而，如果需要，也可用其它種類(lèi)的超薄介質(zhì)數(shù)據(jù)存儲(chǔ)元件。例如，電容型數(shù)據(jù)存儲(chǔ)元件的好處是可在任一個(gè)方向編程，而且在超薄介質(zhì)經(jīng)受應(yīng)力時(shí)電阻值較小，但在某些工藝中可能需要增加一個(gè)光刻步驟。圖3示出了半晶體管型數(shù)據(jù)存儲(chǔ)元件的斷面圖。圖4示出的是電容型數(shù)據(jù)存儲(chǔ)元件的斷面圖。
雖然只示出了存儲(chǔ)器陣列100的一個(gè)4×4部分，但實(shí)際上當(dāng)使用比如一種先進(jìn)的0.13μm CMOS邏輯工藝制作時(shí)，這種存儲(chǔ)器陣列可包含大約一千兆位存儲(chǔ)器單元，隨著CMOS邏輯工藝的進(jìn)一步改進(jìn)，還可實(shí)現(xiàn)更大的存儲(chǔ)器。存儲(chǔ)器100實(shí)際上被組織成了一些字節(jié)、頁(yè)面和冗余行(未示出)，這可用任何方式來(lái)實(shí)現(xiàn)。許多合適的存儲(chǔ)器組織結(jié)構(gòu)在工藝界是大家所熟知的。
圖2示出了存儲(chǔ)器陣列100的一個(gè)部分的局部布局圖200。圖3示出了一個(gè)說(shuō)明性MOS集成電路300的斷面圖，它的主要結(jié)構(gòu)面貌對(duì)應(yīng)于圖2的布局圖中由晶體管-半晶體管對(duì)115和111以及121和125構(gòu)成的存儲(chǔ)器單元對(duì)。圖2的布局圖適合于比如一種先進(jìn)的CMOS邏輯工藝?！癕OS”這個(gè)詞語(yǔ)在文字上的意思是金屬-氧化物-硅。雖然“M”這個(gè)字母表示“金屬”柵結(jié)構(gòu)，字母“O”表示氧化物，但是MOS這個(gè)詞語(yǔ)通常理解為適用于任何柵極材料，包括摻雜多晶硅和其它良導(dǎo)體，和不限于二氧化硅的各種不同的柵介質(zhì)，在本說(shuō)明中這個(gè)詞語(yǔ)就是這樣用的。例如，介質(zhì)可以是任何介質(zhì)，比如一種氧化物或氮化物，它在被加上一個(gè)電壓并經(jīng)受一段時(shí)間后就出現(xiàn)一種硬擊穿或者軟擊穿。在一個(gè)體現(xiàn)中使用了一種厚度為50埃左右的熱生長(zhǎng)柵氧化硅。
存儲(chǔ)器100最好采用一種柵格的方式布局，使列線如C1和C2與行線如R1，R2，R3和R4以及擴(kuò)散源線垂直。使用一塊包含有圖形213(圖2)的有源區(qū)掩模板刻出氧化物隔離結(jié)構(gòu)和有源區(qū)比如313(圖3)。氧化物隔離結(jié)構(gòu)包括氧化物溝槽302和314(圖3)，有源區(qū)將包括各種晶體管、半晶體管和存儲(chǔ)器陣列的擴(kuò)散源線。位于行線R1和列線C1交叉點(diǎn)的MOS半晶體管111和MOS晶體管115和位于行線R2和列線C1交叉點(diǎn)的MOS半晶體管125和MOS晶體管121是在p阱有源區(qū)313用以下方式形成的。
形成一超薄柵氧化層312后淀積和摻雜多晶硅，它的圖形是用一塊柵掩模板光刻形成的，柵掩模板包含有半晶體管111，125的柵極311和301(以及半晶體管112和126和其它半晶體管的柵極(未示出))的圖形211，214，221和224，和行線R1和R2的圖形R1和R2，圖形R1和R2也起作選擇晶體管115，121，116和122(以及其它選擇晶體管)的柵極的作用。各種源區(qū)和漏區(qū)是用負(fù)性輕摻雜漏(“NLDD”)工藝步驟(注入、隔離和n+源/漏注入)形成的，形成的區(qū)域有n+區(qū)306，308和310。有源區(qū)308也是擴(kuò)散源線的一部分。使用一塊包含有圖形210，215，220和225(圖2)的接觸掩模板光刻出到柵極301和311(圖3)和其它柵極(未示出)的接觸通孔。使用一塊包含標(biāo)有C1和C2(圖2)的虛線圖形的金屬掩模板光刻出列線如C1和C2，列線C1和C2與多晶硅行線如R1，R2，R2和R4以及擴(kuò)散源線垂直。存儲(chǔ)器100中的其它晶體管-半晶體管對(duì)用同樣的方法同時(shí)形成。
圖4示出了表示一個(gè)說(shuō)明性MOS集成電路400的主要結(jié)構(gòu)面貌的斷面圖。斷面圖400與圖3的斷面圖300類(lèi)似，只是圖3中的半晶體管125和111被另一種超薄介質(zhì)數(shù)據(jù)存儲(chǔ)元件，即電容425和411取代。位于行線R1和列線C1交叉點(diǎn)的電容411是通過(guò)多晶硅柵311形成的，它的接觸是通過(guò)圖形210刻出的金屬接觸實(shí)現(xiàn)的，該電容重疊在柵氧化層312和一個(gè)深擴(kuò)散n+區(qū)410上面。同樣，位于行線R2和列線C1交叉點(diǎn)的MOS電容425是通過(guò)多晶硅柵301形成的，它的接觸是用圖形215刻出的一個(gè)金屬接觸實(shí)現(xiàn)的，該電容重疊在柵氧化層312和一個(gè)深擴(kuò)散n+區(qū)406的上面。
n+區(qū)406和410可使電容425和411相對(duì)于圖3的半晶體管125和111具有阻值非常低導(dǎo)電態(tài)，它依靠一個(gè)反型層的建立來(lái)傳導(dǎo)電流。電容425和411的另一個(gè)優(yōu)點(diǎn)是可以通過(guò)任何一個(gè)方向流動(dòng)的電流來(lái)實(shí)現(xiàn)編程。電容406和410的一個(gè)缺點(diǎn)是它們一般都需要通過(guò)增加一個(gè)光刻步驟和/或注入步驟來(lái)對(duì)市面上的工藝進(jìn)行修改。例如，形成n+區(qū)406和410的合適技術(shù)包括柵多晶硅淀積前的埋n+注入，或淀積多晶硅并刻蝕后的側(cè)面注入擴(kuò)散。雖然n+區(qū)406和410比起集成它們的摻雜區(qū)306和310看起來(lái)擴(kuò)散得要深一些，但是擴(kuò)散的深度是可以按需要改變的。
存儲(chǔ)器陣列100的一個(gè)變種就是圖5示出的存儲(chǔ)器陣列500，它示出了由存儲(chǔ)器單元組成的一個(gè)更大的存儲(chǔ)器陣列的一個(gè)任意4×4部分，每一個(gè)存儲(chǔ)器單元包括一個(gè)MOS晶體管和一個(gè)MOS半晶體管。位于例如第一行R1和第一列C1交叉點(diǎn)的存儲(chǔ)器單元包括一個(gè)n-溝MOS晶體管515。晶體管515的柵極連接到行線R1，它的漏極連接到第一列線C1，源極連接到MOS半晶體管511的一個(gè)端。MOS半晶體管511的柵端連接到源線S1。圖1中示出的其它存儲(chǔ)器單元是通過(guò)以下類(lèi)似的半晶體管-晶體管對(duì)構(gòu)成的；512和516，513和517，514和518，521和525，522和526，523和527，524和528，531和535，532和536，533和537，534和538，541和545，542和546，543和547，544和548。
正如圖1的存儲(chǔ)器陣列的情況那樣，在圖5的存儲(chǔ)器陣列中可用MOS電容來(lái)代替MOS半晶體管。
圖6示出了存儲(chǔ)器陣列500的一個(gè)部分的局部布局圖600。圖7示出了一個(gè)表示一個(gè)說(shuō)明性MOS集成電路700的主要結(jié)構(gòu)概貌的斷面圖，該斷面圖對(duì)應(yīng)于圖5的布局圖中由晶體管-半晶體管對(duì)515和511，525和521構(gòu)成的存儲(chǔ)器單元對(duì)。圖6的布局圖適合于采用比如一種先進(jìn)的CMOS邏輯工藝。存儲(chǔ)器陣列500最好采用一種柵格的方式布局，使列線C1和C2與行線如R1，R2，R3和R4以及源線如S1垂直。使用一塊包含有圖形612，614，622和624(圖6)的n+擴(kuò)散和有源區(qū)掩模板光刻出氧化物隔離結(jié)構(gòu)和有源區(qū)比如710(圖7)，氧化物隔離結(jié)構(gòu)包括有氧化物溝槽704(圖7)，有源區(qū)將包括存儲(chǔ)器陣列的各種晶體管和半晶體管。位于行線R1和列線C1交叉點(diǎn)的MOS半晶體管511和MOS晶體管515以及位于行線R2和列線C1交叉點(diǎn)的MOS半晶體管521和MOS晶體管525是用下面的方式在p阱有源區(qū)710中形成的。形成一超薄柵氧化層702后淀積和摻雜多晶硅，它的圖形是用一塊包含有圖形R1，S1和R2的柵掩模板光刻形成的，這些圖形起作選擇晶體管515，525，516和526以及半晶體管511，521，512和522的柵極的作用。各個(gè)源區(qū)和漏區(qū)用負(fù)性輕摻雜漏(“NLDD”)工藝步驟(注入，隔離和n+源/漏注入)形成，形成的區(qū)域有n+區(qū)712，714，716和718(圖7)。用一塊包含有圖形610，616，620和626(圖6)的接觸掩模板光刻出到漏極712和718(圖7)以及到其它漏極(未示出)的接觸通孔。用一塊包括標(biāo)有C1和C2(圖6)標(biāo)記的虛線圖形的金屬掩模板進(jìn)行光刻形成列線如C1和C2，列線C1和C2與多級(jí)硅行線如R1，R2，R3和R4以及多晶硅源線如S1垂直。存儲(chǔ)器500中的其它晶體管-半晶體管對(duì)用同樣的方式同時(shí)形成。
現(xiàn)在參照?qǐng)D8中示出的說(shuō)明性電壓來(lái)分析存儲(chǔ)器陣列100的工作原理。應(yīng)當(dāng)指出的是這些電壓只是說(shuō)明性的，在不同的應(yīng)用中或使用不同的工藝技術(shù)時(shí)很可能就要用到不同的電壓。在編程時(shí)，存儲(chǔ)器陣列100中的各個(gè)存儲(chǔ)器單元就暴露在四中可能的電壓組合的一種情況下，這在圖8的線條801，802，803和804上可以看出。讀電壓示出在線條805，806，807和808上。
假定選擇的行和列(“SR/SC”)是R1和C1，這種選擇將用于對(duì)由晶體管115和半晶體管111構(gòu)成的存儲(chǔ)器單元進(jìn)行編程。正如801線上所示那樣，行線R1上的電壓是2.5V，源線S1上的電壓是0V，足以開(kāi)啟晶體管115并使晶體管115的漏極電壓升到0V。列線C1上的電壓是7.0V它使半晶體管111兩端出現(xiàn)一個(gè)7V的電位差。半晶體管111的柵氧化層212就是設(shè)計(jì)成在這個(gè)電位差下?lián)舸亩鴮?shí)現(xiàn)存儲(chǔ)器單元的編程的。當(dāng)半晶體管111擊穿時(shí)，獲得的導(dǎo)電通路具有足夠的電阻率避免晶體管115的柵氧化層212出現(xiàn)衰降或者擊穿。作為一個(gè)例子，在有些器件中晶體管115的溝道電阻為10kΩ左右，而被擊穿的氧化層的電阻大于100kΩ左右。
假定R1和C1是選擇的行和列，考慮這種選擇對(duì)位于一條選擇的行和未選擇的列(“SR/UC”)交叉點(diǎn)由晶體管116和半晶體管112構(gòu)成的存儲(chǔ)器單元的影響。正如802線上所示那樣，行線R1上的電壓是2.5V，源線S1上的電壓是0V，足以開(kāi)啟晶體管116并將晶體管115的漏極電壓升到0V。然而，列線C2上的電壓是0V，它使半晶體管112兩端出現(xiàn)0V的電位差，所以存儲(chǔ)器單元不編程。
假定R1和C1是選擇的行和列，考慮這種選擇對(duì)位于一條未選擇的行和一條選擇的列(“UR/SC”)交叉點(diǎn)由晶體管121和半晶體管125構(gòu)成的存儲(chǔ)器單元的影響。正如803線上所示那樣，行線R2上的電壓是0V，源線S1上的電壓是0V，于是晶體管121不導(dǎo)通，晶體管121的漏極和半晶體管125之間的節(jié)點(diǎn)浮置。列線C1上的電壓是7.0V，它使半晶體管125兩端出現(xiàn)一個(gè)不到4V的電位差。存儲(chǔ)器單元不編程。這個(gè)沒(méi)有任何電流流動(dòng)、不到4V的電位差不足以損壞或衰降半晶體管125或晶體管121的柵氧化層。
假定R1和C1是選擇的行和列，考慮這種選擇對(duì)位于一條未選擇的行和一條未選擇的列(“UR/UC”)交叉點(diǎn)由晶體管122和半晶體管126構(gòu)成的存儲(chǔ)器單元的影響。正如804線上所示出的那樣，行線R2上的電壓是0V，源線S1上的電壓是0V，所以晶體管122不導(dǎo)通。列線C2上的電壓也是0V，因此半晶體管126兩端不出現(xiàn)電位差。存儲(chǔ)器單元不編程。
存儲(chǔ)器陣列100的讀出方式如下。給選擇的行(“SR”)加上一個(gè)2.5V的讀選電壓，給選擇的列(“SC”)加上一個(gè)1.5V的列讀選電壓。所有其它未選擇的行(“UR”)和所有其它未選擇的列(“UC”)被置于0V。假定R1和C1是選擇的行和列(“SR/SC”)，由晶體管115和半晶體管111構(gòu)成的存儲(chǔ)器單元已被編程。正如805線上所示那樣，通過(guò)行線R1給晶體管115的柵極加上一個(gè)2.5V(的讀選電壓)，通過(guò)源線S1給源極加上一個(gè)0V的電壓，使電流從列線C1(為1.5V)被吸收以指示存儲(chǔ)器單元已被編程。如果存儲(chǔ)器單元未被編程，就沒(méi)有電流來(lái)指示存儲(chǔ)器單元未被編程。
存儲(chǔ)器單元所在的交叉點(diǎn)如果有一條未選擇的行或者未選擇的列，就不會(huì)有電流被吸收。正如806線上所示，對(duì)于一條選擇的行線和一條未選擇的列線的情況，給存儲(chǔ)器單元中晶體管的柵極加上2.5V的電壓，但是，由于列線上的電壓是0V，所以沒(méi)有電流流動(dòng)。正如807線上所示，對(duì)于一條未選擇的行線和一條為選擇的列線的情況，給存儲(chǔ)器單元的晶體管的柵極加上的是一個(gè)0V。雖然列線上存在的電壓是1.5V，但沒(méi)有電流流動(dòng)，因?yàn)榫w管保持關(guān)態(tài)。正如808線上所示，對(duì)于一條未選擇的行線和一條未選擇的列線的情況，給存儲(chǔ)器單元的晶體管的柵極加上的是0V，并且列線上存在的電壓也是0V，所以沒(méi)有電流流動(dòng)。
現(xiàn)在參照?qǐng)D9和圖10示出的電壓來(lái)分析存儲(chǔ)器陣列500的工作原理。這些電壓只是說(shuō)明性的，在不同的應(yīng)用中或在使用不同的工藝技術(shù)時(shí)很可能就要用不同的電壓。還應(yīng)當(dāng)指出的是，雖然圖8，9和10中示出的電壓是不同的，但是各種不同的電壓后面的原理是一樣的，表明可用的電壓范圍是很廣的。
首先考慮圖9的表中列出的說(shuō)明性編程電壓。在半晶體管具有超薄柵氧化層、但選擇晶體管是一些柵氧化層厚度大于50埃的輸入/輸出型器件時(shí)，這些電壓是合適的。在編程時(shí)，存儲(chǔ)器陣列500中的各個(gè)存儲(chǔ)器單元就暴露在四種可能的電壓組合的一種情況下，這在圖9的線條901，902，903和904上示出。所有電壓組合的一個(gè)共同點(diǎn)就是源線S1上的電壓為0V。
假定選擇的行和列(“SR/SC”)是R1和C1，這種選擇是用于對(duì)由晶體管515和半晶體管511構(gòu)成的存儲(chǔ)器單元進(jìn)行編程的。正如901線上所示那樣，行線R1上的電壓是7.0V，列線C1上的電壓是7.0V，這給柵極和漏極加上一個(gè)7.0V的電壓，足以開(kāi)啟晶體管515。晶體管515的源極電壓被升到7.0V低一點(diǎn)，使晶體管515兩端有一個(gè)輕微的電壓降，使半晶體管511兩端出現(xiàn)一個(gè)6.6V的電位差。半晶體管511的柵氧化層712就是設(shè)計(jì)成在這個(gè)電位差下?lián)舸亩鴮?shí)現(xiàn)存儲(chǔ)器單元的編程的。當(dāng)半晶體管511擊穿時(shí)，形成的導(dǎo)電通路具有足夠的電阻率來(lái)阻止晶體管515的柵氧化層712出現(xiàn)衰降或擊穿。
假定R1和C1是選擇的行和列，考慮這種選擇對(duì)位于一條選擇的行線和一條未選擇的列線(“SR/UC”)交叉點(diǎn)由晶體管516和半晶體管512構(gòu)成的存儲(chǔ)器單元的影響。正如902線上所示那樣，行線R1上的電壓是7.0V，列線C1上的電壓是0V，這給柵極加上一個(gè)7.0V的電壓，足以開(kāi)啟晶體管516并使晶體管516源極電壓升到等于列線C2上的電壓，即0V。由于半晶體管512兩端的電位差是0V，所以存儲(chǔ)器單元不編程。
假定R1和C1是選擇的行和列，考慮這種選擇對(duì)位于一條未選擇的行和一條選擇的列(“UR/SC”)交叉點(diǎn)由晶體管525和半晶體管521構(gòu)成的存儲(chǔ)器單元的影響。正如903線上所示那樣，行線R2上的電壓是0V，列線C1上的電壓是7.0V，這給柵極加上一個(gè)0V的電壓，給漏極加上一個(gè)7.0V的電壓。晶體管525不導(dǎo)通，盡管漏極電位和源線S1的電位有一個(gè)7.0V的電壓差，而且大致在晶體管525和半晶體管125之間均分，并使半晶體管521的氧化層兩端出現(xiàn)一個(gè)不到4V的電位差。存儲(chǔ)器單元不編程，這個(gè)沒(méi)有任何電流流動(dòng)、不到4V的電位差不足以損壞或者衰降半晶體管521或者晶體管525的柵氧化層。
假定R1和C1是選擇的行和列，考慮這種選擇對(duì)位于一條未選擇的行和一條未選擇的列(“UR/UC”)交叉點(diǎn)由晶體管526和半晶體管522構(gòu)成的存儲(chǔ)器單元的影響。正如904線上所示那樣，行線R2上的電壓是0V，漏線C2上的電壓是0V，所以晶體管526不導(dǎo)通。源線S1上的電壓也是0V，所以半晶體管522兩端不出現(xiàn)電位差。存儲(chǔ)器單元不編程。
下面考慮圖10的表中列出的說(shuō)明性編程電壓。在半晶體管和選擇晶體管都具有超薄柵氧化層的情況下，這些電壓是合適的。在編程時(shí)，存儲(chǔ)器陣列500中的各個(gè)存儲(chǔ)器單元就暴露在四種可能的電壓組合的一種情況下，這在圖10的線條1001，1002，1003和1004上示出。所有電壓組合的一個(gè)共同點(diǎn)就是源線S1的電壓值為-4.5V。
假定選擇的行和列(“SR/SC”)是R1和C1，這種選擇是用來(lái)對(duì)由晶體管515和半晶體管511構(gòu)成的存儲(chǔ)器單元進(jìn)行編程的。正如1001線上所示那樣，行線R1上的電壓是2.5V，列線C1上的電壓是2.5V，這給柵極和漏極加上一個(gè)2.5V的電壓，足以開(kāi)啟晶體管515。晶體管515的源極電壓被升到2.5V低一點(diǎn)，使晶體管515兩端出現(xiàn)一個(gè)輕微的電壓降，從而使半晶體管511兩端出現(xiàn)一個(gè)6.6V的電位差。半晶體管511的柵氧化層712就是設(shè)計(jì)成在這個(gè)電位差下?lián)舸亩鴮?shí)現(xiàn)存儲(chǔ)器單元編程的。當(dāng)半晶體管511擊穿時(shí)，形成的導(dǎo)電通路具有足夠的電阻率來(lái)阻止晶體管515的柵氧化層712出現(xiàn)衰降或擊穿。
假定R1和C1是選擇的行和列，考慮這種選擇對(duì)位于一條選擇的行和一條未選擇的列(“SR/UC”)交叉點(diǎn)由晶體管516和半晶體管512構(gòu)成的存儲(chǔ)器單元的影響。正如1002線上所示那樣，行線R1上的電壓是2.5V，列線C1上的電壓是0V，這給柵極加上一個(gè)2.5V的電壓，足以開(kāi)啟晶體管516并使晶體管516的源極電壓升到等于列線C2上的電壓，即0V。由于半晶體管512兩端的電位差是4.0V左右，所以存儲(chǔ)器單元不編程。
假定R1和C1是選擇的行和列，考慮這種選擇對(duì)位于一條未選擇的行和一條選擇的列(“UR/SC”)交叉點(diǎn)由晶體管525和半晶體管521構(gòu)成的存儲(chǔ)器單元的影響。正如1003線上所示那樣，行線R2上的電壓是0V，列線C1上的電壓是2.5V，這給柵極加上一個(gè)0V的電壓，給漏極加上一個(gè)2.5V的電壓。晶體管525不導(dǎo)通，盡管漏極上的電位和源線S1上的電位有6.5V的差大致在晶體管525和半晶體管125之間均分并使半晶體管521的氧化層兩端出現(xiàn)一個(gè)不到4V左右的電位差。存儲(chǔ)器單元不編程。而且這個(gè)沒(méi)有任何電流流動(dòng)、不到4V的電位差不足以損壞或衰降半晶體管521或晶體管525的柵氧化層。
假定R1和C1是選擇的行和列，考慮這種選擇對(duì)位于一條未選擇的行和一條未選擇的列(“UR/UC”)交叉點(diǎn)由晶體管526和半晶體管522構(gòu)成的存儲(chǔ)器單元的影響。正如1004線上所示那樣，行線R2上的電壓是0V，列線C2上的電壓是0V，所以晶體管526不導(dǎo)通。由于源線S1上的電壓是-4.5V，在半晶體管522兩端出現(xiàn)的電位差不到4V。存儲(chǔ)器單元不編程，而且這個(gè)沒(méi)有任何電流流動(dòng)、不到4V的電位差不足以損壞或者衰降半晶體管522或晶體管526的柵氧化層。
不管使用的是圖9還是圖10表中的編程電壓，存儲(chǔ)器陣列500都是以下面的方式讀出的。給選擇的行(“SR”)加上一個(gè)2.5V的讀選電壓，給選擇的列(“SC”)加上一個(gè)1.5V的列讀選電壓。其它所有未選擇的行(“UR”)和所有未選擇的列(“UC”)被置于0V。假定R1和C1是選擇的行和列(“SR/SC”)，由晶體管515和半晶體管511構(gòu)成的存儲(chǔ)器單元已被編程。正如905線和1005線上所示那樣，通過(guò)行線R1給晶體管515的柵極加上一個(gè)2.5V(的讀選電壓)，通過(guò)列線C1給漏極加上一個(gè)1.5V的電壓，造成電流從列線C1被吸收以指示存儲(chǔ)器單元已被編程。如果存儲(chǔ)器單元未被編程，就不會(huì)有電流流動(dòng)來(lái)指示存儲(chǔ)器單元未被編程。
如果存儲(chǔ)器單元所在的交叉點(diǎn)有一條未選擇的行或一條未選擇的列，就不會(huì)有電流被存儲(chǔ)器單元吸收。正如906線和1006線所示，對(duì)于一條選擇的行和一條未選擇的列的情況，給存儲(chǔ)器單元中晶體管的柵極加上的是2.5V，但列線上存在的電壓是0V，所以沒(méi)有電流流動(dòng)。正如907線和1007線所示，對(duì)于一條未選擇的行線和一條選擇的列線的情況，加在存儲(chǔ)器單元中晶體管柵極上的電壓是0V。雖然列線上存在的電壓是1.5V，但沒(méi)有電流流動(dòng)，因?yàn)榫w管保持關(guān)態(tài)。正如908線和1008線上所示，對(duì)于一條未選擇的行線和一條未選擇的列線的情況，加在存儲(chǔ)器單元中晶體管柵極上的電壓是0V，而且列線上存在的電壓也是0V，所以沒(méi)有電流流動(dòng)。
在存儲(chǔ)器陣列100(圖1)和500(圖5)中示出的存儲(chǔ)器單元以外的文字中對(duì)氧化層的擊穿進(jìn)行了各種研究，這些研究表明適合于擊穿超薄柵氧化層和建立擊穿的電壓是可控的。當(dāng)超薄柵氧化層暴露于電壓感應(yīng)的應(yīng)力時(shí)，柵氧化層就出現(xiàn)擊穿。雖然導(dǎo)致柵氧化層本征擊穿的實(shí)際機(jī)制還不十分清楚，但擊穿過(guò)程是一個(gè)通過(guò)一個(gè)軟擊穿(“SBD”)階段后出現(xiàn)一個(gè)硬擊穿(“HBD”)階段的一個(gè)漸進(jìn)過(guò)程。出現(xiàn)擊穿的一個(gè)原因可認(rèn)為是氧化物缺陷中心。這些缺陷中心可以單獨(dú)起作用造成擊穿，也可以俘和電荷造成一個(gè)局部高電場(chǎng)和大電流以及正反饋條件導(dǎo)致熱逃逸。改進(jìn)制造工藝可以減少氧化物缺陷從而減少這種擊穿的出現(xiàn)。引起擊穿的另一個(gè)原因可認(rèn)為是即使在無(wú)缺陷的氧化層中各處的電子和空穴俘和，它也會(huì)引起熱逃逸。
Rasras等人進(jìn)行了一項(xiàng)載流子分離實(shí)驗(yàn)。結(jié)果表明，在正柵偏置下，襯底中電子的碰撞電離是襯底空穴電流的主要來(lái)源。Mahmoud Rasras，Ingrid De Wolf，GuidoGroeseneken，Robin Degraeve，Herman e.Maes，Substrate Hole Current Origin after OxideBreakdown，IEDM 00-537，2000.在一種涉及到溝道反型的結(jié)構(gòu)中的超薄氧化層上進(jìn)行了一項(xiàng)恒壓應(yīng)力實(shí)驗(yàn)。結(jié)果表明，SBD和HBD都可以用來(lái)存儲(chǔ)電荷，而且通過(guò)柵氧化層存儲(chǔ)元件經(jīng)受應(yīng)力的時(shí)間可獲得所期望的SBD和HBD擊穿程度。圖11示出了該實(shí)驗(yàn)結(jié)構(gòu)的斷面示意圖。圖12的圖示出了恒壓應(yīng)力對(duì)于超薄柵氧化層的影響，圖中x軸是時(shí)間(秒)，y軸是電流(安培)，用對(duì)數(shù)標(biāo)度表示。圖12示出了在恒壓下?lián)舸┣昂鬁y(cè)量的柵極和襯底空穴電流。在大約12.5秒的時(shí)間里，總的電流基本保持恒定，而且主要是電子電流，正如Ig測(cè)量的那樣。漏泄可認(rèn)為是由Fowler-Nordheim(“FN”)隧道效應(yīng)和應(yīng)力感應(yīng)漏泄電流(“SILC”)造成的。在12.5秒處左右，觀察到測(cè)量的空穴電流有一個(gè)大的跳變，它是建立起軟擊穿(“SBD”)的一個(gè)信號(hào)。雖然從12.5秒到19秒這段時(shí)間襯底電流有一些波動(dòng)，但總電流在這個(gè)新的水平上基本保持恒定。在19秒處左右，電子電流和空穴電流都有一個(gè)大的跳變，它是建立起硬擊穿(“HBD”)的信號(hào)。圖10示出，通過(guò)控制柵氧化層存儲(chǔ)元件經(jīng)受應(yīng)力的時(shí)間可以獲得所期望的SBD和HBD擊穿程度。
Sune等人研究了超薄二氧化硅膜中的后SBD傳導(dǎo)。Jordi Sune，Enrique Miranda，Post Soft Breakdown conduction in SiO2 Gate Oxides，IEDM 00-533，2000.圖13示出了超薄柵氧化層在衰降過(guò)程中各個(gè)階段的電流-電壓(“I-V”)特性，圖中的x軸是電壓(伏)，y軸是電流(安培)，用對(duì)數(shù)標(biāo)度表示。圖13示出，一個(gè)大范圍的電壓可用來(lái)對(duì)柵氧化層存儲(chǔ)元件進(jìn)行編程，而且SBD或HBD都可用來(lái)在柵氧化層存儲(chǔ)元件中存儲(chǔ)信息。圖中還示出了從SBD到HBD演變的幾種后擊穿I-V特性。在SBD和HBD處以及這兩種極端的中間情況下，漏泄電流的大小與2.5V到6V范圍的電壓基本上成線性關(guān)系。
Wu等人研究了超薄氧化層的電壓加速的電壓關(guān)系。E.Y.Wu et al.，Voltage-Dependent Voltage-Acceleration of Oxide Breakdown for Ultra-Thin Oxides，IEDM 00-541，2000.圖14示出的圖表示在氧化層厚度從2.3nm到5.0nm變化的n溝FETs(反型)上用半對(duì)數(shù)標(biāo)度測(cè)量的63％分布的擊穿時(shí)間對(duì)柵電壓的關(guān)系。這些分布總的說(shuō)來(lái)是一致的和線性的，進(jìn)一步表明擊穿過(guò)程是可控的。
Miranda等人測(cè)量了氧化層厚度為3nm、面積為6.4×10-5cm2的nMOSFET器件在檢測(cè)到連續(xù)擊穿事件后的I-V特性。Miranda et al.，“Analytic Modeling of LeakageCurrent Through Multiple Breakdown Paths in SiO2Films”，IEEE 39thAnnual InternationalReliability Physics Symposium，Orlando，F(xiàn)L，2001，pp 367-379.圖15示出了對(duì)應(yīng)于線性區(qū)的結(jié)果，其中“N”是導(dǎo)電溝道數(shù)。結(jié)果非常線性，表明導(dǎo)電通路基本上是阻性的。
圖1中示出的存儲(chǔ)器陣列100實(shí)際上是一個(gè)存儲(chǔ)器集成電路的一部分，它包括許多其它人們所熟知的元件，比如讀出放大器、上拉電路、字線放大器、讀出放大器、譯碼器、電壓放大器，等等。圖16示出了一個(gè)說(shuō)明性存儲(chǔ)器1600，它包括控制邏輯1602、一個(gè)地址鎖存器1604、一個(gè)高壓泵1606、一個(gè)Y譯碼器1608、一個(gè)X譯碼器1610、一個(gè)輸入/輸出緩沖器1612、一個(gè)讀出放大器1614、和一個(gè)存儲(chǔ)器單元陣列1616，存儲(chǔ)器單元陣列1616與存儲(chǔ)器陣列100或存儲(chǔ)器陣列500類(lèi)似。高壓泵1606在需要高編程電壓如7.0V的某些結(jié)構(gòu)中(比如圖8和9的表中所示)是有用的。高壓只配給那些需要的線條；在圖16中只是在列線或Y線上才需要，這在圖8的表中指出的結(jié)構(gòu)中是需要的。由于這些元件以及它們?cè)诖鎯?chǔ)器陣列中的應(yīng)用，其參數(shù)都是很明確的，在其它情況下在工藝界都是人們所熟知的，在這里就不予詳述。應(yīng)當(dāng)指出的是，存儲(chǔ)器1600只是說(shuō)明性的，因?yàn)楸匾獣r(shí)可采用許多其它的技術(shù)來(lái)對(duì)一個(gè)存儲(chǔ)器陣列尋址，將數(shù)據(jù)傳進(jìn)和傳出一個(gè)存儲(chǔ)器陣列，給存儲(chǔ)器陣列提供需要的各種操作電壓，等等。
采用存儲(chǔ)器陣列100的存儲(chǔ)器最好使用先進(jìn)的工藝來(lái)制造，這種先進(jìn)的工藝必須能夠制作n型柵控器件，p型柵控器件，或者兩種器件都能制作，能夠制作出足夠薄的柵介質(zhì)，即薄到在加上一個(gè)低于結(jié)電壓的電壓或者現(xiàn)今最厚的氧化層擊穿電壓實(shí)際經(jīng)歷一段時(shí)間的應(yīng)力后達(dá)到SBD或HBD的程度。先進(jìn)的CMOS邏輯工藝是非常有用的，在文獻(xiàn)中都有敘述；例如參見(jiàn)1997年12月23日頒發(fā)給Lee等人的一項(xiàng)美國(guó)專(zhuān)利(專(zhuān)利號(hào)5,700,729)。有許多制造廠家都能提供使用這種工藝的加工服務(wù)，包括臺(tái)灣新竹和加州圣何塞的臺(tái)灣半導(dǎo)體制造公司(“TSMC”)，臺(tái)灣新竹的聯(lián)合微電子公司(“UMC”)，以及新加坡和加州圣何塞的特許半導(dǎo)體公司。然而，有許多采用不同光刻技術(shù)的不同的MOS工藝，但任何一種都可使用，包括目前普遍使用的(但不限于)0.25μm、0.18μm、0.15μm、和0.13μm以及將來(lái)要普遍使用的0.10μm和更好的光刻技術(shù)。
這里所敘述的各種存儲(chǔ)器單元中使用的各種MOS晶體管、MOS半晶體管和MOS電容全都是一些通常的低壓邏輯晶體管，對(duì)于0.25μm的工藝來(lái)講這些低壓邏輯晶體管都具有厚度為50埃的比如說(shuō)超薄柵氧化層，對(duì)于0.13μm工藝來(lái)講具有厚度為20埃的超薄柵氧化層。這種超薄柵氧化層兩端的電壓在編程時(shí)可比Vcc暫時(shí)高許多，Vcc對(duì)于用0.25μm工藝制作的集成電路來(lái)講一般為2.5V，對(duì)于用0.13μm工藝制作的集成電路來(lái)講一般為1.2V。這種超薄氧化層一般能夠經(jīng)受4V到5V的電壓，晶體管的性能不會(huì)出現(xiàn)明顯的衰降。如果這些電壓被用在那些使單元選擇晶體管暴露于4V以上的存儲(chǔ)器陣列中，圖9的表中示出的電壓就是這種情況，則單元選擇晶體管最好采用較厚的柵氧化層來(lái)制造，而半晶體管或電容采用超薄柵氧化層來(lái)制造。許多CMOS邏輯工藝既能制作超薄柵氧化層，又能制作輸入/輸出(“I/O”)器件的厚氧化層。對(duì)于3.3V I/O的集成電路，厚氧化層的厚度約為70埃，對(duì)于2.5V I/O的集成電路，厚氧化層的厚度約為50埃。
上面討論的原理和結(jié)構(gòu)可以用來(lái)形成可再編程存儲(chǔ)器單元。因此，可再編程存儲(chǔ)器單元可用來(lái)構(gòu)成一個(gè)可再編程存儲(chǔ)器陣列。特別是，通過(guò)控制半晶體管或者電容的超薄介質(zhì)的擊穿程度，存儲(chǔ)器單元在讀操作時(shí)吸收的電流的大小就可用來(lái)指示一個(gè)存儲(chǔ)器單元內(nèi)部存儲(chǔ)的數(shù)據(jù)。因此通過(guò)相繼增大超薄介質(zhì)的擊穿量，存儲(chǔ)器單元就可實(shí)現(xiàn)再編程。
正如前面指出的那樣，一個(gè)存儲(chǔ)器單元在讀出時(shí)吸收的電流大小與超薄介質(zhì)擊穿的程度有關(guān)。因此，一個(gè)存儲(chǔ)器單元在硬擊穿條件下吸收的電流大于在軟擊穿條件下吸收的電流。同樣，一個(gè)存儲(chǔ)器單元在軟擊穿條件下吸收的電流大于無(wú)擊穿條件下吸收的電流。而且，正如從前面的討論可以看出那樣，超薄介質(zhì)可以處于從無(wú)擊穿到硬擊穿的多種(或許多)擊穿態(tài)的任何一種狀態(tài)。
作為進(jìn)一步說(shuō)明的一個(gè)例子，對(duì)于一個(gè)軟擊穿條件，在讀操作時(shí)將會(huì)吸收電流。然而，如果存儲(chǔ)器單元未被編程，超薄介質(zhì)就沒(méi)有經(jīng)受任何擊穿應(yīng)力，因此在讀出時(shí)存儲(chǔ)器單元就不會(huì)吸收電流。在這種情況下對(duì)存儲(chǔ)器單元進(jìn)行第一次編程時(shí)，從未編程的存儲(chǔ)器單元吸收的電流就特別小，也許大約不到1皮安(pA)。對(duì)于那些進(jìn)行了第一次編程的存儲(chǔ)器單元，一般都經(jīng)歷了第一次軟擊穿，在讀操作時(shí)吸收的電流是某一個(gè)離散的量，也許大于10皮安左右。因而，第一次編程后的讀操作應(yīng)該能夠區(qū)分出未編程的存儲(chǔ)器單元和已編程的存儲(chǔ)器單元，因?yàn)槲淳幊痰拇鎯?chǔ)器單元吸收的電流特別小(＜1pA)，而已編程的存儲(chǔ)器單元吸收的電流＞10pA。應(yīng)當(dāng)指出的是吸收的電流在很大程度上取決于存儲(chǔ)器單元的幾何結(jié)構(gòu)，上面討論的例子只是舉例而已。因此其它電流吸收量完全是可能的。重要的考慮是一個(gè)已編程存儲(chǔ)器單元和一個(gè)未編程存儲(chǔ)器單元在電流吸收量方面是有差別的。這種差別對(duì)于電流感測(cè)電路來(lái)說(shuō)是足夠的。
這種可再編程存儲(chǔ)器單元(和構(gòu)成存儲(chǔ)器陣列的單個(gè)存儲(chǔ)器單元)通過(guò)將超薄介質(zhì)經(jīng)受的應(yīng)力增大到第二個(gè)擊穿態(tài)就可實(shí)現(xiàn)再編程(即第二次和以后次數(shù)的編程)。這可通過(guò)使用一個(gè)更高的編程電壓或者應(yīng)用同樣的編程電壓經(jīng)歷更長(zhǎng)的一段時(shí)間對(duì)選擇的待編程存儲(chǔ)器單元進(jìn)行編程來(lái)實(shí)現(xiàn)。雖然也可使用其它技術(shù)，但關(guān)鍵的一點(diǎn)是已編程單元中的超薄介質(zhì)應(yīng)該經(jīng)受附加的應(yīng)力才能夠感應(yīng)出更大的擊穿。
業(yè)已發(fā)現(xiàn)，應(yīng)力電壓每增高一伏，擊穿時(shí)間就減少大約三個(gè)數(shù)量級(jí)。例如對(duì)于一20埃厚的柵氧化層，4V下?lián)舸┑臅r(shí)間為1秒左右，而在5V下的擊穿時(shí)間大約為1毫秒。
根據(jù)本發(fā)明，通過(guò)控制加在圖1的行選晶體管115，116，117和118的柵極上的電壓就可控制柵氧化層的擊穿。行選晶體管就是那些選擇待編程的特定行的晶體管。這些行選晶體管用圖1和圖5中的線條R1，R2，R3，和R4進(jìn)行控制。
通過(guò)控制柵電壓，用于編程半晶體管所用的電流就能得到很好的控制。因此，在編程時(shí)給行選晶體管加上不同的柵偏壓就可控制擊穿電流的大小。例如，加在柵氧化層上的電壓可以保持恒定，編程的時(shí)間可以保持恒定，但行選晶體管的柵偏壓可用來(lái)控制擊穿柵氧化層的電流的大小。同樣，柵氧化層的擊穿量可以得到更精確的控制。
實(shí)際上，業(yè)已發(fā)現(xiàn)讀操作時(shí)的電流大小與擊穿柵氧化層所用的電流大小有關(guān)。換句話講，后擊穿電流與第一次擊穿柵氧化層用的電流有關(guān)。
從圖13可見(jiàn)，在存儲(chǔ)器被讀出時(shí)，超薄介質(zhì)不同的擊穿態(tài)提供不同的電流特性。在圖13的例子中，從軟擊穿到硬擊穿可區(qū)分出5個(gè)不同的擊穿態(tài)。例如，一個(gè)存儲(chǔ)器單元在第1個(gè)擊穿態(tài)下，如果加上一個(gè)2V的讀出電壓，則吸收的電流從5納安(nA)開(kāi)始變化。這從圖13的參考號(hào)1301可以看出。接著在第2個(gè)擊穿態(tài)和加上一個(gè)2V的讀電壓下，存儲(chǔ)器單元吸收的電流為15nA左右。這從圖13中的參考號(hào)1303可以看出。再往前，在第3個(gè)擊穿態(tài)下，存儲(chǔ)器單元吸收的電流大約為1微安。正如參考號(hào)1305所示那樣。在第4個(gè)擊穿態(tài)下，存儲(chǔ)器單元吸收的電流為5微安左右，如參考號(hào)1307所示。最后，在第5個(gè)擊穿態(tài)下(硬擊穿)，存儲(chǔ)器單元吸收的電流為0.5毫安左右，如參考號(hào)1309所示。
雖然圖13示出了5個(gè)擊穿態(tài)，但為了增大再編程的潛在次數(shù)，在再編程過(guò)程中最好使用較少的連續(xù)擊穿態(tài)或者使用更多的離散擊穿態(tài)。對(duì)于大的再編程次數(shù)的主要限制在于能否制作出能夠區(qū)分一個(gè)存儲(chǔ)器單元吸收的各種大小的電流的一種電流感測(cè)電路。
一方面，只要增大電流的感測(cè)臨界值，存儲(chǔ)器單元就可以被“擦除”。例如在第1次編程后，假定感測(cè)到15nA的電流就可認(rèn)為存儲(chǔ)器單元已被編程。如果感測(cè)到的電流小于15nA，則可認(rèn)為存儲(chǔ)器單元未被編程。只要增大電流感測(cè)電路反映出的電流大小，整個(gè)存儲(chǔ)器單元陣列就可被擦除到一種“干凈狀態(tài)”。因此，如果把臨界值提高到比如5微安，所有存儲(chǔ)器單元都可認(rèn)為已被擦除，因?yàn)樵谧x操作時(shí)，所有的存儲(chǔ)器單元(甚至以前已編程的單元)都沒(méi)有表現(xiàn)出大于5微安的電流。
因此，總起來(lái)將，每一個(gè)存儲(chǔ)器單元都可編程到許多種擊穿態(tài)的一種狀態(tài)。在再編程過(guò)程中，各個(gè)存儲(chǔ)器單元被編程到單元吸收電流越來(lái)越大的擊穿態(tài)。電流被讀出放大器1614感測(cè)以確定一個(gè)存儲(chǔ)器單元是否已編程。凡是吸收電流不大于某一個(gè)預(yù)定的臨界值(隨存儲(chǔ)器陣列經(jīng)歷的再編程次數(shù)而變化)的所有單元可判定為一種數(shù)據(jù)態(tài)。凡是吸收電流大于某一個(gè)預(yù)定臨界值的所有存儲(chǔ)器單元將表現(xiàn)出另一種存儲(chǔ)狀態(tài)。
這里對(duì)于本發(fā)明及其應(yīng)用的敘述只是說(shuō)明性的，并不是為了限制本發(fā)明的范圍。對(duì)于這里所披露的一些體現(xiàn)，出現(xiàn)一些變動(dòng)和修改完全是可能的。這些體現(xiàn)中使用的各種元件的實(shí)際替代和等效元件凡是在工藝界具有普通技能的人都是知道的。例如，各個(gè)例子中給出的各種電壓只是說(shuō)明性的，因?yàn)閷?duì)于一個(gè)電壓范圍的確切電壓的選擇是存在一些差別的，而且電壓不管怎么說(shuō)都是與器件特性相關(guān)的。為了敘述存儲(chǔ)器中通常使用的線條種類(lèi)，使用了行線、列線和源線等詞語(yǔ)，但有些存儲(chǔ)器可有其它的稱(chēng)謂?？偟恼f(shuō)來(lái)，行線可認(rèn)為是一種具體的選線，列線和源線可認(rèn)為是具體的存取線。對(duì)于這里所披露的體現(xiàn)所作的這些和其它一些變動(dòng)和修改不會(huì)偏離本發(fā)明的范圍和精神。
權(quán)利要求
1.可用于一種存儲(chǔ)器陣列、具有選線和存取線的一種可再編程存儲(chǔ)器單元，其特征是這種存儲(chǔ)器單元包括一個(gè)MOS場(chǎng)效應(yīng)晶體管，該晶體管具有一個(gè)柵極，柵極下面有一層?xùn)沤橘|(zhì)，在柵介質(zhì)和柵極下面具有相互隔開(kāi)并在其間確定一個(gè)溝道區(qū)的第1和第2摻雜半導(dǎo)體區(qū)；一個(gè)MOS數(shù)據(jù)存儲(chǔ)元件，該數(shù)據(jù)存儲(chǔ)元件有一個(gè)導(dǎo)電結(jié)構(gòu)，在導(dǎo)電結(jié)構(gòu)下面有一層超薄介質(zhì)，在超薄介質(zhì)和導(dǎo)電結(jié)構(gòu)下面有第1摻雜半導(dǎo)體區(qū)，MOS數(shù)據(jù)存儲(chǔ)元件的第1摻雜半導(dǎo)體區(qū)與MOS場(chǎng)效應(yīng)晶體管的第1摻雜半導(dǎo)體區(qū)連接在一起，所說(shuō)的超薄介質(zhì)能夠有選擇地被擊穿到許多擊穿態(tài)中的一種狀態(tài)；與MOS場(chǎng)效應(yīng)晶體管的柵極連在一起的一段選線；與MOS場(chǎng)效應(yīng)晶體管的第2摻雜半導(dǎo)體區(qū)連在一起的第1段存取線；和與MOS存儲(chǔ)元件的導(dǎo)電結(jié)構(gòu)連在一起的第2段存取線。
2.按權(quán)利要求1所述的可再編程存儲(chǔ)器單元，其特征是每一個(gè)MOS數(shù)據(jù)存儲(chǔ)元件在超薄介質(zhì)和導(dǎo)電結(jié)構(gòu)下面有一個(gè)反型-允許區(qū)與MOS數(shù)據(jù)存儲(chǔ)元件的第1摻雜區(qū)鄰接。
3.按權(quán)利要求1所述的可再編程存儲(chǔ)器單元，其特征是每一個(gè)MOS數(shù)據(jù)存儲(chǔ)元件在超薄介質(zhì)和導(dǎo)電結(jié)構(gòu)下面有一個(gè)第2摻雜區(qū)與MOS數(shù)據(jù)存儲(chǔ)元件的第1摻雜區(qū)集成在一起。
4.按權(quán)利要求1所述的可再編程存儲(chǔ)器單元，其特征是MOS場(chǎng)效應(yīng)晶體管的柵介質(zhì)和MOS數(shù)據(jù)存儲(chǔ)元件的超薄介質(zhì)是用一共同的超薄柵氧化層形成的。
5.按權(quán)利要求1所述的可再編程存儲(chǔ)器單元，其特征是MOS場(chǎng)效應(yīng)晶體管的柵介質(zhì)比MOS數(shù)據(jù)存儲(chǔ)元件的超薄介質(zhì)厚。
6.操作一種可再編程存儲(chǔ)器陣列的一種方法，其特征是這種可再編程存儲(chǔ)器陣列包括大量的行線、大量的列線、至少一條源線、和位于行線和列線各自交叉點(diǎn)的大量存儲(chǔ)器單元，每一個(gè)存儲(chǔ)器單元有一個(gè)MOS場(chǎng)效應(yīng)晶體管與位于一條列線和至少一條源線之間的一個(gè)MOS數(shù)據(jù)存儲(chǔ)器元件串聯(lián)在一起，MOS晶體管的柵極與其中一條行線連在一起，MOS數(shù)據(jù)存儲(chǔ)元件有一超薄介質(zhì)用于物理數(shù)據(jù)存儲(chǔ)，所說(shuō)的超薄介質(zhì)能夠被有選擇地?fù)舸┑皆S多擊穿態(tài)中的一種狀態(tài)，該方法包括給被選擇的一條行線加上第一個(gè)電壓開(kāi)啟那些柵極與被選擇的行線連在一起的每一個(gè)MOS場(chǎng)效應(yīng)晶體管；給被選擇的一條列線加上第二個(gè)電壓；并給至少一條源線加上第三個(gè)電壓；其中第二個(gè)電壓和第三個(gè)電壓使與選擇的行線和選擇的列線連在一起的存儲(chǔ)器單元的超薄介質(zhì)兩端產(chǎn)生一個(gè)電位差，這個(gè)電位差足以將存儲(chǔ)器單元的超薄介質(zhì)擊穿到許多擊穿態(tài)的一種狀態(tài)。
7.按權(quán)利要求6所述的方法，其特征是所說(shuō)的存儲(chǔ)器單元通過(guò)給超薄介質(zhì)兩端加上第二個(gè)電位差使超薄介質(zhì)擊穿到所說(shuō)的許多擊穿態(tài)中的另一種狀態(tài)來(lái)實(shí)現(xiàn)再編程。
8.按權(quán)利要求7所述的方法，其特征是第二個(gè)電位差大于所說(shuō)的電位差。
9.按權(quán)利要求6所述的方法，其特征是所說(shuō)的存儲(chǔ)器單元通過(guò)給超薄介質(zhì)兩端加上所說(shuō)的電位差再經(jīng)歷一段時(shí)間進(jìn)一步將超薄介質(zhì)擊穿到所說(shuō)的許多擊穿態(tài)中的另一種狀態(tài)來(lái)實(shí)現(xiàn)再編程。
10.按權(quán)利要求6所述的方法，其特征是所說(shuō)的存儲(chǔ)器單元通過(guò)給超薄介質(zhì)兩端加上第二個(gè)電位差再經(jīng)歷一段時(shí)間使超薄介質(zhì)進(jìn)一步擊穿到所說(shuō)的許多擊穿態(tài)中的一種狀態(tài)來(lái)實(shí)現(xiàn)再編程。
11.按權(quán)利要求6所述的方法，其特征是所說(shuō)的存儲(chǔ)器單元通過(guò)增大加在所說(shuō)選擇的行線上的第一個(gè)電壓來(lái)增大擊穿電流將超薄介質(zhì)擊穿到所說(shuō)的許多擊穿態(tài)中的一種狀態(tài)來(lái)實(shí)現(xiàn)再編程。
12.按權(quán)利要求6所述的方法，其特征是所說(shuō)的存儲(chǔ)器單元通過(guò)以下方法來(lái)實(shí)現(xiàn)讀出，即檢測(cè)通過(guò)所說(shuō)的MOS數(shù)據(jù)存儲(chǔ)元件的電流大小、當(dāng)所說(shuō)的電流大于一個(gè)預(yù)定臨界值時(shí)就判定存儲(chǔ)器單元已被編程。
13.按權(quán)利要求12所述的方法，其特征是所說(shuō)的存儲(chǔ)器單元通過(guò)增大所說(shuō)的預(yù)定臨界值來(lái)實(shí)現(xiàn)擦除。
14.一種可再編程存儲(chǔ)器陣列，其特征是該陣列包括大量行線、大量列線、至少一條共用線和位于存儲(chǔ)器的行線和列線各自交叉點(diǎn)的大量存儲(chǔ)器單元，每一個(gè)存儲(chǔ)器單元包括一個(gè)MOS場(chǎng)效應(yīng)晶體管，該晶體管有一個(gè)柵極，柵極下面有一層?xùn)沤橘|(zhì)，在柵介質(zhì)和柵極下面具有相互隔開(kāi)并在其間確定一溝道區(qū)的第1和第2摻雜半導(dǎo)體區(qū)；和一個(gè)MOS數(shù)據(jù)存儲(chǔ)元件，該存儲(chǔ)元件有一個(gè)導(dǎo)電結(jié)構(gòu)，在導(dǎo)電結(jié)構(gòu)下面有一層超薄介質(zhì)，在超薄介質(zhì)和導(dǎo)電結(jié)構(gòu)下面有一個(gè)第1摻雜半導(dǎo)體區(qū)，MOS數(shù)據(jù)存儲(chǔ)元件的第1摻雜半導(dǎo)體區(qū)與MOS場(chǎng)效應(yīng)晶體管的第1摻雜半導(dǎo)體區(qū)連在一起，所說(shuō)的超薄介質(zhì)能夠被有選擇地?fù)舸┑皆S多擊穿態(tài)中的一種狀態(tài)；其中存儲(chǔ)器的一條列線與MOS場(chǎng)效應(yīng)晶體管的第2摻雜半導(dǎo)體區(qū)或者與MOS數(shù)據(jù)存儲(chǔ)元件的導(dǎo)電結(jié)構(gòu)連在一起，至少一條共用線中的一條與MOS數(shù)據(jù)存儲(chǔ)元件的導(dǎo)電結(jié)構(gòu)或者與MOS場(chǎng)效應(yīng)晶體管的第2摻雜半導(dǎo)體區(qū)連在一起。
15.按權(quán)利要求14所述的存儲(chǔ)器陣列，其特征是每一個(gè)MOS數(shù)據(jù)存儲(chǔ)元件在超薄介質(zhì)和導(dǎo)電結(jié)構(gòu)下面有一個(gè)反型-允許區(qū)與MOS數(shù)據(jù)存儲(chǔ)元件的第1摻雜區(qū)鄰接。
16.按權(quán)利要求14所述的存儲(chǔ)器陣列，其特征是每一個(gè)MOS數(shù)據(jù)存儲(chǔ)元件在超薄介質(zhì)和導(dǎo)電結(jié)構(gòu)下面有一個(gè)第2摻雜區(qū)與MOS數(shù)據(jù)存儲(chǔ)元件的第1摻雜區(qū)集成在一起。
17.按權(quán)利要求14所述的存儲(chǔ)器陣列，其特征是MOS場(chǎng)效應(yīng)晶體管的柵介質(zhì)和MOS數(shù)據(jù)存儲(chǔ)元件的超薄介質(zhì)是用一共同的超薄柵氧化層形成的。
18.一種可再編程存儲(chǔ)器陣列，其特征是該陣列包括大量的行線、大量的列線、至少一條共用線、和位于行線和列線各自交叉點(diǎn)的大量存儲(chǔ)器單元，每一個(gè)存儲(chǔ)器單元有一個(gè)選擇晶體管與位于一條列線和至少一條共用線中的一條之間的一個(gè)數(shù)據(jù)存儲(chǔ)元件串聯(lián)在一起，選擇晶體管的柵極與其中一條行線連在一起，數(shù)據(jù)存儲(chǔ)元件有一層超薄介質(zhì)用于物理數(shù)據(jù)存儲(chǔ)，所說(shuō)的超薄介質(zhì)能夠被有選擇地?fù)舸┑皆S多擊穿態(tài)中的一種狀態(tài)。
19.按權(quán)利要求18所述的存儲(chǔ)器陣列，其特征是存儲(chǔ)器中數(shù)據(jù)存儲(chǔ)元件是一種MOS半晶體管。
20.按權(quán)利要求18所述的存儲(chǔ)器陣列，其特征是存儲(chǔ)器中數(shù)據(jù)存儲(chǔ)元件是一種MOS電容。
21.一種可再編程不揮發(fā)性存儲(chǔ)器單元，其特征是該存儲(chǔ)器單元有一個(gè)選擇晶體管與一個(gè)數(shù)據(jù)存儲(chǔ)元件串聯(lián)在一起，數(shù)據(jù)存儲(chǔ)元件有一個(gè)導(dǎo)電結(jié)構(gòu)，在所說(shuō)的導(dǎo)電結(jié)構(gòu)下面有一層超薄介質(zhì)用于物理數(shù)據(jù)存儲(chǔ)，在超薄介質(zhì)和導(dǎo)電結(jié)構(gòu)下面有一個(gè)第1摻雜半導(dǎo)體區(qū)，所說(shuō)的選擇晶體管的柵極可以通過(guò)控制來(lái)尋址所說(shuō)的存儲(chǔ)器單元，所說(shuō)的超薄介質(zhì)能夠被有選擇地?fù)舸┑皆S多擊穿態(tài)中的一種狀態(tài)。
22.按權(quán)利要求21所述的存儲(chǔ)器單元，其特征是數(shù)據(jù)存儲(chǔ)元件是一種MOS半晶體管。
23.按權(quán)利要求21所述的存儲(chǔ)器單元，其特征是數(shù)據(jù)存儲(chǔ)元件是一種MOS電容。
24.按權(quán)利要求21所述的存儲(chǔ)器單元，其特征是所說(shuō)的存儲(chǔ)器單元通過(guò)在所說(shuō)的導(dǎo)電結(jié)構(gòu)和所說(shuō)的第1摻雜半導(dǎo)體區(qū)之間加一個(gè)電壓使所說(shuō)的超薄介質(zhì)擊穿到所說(shuō)的許多擊穿態(tài)中的一種狀態(tài)來(lái)實(shí)現(xiàn)編程。
25.按權(quán)利要求24所述的存儲(chǔ)器單元，其特征是所說(shuō)的存儲(chǔ)器單元通過(guò)在所說(shuō)的導(dǎo)電結(jié)構(gòu)和所說(shuō)的第1摻雜半導(dǎo)體區(qū)之間加上一個(gè)電壓時(shí)感測(cè)通過(guò)所說(shuō)的數(shù)據(jù)存儲(chǔ)元件的電流來(lái)實(shí)現(xiàn)讀出。
26.按權(quán)利要求21所述的存儲(chǔ)器單元，其特征是該存儲(chǔ)器單元具有一種電路，該電路能夠給所說(shuō)的選擇晶體管的柵極加上一個(gè)可變電壓將所說(shuō)的超薄介質(zhì)擊穿到許多擊穿態(tài)中的一種狀態(tài)。
27.按權(quán)利要求21所述的存儲(chǔ)器單元，其特征是該存儲(chǔ)器單元具有能夠判定通過(guò)所說(shuō)的數(shù)據(jù)存儲(chǔ)元件的電流大小的電流感測(cè)電路，如果電流大于一個(gè)預(yù)定的臨界值，所說(shuō)的電流感測(cè)電路就指示出存儲(chǔ)器單元已被編程，所說(shuō)的存儲(chǔ)器單元通過(guò)改變所說(shuō)的預(yù)定臨界值實(shí)現(xiàn)邏輯擦除。
28.一種可再編程MOS數(shù)據(jù)存儲(chǔ)元件，其特征是該存儲(chǔ)元件有一個(gè)導(dǎo)電結(jié)構(gòu)，在導(dǎo)電結(jié)構(gòu)下面有一層超薄介質(zhì)，在超薄介質(zhì)和導(dǎo)電結(jié)構(gòu)下面有一個(gè)第1摻雜半導(dǎo)體區(qū)，所說(shuō)的存儲(chǔ)元件通過(guò)擊穿所說(shuō)的超薄介質(zhì)實(shí)現(xiàn)編程，所說(shuō)的存儲(chǔ)元件通過(guò)感測(cè)通過(guò)所說(shuō)的存儲(chǔ)元件的電流實(shí)現(xiàn)讀出，所說(shuō)的超薄介質(zhì)能夠被有選擇地?fù)舸┑皆S多擊穿態(tài)中的一種狀態(tài)。
29.按權(quán)利要求28所述的存儲(chǔ)元件，其特征是所說(shuō)的超薄介質(zhì)是一種柵氧化層。
30.按權(quán)利要求29所述的存儲(chǔ)元件，其特征是所說(shuō)的柵氧化層小于50埃。
31.按權(quán)利要求28所述的存儲(chǔ)元件，其特征是包括一種電路能夠給所說(shuō)的選擇晶體管的柵極加上一個(gè)可變電壓將所說(shuō)的超薄介質(zhì)有選擇地?fù)舸┑皆S多擊穿態(tài)中的一種狀態(tài)。
32.按權(quán)利要求28所述的存儲(chǔ)元件，其特征是有一種電流感測(cè)電路能夠判定通過(guò)所說(shuō)數(shù)據(jù)存儲(chǔ)元件的電流大小，當(dāng)電流大于一個(gè)預(yù)定臨界值時(shí)所說(shuō)的電流感測(cè)電路就能指示出存儲(chǔ)器單元已被編程。
全文摘要
利用超薄介質(zhì)擊穿現(xiàn)象的可再編程不揮發(fā)性存儲(chǔ)器,公開(kāi)了一種可再編程不揮發(fā)性存儲(chǔ)器陣列和構(gòu)成這種存儲(chǔ)器陣列的存儲(chǔ)器單元。這些半導(dǎo)體存儲(chǔ)器單元每一個(gè)都具有一個(gè)數(shù)據(jù)存儲(chǔ)元件制作在一種超薄介質(zhì)(比如一種柵氧化層)的周?chē)?。柵氧化層用于存?chǔ)信息,其方法是給超薄介質(zhì)加應(yīng)力使其達(dá)到擊穿(軟擊穿或硬擊穿)以建立起存儲(chǔ)器單元的漏泄電流電平。存儲(chǔ)器單元通過(guò)感測(cè)單元吸收的電流實(shí)現(xiàn)讀出。一種合適的超薄介質(zhì)是厚度約為50?；?0埃以下的高質(zhì)量柵氧化層,通常用目前流行的先進(jìn)CMOS邏輯工藝都能制作。存儲(chǔ)器單元通過(guò)給柵氧化層加應(yīng)力直到出現(xiàn)軟擊穿來(lái)實(shí)現(xiàn)第一次編程,以后通過(guò)增加?xùn)叛趸瘜拥膿舸╇妷簩?shí)現(xiàn)存儲(chǔ)器單元的再編程。
文檔編號(hào)H01L27/115GK1351380SQ0112915
公開(kāi)日2002年5月29日 申請(qǐng)日期2001年12月6日 優(yōu)先權(quán)日2001年12月6日
發(fā)明者彭澤忠 申請(qǐng)人:彭澤忠