專利名稱：化合物半導(dǎo)體開(kāi)關(guān)電路裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及高頻開(kāi)關(guān)使用的化合物半導(dǎo)體開(kāi)關(guān)電路裝置，特別涉及2.4GHz頻帶以上使用的化合物半導(dǎo)體開(kāi)關(guān)電路裝置。
背景技術(shù)：
在便攜式電話等移動(dòng)體用通信儀器中，大多使用GHz頻帶的微波，在天線切換電路或收發(fā)切換電路等中，大多使用切換這些高頻信號(hào)的開(kāi)關(guān)元件(例如，特開(kāi)平9-181642號(hào))。作為該元件，因處理的是高頻電磁波故大多使用使用了砷化鎵(GaAs)的場(chǎng)效應(yīng)晶體管(以下稱作FET)，與此同時(shí)，開(kāi)發(fā)了將上述開(kāi)關(guān)電路本身集成化了的單片微波集成電路(MMIC)。
圖7(A)示出GaAs FET的截面圖。對(duì)不攙雜的GaAs襯底1的表面部分?jǐn)vN型雜質(zhì)而形成N型溝道區(qū)2，在溝道區(qū)2的表面配置點(diǎn)焊鍵接觸的柵極3，在柵極3兩邊的GaAs表面上配置歐姆接觸的源漏極4、5。該晶體管利用柵極3的電位在正下方的溝道區(qū)2內(nèi)形成耗盡層，用以控制源極4和漏極5之間的溝道電流。
圖7(B)示出使用了GaAs FET的稱之為SPDT(單刀雙擲)的化合物半導(dǎo)體開(kāi)關(guān)電路裝置的原理電路圖。
第1和第2FET1、FET2的源極(或漏極)與公共輸入端子IN連接，各FET1、FET2的柵極經(jīng)電阻R1、R2與第1和第2控制端子ct1-1、ct1-2連接，而且，各FET的漏極(或源極)與第1和第2輸出端子OUT1、OUT2連接。加在第1和第2控制端子ct1-1、ct1-2上的信號(hào)是互補(bǔ)信號(hào)，加H電平信號(hào)的FET導(dǎo)通，加在輸入端子IN上的信號(hào)傳送到任何一個(gè)輸出端子。電阻R1、R2是為了防止高頻信號(hào)經(jīng)柵極對(duì)交流接地的控制端子ct1-1、ct1-2的直流電位泄漏而配置的。
圖8示出所述化合物半導(dǎo)體開(kāi)關(guān)電路裝置的等效電路圖。在微波中，以特性阻抗50Ω為基準(zhǔn)，各端子的阻抗可表示為R1＝R2＝R3＝50Ω。此外，若設(shè)各端子的電位為V1、V2、V3，則插入損失和隔離度可由下式表示。
插入損失＝20log(V2/V1)[dB]
這是從公共輸入端子IN向輸出端子OUT1傳送信號(hào)時(shí)的插入損失，隔離度＝20log(V3/V1)[dB]這是公共輸入端子IN與輸出端子OUT2之間的隔離度。對(duì)化合物半導(dǎo)體開(kāi)關(guān)電路裝置，要求上述插入損失盡量小，隔離度高，因而串聯(lián)插入信號(hào)通路的FET的設(shè)計(jì)就特別重要。使用GaAs FET作為該FET的理由是因GaAs比Si的電子移動(dòng)度高故電阻小可實(shí)現(xiàn)低損失化，因GaAs是半絕緣性襯底故適合于信號(hào)通路間的高隔離化。相反，GaAs襯底與Si相比，價(jià)格高，若象PIN二極管那樣用Si做出等價(jià)的晶體管，則在成本上競(jìng)爭(zhēng)不過(guò)Si。
圖9是目前已實(shí)用化了的化合物半導(dǎo)體開(kāi)關(guān)電路裝置的電路圖。
在該電路中，進(jìn)行開(kāi)關(guān)動(dòng)作的FET1、FET2的輸出端子OUT1、OUT2和接地間連接分路FET3、FET4，對(duì)該分路FET3、FET4的柵極施加向FET1、FET2的控制端子ct1-2、ct1-1的互補(bǔ)信號(hào)。結(jié)果，當(dāng)FET1導(dǎo)通時(shí)，分路FET4導(dǎo)通，F(xiàn)ET2和分路FET3截止。
在該電路中，當(dāng)公共輸入端子IN-輸出端子OUT1的信號(hào)通路接通，公共輸入端子IN-輸出端子OUT2的信號(hào)通路斷開(kāi)時(shí)，因分路FET4導(dǎo)通，故輸入信號(hào)向輸出端子OUT2的泄漏電流經(jīng)電容C流向地，可以提高隔離性能。
圖10示出所述的已集成化的化合物半導(dǎo)體開(kāi)關(guān)電路裝置的-個(gè)例子。
在GaAs襯底上，將進(jìn)行開(kāi)關(guān)動(dòng)作的FET1和FET2配置在中央部的左右，將分路FET3和FET4配置在左右下角附近，電阻R1、R2、R3、R4與各FET的柵極連接。此外，與公共輸入端子IN、輸出端子OUT1、OUT2、控制端子Ct1-1、Ct1-2、接地端子GND對(duì)應(yīng)的焊盤設(shè)在襯底的周圍。進(jìn)而，與分路FET3和FET4的源極連接，經(jīng)用來(lái)接地的電容器C與接地端子GND連接。再有，虛線所示的第2層布線是與形成各FET的柵極同時(shí)形成的柵極金屬層(Ti/Pt/Au)，實(shí)線所示的第3層布線是進(jìn)行各元件的連接和焊盤的形成的焊盤金屬層(Ti/Pt/Au)。與第1層襯底歐姆接觸的歐姆金屬層(AuGe/Ni/Au)是形成各FET的源極、柵極和各電阻兩端的引出電極的金屬層，在圖10中，為了突出焊盤金屬層，故沒(méi)有圖示。
圖11(A)示出將圖10所示的FET1的部分放大后的平面圖。在該圖中，由點(diǎn)劃線包圍的長(zhǎng)方形的區(qū)域是在襯底11上形成的溝道區(qū)12。從左側(cè)延伸出來(lái)的4根梳齒狀第3層焊盤金屬層30是與輸出端子0UT1連接的源極13(或漏極)，在其下有由第1層歐姆金屬層10形成的源極14(或漏極)。此外，從右側(cè)延伸出來(lái)的4根梳齒狀第3層焊盤金屬層30是與公共輸入端子IN連接的漏極15(或源極)，在其下有由第1層歐姆金屬層10形成的漏極16(或源極)。該兩電極配置成梳齒互相嚙合的形狀，其間，由第2層?xùn)艠O金屬層20形成的柵極17呈梳齒狀配置在溝道區(qū)12上。
圖11(B)示出該FET的局部剖面圖。在襯底11上設(shè)置形成n型溝道區(qū)12及在其兩側(cè)形成源極區(qū)18和漏極區(qū)19的n+型高濃度區(qū)，在溝道區(qū)12設(shè)置柵極17，在高濃度區(qū)設(shè)置由第1層歐姆金屬層10形成的漏極14和源極16。進(jìn)而，象前述那樣設(shè)置由第3層焊盤金屬層30形成的漏極13和源極15，進(jìn)行各元件的布線等。
在上述化合物半導(dǎo)體開(kāi)關(guān)電路裝置中，為了使FET1和FET2的插入損失盡可能小，采用了將柵極寬度Wg取得大一些，使FET的導(dǎo)通電阻下降的設(shè)計(jì)方法。為此，因柵極寬度大而使FET1、FET2的尺寸變大，從而使產(chǎn)品開(kāi)發(fā)向著使芯片尺寸增大的方向發(fā)展。
此外，在化合物半導(dǎo)體開(kāi)關(guān)電路裝置中，使用半絕緣襯底的GaAs襯底，并在其上設(shè)置熱壓直接作為導(dǎo)電線路的布線或焊接線的焊盤。但是，因處理的信號(hào)是GHz頻帶的高頻信號(hào)，故為了確保相鄰布線間的隔離，有必要設(shè)置20μm以上的間隔距離?；衔锇雽?dǎo)體開(kāi)關(guān)電路裝置所要求的隔離度在20dB以上，實(shí)驗(yàn)上，為了確保20dB以上的隔離度，必需要20μm以上的間隔距離。
雖然理論根據(jù)不是太充分，但到目前為止還是認(rèn)為半絕緣性GaAs襯底從絕緣襯底的角度考慮其耐壓應(yīng)是無(wú)限大。但從實(shí)測(cè)發(fā)現(xiàn)，其耐壓是有限的。因此，認(rèn)為在半絕緣性GaAs襯底中，當(dāng)因與高頻信號(hào)對(duì)應(yīng)耗盡層的距離的變化而使耗盡層延伸到與耗盡層相鄰的電極時(shí)，會(huì)發(fā)生高頻信號(hào)的泄漏。因此可以推斷，為了確保20dB以上的隔離度必須要20μm以上的間隔距離。
由圖10可知，在先有的化合物半導(dǎo)體開(kāi)關(guān)電路裝置中，與公共輸入端子IN、輸出端子OUT1、OUT2、控制端子Ctl-1、Ctl-2、接地端子GND對(duì)應(yīng)的焊盤設(shè)在襯底的周圍。至少離開(kāi)該焊盤20μm的距離來(lái)形成布線層，這樣，會(huì)進(jìn)一步向使芯片尺寸增大的方向發(fā)展。
在上述化合物半導(dǎo)體開(kāi)關(guān)電路裝置中，為了使FET1和FET2的插入損失盡可能小，因采用了將柵極寬度Wg取得大一些，使FET的導(dǎo)通電阻下降的設(shè)計(jì)方法，故FET的尺寸變大，此外，設(shè)計(jì)時(shí)為了確保焊盤和布線層的隔離性能，必需要20μm的間隔距離。
因此，在先有的化合物半導(dǎo)體開(kāi)關(guān)電路裝置中，越來(lái)越向使芯片尺寸增大的方向發(fā)展，只要是使用成本比硅襯底高的GaAs襯底，則化合物半導(dǎo)體開(kāi)關(guān)電路裝置就有被廉價(jià)的硅芯片取代的趨勢(shì)，這會(huì)帶來(lái)失去市場(chǎng)的結(jié)果。

發(fā)明內(nèi)容
本發(fā)明是鑒于上述各種事情而提出的，其目的利用縮短?hào)艠O寬度來(lái)減小FET的尺寸，同時(shí)，也縮短焊盤和布線層之間的距離，從而，可以實(shí)現(xiàn)芯片尺寸小的化合物半導(dǎo)體開(kāi)關(guān)電路裝置。
即，一種化合物半導(dǎo)體開(kāi)關(guān)電路裝置，在溝道層的表面形成設(shè)有源極、柵極和漏極的第1和第2FET，將兩FET的源極或漏極作為公共輸入端子，將兩FET的漏極或源極作為第1和第2輸出端子，對(duì)與兩FET的柵極連接的控制端子加控制信號(hào)，使某一FET導(dǎo)通，并在上述公共輸入端子和上述第1、第2輸出端子的某一方之間形成信號(hào)通路，其特征在于在成為上述公共輸入端子、上述第1、第2輸出端子、上述控制端子的焊盤周邊部的下面設(shè)置絕緣膜，使其與直接設(shè)在半絕緣性襯底上的化合物半導(dǎo)體開(kāi)關(guān)電路裝置的其它電路圖形之間的距離小于20μm。


圖1是用來(lái)說(shuō)明本發(fā)明的電路圖。
圖2是用來(lái)說(shuō)明本發(fā)明的平面圖。
圖3是用來(lái)說(shuō)明本發(fā)明的特性圖。
圖4是用來(lái)說(shuō)明本發(fā)明的特性圖。
圖5是用來(lái)說(shuō)明本發(fā)明的特性圖。
圖3是用來(lái)說(shuō)明本發(fā)明的剖面圖。
圖7是用來(lái)說(shuō)明先有例的(A)剖面圖、(B)電路圖。
圖8是用來(lái)說(shuō)明先有例的等效電路圖。
圖9是用來(lái)說(shuō)明先有例的電路圖。
圖10是用來(lái)說(shuō)明先有例的平面圖。
圖11是用來(lái)說(shuō)明先有例的(A)平面圖、(B)剖面圖。
發(fā)明的
具體實(shí)施例方式
下面，參照?qǐng)D1至圖6說(shuō)明本發(fā)明的實(shí)施形態(tài)。
圖1是表示本發(fā)明的化合物半導(dǎo)體開(kāi)關(guān)電路裝置的電路圖。第1FET1和第2FET2的源極(或漏極)與公共輸入端子IN連接，F(xiàn)ET1和FET2的柵極分別經(jīng)電阻R1、R2與第1、第2控制端子Ctl-1、Ctl-2連接，而且，F(xiàn)ET1和FET2的漏極(或源極)與第1和第2輸出端子OUT1、OUT2連接。加在第1、第2控制端子Ctl-1、Ctl-2上的控制信號(hào)是互補(bǔ)信號(hào)，使加H電平的FET導(dǎo)通，將加在公共輸入端子IN上的輸入信號(hào)傳送到某個(gè)輸出端子。電阻R1、R2是為了防止高頻信號(hào)經(jīng)柵極對(duì)交流接地的控制端子ctl-1、ctl-2的直流電位泄漏而配置的。
圖1所示的電路與圖7(B)所示的使用了GaAs FET的稱之為SPDT(單刀雙擲)的化合物半導(dǎo)體開(kāi)關(guān)電路裝置的原理電路的電路結(jié)構(gòu)大致相同，最大的不同點(diǎn)是將FET1和FET2的柵極寬度Wg設(shè)計(jì)在700μm以下和大幅度縮短焊盤與布線層之間的距離。
柵極寬度Wg比以往的窄意味著FET的導(dǎo)通電阻大，而且意味著因柵極的面積(Lg×Wg)小故因柵極和溝道區(qū)的點(diǎn)焊鍵接觸而引起的寄生電容小，會(huì)在電路動(dòng)作上產(chǎn)生大的偏差。
此外，大幅度縮短焊盤與布線層之間的距離有助于縮小化合物半導(dǎo)體開(kāi)關(guān)電路裝置的尺寸。
圖2示出將本發(fā)明的化合物半導(dǎo)體開(kāi)關(guān)電路裝置集成化后的一例化合物半導(dǎo)體芯片。
在GaAs襯底上，將進(jìn)行開(kāi)關(guān)動(dòng)作的FET1和FET2配置在中央部，電阻R1、R2與各FET的柵極連接。此外，與公共輸入端子IN、輸出端子OUT1、OUT2、控制端子Ctl-1、Ctl-2、對(duì)應(yīng)的焊盤設(shè)在襯底的周圍。再有，虛線所示的第2層布線是與形成各FET的柵極同時(shí)形成的柵極金屬層(Ti/Pt/Au)20，實(shí)線所示的第3層布線是進(jìn)行各元件的連接和焊盤的形成的焊盤金屬層(Ti/Pt/Au)30。與第1層襯底歐姆接觸的歐姆金屬層(AuGe/Ni/Au)10是形成各FET的源極、柵極和各電阻兩端的引出電極的金屬層，在圖2中，為了突出焊盤金屬層，故沒(méi)有圖示。
由圖2可知，構(gòu)成部件只有與FET1、FET2、電阻R1、R2、公共輸入端子IN、輸出端子OUT1、OUT2、控制端子Ctl-1、Ctl-2對(duì)應(yīng)的焊盤，與圖10的先有的化合物半導(dǎo)體開(kāi)關(guān)電路裝置相比，用最少的構(gòu)成部件構(gòu)成。
此外，在本發(fā)明中，因使用相當(dāng)于過(guò)去的一半的700μm以下的柵極寬度來(lái)形成FET1(FET2也相同)，故FET1也只有過(guò)去一半大。即，圖2所示的FET1在由點(diǎn)劃線包圍的長(zhǎng)方形的溝道區(qū)12上形成。從下側(cè)延伸出來(lái)的3根梳齒狀第3層焊盤金屬層30是與輸出端子OUT1連接的源極13(或漏極)，在其下有由第1層歐姆金屬層10形成的源極14(或漏極)。此外，從上側(cè)延伸出來(lái)的3根梳齒狀第3層焊盤金屬層30是與公共輸入端子IN連接的漏極15(或源極)，在其下有由第1層歐姆金屬層10形成的漏極14(或源極)。該兩電極配置成梳齒互相嚙合的形狀，其間，由第2層?xùn)艠O金屬層20形成的柵極17呈4根梳齒狀配置在溝道區(qū)上。再有，從上側(cè)延伸的正中的梳齒的漏極13(或源極)由FET1、FET2公用，可以更加小型化。這里，柵極寬度在700μm以下的意思是說(shuō)各FET的梳齒狀柵極17的柵極寬度的總和分別在700μm以下。
因FET1、FET2的剖面結(jié)構(gòu)與圖11(B)所示的先有的結(jié)構(gòu)相同，故省略其說(shuō)明。
其次，說(shuō)明在2.4GHz以上的高頻下省掉分路FET的設(shè)計(jì)是否可以確保隔離性能。
圖3示出FET的柵極長(zhǎng)度Lg為0.5μm時(shí)柵極寬度Wg和插入損失的關(guān)系。
若在輸入信號(hào)為1GHz時(shí)將柵極寬度Wg從1000μm縮小為600μm，則插入損失會(huì)從0.35dB變成0.55dB，從而增加0.2dB。但是，若在輸入信號(hào)為2.4GHz時(shí)將柵極寬度Wg從1000μm縮小為600μm，則插入損失會(huì)從0.60dB變成0.65dB，只增加0.05dB。由此可知，在輸入信號(hào)為1GHz時(shí)插入損失受FET的導(dǎo)通電阻的影響大，而在輸入信號(hào)為2.4GHz時(shí)插入損失幾乎不受FET的導(dǎo)通電阻的影響。
這是因?yàn)?，?.4GHz的輸入信號(hào)下，與1GHz的輸入信號(hào)相比頻率更高，由FET的柵極引起的容量成分的影響比由FET的導(dǎo)通電阻帶來(lái)的影響還大。因此，對(duì)2.4MHz以上的高頻，假如容量成分對(duì)插入損失的影響比FET的導(dǎo)通電阻的影響大，與其減小導(dǎo)通電阻還不如在設(shè)計(jì)時(shí)著眼于減小容量成分。即，必須考慮與過(guò)去的設(shè)計(jì)完全相反的思路。
另一方面，圖4示出FET的柵極長(zhǎng)度Lg為0.5μm時(shí)柵極寬度Wg和隔離度的關(guān)系。
若在輸入信號(hào)為1GHz時(shí)將柵極寬度Wg從1000μm縮小為600μm，則隔離度會(huì)從19.5dB變成23.5dB，可以改善4.0dB。若在輸入信號(hào)為2.4GHz時(shí)將柵極寬度Wg從1000μm縮小為600μm，則隔離度會(huì)從14dB變成18dB，同樣可以改善4.0dB。即，隔離度依賴于FET的導(dǎo)通電阻而得到改善。
因此，由圖3可知，對(duì)2.4MHz以上的高頻，若考慮到插入損失只增大一點(diǎn)點(diǎn)，還不如在設(shè)計(jì)時(shí)優(yōu)先考慮圖4所示的隔離度，這樣可以縮小化合物半導(dǎo)體芯片的尺寸。即，若輸入信號(hào)為2.4MHz時(shí)柵極寬度Wg在700μm以下，可以確保16.5dB以上的隔離度，進(jìn)而，若是600μm以下的柵極寬度，則可以確保18dB以上的隔離度。
具體地說(shuō)，在圖2示出了實(shí)際的電路圖形的本發(fā)明的化合物半導(dǎo)體開(kāi)關(guān)電路裝置中，設(shè)計(jì)了柵極長(zhǎng)度Lg為0.5μm、柵極寬度為600μm的FET1和FET2，確保插入損失為0.65dB，隔離度為18dB。該特性可以作為使用了包含蘭牙(用無(wú)線將便攜式電話、筆記本電腦、便攜式信息終端、數(shù)字相機(jī)及其他外設(shè)相互連接來(lái)適應(yīng)移動(dòng)環(huán)境和商業(yè)環(huán)境的通信規(guī)格)的2.4GHz ISM頻帶(工業(yè)、科學(xué)和醫(yī)學(xué)頻帶)的頻譜擴(kuò)散通信應(yīng)用領(lǐng)域中的通信開(kāi)關(guān)加以有效地利用。
接著，說(shuō)明大幅度縮小焊盤和焊盤之間的距離的情況。
圖2和圖6示出本發(fā)明的化合物半導(dǎo)體開(kāi)關(guān)電路裝置的焊盤結(jié)構(gòu)。如圖2的平面圖所示，公共輸入端子IN、輸出端子OUT1、OUT2、控制端子Ctl-1、Ctl-2的5個(gè)焊盤配置在襯底的周圍。各焊盤的特征如圖6所示，由在襯底11上沿其周圍設(shè)置的硅氧化膜的絕緣膜40(在圖2中由雙點(diǎn)劃線表示)、大部分設(shè)在襯底11上的柵極金屬層20和重疊在柵極金屬層20上的焊盤金屬層30形成。因此，金的焊接線41被球焊在焊盤的焊盤金屬層30上。
本發(fā)明的特征在于設(shè)置絕緣膜40將各焊盤的周邊部包圍。
公共輸入端子IN的焊盤除上邊之外，沿其3個(gè)邊設(shè)置絕緣膜40，輸出端子OUT1、OUT2的焊盤沿其4個(gè)邊呈C字形狀設(shè)置絕緣膜40，只剩下GaAs襯底的角落部分，控制端子Ctl1、Ctl2的焊盤除GaAs襯底的角部和電阻R1、R2的連接部分，沿不規(guī)則五角形的4個(gè)邊呈C字形狀設(shè)置絕緣膜40。不設(shè)絕緣膜40的部分都是面對(duì)GaAs襯底的周邊的部分，即使耗盡層展寬，相鄰焊盤和布線之間也有足夠的距離，是不存在泄漏問(wèn)題的部分。
再有，作為絕緣膜40的硅氧化膜使用ECR裝置利用等離子體產(chǎn)生，在常溫下，有選擇地使其附著在襯底各焊盤的周邊部，其厚度大約為3000埃。
因此，與先有的焊盤直接在襯底11上形成的情況不同，因焊盤的周邊部和襯底11通過(guò)絕緣膜而相互絕緣，故特別在焊盤和布線層接近的部分，耗盡層不擴(kuò)展。因此，焊盤和相鄰的布線層之間的距離可以從20μm減小到蝕刻絕緣膜40的加工精度5μm。由圖2可知，因5個(gè)焊盤占去將近一半的半導(dǎo)體芯片，故若采用本發(fā)明的焊盤結(jié)構(gòu)，可以將布線層配置在焊盤附近，有助于縮小半導(dǎo)體芯片的尺寸。此外，因金的焊接線41球焊在焊盤的焊盤金屬層30上，故可以確保和過(guò)去一樣的焊接線41可靠地固定在焊盤金屬層30上。
結(jié)果，可以將本發(fā)明的化合物半導(dǎo)體芯片的尺寸縮小到0.37×0.30mm2。這意味著比過(guò)去的化合物半導(dǎo)體芯片的尺寸實(shí)際上可以縮小20％。
此外，在本發(fā)明的化合物半導(dǎo)體開(kāi)關(guān)電路裝置中，實(shí)現(xiàn)了種種電路特性的改善。第1，表示開(kāi)關(guān)對(duì)高頻輸入功率的反射的電壓駐波比VSWR達(dá)到了1.1～1.2。VSWR表示在高頻傳輸線路的不連續(xù)部分發(fā)生的反射波和入射波之間產(chǎn)生的電壓駐波的最大值和最小值的比，在理想狀態(tài)下，VSWR＝1，表示反射為0。在具有分路FET的先有的化合物半導(dǎo)體開(kāi)關(guān)電路裝置中，VSWR＝1.4左右，本發(fā)明大幅度改善了電壓駐波比。這是因?yàn)?，在本發(fā)明的化合物半導(dǎo)體開(kāi)關(guān)電路裝置中，在高頻傳輸線路中只有作為開(kāi)關(guān)使用的FET1、FET2，電路簡(jiǎn)單，只有元件尺寸極小的FET。
第2，表示輸出信號(hào)相對(duì)高頻輸入信號(hào)的失真水平的線性特性Pin1dPB實(shí)現(xiàn)30dBm。圖5示出了輸入輸出功率的線性特性。輸入輸出的功率比理想情況下是1，但因有插入損失故輸出功率減小。因當(dāng)輸入功率大時(shí)輸出功率失真，故把輸出功率相對(duì)輸入功率下降1dB的點(diǎn)表示為Pin1dB。在具有分路FET的化合物半導(dǎo)體開(kāi)關(guān)電路裝置中，Pin1dB為26dBm，而在沒(méi)有分路FET的化合物半導(dǎo)體開(kāi)關(guān)電路裝置中，Pin1dB為30dBm，大約改善了4dB以上。這是因?yàn)?，受FET的夾斷電壓的影響，對(duì)具有分路FET的情況，是已夾斷的開(kāi)關(guān)用FET和分路用FET相乘的結(jié)果，而對(duì)本發(fā)明的沒(méi)有分路FET的情況則只有已夾斷的開(kāi)關(guān)用FET的影響。
發(fā)明效果如上所述，若按照本發(fā)明，可得到以下種種效果。
第1，對(duì)2.4GHz以上的高頻，設(shè)計(jì)時(shí)著眼于確保隔離度而省去分路FET，使用逆向思維方法，從兩方面去考慮過(guò)去采用的降低FET的導(dǎo)通電阻的效果，將開(kāi)關(guān)用的FET1和FET2的柵極寬度Wg設(shè)計(jì)為700μm以下。結(jié)果，可以縮小開(kāi)關(guān)用的FET1和FET2的尺寸，而且可以將插入損失抑制得很小，可以確保隔離度。
第2，在本發(fā)明的化合物半導(dǎo)體開(kāi)關(guān)電路裝置中，因可以實(shí)現(xiàn)省去分路FET的設(shè)計(jì)，故構(gòu)成部件只有與FET1、FET2、電阻R1、R2、公共輸入端子IN、輸出端子OUT1、OUT2、控制端子Ctl-1、Ctl-2對(duì)應(yīng)的焊盤，與先有的化合物半導(dǎo)體開(kāi)關(guān)電路裝置相比，具有可以用最少的構(gòu)成部件構(gòu)成的優(yōu)點(diǎn)。
第3，通過(guò)使用絕緣膜使占有半導(dǎo)體芯片尺寸的將近一半的焊盤的周邊部與襯底絕緣，可以使焊盤和相鄰的別的焊盤及布線層靠近配置，使其距離達(dá)到5μm，所以，可以以很小的空間來(lái)確保高頻信號(hào)的藕合和耐壓，大幅度地縮小芯片尺寸。
第4，如上所述，通過(guò)最小的構(gòu)成部件和縮小焊盤與布線層之間的距離，可以使半導(dǎo)體芯片比先有的化合物半導(dǎo)體開(kāi)關(guān)電路裝置縮小20％，可以大幅度提高與硅半導(dǎo)體芯片的價(jià)格競(jìng)爭(zhēng)力。此外，因芯片尺寸小，故可以封裝成比先有的的小型封裝(MCP6 大小為2.1mm×2.0mm×0.9mm)更小的小型封裝(SMCP6 大小為1.6mm×1.6mm×0.75mm)。
第5，因即使對(duì)2.4MGz以上的高頻插入損失也不增加，故可以實(shí)現(xiàn)即使省去分路FET也能確保隔離性能的設(shè)計(jì)。例如，在3GHz的輸入信號(hào)下，即使柵極寬度為300μm，在沒(méi)有分路FET時(shí)也能夠充分確保隔離性能。
第6，在本發(fā)明的化合物半導(dǎo)體開(kāi)關(guān)電路裝置中，可以使表示開(kāi)關(guān)對(duì)高頻輸入功率的反射的電壓駐波比VSWR達(dá)到1.1～1.2，能夠提供反射小的開(kāi)關(guān)。
第7，在本發(fā)明的化合物半導(dǎo)體開(kāi)關(guān)電路裝置中，可以使表示輸出信號(hào)相對(duì)高頻輸入信號(hào)的失真水平的線性特性Pin1dB提高到30dBm，能夠大幅度改善開(kāi)關(guān)的線性特性。
權(quán)利要求
1.一種化合物半導(dǎo)體開(kāi)關(guān)電路裝置，在溝道層的表面形成設(shè)有源極、柵極和漏極的第1和第2FET，將兩FET的源極或漏極作為公共輸入端子，將兩FET的漏極或源極作為第1和第2輸出端子，對(duì)與兩FET的柵極連接的控制端子加控制信號(hào)，使某一FET導(dǎo)通，并在上述公共輸入端子和上述第1、第2輸出端子的某一方之間形成信號(hào)通路，其特征在于在成為上述公共輸入端子、上述第1、第2輸出端子、上述控制端子的焊盤周邊部的下面設(shè)置絕緣膜，使其與直接設(shè)在半絕緣性襯底上的化合物半導(dǎo)體開(kāi)關(guān)電路裝置的其它電路圖形之間的距離小于20μm。
2.權(quán)利要求1記載的化合物半導(dǎo)體開(kāi)關(guān)電路裝置，其特征在于在具有相鄰的上述焊盤的部分，用上述絕緣膜將相互的周邊部包圍。
3.權(quán)利要求1記載的化合物半導(dǎo)體開(kāi)關(guān)電路裝置，其特征在于使用硅氧化膜作為上述絕緣膜。
4.權(quán)利要求1記載的化合物半導(dǎo)體開(kāi)關(guān)電路裝置，其特征在于上述焊盤的中央部與上述半絕緣性襯底接觸，將焊接線固定在上述焊盤的中央部。
5.權(quán)利要求1記載的化合物半導(dǎo)體開(kāi)關(guān)電路裝置，其特征在于使用GaAs襯底作為上述半絕緣性襯底，在其表面形成上述溝道層。
6.權(quán)利要求1記載的化合物半導(dǎo)體開(kāi)關(guān)電路裝置，其特征在于上述第1和第2FET由與上述溝道層點(diǎn)焊鍵接觸的柵極和與上述溝道層歐姆接觸的源極和漏極形成。
全文摘要
一種化合物半導(dǎo)體開(kāi)關(guān)電路裝置,原來(lái)為了盡可能減小插入損失,采用了將柵極寬度Wg取得大一些、降低FET的導(dǎo)通電阻的方法。此外,還將焊盤和相鄰布線層之間的距離取為20μm以上。對(duì)2.4GHz以上的高頻,設(shè)計(jì)時(shí)著眼于確保隔離度而省去分路FET,從兩方面去考慮過(guò)去采用的降低FET的導(dǎo)通電阻的效果。即,在化合物半導(dǎo)體開(kāi)關(guān)電路裝置中,將開(kāi)關(guān)用的FET的柵極寬度設(shè)定在700μm以下來(lái)減小其尺寸,同時(shí),在焊盤周邊部設(shè)置絕緣膜,用小的空間來(lái)確保高頻信號(hào)的耦合和耐壓。結(jié)果,可以大幅度縮小芯片的尺寸。
文檔編號(hào)H01L27/04GK1348255SQ0112556
公開(kāi)日2002年5月8日 申請(qǐng)日期2001年8月13日 優(yōu)先權(quán)日2000年10月10日
發(fā)明者淺野哲郎, 平井利和 申請(qǐng)人:三洋電機(jī)株式會(huì)社