專利名稱：集成電路器件的形成方法及由該方法形成的集成電路器件的制作方法
本申請(qǐng)要求2000年3月17日申請(qǐng)的韓國專利申請(qǐng)No.2000-13702的權(quán)利，該申請(qǐng)公開的內(nèi)容在此引用作為參考。
本申請(qǐng)大致涉及集成電路器件的制造方法及由此方法形成的集成電路器件，具體涉及具有自對(duì)準(zhǔn)接觸的集成電路器件的制造方法及由此方法形成的集成電路器件。
隨著集成電路器件愈加高度集成并包括更細(xì)微的幾何圖形，互連(interconnections)之間的寬度和間距也減小。在使用光刻在互連之間的預(yù)定區(qū)域中形成接觸孔時(shí)，已使用了自對(duì)準(zhǔn)接觸技術(shù)增加對(duì)準(zhǔn)余量。
參考圖1,DRAM器件的單元陣列區(qū)域包括多個(gè)有源區(qū)1，有源區(qū)在半導(dǎo)體襯底(substrate)中形成并沿X和Y軸重復(fù)地設(shè)置。多個(gè)平行的字線圖形3橫越在有源區(qū)1上，一個(gè)有源區(qū)1′與兩個(gè)字線圖形3交叉。多個(gè)接觸圖形5可以用于形成自對(duì)準(zhǔn)焊盤(pad)接觸孔，并分別排列在每個(gè)有源區(qū)1的一側(cè)上。每個(gè)接觸圖形5可以包括腐蝕掩模(即，光刻膠圖形)，用于形成自對(duì)準(zhǔn)接觸孔。
圖2-3、4A、4B和5-7為圖1的DRAM器件的剖面圖，示出了形成自對(duì)準(zhǔn)接觸結(jié)構(gòu)使用的常規(guī)方法。在每個(gè)圖中，參考標(biāo)號(hào)“A”和“B”分別代表存儲(chǔ)單元區(qū)和周邊電路區(qū)。圖2-3、4A和5-7的存儲(chǔ)單元區(qū)A為沿圖1的剖線Ⅰ-Ⅰ截取的剖面圖，圖4B為沿圖1的剖線Ⅱ-Ⅱ截取的剖面圖。為簡化說明，在周邊電路區(qū)B中示出了單個(gè)NMOS晶體管。
參考圖2，在半導(dǎo)體襯底11的預(yù)定區(qū)域中形成器件隔離層13，以形成其內(nèi)的有源區(qū)。柵極氧化層15、導(dǎo)電層17、帽蓋絕緣層(a capping insulationlayer)19以及硬掩模層21依次形成在形成器件隔離層13的所得結(jié)構(gòu)(resultantstructure)的整個(gè)表面上。帽蓋絕緣層19和硬掩模層21通常分別由氮化硅(SiN)和硅氧化物(SiO2)制成。依次將硬掩模層21、帽蓋絕緣層19和導(dǎo)電層17構(gòu)圖在存儲(chǔ)單元區(qū)A中的有源區(qū)和器件隔離層13上形成多個(gè)字線圖形23a，也在周邊電路區(qū)B中的有源區(qū)上形成柵極圖形23b。因此，每個(gè)字線圖形23a包括字線17a、帽蓋絕緣層圖形19以及硬掩模層圖形21，如圖所示依次疊置。類似地，每個(gè)柵極圖形23b包括柵電極17b、帽蓋絕緣層圖形19以及硬掩模層圖形21。
使用字線圖形23b、柵極圖形23b以及器件隔離層13作為離子注入掩模，將N型雜質(zhì)注入到有源區(qū)內(nèi)形成低濃度雜質(zhì)區(qū)24、24a和24b。在存儲(chǔ)單元區(qū)A中，在有源區(qū)中心形成的低濃度雜質(zhì)區(qū)24b相當(dāng)于公用的漏極區(qū)。低濃度雜質(zhì)區(qū)24a相當(dāng)于源區(qū)。
參考圖3，氮化硅(SiN)層在所得結(jié)構(gòu)的整個(gè)表面上形成，然后其各向異性地腐蝕以在字線圖形23a和柵極圖形23b的側(cè)壁上形成間隔層25。使用柵極圖形23b、間隔層25以及器件隔離層13作為離子注入掩模，將N型雜質(zhì)選擇性地注入到周邊電路區(qū)B的有源區(qū)內(nèi)，由此在柵極圖形23b相對(duì)側(cè)上形成的LDD型源/漏極區(qū)26。通常，將約1×1015離子atom/cm2的高劑量的雜質(zhì)注入。
然后在所得結(jié)構(gòu)的整個(gè)表面上形成腐蝕中止層27。通常，腐蝕中止層27包括絕緣體，例如氮化硅(SiN)。接下來，如圖3所示，層間絕緣層29形成在所得結(jié)構(gòu)的整個(gè)表面上填充字線圖形23a之間的間隙區(qū)。通常，在800℃或以下的溫度下形成層間絕緣層29以防止MOS晶體管退化。具體地，當(dāng)層間絕緣層29由約850℃到950℃的高溫下回流的硼磷硅酸鹽玻璃(BSPG)制成時(shí)，存儲(chǔ)單元區(qū)A中的低濃度雜質(zhì)區(qū)24a和24b以及周邊電路區(qū)B中的源/漏極區(qū)26會(huì)重新擴(kuò)散而減少晶體管的溝道長度。因此，層間絕緣層29通常由能夠在800℃或以下的溫度下無孔隙在字線圖形23a之間填充間隙區(qū)的高密度等離子體(HDP)氧化物制成。此外，層間絕緣層29優(yōu)選比腐蝕中止層27更易受給定腐蝕劑的腐蝕。
然而，當(dāng)層間絕緣層29由HDP氧化物制成時(shí)，通常必須增加高密度等離子體裝置的功率以填充字線圖形23a之間的間隙區(qū)。遺憾的是，如果腐蝕中止層27具有約200或以下的厚度，那么高密度等離子體工藝使用的反應(yīng)氣體會(huì)滲透腐蝕中止層27。由此，腐蝕中止層27會(huì)趨于與襯底11剝離。要消除所述剝離現(xiàn)象，腐蝕中止層27要形成到至少200的厚度。但是如果腐蝕中止層27的厚度增加，那么根據(jù)下文所述形成的自對(duì)準(zhǔn)接觸孔的下部寬度會(huì)減小。因此，很難使腐蝕中止層27的厚度最佳。
即使使層間絕緣層29平面化，如圖3所示，也會(huì)在存儲(chǔ)單元區(qū)A和周邊電路區(qū)B之間產(chǎn)生整體臺(tái)階差異S1。具體地，存儲(chǔ)單元區(qū)A中的層間絕緣層29的上表面低于周邊電路區(qū)B中的層間絕緣層29的上表面。包括交替和重復(fù)進(jìn)行濺射腐蝕工藝和淀積工藝的高密度等離子體工藝為臺(tái)階差異S1的原因。濺射腐蝕工藝在突起區(qū)域中比在平面區(qū)域中顯示出更有效的腐蝕特性。由此，和在周邊電路區(qū)B相比，在具有較高圖形密度的存儲(chǔ)單元區(qū)A中層間絕緣層29可以腐蝕到更薄的厚度。
參考圖4A和4B，使用其上繪制有圖1所示接觸圖形5的光掩模各向異性地腐蝕存儲(chǔ)單元區(qū)A中的層間絕緣層29的預(yù)定區(qū)域。然后腐蝕腐蝕中止層(etch-stop layer)27形成自對(duì)準(zhǔn)焊盤接觸孔H1和H2，露出存儲(chǔ)單元區(qū)A中的源區(qū)24a和公用的漏極區(qū)(drain region)24b。腐蝕腐蝕中止層27形成焊盤接觸孔H1和H2之后，一些腐蝕中止層殘留物27a會(huì)留在自對(duì)準(zhǔn)焊盤接觸孔H1和H2的側(cè)壁下部。遺憾的是，增加腐蝕中止層27的厚度也會(huì)增加腐蝕中止層殘留物27a的寬度。這也會(huì)減少源區(qū)24a和公用的漏極區(qū)24b的露出區(qū)域，減少了字線圖形23a和有源區(qū)之間的對(duì)準(zhǔn)余量。
進(jìn)行光刻工藝形成自對(duì)準(zhǔn)焊盤接觸孔H1和H2的同時(shí)，也會(huì)沿圖1中所示的X軸發(fā)生未對(duì)準(zhǔn)。此時(shí)，如圖4B所示，源區(qū)24a和與之相鄰的器件隔離層13會(huì)被自對(duì)準(zhǔn)焊盤接觸孔H1露出。如果各向異性地腐蝕層間絕緣層29以增加源區(qū)24a和公用的漏極區(qū)24b的露出區(qū)域，那么露出的器件隔離層13的邊緣部分R會(huì)凹陷露出源區(qū)24a的側(cè)壁。這會(huì)導(dǎo)致半導(dǎo)體襯底11和填充自對(duì)準(zhǔn)焊盤接觸孔的導(dǎo)電焊盤之間的結(jié)漏電流增加。
參考圖5，導(dǎo)電層31(例如，多晶硅層)在圖4所示形成有自對(duì)準(zhǔn)焊盤接觸孔H1和H2的所得結(jié)構(gòu)的整個(gè)表面上形成。如圖5所示，整體臺(tái)階差異S1也在存儲(chǔ)單元區(qū)A中的導(dǎo)電層31上表面和周邊電路區(qū)B中的導(dǎo)電層31上表面之間形成。
參考圖6，使用(例如)化學(xué)機(jī)械拋光(CMP)工藝腐蝕導(dǎo)電層31和層間絕緣層29直到存儲(chǔ)單元區(qū)A的字線圖形23a的上表面。如圖6所示，靠近存儲(chǔ)單元區(qū)A中心的字線圖形23a的上表面可能比接近周邊電路區(qū)B的字線圖形23a的上表面露出的早。這可能是由圖5所示的整體臺(tái)階差異S1和伴隨CMP工藝的凹陷現(xiàn)象引起的。
參考圖7，腐蝕導(dǎo)電層31和層間絕緣層29以分別在孔H1和H2中形成電隔離導(dǎo)電焊盤31a和31b所使用的CMP工藝也露出字線17a，如圖7所示。然后在形成導(dǎo)電焊盤31a和31b的所得結(jié)構(gòu)的表面上形成上層間絕緣層33。然后將上層間絕緣層構(gòu)圖形成存儲(chǔ)節(jié)點(diǎn)接觸孔35，露出接觸源區(qū)24a的導(dǎo)電焊盤31a。
如上所述，很難給腐蝕中止層27選擇合適的厚度，這是由于如果腐蝕中止層27太薄，那么在形成層間絕緣層29的HDP工藝中它會(huì)與襯底11剝離，如果腐蝕中止層27太厚，那么會(huì)減小自對(duì)準(zhǔn)焊盤接觸孔H1和H2的下部寬度。此外，也很難減小接觸焊盤電阻和增加有源區(qū)和字線圖形23a之間以及導(dǎo)電焊盤31a、31b和存儲(chǔ)節(jié)點(diǎn)接觸孔35之間的對(duì)準(zhǔn)余量。
本發(fā)明的實(shí)施例可以包括集成電路器件及其制造方法，其中選擇性地腐蝕絕緣層以增加與半導(dǎo)體區(qū)相鄰的自對(duì)準(zhǔn)接觸區(qū)域。例如，一對(duì)互連圖形可以在襯底上形成，襯底具有設(shè)置在互連圖形之間的半導(dǎo)體區(qū)。然后腐蝕中止層在成對(duì)互連圖形和襯底上形成，之后在成對(duì)互連圖形和半導(dǎo)體區(qū)上形成犧牲絕緣層(sacrificial insulation)。然后選擇性地腐蝕犧牲絕緣層以露出在成對(duì)互連圖形的表面上延伸的部分腐蝕中止層。然后由與犧牲絕緣層不同材料制成的側(cè)壁絕緣間隔層在互連圖形之間的間隙區(qū)上部中的成對(duì)互連圖形的側(cè)壁部分上以及覆蓋半導(dǎo)體區(qū)的部分犧牲絕緣層上形成。之后使用側(cè)壁絕緣間隔層作為腐蝕掩模選擇性地腐蝕覆蓋半導(dǎo)體區(qū)的部分犧牲絕緣層，以形成側(cè)壁絕緣間隔層下面的凹槽(recesses)。可以有利地增加互連圖形的對(duì)準(zhǔn)余量。
根據(jù)本發(fā)明的其它實(shí)施例，腐蝕部分腐蝕中止層，這部分腐蝕中止層是在選擇性地腐蝕犧牲絕緣層以形成側(cè)壁絕緣間隔層下面的凹槽時(shí)露出的那個(gè)部分。然后導(dǎo)電焊盤在互連圖形之間形成，以便導(dǎo)電焊盤與半導(dǎo)體區(qū)接合。由于側(cè)壁絕緣間隔層下形成的凹槽造成襯底附近的一對(duì)互連圖形之間的間隙較寬，因此接觸焊盤電阻減小。
在本發(fā)明的具體實(shí)施例中，當(dāng)腐蝕覆蓋半導(dǎo)體區(qū)的部分犧牲絕緣層以形成側(cè)壁絕緣間隔層下面的凹槽時(shí)，犧牲絕緣層保持在互連圖形的側(cè)壁上。留在互連圖形側(cè)壁上的犧牲絕緣層殘留物會(huì)減小，例如，構(gòu)成每個(gè)互連圖形的字線和帽蓋絕緣層圖形之間的寄生電容。根據(jù)本發(fā)明的其它實(shí)施例，腐蝕犧牲絕緣層直到將它從從互連圖形的側(cè)壁上除去。
根據(jù)本發(fā)明的其它實(shí)施例，腐蝕中止層和側(cè)壁絕緣間隔層由相同的材料形成，例如氮化硅(SiN)。此外，腐蝕中止層優(yōu)選形成到約200到1000的厚度。與通常使用在常規(guī)的自對(duì)準(zhǔn)接觸技術(shù)的腐蝕中止層相比，腐蝕中止層厚度增加會(huì)減小在形成犧牲絕緣層期間腐蝕中止層從襯底上剝離的趨勢(shì)。此外，當(dāng)從間隙區(qū)下部腐蝕犧牲絕緣層時(shí)，腐蝕中止層厚度增加會(huì)保護(hù)源區(qū)或漏極區(qū)不受損傷。
根據(jù)本發(fā)明的其它實(shí)施例，犧牲絕緣層可以由下列材料組中的材料構(gòu)成高密度等離子體(HDP)氧化物、等離子體增強(qiáng)的原硅酸四乙脂(PE-TEOS)以及未摻雜的硅酸鹽玻璃(USG)。此外，在小于約800℃的溫度下形成犧牲絕緣層?？梢杂欣販p小半導(dǎo)體區(qū)的重新擴(kuò)散。
根據(jù)本發(fā)明的另一實(shí)施例，通過在襯底中形成隔離層形成存儲(chǔ)單元區(qū)和周邊電路區(qū)而制造集成電路器件。在存儲(chǔ)單元區(qū)中的襯底上可以形成一對(duì)字線圖形，在周邊電路區(qū)中形成柵極圖形。然后在成對(duì)字線圖形之間形成犧牲絕緣層，從而基本上填充了成對(duì)字線圖形之間的間隙。腐蝕犧牲絕緣層，從而犧牲絕緣層填充襯底附近的間隙區(qū)下部。然后在存儲(chǔ)單元區(qū)和周邊電路區(qū)上形成層間絕緣層，從而從層間絕緣層的上表面到存儲(chǔ)單元區(qū)中的襯底表面的距離大于從層間絕緣層的上表面到周邊電路區(qū)中的襯底的距離。存儲(chǔ)單元區(qū)和周邊電路區(qū)之間的層間絕緣層中的這種臺(tái)階差異是由填充成對(duì)字線圖形之間的間隙區(qū)下部的犧牲絕緣層造成的。在深腐蝕導(dǎo)電層和層間絕緣層以在字線圖形之間產(chǎn)生自對(duì)準(zhǔn)導(dǎo)電焊盤的隨后的化學(xué)機(jī)械拋光(CMP)操作期間，臺(tái)階差異可以有利地減小凹陷效應(yīng)。
根據(jù)本發(fā)明的其它實(shí)施例，從存儲(chǔ)單元區(qū)可以對(duì)層間絕緣層進(jìn)行腐蝕。此外，可以腐蝕犧牲絕緣層以露出字線圖形之間的襯底。然后在存儲(chǔ)單元區(qū)和周邊電路區(qū)上形成導(dǎo)電層，從而從導(dǎo)電層的上表面到存儲(chǔ)單元區(qū)中的襯底表面的距離大于從導(dǎo)電層的上表面到周邊電路區(qū)中的襯底的距離。
根據(jù)本發(fā)明的再一實(shí)施例，例如使用CMP腐蝕存儲(chǔ)單元區(qū)中的導(dǎo)電層以及周邊電路區(qū)中的導(dǎo)電層和層間絕緣層而形成成對(duì)字線圖形之間的間隙中的導(dǎo)電焊盤。
由此，本發(fā)明可用于制造其上形成有互連圖形增加的對(duì)準(zhǔn)余量的集成電路器件。此外，本發(fā)明可用于制造具有改善接觸焊盤電阻的自對(duì)準(zhǔn)接觸的集成電路器件。雖然以上就本發(fā)明的方法基本描述了本發(fā)明，但應(yīng)該理解本發(fā)明可以體現(xiàn)為方法和/或集成電路器件。
當(dāng)結(jié)合附圖閱讀下面具體實(shí)施例的詳細(xì)說明時(shí)，將更容易理解本發(fā)明的其它特點(diǎn)，其中
圖1為集成電路存儲(chǔ)器件的單元陣列區(qū)域一部分的布局圖；圖2、3、4A、5、6和7為不同制造階段的常規(guī)集成電路存儲(chǔ)器件沿圖1的剖線Ⅰ-Ⅰ截取的第一剖面圖；圖4B為圖4A的常規(guī)集成電路存儲(chǔ)器件沿圖1的剖線Ⅱ-Ⅱ截取的第二剖面圖；圖8-13、14A、15A、16A、17A為本發(fā)明的實(shí)施例不同制造階段的集成電路存儲(chǔ)器件沿圖1的剖線Ⅰ-Ⅰ截取的第一剖面圖；圖14B、15B、16B和17B為本發(fā)明的實(shí)施例不同制造階段的集成電路存儲(chǔ)器件沿圖1的剖線Ⅱ-Ⅱ截取的第二剖面圖；圖18示出了本發(fā)明的實(shí)施例具有自對(duì)準(zhǔn)接觸的集成電路存儲(chǔ)器件的剖面圖。
雖然本發(fā)明容易有各種改型和替換形式，但借助附圖中的例子顯示了特定實(shí)施例并將在此有詳細(xì)介紹。然而，應(yīng)該理解本發(fā)明并不局限于公開的特定形式，相反，本發(fā)明覆蓋在由權(quán)利要求書限定的本發(fā)明的思想和范圍內(nèi)的所有改型、等效及替換。在附圖中，為清楚起見放大了層和區(qū)域的厚度。在整個(gè)


中相同的標(biāo)號(hào)表明相同的元件。此外，在此描述和說明的每個(gè)實(shí)施例也包括它的互補(bǔ)導(dǎo)電類型的實(shí)施例。還應(yīng)該理解當(dāng)層或區(qū)域稱做在其它層、區(qū)域或襯底“上”時(shí)，它可以直接在其它層、區(qū)域或襯底上，或者也可以存在有插入層或區(qū)域。相反，當(dāng)指出層或區(qū)域“直接位于”其它層、區(qū)域或襯底“上”時(shí)，則不存在有插入層或區(qū)域。
下文將參考圖1、8-13、14A、14B、15A、15B、16A、16B、17A、17B和18介紹本發(fā)明的實(shí)施例具有自對(duì)準(zhǔn)接觸結(jié)構(gòu)的集成電路器件及其制造方法。在每個(gè)圖中，參考標(biāo)號(hào)“A”和“B”分別代表存儲(chǔ)單元區(qū)和周邊電路區(qū)。圖8-13、14A、15A、16A、17A的存儲(chǔ)單元區(qū)為沿圖1的剖線Ⅰ-Ⅰ截取的剖面圖，圖14B、15B、16B和17B為沿圖1的剖線Ⅱ-Ⅱ截取的剖面圖。為簡化說明，在周邊電路區(qū)B中僅示出了一個(gè)NMOS晶體管。
參考圖8，在半導(dǎo)體襯底11(例如P型硅襯底)的預(yù)定區(qū)域中形成器件隔離層53以形成有源區(qū)。使用其上畫有圖1的有源區(qū)圖形1的光掩?？梢孕纬善骷綦x層53。使用諸如硅的局部氧化(LOCOS)技術(shù)或溝槽隔離技術(shù)等的常規(guī)隔離技術(shù)可以形成器件隔離層53。然后，柵絕緣層55在形成有器件絕緣層53的所得結(jié)構(gòu)的整個(gè)表面上形成。使用常規(guī)的熱氧化工藝形成柵絕緣層55。然后，導(dǎo)電層57和保護(hù)層依次在形成有柵極絕緣層55的合成結(jié)構(gòu)的整個(gè)表面上形成。導(dǎo)電層57可以由多晶硅或金屬硅化物制成。優(yōu)選通過依次疊置帽蓋絕緣層和硬掩模層而形成保護(hù)層?；蛘?，保護(hù)層可以僅包括帽蓋絕緣層。帽蓋絕緣層可以包括如氮化硅(SiN)的絕緣體，該絕緣體不如硅氧化物(SiO2)易受給定腐蝕劑的腐蝕，其可以用做層間絕緣層。硬掩模層可以包括如硅氧化物的絕緣體，該絕緣體比帽蓋絕緣層更易受給定腐蝕劑的腐蝕。
使用其上畫出了圖1的字線圖形3的光掩模在保護(hù)層上形成第一光刻膠圖形63。注意第一光刻膠圖形63可以包括覆蓋圖8所示的周邊電路區(qū)B的預(yù)定區(qū)域的光刻膠圖形。使用第一光刻膠圖形63作為腐蝕掩模，腐蝕保護(hù)層以在導(dǎo)電層57的預(yù)定區(qū)域上形成保護(hù)層圖形。如圖8所示，保護(hù)層圖形包括依次相互疊置的帽蓋絕緣層圖形59a和59b以及硬掩模61a和61b。此外，存儲(chǔ)單元區(qū)A中的保護(hù)層圖形可以大致相互平行。
參考圖9，除去第一光刻膠圖形63，然后使用硬掩模圖形61a和61b作為腐蝕掩模，腐蝕導(dǎo)電層57形成橫越存儲(chǔ)單元區(qū)A的有源區(qū)的平行字線57a和橫越周邊電路區(qū)B的有源區(qū)的柵電極57b。雖然腐蝕導(dǎo)電層57的操作通常從腐蝕的區(qū)域除去了柵極絕緣層55，但部分柵極絕緣層55仍留在字線57a和相鄰柵電極57b之間的半導(dǎo)體襯底51上。依次疊置在存儲(chǔ)單元區(qū)A中的字線57a、帽蓋絕緣層圖形59a以及硬掩模圖形61a共同構(gòu)成了互連圖形或字線圖形62a。類似地，依次疊置在周邊電路區(qū)B中的柵電極57b、帽蓋絕緣層圖形59b以及硬掩模圖形61b共同構(gòu)成了柵極圖形62b。
使用字線圖形62a和柵極圖形62b作為離子注入掩模，用約1×1012到1×1014離子atoms/cm2的低劑量將N型雜質(zhì)(如，磷離子)注入到有源區(qū)內(nèi)，形成半導(dǎo)體區(qū)或低濃度雜質(zhì)區(qū)65、65a和65b。在存儲(chǔ)單元區(qū)A中，在有源區(qū)中心形成的低濃度雜質(zhì)區(qū)65b對(duì)應(yīng)于一對(duì)單元晶體管的公用漏極區(qū)。低濃度雜質(zhì)區(qū)65a對(duì)應(yīng)于成對(duì)單元晶體管的各源區(qū)。然后在形成低濃度雜質(zhì)區(qū)65、65a和65b的所得結(jié)構(gòu)的整個(gè)表面上形成腐蝕中止層67。優(yōu)選腐蝕中止層67和帽蓋絕緣層圖形59a和59b由相同的材料構(gòu)成，例如氮化硅(SiN)。
參考圖10，犧牲絕緣層69在所得結(jié)構(gòu)的整個(gè)表面上形成以填充字線圖形62a之間的間隙區(qū)。優(yōu)選犧牲絕緣層69由顯示出良好填充特性的絕緣材料構(gòu)成，并在800℃或以下的溫度下形成以防止MOS晶體管退化。由此，犧牲絕緣層69可以由高密度等離子體(HDP)氧化物層、等離子體增強(qiáng)的原硅酸四乙脂(PE-TEOS)層或者未摻雜的硅酸鹽玻璃(USG)層構(gòu)成。當(dāng)犧牲絕緣層69由在約850℃到950℃的高溫下回流的硼磷硅酸鹽玻璃(BSPG)制成時(shí)，低濃度雜質(zhì)區(qū)65、65a和65b會(huì)重新擴(kuò)散減小了晶體管的溝道長度。因此，犧牲絕緣層69最優(yōu)選由能夠填充字線圖形62a之間的窄且深的間隙區(qū)并在800℃或以下的溫度下沒有孔隙的HDP氧化物制成。
要避免在形成犧牲絕緣層69期間腐蝕中止層67從襯底51上剝離的現(xiàn)象，腐蝕中止層67優(yōu)選形成到約200到1000的厚度。雖然與常規(guī)的自對(duì)準(zhǔn)接觸技術(shù)相比腐蝕中止層67較厚，然而如下文所述接觸焊盤電阻和對(duì)準(zhǔn)余量可以改善。即使與常規(guī)的自對(duì)準(zhǔn)接觸技術(shù)相比腐蝕中止層67的厚度增加，也可以在形成腐蝕中止層67之后進(jìn)行形成低濃度雜質(zhì)區(qū)65、65a和65b的離子注入操作。
參考圖11，深腐蝕犧牲絕緣層69以在字線圖形62a之間的間隙區(qū)下部中形成第一犧牲絕緣層圖形69a。優(yōu)選的是，使用各向同性腐蝕工藝(如，濕腐蝕工藝)深腐蝕犧牲絕緣層69。腐蝕操作的結(jié)果是露出字線圖形62a的上表面和側(cè)壁上部的腐蝕中止層67，如圖11所示。在周邊電路區(qū)B中，形成第二犧牲絕緣層圖形69b，從而在柵極圖形62b的上表面和側(cè)壁上部露出腐蝕中止層67。然而，注意如果犧牲絕緣層69由HDP氧化物制成，那么第一犧牲絕緣層圖形69a的上表面會(huì)低于第二犧牲絕緣層圖形69b的上表面，如圖11所示。這是由進(jìn)行HDP工藝的同時(shí)交替和重復(fù)進(jìn)行濺射腐蝕工藝和淀積工藝造成的。如上文所述，濺射腐蝕工藝在突起區(qū)域中比在平面區(qū)域中可以顯示出更有效的腐蝕特性。隨后，在高圖形密度區(qū)域上形成的HDP氧化層(如，存儲(chǔ)單元區(qū)A中的第一犧牲絕緣層圖形69a)比在低圖形密度區(qū)域上形成的HDP氧化層(如，周邊電路區(qū)B中的第二犧牲絕緣層圖形69b)薄。
然后在形成第一和第二犧牲絕緣層圖形69a和69b的所得結(jié)構(gòu)上形成保形的(conformal)間隔絕緣層71。優(yōu)選的是，間隔絕緣層71和腐蝕中止層67由相同的材料構(gòu)成，例如氮化硅(SiN)。參考圖12，各向異性地腐蝕間隔絕緣層71以在成對(duì)字線圖形62a之間的間隙區(qū)上部中(即，字線圖形62a的上部側(cè)壁上)形成第一上部間隔層71a。此外，第二上部間隔層71b形成在柵極圖形62b的上部側(cè)壁上。然后形成第二光刻膠圖形73，覆蓋存儲(chǔ)單元區(qū)A。
參考圖13，使用圖12中所示的第二光刻膠圖形73做腐蝕掩模，依次并各向異性地腐蝕周邊電路區(qū)B中的第二犧牲絕緣層圖形69b和腐蝕中止層67以在柵極圖形62b的每個(gè)側(cè)壁上形成間隔層75。間隔層75包括留在柵極圖形62b側(cè)壁上的腐蝕中止襯里(1iner)67b、在腐蝕中止襯里67b的上部側(cè)壁上形成的第二上部間隔層71b，以及留在腐蝕襯里67a的下部側(cè)壁上第二犧牲絕緣層圖形69b的殘留物69b′。
使用柵極圖形62b和間隔層75作為離子注入掩模，N-型雜質(zhì)離子(如，砷(As)離子)注入到周邊電路區(qū)B的有源區(qū)內(nèi)，由此在柵極圖形62b的相對(duì)側(cè)邊上形成高濃度雜質(zhì)區(qū)77。優(yōu)選的是，使用約1×1014到1×1016離子atoms/cm2的高劑量注入雜質(zhì)。形成高濃度雜質(zhì)區(qū)77之后，除去第二光刻膠圖形73。
除去第二光刻膠圖形73之后，在所得結(jié)構(gòu)的整個(gè)表面上形成層間絕緣層79。層間絕緣層79優(yōu)選由與上述針對(duì)圖10說明的犧牲絕緣層69相同的材料制成。這樣可以減小低濃度雜質(zhì)區(qū)65a和65b以及LDD型源/漏極區(qū)78中雜質(zhì)的額外擴(kuò)散。
然后使層間絕緣層79平面化。在存儲(chǔ)單元區(qū)A和周邊電路區(qū)B之間可以有利地形成整體臺(tái)階差異S2。即，和在周邊電路區(qū)B相比，在存儲(chǔ)單元區(qū)A中從層間絕緣層79的上表面到襯底51的距離較大。這個(gè)整體臺(tái)階差異S2由留在字線圖形62a之間間隙區(qū)中的第一犧牲絕緣層圖形69a造成。
參考圖14A和14B，使用其上畫有圖1的接觸圖形5的光掩模在周邊電路區(qū)B中的層間絕緣層79上形成第三光刻膠圖形80。使用第三光刻膠圖形80、第一上部間隔層71a和腐蝕中止層67作為腐蝕掩模，各向異性地腐蝕層間絕緣層79和第一犧牲絕緣層圖形69以形成穿過字線圖形62a之間的預(yù)定區(qū)域的孔81。與在常規(guī)的自對(duì)準(zhǔn)接觸技術(shù)中使用的腐蝕中止層(如，圖3的腐蝕中止層27)相比，腐蝕中止層67可以有利地較厚。因此，即使在形成孔81的各向異性腐蝕工藝期間腐蝕均勻性和選擇性較差，也可以避免暴露低濃度雜質(zhì)區(qū)65a和65b。此外，即使第三光刻膠圖形80沿圖1的X軸未對(duì)準(zhǔn)，也可以避免器件隔離層53的暴露。
各向異性地腐蝕由孔81露出的第一犧牲絕緣層圖形69a和層間絕緣層79以增大孔81。由此，第一犧牲絕緣層圖形69a的殘留物69a′會(huì)留在字線圖形62a之間的間隙區(qū)下部中的字線圖形62a的下部側(cè)壁上?；蛘?，可以完整地腐蝕第一犧牲絕緣層圖形69a，從而腐蝕中止層67在字線圖形62a之間的間隙區(qū)下部中的字線圖形62a的下部側(cè)壁上露出。如圖14B所示，由于第一犧牲絕緣層圖形殘留物69a′的寬度小于第一上部間隔層71a的寬度，因此增大孔(enlarged hole)81的最終寬度W2大于它的初始寬度W1。優(yōu)選的是，使用氫氟酸(HF)或緩沖氧化物腐蝕劑(BOE)進(jìn)行各向同性的腐蝕工藝。
參考圖15A和15B，除去了圖14A和14B中顯示的第三光刻膠80。然后腐蝕露在孔81底部的腐蝕中止層67以形成露出低濃度雜質(zhì)區(qū)65a和65b的自對(duì)準(zhǔn)焊盤接觸孔。腐蝕中止襯里67a留在字線圖形62a的側(cè)壁上并介于犧牲絕緣層圖形殘留物69a′和襯底51之間。雖然器件隔離層53由如圖15B所示的自對(duì)準(zhǔn)焊盤接觸孔露出，然而使用比器件隔離層53更容易腐蝕腐蝕中止層67的腐蝕劑可以減小露出的器件隔離層53的過度腐蝕。即使在用于形成字線圖形62a和自對(duì)準(zhǔn)焊盤接觸孔的光刻工序期間發(fā)生未對(duì)準(zhǔn)，然而和常規(guī)的自對(duì)準(zhǔn)接觸技術(shù)提供的面積相比，由自對(duì)準(zhǔn)接觸孔露出的低濃度雜質(zhì)區(qū)65a和65b的面積會(huì)增加。由此，接觸焊盤電阻可以降低?，F(xiàn)在仍參考圖15A，在形成自對(duì)準(zhǔn)焊盤接觸孔的所得結(jié)構(gòu)的整個(gè)表面上形成導(dǎo)電層83。
參考圖16A和16B，對(duì)導(dǎo)電層83和層間絕緣層79進(jìn)行深腐蝕直到露出帽蓋絕緣層圖形59a和字線圖形62a，由此在自對(duì)準(zhǔn)焊盤接觸孔中形成導(dǎo)電焊盤83a和83b。如圖16A所示，導(dǎo)電焊盤83a和83b相互隔離。應(yīng)用到導(dǎo)電層83和層間絕緣層79的深腐蝕工藝優(yōu)選使用化學(xué)機(jī)械拋光(CMP)技術(shù)進(jìn)行。根據(jù)本發(fā)明，減小存儲(chǔ)單元區(qū)A中的凹陷效應(yīng)是可行的。這是由于和以上針對(duì)圖13所述的在周邊電路區(qū)B中的相比，在存儲(chǔ)單元區(qū)A中從層間絕緣層79的上表面到襯底51的距離較大。因此形成導(dǎo)電焊盤83a和83b之后，可以避免露出字線57a。電連接到公用漏極區(qū)65b的導(dǎo)電焊盤83b可以實(shí)現(xiàn)為位線焊盤(a bit line pad)，電連接到源區(qū)65a的導(dǎo)電焊盤83a可以實(shí)現(xiàn)為存儲(chǔ)節(jié)點(diǎn)焊盤。
要減小導(dǎo)電焊盤83a、83b與字線57a之間的寄生電容，優(yōu)選在腐蝕第一犧牲絕緣層圖形69a時(shí)在第一上部間隔層71a之下留下殘留物69a′。此外，為了減小字線57a和帽蓋絕緣層圖形59a之間的寄生電容，第一犧牲絕緣層圖形69a優(yōu)選與字線57a和帽蓋絕緣層圖形59a之間的界面重疊。
參考圖17A和17B，在形成有導(dǎo)電焊盤83a和83b的所得結(jié)構(gòu)的整個(gè)表面上形成第一上部層間絕緣層85。雖然未在圖17A中示出，但可以將第一上部層間絕緣層85構(gòu)圖以形成露出導(dǎo)電焊盤83b的位線接觸孔。然后使用常規(guī)技術(shù)形成位線。接下來，在形成有位線的所得結(jié)構(gòu)的整個(gè)表面上形成第二上部層間絕緣層87。將第二和第一上部層間絕緣層87和85依次構(gòu)圖而形成露出存儲(chǔ)節(jié)點(diǎn)導(dǎo)電焊盤83a的存儲(chǔ)節(jié)點(diǎn)接觸孔89。即使存儲(chǔ)節(jié)點(diǎn)接觸孔89相對(duì)于導(dǎo)電焊盤83a和83b未對(duì)準(zhǔn)，由于本發(fā)明可以減小以上針對(duì)圖16A和16B描述的在CMP腐蝕導(dǎo)電層83和層間絕緣層79期間的凹陷效應(yīng)，故字線57a和層間絕緣層79被暴露的可能性可以減少。
下面將討論本發(fā)明的自對(duì)準(zhǔn)接觸結(jié)構(gòu)。參考圖18，多個(gè)絕緣互連圖形60(如，多個(gè)絕緣字線圖形)設(shè)置在半導(dǎo)體襯底51上。多個(gè)互連圖形60大致相互平行，每個(gè)互連圖形60包括依次疊加的互連線(如，字線)57a和保護(hù)層(如，帽蓋絕緣層)圖形59a?；ミB圖形通常包括導(dǎo)電圖形。絕緣層55介于每個(gè)互連圖形60和半導(dǎo)體襯底51之間。具有不同于半導(dǎo)體襯底51的導(dǎo)電類型的雜質(zhì)區(qū)65a和65b在多個(gè)互連圖形60之間的半導(dǎo)體襯底51中形成。
每個(gè)互連圖形60的側(cè)壁覆蓋有間隔層75，間隔層75由腐蝕中止襯里67a、犧牲絕緣層的殘留物69a′以及上部間隔層71a構(gòu)成。腐蝕中止襯里67a直接設(shè)置在互連圖形60的側(cè)壁上，犧牲絕緣層的殘留物69a′和上部間隔層71a分別設(shè)置在下部側(cè)壁和上部側(cè)壁區(qū)域中的腐蝕中止襯里67a上。此外，腐蝕中止襯里67a的延伸部分介于犧牲絕緣層的殘留物69a′和半導(dǎo)體襯底之間。如圖18所示，靠近半導(dǎo)體襯底51處的一對(duì)互連圖形60之間的間隙較寬，遠(yuǎn)離半導(dǎo)體襯底51處的間隙較窄。雜質(zhì)區(qū)65a和65b的露出面積可以有利地增加，由此能夠改善接觸焊盤電阻和對(duì)準(zhǔn)余量。最后，互連圖形60之間的間隙由導(dǎo)電焊盤83a和83b填充，導(dǎo)電焊盤83a和83b分別電連接到雜質(zhì)區(qū)65a和65b。
從上文可以容易看出，根據(jù)本發(fā)明，通過下述方法可以實(shí)現(xiàn)高性能的MOS晶體管在半導(dǎo)體襯底51中形成低濃度雜質(zhì)區(qū)65a和65b以及LDD-型源/漏極區(qū)78、然后在低溫下形成犧牲絕緣層69和層間絕緣層79。此外，通過使用與器件隔離層53和雜質(zhì)區(qū)65a、65b相比更容易腐蝕腐蝕中止層67的腐蝕劑，而不損傷器件隔離層53和雜質(zhì)區(qū)65a和65b，靠近低濃度雜質(zhì)區(qū)65a和65b的自對(duì)準(zhǔn)接觸孔的寬度可以增大。由此，字線圖形62和存儲(chǔ)節(jié)點(diǎn)接觸孔89的對(duì)準(zhǔn)余量可以增加并提高結(jié)漏電流特性。
總結(jié)以上詳細(xì)的說明，應(yīng)該注意可以對(duì)優(yōu)選的實(shí)施例進(jìn)行多種變化和改型而基本上不脫離本發(fā)明的主旨。所有這些變化和改型都包括在下面權(quán)利要求書中說明的本發(fā)明的范圍內(nèi)。
權(quán)利要求
1．一種形成集成電路器件的方法，包括以下步驟在襯底上形成一對(duì)互連圖形，襯底具有設(shè)置在成對(duì)互連圖形之間的半導(dǎo)體區(qū)；在成對(duì)互連圖形和襯底上形成腐蝕中止層；然后在成對(duì)互連圖形和半導(dǎo)體區(qū)上形成包括第一材料的犧牲絕緣層；選擇性地腐蝕犧牲絕緣層以露出在成對(duì)互連圖形表面上延伸的部分腐蝕中止層；在成對(duì)互連圖形和覆蓋半導(dǎo)體區(qū)的犧牲絕緣層的一部分之間的間隙區(qū)上部中形成包括第二材料并在成對(duì)互連圖形的側(cè)壁部分上延伸的側(cè)壁絕緣間隔層；和使用側(cè)壁絕緣間隔層作為腐蝕掩模，選擇性地腐蝕覆蓋半導(dǎo)體區(qū)的部分犧牲絕緣層，以形成側(cè)壁絕緣間隔層下面的凹槽。
2．如權(quán)利要求1所述的方法，其特征在于，還包括以下步驟腐蝕腐蝕中止層的一部分，該部分通過從半導(dǎo)體區(qū)的表面上選擇性地腐蝕覆蓋半導(dǎo)體區(qū)的部分犧牲絕緣層以在側(cè)壁絕緣間隔層下面形成凹槽的部分腐蝕中止層的步驟而露出；和在成對(duì)互連圖形之間形成導(dǎo)電焊盤，從而導(dǎo)電焊盤接合半導(dǎo)體區(qū)。
3．如權(quán)利要求1所述的方法，其特征在于，選擇性地腐蝕覆蓋半導(dǎo)體區(qū)的部分犧牲絕緣層以形成側(cè)壁絕緣間隔層下面的凹槽的步驟包括選擇性地腐蝕覆蓋半導(dǎo)體區(qū)的部分犧牲絕緣層以形成側(cè)壁絕緣間隔層下面的凹槽，同時(shí)保留側(cè)壁絕緣間隔層和襯底之間的間隙區(qū)下部的成對(duì)互連圖形的側(cè)壁部分上的犧牲絕緣層。
4．如權(quán)利要求1所述的方法，其特征在于，選擇性地腐蝕覆蓋半導(dǎo)體區(qū)的部分犧牲絕緣層以形成側(cè)壁絕緣間隔層下面凹槽的步驟包括選擇性地腐蝕覆蓋半導(dǎo)體區(qū)的部分犧牲絕緣層以形成側(cè)壁絕緣間隔層下面的凹槽，從而從側(cè)壁絕緣間隔層和襯底之間的間隙區(qū)下部中的成對(duì)互連圖形的側(cè)壁部分上除去犧牲絕緣層。
5．如權(quán)利要求1所述的方法，其特征在于，腐蝕中止層具有約200到約1000的厚度。
6．如權(quán)利要求1所述的方法，其特征在于，腐蝕中止層由第二材料構(gòu)成。
7．如權(quán)利要求1所述的方法，其特征在于，第二材料包括氮化硅(SiN)。
8．如權(quán)利要求1所述的方法，其特征在于，第一材料包括選自下列材料組中的材料高密度等離子體(HDP)氧化物、等離子體增強(qiáng)的原硅酸四乙脂(PE-TEOS)以及未摻雜的硅酸鹽玻璃(USG)。
9．如權(quán)利要求1所述的方法，其特征在于，在小于約800℃的溫度下進(jìn)行形成犧牲絕緣層的步驟。
10．如權(quán)利要求1所述的方法，其特征在于，選擇性地腐蝕犧牲絕緣層以露出在成對(duì)互連圖形表面上延伸的部分腐蝕中止層的步驟包括各向同性地腐蝕犧牲絕緣層以露出在成對(duì)互連圖形表面上延伸的部分腐蝕中止層。
11．如權(quán)利要求1所述的方法，其特征在于，選擇性地腐蝕覆蓋半導(dǎo)體區(qū)的部分犧牲絕緣層以形成側(cè)壁絕緣間隔層下面的凹槽的步驟包括各向異性地腐蝕覆蓋半導(dǎo)體區(qū)的部分犧牲絕緣層以形成側(cè)壁絕緣間隔層下面的凹槽。
12．一種形成集成電路器件的方法，包括以下步驟在襯底中形成隔離層以形成存儲(chǔ)單元區(qū)和周邊電路區(qū)；在存儲(chǔ)單元區(qū)中的襯底上形成一對(duì)字線圖形；在周邊電路區(qū)中形成柵極圖形；在成對(duì)字線圖形之間形成犧牲絕緣層，從而基本上填充了成對(duì)字線圖形之間的間隙；腐蝕犧牲絕緣層，從而犧牲絕緣層填充鄰近襯底的成對(duì)字線圖形之間的間隙區(qū)下部；和在存儲(chǔ)單元區(qū)和周邊電路區(qū)上形成層間絕緣層，從而從層間絕緣層的上表面到存儲(chǔ)單元區(qū)中的襯底表面的距離大于從層間絕緣層的上表面到周邊電路區(qū)中的襯底的距離。
13．如權(quán)利要求12所述的方法，其特征在于，還包括以下步驟從存儲(chǔ)單元區(qū)腐蝕層間絕緣層；腐蝕犧牲絕緣層以露出字線圖形之間的襯底；在存儲(chǔ)單元區(qū)和周邊電路區(qū)上形成導(dǎo)電層，從而從導(dǎo)電層的上表面到存儲(chǔ)單元區(qū)中的襯底表面的距離大于從導(dǎo)電層的上表面到周邊電路區(qū)中的襯底表面的距離。
14．如權(quán)利要求13所述的方法，其特征在于，還包括以下步驟腐蝕存儲(chǔ)單元區(qū)中的導(dǎo)電層以及周邊電路區(qū)中的導(dǎo)電層和層間絕緣層，以在成對(duì)字線圖形之間的間隙中形成導(dǎo)電焊盤。
15．如權(quán)利要求13所述的方法，其特征在于，使用化學(xué)機(jī)械拋光(CMP)進(jìn)行腐蝕存儲(chǔ)單元區(qū)中的導(dǎo)電層以及周邊電路區(qū)中的導(dǎo)電層和層間絕緣層的步驟。
16．如權(quán)利要求12所述的方法，其特征在于，還包括以下步驟在腐蝕的犧牲絕緣層和成對(duì)字線圖形上形成間隔絕緣層，從而間隔絕緣層設(shè)置在遠(yuǎn)離襯底的成對(duì)字線圖形之間的間隙區(qū)上部中的成對(duì)字線圖形的側(cè)壁上；腐蝕間隔絕緣層以露出成對(duì)字線圖形之間的犧牲絕緣層的一部分，同時(shí)保留間隙區(qū)上部中的成對(duì)字線圖形側(cè)壁上的間隔絕緣層；和腐蝕層間絕緣層和犧牲絕緣層以露出字線圖形之間的襯底，同時(shí)保留間隙區(qū)下部中成對(duì)字線圖形的側(cè)壁上的犧牲絕緣層，間隙區(qū)下部比間隙區(qū)上部寬。
17．一種集成電路器件，具有襯底；設(shè)置在襯底上的具有側(cè)壁的互連圖形；和設(shè)置在側(cè)壁上的包括第一材料層和第二材料層的合成絕緣層，使得第一材料層設(shè)置在側(cè)壁區(qū)域的上部，第二材料層設(shè)置在第一材料層和襯底之間的側(cè)壁區(qū)域的下部，第一材料層比第二材料層厚。
18．如權(quán)利要求17所述的集成電路器件，其特征在于，襯底包括鄰近互連圖形設(shè)置的半導(dǎo)體區(qū)。
19．如權(quán)利要求18所述的集成電路器件，其特征在于，還包括緊靠其中一個(gè)互連圖形側(cè)壁上的合成絕緣層并接合半導(dǎo)體區(qū)的導(dǎo)電焊盤。
20．如權(quán)利要求17所述的集成電路器件，其特征在于，互連圖形包括導(dǎo)電層；和設(shè)置在導(dǎo)電層上的帽蓋層；以及其中集成電路器件還包括設(shè)置在導(dǎo)電層和襯底之間的柵極絕緣層。
21．如權(quán)利要求20所述的集成電路器件，其特征在于，第二材料層與導(dǎo)電層和帽蓋層之間的界面重疊。
22．如權(quán)利要求17所述的集成電路器件，其特征在于，第二材料層包括選自下列材料組中的材料高密度等離子體(HDP)氧化物、等離子體增強(qiáng)的原硅酸四乙脂(PE-TEOS)以及未摻雜的硅酸鹽玻璃(USG)。
23．如權(quán)利要求17所述的集成電路器件，其特征在于，第一材料層包括氮化硅(SiN)。
全文摘要
集成電路器件及其制造方法,選擇性地腐蝕絕緣層以增加與半導(dǎo)體區(qū)相鄰的自對(duì)準(zhǔn)接觸區(qū)域?；ミB圖形形成在具有設(shè)置在互連圖形之間的半導(dǎo)體區(qū)的襯底上。在成對(duì)互連圖形和襯底上形成腐蝕中止層,在成對(duì)互連圖形和半導(dǎo)體區(qū)上形成犧牲絕緣層。腐蝕犧牲絕緣層以露出在成對(duì)互連圖形表面上延伸的部分腐蝕中止層。側(cè)壁絕緣間隔層形成在互連圖形之間的間隙區(qū)上部中的成對(duì)互連圖形的側(cè)壁部分上和覆蓋半導(dǎo)體區(qū)的部分犧牲絕緣層上。
文檔編號(hào)H01L27/108GK1314707SQ0110167
公開日2001年9月26日 申請(qǐng)日期2001年1月15日 優(yōu)先權(quán)日2000年3月17日
發(fā)明者李宰求, 高寬協(xié) 申請(qǐng)人:三星電子株式會(huì)社