專利名稱：用于在一個(gè)襯底上形成不同厚度的雙柵極氧化層的方法
技術(shù)領(lǐng)域：
本發(fā)明一般涉及半導(dǎo)體器件的制造，更具體地說，涉及在一個(gè)具有不同厚度的絕緣層的襯底上制造多個(gè)場(chǎng)效應(yīng)晶體管(FET)器件的方法。
背景技術(shù)：
近些年來，半導(dǎo)體工業(yè)有了驚人的發(fā)展，使得電路密度和復(fù)雜性極大地增加，而功率消耗和組件尺寸極大地減少?，F(xiàn)在的半導(dǎo)體技術(shù)使得能夠制造具有數(shù)百萬個(gè)晶體管的單芯片微處理器，其以數(shù)百個(gè)MIPS(每秒百萬個(gè)指令)的速度操作，并且被封裝在相當(dāng)小的空氣冷卻的半導(dǎo)體組件包裝內(nèi)。在半導(dǎo)體襯底上形成的許多集成電路在一個(gè)芯片上包括多個(gè)電路功能。這種器件包括，例如，非易失存儲(chǔ)存儲(chǔ)器(NVM)器件和DRAM(動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器)，它們由存儲(chǔ)單元的陣列構(gòu)成，用于存儲(chǔ)數(shù)字信息。在這些器件上的外圍電路一般包括用于尋址存儲(chǔ)器單元的邏輯電路，而其它的外圍電路作為讀寫緩沖器和檢測(cè)放大器。在市場(chǎng)上，增加便攜性和連續(xù)使用能力同時(shí)減少電子手持器件的體積和重量的驅(qū)動(dòng)力對(duì)芯片制造商施加了更大的壓力，使得他們尋求應(yīng)付這些要求同時(shí)又減少芯片尺寸的方法。
為了改善性能和優(yōu)化這些器件，在電子工業(yè)中非常需要提供具有薄的和厚的柵極絕緣層，通常是氧化層的FET。薄的柵極絕緣層被用于外圍(邏輯)電路中，以便增加FET器件的性能，同時(shí)需要提供較厚的柵極絕緣層以便滿足模擬電路和I/O電路的較高的柵極電壓的要求。例如，在邏輯電路中的FET將具有大約3.3V的柵極電壓。在另一方面，在模擬電路和I/O電路中的接入晶體管通常需要相當(dāng)高的柵極電壓。
用于制造這些器件的通用的方法使用生成-刻蝕-生成處理。在使用生成-刻蝕-生成處理形成厚的和薄的柵極氧化層時(shí)，首先局部地生成厚的氧化層。然后在厚的柵極層區(qū)域提供光刻膠掩模，同時(shí)從薄的柵極區(qū)域刻蝕所述氧化物；然后整個(gè)晶片進(jìn)行薄的柵極氧化物生成。不過，這種方法的一個(gè)缺點(diǎn)是，光刻膠掩模污染所述氧化層，因而使器件的電性能變劣。一種這樣的污染是在柵極氧化物中的移動(dòng)的鈉(Na)離子，其影響在FET上的柵極電壓的長(zhǎng)期穩(wěn)定性。這種方法的另一個(gè)缺點(diǎn)是其導(dǎo)致在氧化物層中的較高的缺陷，因?yàn)槌跏嫉暮竦臇艠O氧化物層要經(jīng)過薄的柵極氧化物的預(yù)清潔處理。在薄的柵極預(yù)清潔處理期間對(duì)厚的柵極氧化物的傷害導(dǎo)致在厚的柵極氧化物中形成缺陷。
因此，需要一種用于在半導(dǎo)體襯底上制造薄的和厚的柵極氧化物的方法，其中不使用引起柵極氧化物污染的光刻膠，因而在薄的柵極預(yù)清處理潔期間不會(huì)破壞厚的氧化物層。
發(fā)明概要本發(fā)明涉及一種多層?xùn)艠O氧化物制造方法，其不使厚的柵極氧化物遭受光刻膠掩模的影響而被其污染，氧化物層，并且在薄的柵極預(yù)清潔處理期間也不使厚的柵極氧化物遭受刻蝕化學(xué)物質(zhì)的侵襲。本發(fā)明的實(shí)施例提供的優(yōu)點(diǎn)在于，在制造具有薄的和厚的柵極區(qū)域的器件時(shí)，不增加主要處理的復(fù)雜性，便能減少在厚的柵極氧化物層(或絕緣層)中的缺陷密度。
本發(fā)明的一個(gè)示例的實(shí)施例旨在提供一種用于制造半導(dǎo)體結(jié)構(gòu)的方法，所述方法包括在半導(dǎo)體材料上方提供第一絕緣層。所述第一層由適用于蓋住第一層的第二絕緣保護(hù)層覆蓋。然后，使用第二層保護(hù)第一層在半導(dǎo)體材料的一個(gè)區(qū)域的上方的第一層和第二層被除去，此時(shí)剩下隨后被暴露的半導(dǎo)體材料的區(qū)域。在第一和第二層以及相鄰的暴露的半導(dǎo)體材料區(qū)域的上方形成第三絕緣材料層；然后在第三絕緣層上方淀積柵極材料。最后，進(jìn)行刻蝕步驟，通過柵極材料和底層到達(dá)半導(dǎo)體材料進(jìn)行刻蝕，從而形成厚柵極區(qū)域和薄柵極區(qū)域。
本發(fā)明的另一個(gè)例子涉及用于制造半導(dǎo)體器件的方法，其包括在半導(dǎo)體材料上方提供第一絕緣層。所述第一層由適用于蓋住第一層的第二絕緣保護(hù)層覆蓋。同時(shí)在第二絕緣層上方生成第三絕緣層。在第三層的一部分的上方形成光刻膠，然后，除去未被光刻膠覆蓋的第三層的部分。然后除去光刻膠層，從而由被設(shè)置在第二層的一部分的上方的第三層形成絕緣掩模。接著，除去未被絕緣掩模蓋住的第二層的部分，使得剩下的和第二、第三層相鄰的第一層的部分被露出。除去絕緣掩模和第一層的被露出的部分，因而剩下和第一、第二層相鄰的暴露的半導(dǎo)體區(qū)域。在第一和第二層以及相鄰的暴露的半導(dǎo)體材料區(qū)域的上方形成第四絕緣材料層；然后在第四絕緣層上方形成柵極材料。最后，柵極材料層被刻蝕通到半導(dǎo)體材料，從而在半導(dǎo)體材料上形成厚柵極區(qū)域和薄柵極區(qū)域。
本發(fā)明的上述的實(shí)施例并不等于本發(fā)明所有可能的實(shí)施例。下面更詳細(xì)地說明這些實(shí)施例的細(xì)節(jié)。
附圖的詳細(xì)說明下面結(jié)合附圖詳細(xì)說明本發(fā)明的幾個(gè)實(shí)施例，通過這些說明，可以更充分地理解本發(fā)明，其中

圖1A說明按照本發(fā)明的教導(dǎo)制造半導(dǎo)體結(jié)構(gòu)的一個(gè)例子，其中具有被局部地設(shè)置在兩個(gè)絕緣層上方的光刻膠層；圖1B說明一個(gè)示例的實(shí)施例，其中光刻膠掩模被除去了，并且除去了頂部絕緣層的一部分；圖1C說明一個(gè)示例的實(shí)施例，其中在襯底上方的絕緣層的部分被部分地除去了，借以在襯底上限定一個(gè)厚的和薄的柵極區(qū)域；圖1D說明一個(gè)示例的實(shí)施例，其中在襯底的厚的和薄的柵極區(qū)域的上方形成另一個(gè)絕緣層；圖1E說明一個(gè)示例的實(shí)施例，其中在厚的和薄的柵極區(qū)域上方形成多晶硅，使用常規(guī)的制造技術(shù)形成兩個(gè)器件；圖2A說明按照本發(fā)明的教導(dǎo)制造半導(dǎo)體結(jié)構(gòu)的一個(gè)例子，其中具有被局部地設(shè)置在兩個(gè)絕緣層上方的光刻膠層；圖2B說明一個(gè)示例的實(shí)施例，其中光刻膠掩模被除去了，并且除去了頂部絕緣層的一部分；圖2C說明一個(gè)示例的實(shí)施例，其中在除去中間絕緣層的部分時(shí)使用頂部絕緣層作為掩模，其中剩下的下部絕緣層的部分被曝光；圖2D說明一個(gè)示例的實(shí)施例，其中上絕緣層被除去了，在襯底上方的下絕緣層被除去了，借以在襯底上限定厚的和薄的柵極區(qū)域；圖2E說明一個(gè)示例的實(shí)施例，其具有被形成在襯底的厚的和薄的柵極區(qū)域的上方的另一個(gè)絕緣層；圖2F說明一個(gè)示例的實(shí)施例，其中在厚的和薄的柵極區(qū)域上方形成多晶硅，使用常規(guī)的制造技術(shù)形成兩個(gè)器件。
雖然本發(fā)明具有多種實(shí)施例和不同的形式，下面將對(duì)附圖表示的例子進(jìn)行說明。不過，應(yīng)該理解，本發(fā)明不不限于所述的特定實(shí)施例。相反，本發(fā)明包括在權(quán)利要求限定的范圍和構(gòu)思內(nèi)的所有的改變和改型。
發(fā)明的詳細(xì)說明相信本發(fā)明可以應(yīng)用于不同類型的半導(dǎo)體器件，并且已經(jīng)發(fā)現(xiàn)本發(fā)明特別適用于混合信號(hào)技術(shù)器件，在這些器件中需要使用在一個(gè)襯底上的不同厚度的雙層?xùn)艠O氧化物。在這種器件上，薄的柵極氧化物一般用于低電壓的高性能的數(shù)字CMOS電路；而厚的柵極氧化物用于支持較高電壓的模擬設(shè)計(jì)和I/O電路。本發(fā)明的一個(gè)重要的優(yōu)點(diǎn)在于厚的柵極氧化物不暴露于光刻膠掩模，或不受光刻膠的污染，并且厚的柵極氧化物不受在薄的柵極氧化物的預(yù)清潔期間的刻蝕化學(xué)物質(zhì)的侵襲。用這種方式，在厚的柵極氧化物層(或絕緣層)中的缺陷密度可以被減小，而不增加在制造具有薄的和厚的柵極區(qū)域的器件中的主要處理的復(fù)雜性。雖然本發(fā)明不必限制于MOS器件，下面將通過討論基于MOS的半導(dǎo)體制造方法和半導(dǎo)體結(jié)構(gòu)的不同例子來得到對(duì)本發(fā)明的全面理解。
在本發(fā)明的一個(gè)示例的實(shí)施例中，說明了一種用于制造一種半導(dǎo)體結(jié)構(gòu)的方法，所述方法包括在半導(dǎo)體材料上方提供第一絕緣層。所述第一層由適用于蓋住第一層的第二絕緣保護(hù)層覆蓋。然后，使用第二層保護(hù)第一層除去在半導(dǎo)體材料的一個(gè)區(qū)域的上方的第一層和第二層，借以剩下隨后要曝光的半導(dǎo)體材料的區(qū)域。在第一和第二層和相鄰的曝光的半導(dǎo)體材料區(qū)域上方形成第三絕緣材料層；然后把柵極材料淀積在第三絕緣層上方。最后，刻蝕步驟刻蝕通過柵極材料和底層到半導(dǎo)體材料，從而形成厚的柵極區(qū)域和薄的柵極區(qū)域。
圖1A-1E說明本發(fā)明的另一個(gè)實(shí)施例，用于說明制造具有厚的和薄的柵極區(qū)域的半導(dǎo)體器件的一種特定方法。在圖1A中，在常規(guī)的絕緣處理之后，在整個(gè)晶片或襯底10的上方生成初始氧化物層12。然后淀積第二絕緣材料層14(氧化物或絕緣材料)，在這種情況下所述絕緣材料是氮化硅。第一和第二層也可以由二氧化硅、氮氧化硅、氟氧化硅或磷硅酸鹽玻璃制成。然后，厚的柵極區(qū)域利用光刻膠16掩蓋，如同常規(guī)處理那樣，第二層(氮化物)14從薄的柵極區(qū)域被刻蝕(使用濕處理或干處理)。然后，除去光刻膠16，得到圖1B所示的結(jié)構(gòu)。在圖1C中，氮化物層14被用作初始氧化物12的保護(hù)層或掩模，同時(shí)，在薄的柵極預(yù)清潔處理期間，從薄的柵極區(qū)域18剝離氧化物12的部分。這使得薄的柵極預(yù)清潔處理能夠被優(yōu)化而不用擔(dān)心對(duì)厚的柵極區(qū)域(層12和14)的化學(xué)侵襲。
參看圖1D，然后，生成薄的柵極氧化物20，其在厚的柵極區(qū)域中的氮化物層14上形成薄的氧化物層22。這使得在厚的柵極區(qū)域形成“ONO”或氧化的氮化絕緣層，和當(dāng)前在常規(guī)的DRAM處理中使用的類似。如圖1F所示，然后，多晶硅或其它合適的柵極材料被直接淀積在襯底上的絕緣層的上方，然后通過刻蝕而形成柵極層24和26。在常規(guī)的CMOS處理之后，器件27(厚柵極)和器件29(薄柵極)被形成在襯底10上。最初的氧化/氮化/氧化的氮化疊層(12，14，22)作為厚的柵極絕緣層，而氧化物20作為薄的柵極絕緣層。此外，氮化物和氧化物相比具有大的介電常數(shù)，所以和二氧化硅或其它的材料相比，可以使用厚的氮化物膜，此時(shí)仍能提供相當(dāng)薄的有效的絕緣厚度。
這個(gè)示例的方法具有若干優(yōu)點(diǎn)。首先，在厚柵極區(qū)域中的初始柵極氧化物不被侵襲，減少了在厚柵極氧化層中的缺陷的數(shù)量。其次，因?yàn)槿绲璧牟牧暇哂斜纫话愕难趸锔叩慕^緣常數(shù)，所以可以使用相當(dāng)厚的氮化物層，同時(shí)保持在厚柵極器件上的合理的有效氧化物的厚度。第三，在厚柵極器件中使用的ONO絕緣一般具有比薄柵極區(qū)域較少的缺陷，因?yàn)槭褂锚?dú)立的層形成絕緣層，使得在兩個(gè)膜、初始氧化物和氮化物中的缺陷不會(huì)一致。關(guān)于兩層的缺陷不一致時(shí)可以改善絕緣質(zhì)量可以參考Tseng等人的文章“Thin CVD Staked GateDielectric for VLSI Technology”IEDM Tech.Dig.，p.321，1993。
對(duì)于厚柵極器件27的初始氧化物層的一種示例的膜厚可以是3納米(第一厚度)。最后的氮化物層的示例的厚度大約是5納米(第二厚度)，氧化的氮化物層的示例的厚度是大約2納米(第三厚度)。因此，有效的厚的絕緣厚度是3+5(3.9/7.5)+2＝7.6納米。在一種應(yīng)用中，這類器件的目標(biāo)值應(yīng)當(dāng)是8納米。薄的柵極區(qū)域具有薄的氧化物層，其厚度小于厚柵極區(qū)域的第一層的第一厚度。如果DRAM制造者能夠把ONO絕緣的尺寸減少到6納米的有效厚度，則這種技術(shù)可以用于將來的生產(chǎn)處理。關(guān)于更多的信息，可以參考Eimori等人的文章“VLSI DRAM with Stacked Capacitor Cells for Low VoltageOperation”，IEDM Tech.dig.p.45，1993。
本發(fā)明的一個(gè)主要的優(yōu)點(diǎn)涉及減少或阻止光刻膠的污染。為了實(shí)現(xiàn)這個(gè)優(yōu)點(diǎn)，圖2A-2F說明了本發(fā)明的另一個(gè)實(shí)施例，其說明用于制造具有厚的和薄的柵極區(qū)域的半導(dǎo)體器件的特定方法。如果第二絕緣材料例如氮化物的刻蝕不適于光刻膠掩模處理，則這種方法是尤其有用的。
參見圖2A，處理以相同的方式開始，首先是初始的氧化物，得到在襯底30上的氧化物層32，然后淀積氮化物，得到氮化物層34(在這種情況下是氮化硅)。在氮化物層34上形成第三氧化物層36(在這種情況下是氧化硅)，用作硬掩模。然后形成光刻膠圖形38，并刻蝕被露出的在氮化物層34上的頂部氧化物層36(圖2B)(這可以用常規(guī)的處理進(jìn)行)。然后，剝離光刻膠38(圖2A-2C)，并使用氧化物36作為硬掩模刻蝕露出的氮化物層34。使用氧化物層36作為硬掩模允許使用氮化物刻蝕，例如熱的H3PO4，其一般不適用于光刻膠掩模。
在圖2D中，氧化物刻蝕掩模，在這種情況下是氧化物層36和薄的柵極區(qū)域39中的初始氧化物層32一道被除去，從而露出晶片30。見圖2E，然后，生成薄的柵極氧化物40(或第四層)，其在厚柵極區(qū)域形成薄的氧化物層42。在薄的柵極生成之后，在厚柵極區(qū)域得到相同的ONO絕緣。如圖2F所示，然后在襯底上直接淀積多晶硅或另一種合適的柵極材料并進(jìn)行刻蝕而形成柵極層44和46。按照常規(guī)的CMOS處理，形成器件47(厚柵極)和器件49(薄柵極)。
示例的方法使用氧化物層作為硬掩模進(jìn)行刻蝕氮化物，借以提供選擇刻蝕化學(xué)物質(zhì)的靈活性。所述的方法還提供靈活性，使得可以選擇氮化物之外的材料用于保護(hù)初始氧化物層。第一、第二、第三和第四層也可以由二氧化硅、氮氧化硅、氟氧化硅或磷硅酸鹽玻璃制成。如上所述，本發(fā)明可以用于許多不同的半導(dǎo)體結(jié)構(gòu)和布置。因而，本發(fā)明不限于上述的基體的實(shí)施例，應(yīng)當(dāng)理解，不脫離權(quán)利要求限定的范圍和構(gòu)思，本領(lǐng)域技術(shù)人員可以作出各種改變和改型。所述權(quán)利要求旨在包括這些改型和器件。
按照條約第19條的修改部分，并且其中除去頭兩層的步驟還包括除去第二層的暴露的部分，借以暴露第一層的未被第二和第四層掩蓋的部分；以及除去第四層和第一層的暴露的部分，借以暴露和剩余的第一第二層相鄰的半導(dǎo)體材料的部分。
10.一種用于制造半導(dǎo)體器件的方法，包括在半導(dǎo)體材料上提供第一絕緣材料層；由適用于掩蓋第一層的第二絕緣保護(hù)層覆蓋所述第一層；在第二保護(hù)層的部分上方形成光刻膠層；除去未被光刻膠覆蓋的第二層的部分，然后除去光刻膠層；在使用第二層作為掩模保護(hù)第一層的部分的同時(shí)，除去半導(dǎo)體材料一個(gè)區(qū)域上方的第一層，從而剩下和這兩層相鄰的半導(dǎo)體區(qū)域基本暴露；在第二層和相鄰的暴露的半導(dǎo)體材料區(qū)域上形成第三絕緣材料層；在第三絕緣層上方淀積柵極材料；以及刻蝕柵極材料層直到所述半導(dǎo)體層，從而在半導(dǎo)體材料上形成厚柵極區(qū)域和薄柵極區(qū)域。
權(quán)利要求
1.一種用于制造半導(dǎo)體器件的方法，包括在半導(dǎo)體材料上方提供第一絕緣材料層；由適用于掩蓋(mask)第一層的第二絕緣保護(hù)層覆蓋所述第一層；在使用第二層保護(hù)第一層的同時(shí)除去在半導(dǎo)體材料的一個(gè)區(qū)域的上方的第一層和第二層，其中使和這兩層相鄰的半導(dǎo)體材料的區(qū)域被暴露；在第一和第二層以及相鄰的暴露的半導(dǎo)體材料區(qū)域的上方形成第三絕緣材料層；在第三絕緣層上方淀積柵極材料；以及刻蝕柵極材料層直到半導(dǎo)體材料，從而在半導(dǎo)體材料上形成厚柵極區(qū)域和薄柵極區(qū)域。
2.如權(quán)利要求1所述的方法，還包括在除去前兩層之前在第二保護(hù)層的上方形成光刻膠層。
3.如權(quán)利要求1所述的方法，還包括形成第一厚度的第一層，形成具有第二厚度的第二層，和形成具有第三厚度的第三層，其中第三層形成厚柵極區(qū)域的一部分，并且三層的組合的有效厚度大約8納米。
4.如權(quán)利要求3所述的方法，其中形成薄柵極區(qū)域的部分的第三絕緣層的厚度小于厚柵極區(qū)域的第一層的厚度。
5.如權(quán)利要求1所述的方法，其中第三層是氧化的氮化物。
6.如權(quán)利要求1所述的方法，其中第一和第二層從下列材料中的至少一種選擇二氧化硅、氮化硅、氮氧化硅、氟氧化硅或磷硅酸鹽玻璃
7.如權(quán)利要求3所述的方法，其中厚柵極區(qū)域具有由不同材料制成的絕緣層，借以改善在厚柵極區(qū)域的絕緣質(zhì)量。
8.如權(quán)利要求1所述的方法，還包括在頭兩層被局部除去之前在第二層上形成適用于掩蓋第二層的第四絕緣層。
9.如權(quán)利要求8所述的方法，還包括在第四層上形成光刻膠層，以及在除去頭兩層之前，除去第四層的一部分，借以暴露第二層的一部分，并且其中除去頭兩層的步驟還包括除去第二層的暴露的部分，借以暴露第一層的未被第二和第四層掩蓋的部分；以及除去第四層和第一層的暴露的部分，借以暴露和剩余的第一第二層相鄰的半導(dǎo)體材料的部分。
10.一種用于制造半導(dǎo)體器件的方法，包括在半導(dǎo)體材料上方提供第一絕緣層；由適用于掩蓋第一層的第二絕緣保護(hù)層覆蓋所述第一層；在第二保護(hù)層的部分上方形成光刻膠層；除去未被光刻膠覆蓋的第二層的部分，然后除去光刻膠層；在使用第二層作為掩模保護(hù)第一層的部分的同時(shí)，除去半導(dǎo)體材料一個(gè)區(qū)域上方的第一層，從而剩下和這兩層相鄰的半導(dǎo)體區(qū)域基本暴露；在第一和第二層以及相鄰的暴露的半導(dǎo)體材料區(qū)域的上方形成第三絕緣材料層；在第三絕緣層上方淀積柵極材料；以及刻蝕柵極材料層直到所述半導(dǎo)體層，從而在半導(dǎo)體材料上形成厚柵極區(qū)域和薄柵極區(qū)域。
全文摘要
一種用于制造包括在一個(gè)晶片上由兩個(gè)不同厚度的絕緣層構(gòu)成的雙柵極氧化物層的半導(dǎo)體器件的方法,在一個(gè)示例的實(shí)施例中,制造一種半導(dǎo)體結(jié)構(gòu),其中在半導(dǎo)體材料上方提供第一絕緣層,并利用適用于蓋住第一層的第二絕緣保護(hù)層覆蓋所述第一層。然后,使用第二層保護(hù)第一層除去半導(dǎo)體材料的一個(gè)區(qū)域的上方的第一層和第二層,此時(shí)剩下隨后被暴露的半導(dǎo)體材料的區(qū)域。在第一和第二層以及相鄰的暴露的半導(dǎo)體材料區(qū)域的上方形成第三絕緣材料層;然后在第三絕緣層上方形成柵極材料。最后,進(jìn)行刻蝕步驟,通過柵極材料和底層直到半導(dǎo)體材料進(jìn)行刻蝕,從而形成厚柵極區(qū)域和薄柵極區(qū)域。使用基本相同的制造處理,厚柵極區(qū)域和薄柵極區(qū)域可以被形成在同一襯底上。
文檔編號(hào)H01L21/76GK1342329SQ00804555
公開日2002年3月27日 申請(qǐng)日期2000年10月26日 優(yōu)先權(quán)日1999年11月2日
發(fā)明者J·盧策, E·德穆伊宗 申請(qǐng)人:皇家菲利浦電子有限公司