專利名稱：利用絕緣襯墊防止窄器件中的閾值電壓的滾降的制作方法
發(fā)明的領域本發(fā)明通常是指半導體器件的制造。特別是本發(fā)明涉及在填充電介質區(qū)的蝕刻期間保存淺溝槽絕緣區(qū)完整的一種工藝。
發(fā)明的背景電子工業(yè)持續(xù)依賴半導體技術的發(fā)展以至在更加緊湊的區(qū)域中獲得更強功能的器件。對于許多應用，為了實現(xiàn)強功能的器件，需要將大量的電子器件集成到單一硅晶片里。由于硅晶片的每一給定區(qū)域的電子器件數(shù)目的增加，因此制造工藝變得更加困難。
已經制造出的大量的半導體器件在眾多的行業(yè)中具有不同的用途。這種以硅為基底的半導體器件常常包括金屬氧化物半導體(MOS)晶體管，例如P-溝道MOS(PMOS)晶體管、N-溝道MOS(NMOS)晶體管和互補MOS(CMOS)晶體管、雙極晶體管以及BiCMOS晶體管。
這些半導體器件中間的每一個常常包含一個在其上形成有多個有源器件的半導體襯底。給定的有源器件的具體結構可以在器件類型之間變化。例如在MOS晶體管中，有源器件通常包括源和漏區(qū)以及在源和漏區(qū)之間調整電流的柵電極。
在這種器件的制造中，一個重要的步驟是形成絕緣區(qū)使電子器件或它的一部分電隔離，并緊密地集成到硅晶片中。給定的有源器件的具體結構可以在器件類型之間變化，MOS型晶體管中通常包括源和漏區(qū)以及在源和漏區(qū)之間調整在溝道中流動的電流的柵電極。無關的電流不應在相鄰的MOS型晶體管的源和漏區(qū)之間流動。然而，在制造工藝中，如硼、磷、砷或銻雜質原子就會在晶片的固態(tài)硅內部發(fā)生運動。這種運動稱為擴散。在硅晶片以外的摻雜原子與硅片內部的那些摻雜原子之間存在濃度梯度的高溫下擴散過程就發(fā)生。當形成硅集成電路器件的p-型和n-型區(qū)時典型地利用高溫下的擴散過程。
稱作“溝槽隔離”的技術常常限制這種流動。溝槽隔離的特殊類型稱為淺溝槽隔離(STI)。STI常常用于隔離相同的或者反向極性類型(例如、p-型相對n-型)的器件的各自的擴散區(qū)。
在形成STI區(qū)中，一種技術包括在硅襯底上形成電介質薄膜?，F(xiàn)有技術工藝始于硅襯底，在其上形成二氧化硅薄層。在實例工藝中，在硅襯底上淀積大約100的SiO2。氧化物的淀積之后，在薄的氧化層上淀積實質上更厚的氮化硅層。在該實例工藝中，該工藝淀積大約1800的氮化硅。通過光刻，用光刻膠掩蔽STI區(qū)。實施SiN/SiO2疊層的選擇蝕刻直到暴露硅襯底。然后剝離光刻膠掩膜。利用SiN作掩膜，該工藝蝕刻出淺硅溝槽，蝕刻的該溝槽深入襯底中。開槽典型地接收填充淀積的高密度等離子體(HDP)氧化物。在實例工藝中，淀積氧化物的厚度在大約6000至9000之間并填充深度在2500至3500范圍的溝槽。然后，采用平面化工藝去除多余的氧化物。保留的氮化硅用做蝕刻終止。在現(xiàn)代的亞微米工藝中，化學機械拋光(CMP)使特征平坦。
參照現(xiàn)有技術工藝的
圖1A，進行了CMP之后顯示出的特征。在襯底110上形成器件100。由SiO2/SiN疊層140分隔STI區(qū)150。疊層140由薄的氧化層120和氮化物層130組成。實施平面化之后，利用濕法清洗工藝剝離氮化物。剝離氮化物的區(qū)域可用于提供被STI隔離的有源區(qū)的區(qū)域。隨后進行后CMP清洗工序，“犧牲氧化物”的預清洗工序，以及隨后的生長大約200至300的犧牲氧化層，制備用于后續(xù)工藝的MOS晶體管結構的有源區(qū)。
上述工藝可以在溝槽的上邊角附近形成STI氧化物凹槽。這是要解決的重要問題。參照圖1B，示出氧化物凹槽160。由于在后續(xù)加工中柵氧化變薄，以及在有源區(qū)120a附近的溝槽的上銳邊角環(huán)繞有較高的電場，這些凹槽引起窄晶體管中的Vt滾降，也稱為環(huán)繞效應。因此，頂端邊角氧化物凹槽加大了環(huán)繞效應并使設立有源區(qū)120a器件的晶體管性能退化。
因此，需要一種工藝使形成這種使晶體管性能退化的凹槽的可能性降到最小。
發(fā)明的概要通過多個實施例舉例說明本發(fā)明，其中之一將在下面簡要描述。該發(fā)明在加工期間使STI結構中的凹槽形成最小。根據(jù)一個實施例，半導體襯底通過形成的絕緣區(qū)具有至少一個與其它器件分離的淺溝槽，該溝槽其后限定集成電路的有源晶體管區(qū)。形成絕緣襯墊的方法包括在襯底上淀積電介質并基本上填充溝槽區(qū)并且覆蓋絕緣區(qū)。然后，該方法使電介質平面化以致它基本上與絕緣區(qū)共面。通過掩蔽設置在溝槽區(qū)上的電介質形成絕緣區(qū)，基本上覆蓋電介質并至少與一部分絕緣區(qū)重疊。去除絕緣區(qū)的未掩蔽部分并保留絕緣襯墊。絕緣區(qū)的未掩蔽部分限定有源晶體管區(qū)。然后，清洗晶體管的有源區(qū)并在此生長犧牲氧化層。生長犧牲氧化物層之后，去除絕緣襯墊。
本發(fā)明的上述概要并不代表本發(fā)明的每個公開的實施例，或每個方面。其它方面或實施例將在附圖以及詳細說明中提供。
附圖的簡要描述本發(fā)明可以結合相應的附圖通過以下的對本發(fā)明的不同實施例的詳細描述更充分地理解，其中圖1A說明CMP之后具有STI區(qū)的現(xiàn)有技術工藝的剖面圖；圖1B顯示預清洗/犧牲氧化物以及凹槽形成之后圖1A的結構；圖2A-2D說明根據(jù)本發(fā)明的實施例的工藝的剖面圖，其中圖2A說明具有限定的并且平面化的STI區(qū)的襯底的剖面圖；圖2B表明由光-掩膜限定氮化物襯墊的圖2A的剖面圖；圖2C說明未掩蔽的氮化物除去之后保留氮化物襯墊的圖2B的結構；圖2D說明根據(jù)本發(fā)明的另一個實施例中氮化物襯墊除去之后圖2C的結構；當本發(fā)明容許不同的變化和替換形式時，它的具體的實施例將通過附圖中的舉例以及在此的詳細描述進行說明。然而，應當理解，本發(fā)明并不限于公開的具體方式，相反地，本發(fā)明包括落入由附加的權利要求所限定的本發(fā)明精神和范圍之內的所有改進、等同和變形。
不同實施例的詳細描述已經發(fā)現(xiàn)結合用于制造MOS型晶體管的蝕刻工藝本發(fā)明的益處和優(yōu)點。本發(fā)明發(fā)現(xiàn)獨特的益處是有利于在溝槽的上邊角蝕刻薄的區(qū)的可能性最小化。本發(fā)明尤其也對控制閾值電壓和窄晶體管的漏電流有用。在以下的論述中，MOS結構用來描述本發(fā)明的實施實例，然而本發(fā)明并不限制于此。
硅襯底中，形成溝槽絕緣區(qū)的工藝已經作為背景技術論述。CMP拋光結構的表面構形并且該結構將為后續(xù)的工藝作準備。掩蔽存在溝槽氧化物的區(qū)。光掩膜覆蓋氧化物并且與周圍的氮化物的寬度重疊。蝕刻清除暴露的氮化物。溝槽被保護，因為它被氧化物(SixOy)襯墊圍繞。在形成保護襯墊時其它材料可以用來代替氮化硅。這些材料包括富硅氧化物(SixOy)或硅-氧-氮化物(SixOyNz)。氮化物襯墊保護溝槽的上面邊角不受后續(xù)的蝕刻工藝的影響。本發(fā)明可適用于溝槽隔離法如在美國專利號5882982中所述，“溝槽隔離法”公開在1999年3月16日，已轉讓給本受讓人并且在此將它全部引證參考。
在根據(jù)本發(fā)明的實例工藝中，參照圖2A-2D，將對保護STI氧化物的上面邊角的氮化物襯墊進行說明。特別地，在圖2A中，結構200具有硅襯底210。在襯底210上，薄的氧化物220和基本上較厚的氮化硅230的電介質疊層240粘合在淺溝槽絕緣區(qū)250。HDP(高密度等離子體)氧化物填充淺溝槽絕緣區(qū)250。填充淺溝槽隔離的氧化物可以用其它技術實現(xiàn)，例如低壓化學氣相淀積(LPCVD)。淀積氧化物充填之后，結構的表面200進行CMP平面化。
參照圖2B，光刻膠260掩蔽STI區(qū)250。光刻膠260覆蓋STI區(qū)250并與鄰接于溝槽250的氮化物230重疊。在現(xiàn)代的亞微米工藝中，重疊大約0.05m至0.20m或大約0.10m至0.15m的范圍之內。重疊還足以產生有效的保護阻擋，然而卻不消耗隨后形成的有源晶體管區(qū)的溝道寬度W(圖示)。參照圖2C，常規(guī)的光刻法從圖2B的氮化物層230處形成氮化物襯墊230a。氮化物230的暴露區(qū)可以通過對氮化物有選擇性的等離子體蝕刻工藝去除。氮化物的選擇蝕刻中止在薄的氧化物區(qū)220上。氮化物襯墊230a保護STI的上面邊角不被濕法工藝侵蝕。例如，在現(xiàn)代的亞微米工藝中，形成氮化物襯墊230a后，硅襯底210可以進行氫氟酸浸泡和預清洗工藝。在950℃下生長大約200至250的犧牲氧化物，在濕的或干的環(huán)境中制備用于后續(xù)的工藝的有源晶體管區(qū)。
圖2D中表明，器件結構200的暴露區(qū)的蝕刻結果形成寬度W的有源區(qū)220a，該有源區(qū)被具有氮化物襯墊230a的STI區(qū)250分隔。
在一些現(xiàn)代的亞微米工藝中，假如氮化物襯墊殘留，器件寬度的消損將是明顯的。因此，在圖2D所示的替換實施例中，在硅襯底210完成HF侵泡、預清洗以及生長犧牲氧化物過程之后，氮化物襯墊230a可以通過熱磷酸的濕法蝕刻清除。根據(jù)本發(fā)明，使用襯墊就防止STI區(qū)的邊角形成凹槽。受保護的邊角使晶體管的Vt滾降效應最小，該效應可使晶體管性能退化。因此，改善了單個的晶體管性能，提高了總體的器件和晶片產量。
雖然參考幾個具體的實施例對本發(fā)明進行了描述，但本領域技術人員確信在不脫離以下的權利要求所闡明的本發(fā)明的精神和范圍的條件下可以做出許多變動。
權利要求
1.半導體襯底中形成絕緣襯墊的方法，該半導體襯底具有至少一個由絕緣區(qū)隔離的淺溝槽區(qū)，包括在襯底上淀積電介質并基本上填充溝槽區(qū)并且覆蓋絕緣區(qū)；使電介質平面化以使電介質基本上與絕緣區(qū)共面；掩蔽設置在溝槽區(qū)上的電介質，基本上覆蓋電介質并與絕緣區(qū)的至少一部分重疊；以及去除氮化物區(qū)的暴露部分，形成絕緣襯墊。
2.按照權利要求1所述的方法，其中掩蔽進一步包括在溝槽區(qū)上設置的電介質之上淀積光刻膠，與絕緣區(qū)的至少一部分重疊，使光刻膠曝光；顯影光刻膠；去除絕緣區(qū)的暴露部分；以及剝離光刻膠。
3.在具有電介質襯墊的半導體襯底中形成淺溝槽絕緣區(qū)的方法，包括在其上具有氮化物區(qū)的半導體襯底中形成至少一個溝槽，該溝槽限定在氮化物區(qū)中并且在半導體襯底之內；在半導體襯底上淀積電介質，用電介質基本上填充溝槽；使電介質平面化以致電介質基本上與氮化物區(qū)共面；掩蔽設置在溝槽上的電介質，并基本上覆蓋電介質并與氮化物區(qū)的至少一部分重疊；以及去除氮化物區(qū)暴露的部分，形成氮化物襯墊。
4.按照權利要求3所述的方法，其中電介質是從以下的SixOy和SixOyNz中選擇出來的至少一種。
5.按照權利要求3所述的方法，其中掩蔽進一步包括在溝槽區(qū)上設置的電介質之上淀積光刻膠，與絕緣區(qū)的至少一部分重疊，使光刻膠曝光；顯影光刻膠；去除絕緣區(qū)的暴露部分；以及剝離光刻膠。
6.在半導體襯底中防止淺溝槽區(qū)形成電介質凹槽的方法，該半導體襯底具有由絕緣區(qū)隔離的至少一個淺溝槽區(qū)，包括在襯底上淀積電介質并基本上填充溝槽區(qū)并且覆蓋絕緣區(qū)；使電介質平面化以使電介質基本上與絕緣區(qū)共面；掩蔽設置在溝槽區(qū)上的電介質，并基本上覆蓋電介質并與絕緣區(qū)的至少一部分重疊；以及去除絕緣區(qū)的暴露部分，形成絕緣襯墊，絕緣區(qū)的暴露部分限定有源晶體管區(qū)；以及清洗有源晶體管區(qū)并在有源晶體管區(qū)生長犧牲氧化層；以及去除絕緣襯墊。
7.按照權利要求6所述的方法，其中通過化學機械拋光使電介質平面化。
8.按照權利要求6所述的方法，其中電介質是從以下的SixOy和SixOyNz中選出來的至少一種；以及其中絕緣區(qū)是從以下的SixNy、SixOy和SixOyNz中選出來的至少一種。
9.按照權利要求6所述的方法，其中掩蔽進一步包括在溝槽區(qū)上設置的電介質之上淀積光刻膠，與絕緣區(qū)的至少一部分重疊，使光刻膠曝光；顯影光刻膠；去除絕緣區(qū)的暴露部分；以及剝離光刻膠。
10.按照權利要求6所述的方法，其中去除絕緣區(qū)的暴露部分是從以下的等離子體蝕刻和濕法蝕刻中被選擇出來的至少一種蝕刻工藝；以及其中絕緣襯墊的去除是從以下的等離子體蝕刻和濕法蝕刻中被選擇出來的至少一種蝕刻工藝。
全文摘要
一種形成半導體器件的方法,該方法使半導體器件的溝槽中的氧化凹槽最小。在一個實施例中,圍繞淺溝槽絕緣區(qū)中的溝槽上邊角氧化物形成氮化物襯墊,保護邊角氧化物在工藝中不被蝕刻。溝槽中的氧化凹槽引起溝槽的上邊角處的強電場和晶體管的V
文檔編號H01L21/762GK1384976SQ00802463
公開日2002年12月11日 申請日期2000年10月26日 優(yōu)先權日1999年11月2日
發(fā)明者T·鄭, F·諾里 申請人:皇家菲利浦電子有限公司