專利名稱：半導(dǎo)體保護(hù)器件及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體保護(hù)器件和制造半導(dǎo)體保護(hù)器件的方法。
本發(fā)明特別涉及半導(dǎo)體器件中芯片上的靜電保護(hù)元件，該半導(dǎo)體器件包括具有0.5微米或以下的最小互連寬度的具有微細(xì)特征的互補(bǔ)型MOS半導(dǎo)體集成電路。
以往，本領(lǐng)域的技術(shù)人員由例如下列文獻(xiàn)中已經(jīng)了解了這種類型的半導(dǎo)體芯片上的靜電保護(hù)技術(shù)。
更具體地說(shuō)，如圖6所示，美國(guó)專利5502317披露了形成于P型半導(dǎo)體襯底126表面上的N阱142、連接到其中形成的外部端子上的P型擴(kuò)散層146和N型擴(kuò)散層144、和形成于半導(dǎo)體襯底126上且其一部分包含在N阱142中的N型擴(kuò)散層114、通過(guò)元件隔離區(qū)124且連接到接地端118的N型擴(kuò)散層112和形成于半導(dǎo)體襯底126上的N型擴(kuò)散層122。
在該已知的半導(dǎo)體保護(hù)器件中，當(dāng)過(guò)大的正靜電電壓施加到外部端子上時(shí)，由N型擴(kuò)散層114和P型半導(dǎo)體襯底126形成的PN結(jié)呈現(xiàn)雪崩擊穿，由此提高襯底上的電位。
由于該作用，由N型擴(kuò)散層114、P型半導(dǎo)體襯底126和N型擴(kuò)散層112形成的NPN晶體管導(dǎo)通。
由此，N阱142中P型擴(kuò)散層146的區(qū)域中的電位降低，從而使由P型擴(kuò)散層146、N阱142和P型半導(dǎo)體襯底126形成的PNP晶體管導(dǎo)通。
結(jié)果，NPN晶體管和PNP晶體管以互補(bǔ)方式工作，以便增強(qiáng)集電極電流，結(jié)果進(jìn)入所謂閘流管工作的低阻條件，從而由于引起電流流動(dòng)使內(nèi)部電路得到保護(hù)。
在作為現(xiàn)有技術(shù)類似實(shí)例的美國(guó)專利5872379中，如圖7所示，其基本結(jié)構(gòu)與圖6中的相同，圖6和圖7之間在結(jié)構(gòu)上的主要差別是代替圖6所示的元件隔離區(qū)124，在圖7中形成具有P-LDD結(jié)構(gòu)的P型擴(kuò)散層38，在P型擴(kuò)散層38與N型擴(kuò)散層20之間的邊界40的PN結(jié)的反向耐壓被降低，以致閘流管工作的觸發(fā)電壓被降低，從而提高了保護(hù)能力。
就具有慢上升時(shí)間的外部脈沖來(lái)說(shuō)，以往這種類型的半導(dǎo)體保護(hù)元件是有效的?？墒?，對(duì)于具有快上升時(shí)間的脈沖來(lái)說(shuō)，它的保護(hù)能力方面就較差。
特別是，有一種已知的充電器件模型(CDMcharged devicemodel)模式的靜電脈沖，其上升時(shí)間非?？?，為500ps或更短，具有10A或更大的放電電流，從而引起有微細(xì)特征的MOS LSI元件的柵極氧化膜等失效。以往的保護(hù)元件特別是在低容量以提供對(duì)象這樣的快模式靜電脈沖的保護(hù)方面存在困難。
通過(guò)各種模擬，作為對(duì)這種類型保護(hù)元件相對(duì)于CDM模式脈沖的低保護(hù)能力的原因進(jìn)行調(diào)查的結(jié)果，本發(fā)明人發(fā)現(xiàn)了其原因。
具體地說(shuō)，有兩個(gè)原因，取決于過(guò)壓是正的還是負(fù)的而不同。
例如，在第一種情況下，正的過(guò)壓施加到現(xiàn)有技術(shù)這種類型的半導(dǎo)體保護(hù)元件上，元件按閘流管進(jìn)行工作，但啟動(dòng)速度慢，以致相對(duì)于快脈沖來(lái)說(shuō)，大于擊穿電壓的電壓被施加到內(nèi)部電路上，從而引起低的擊穿耐壓。
此外，按照本發(fā)明人進(jìn)行的模擬，發(fā)現(xiàn)啟動(dòng)速度取決于閘流管元件中陽(yáng)極與陰極之間的距離Dac。
具體地說(shuō)，

圖10表示模擬將以往的閘流管元件用作保護(hù)元件的情況的結(jié)果，其中施加1000V的CDM模式靜電脈沖，該圖示出在施加給被保護(hù)的內(nèi)部電路的電壓VoxMAX與閘流管元件中陽(yáng)極和陰極之間的距離Dac間的關(guān)系。
由圖10清楚地看出，為了減小施加到內(nèi)部電路上的最大電壓VoxMAX，必須減小閘流管元件中陽(yáng)極和陰極之間的距離Dac。
可是，利用以往的結(jié)構(gòu)難以減小該距離。也就是說(shuō)，在展示美國(guó)專利5502317所披露的現(xiàn)有技術(shù)結(jié)構(gòu)的圖6中，參考標(biāo)號(hào)146表示陽(yáng)極，標(biāo)號(hào)112表示陰極，在其之間有N型擴(kuò)散層114和元件隔離膜124，因而限制了陽(yáng)極-陰極距離Dac的減小。
在展示作為現(xiàn)有技術(shù)的美國(guó)專利5872379的說(shuō)明書中所述結(jié)構(gòu)的圖7中，參考標(biāo)號(hào)34表示陽(yáng)極，標(biāo)號(hào)18表示陰極，在其之間夾有N型擴(kuò)散層20和P型擴(kuò)散層38，因而使Dac難以減小。
第二種情況是負(fù)的CDM模式脈沖施加到以往的保護(hù)元件上。在這種情況下保護(hù)能力減小的原因是元件按二極管工作，其中元件的寄生電阻引起被保護(hù)電路的電壓升高。
也說(shuō)是說(shuō)，在CDM模式靜電放電的情況下，由于有大的放電電流，即使利用小的寄生電阻，在元件端子產(chǎn)生的電壓也會(huì)升高，從而引起內(nèi)部電路的擊穿。
本發(fā)明人根據(jù)模擬情況發(fā)現(xiàn)，寄生電阻基本上與二極管陰極和陽(yáng)極之間的距離成比例。因此，期望減小二極管陰極和陽(yáng)極之間的距離，盡管在以往的結(jié)構(gòu)中這是難以實(shí)現(xiàn)的。
具體地說(shuō)，在美國(guó)專利5872379所披露的結(jié)構(gòu)中，對(duì)于二極管工作來(lái)說(shuō)，N型擴(kuò)散層20用作陰極，P型擴(kuò)散層14用作陽(yáng)極，其間插有N型電極18和P型電極38，以致在其間距離的減小上有限制。
此外，在日本專利2669245中，公開了使用結(jié)型場(chǎng)效應(yīng)晶體管作為保護(hù)元件的結(jié)構(gòu)。
可是，就有微細(xì)特征的半導(dǎo)體器件中CDM模式的靜電放電來(lái)說(shuō)，該專利中沒有有關(guān)使用具有閘流管結(jié)構(gòu)的保護(hù)電路的技術(shù)的描述。
此外，在日本未審查專利公開特開昭59-181044中，公開了使用具有兩個(gè)晶體管的保護(hù)電路和把電阻級(jí)作為用于MOSFET的柵保護(hù)電路的結(jié)構(gòu)?？墒?，就有微細(xì)特征的半導(dǎo)體器件中CDM模式的靜電放電來(lái)說(shuō)，在該公開中沒有有關(guān)使用具有閘流管結(jié)構(gòu)的保護(hù)電路的技術(shù)的描述。
此外，在日本未審查專利申請(qǐng)62-165966中，公開了使用齊納二極管作為半導(dǎo)體元件的保護(hù)電路的結(jié)構(gòu)?？墒?，與前述公開一樣，就有微細(xì)特征的半導(dǎo)體器件中CDM模式的靜電放電來(lái)說(shuō)，在該申請(qǐng)中沒有有關(guān)使用具有閘流管結(jié)構(gòu)的保護(hù)電路的技術(shù)的描述。
在日本未審查專利公開特開平9-223748中，公開了使用二極管作為保護(hù)電路和MOSFET并聯(lián)連接以及保護(hù)晶體管被連接到輸入端的結(jié)構(gòu)?？墒?，與前述公開情況一樣，就有微細(xì)特征的半導(dǎo)體器件中CDM模式的靜電放電來(lái)說(shuō)，在該申請(qǐng)中沒有有關(guān)使用具有閘流管結(jié)構(gòu)的保護(hù)電路的技術(shù)的描述。
在日本未審查專利公開特開平9-191082中，公開了使用閘流管結(jié)構(gòu)作為CMOS電路的保護(hù)電路的技術(shù)?？墒?，其基本結(jié)構(gòu)是垂直型MOS，并且因閘流管結(jié)構(gòu)之間形成氧化膜作為隔離層，因而電極之間的距離被延長(zhǎng)，從而不可能適合高速脈沖。
在該公開中，沒有有關(guān)驅(qū)動(dòng)作為閘流管觸發(fā)器的二極管的技術(shù)的描述。
因此，本發(fā)明的目的在于，為了改進(jìn)上述現(xiàn)有技術(shù)的缺點(diǎn)，提供一種保護(hù)元件結(jié)構(gòu)，例如在以往的CMOS LSI中制造時(shí)，不會(huì)附加特殊的工藝步驟，能夠在襯底上制造，并且還提供相對(duì)于CDM模式靜電脈沖之類的快脈沖的高保護(hù)能力。本發(fā)明的再一個(gè)目的在于提供一種制造半導(dǎo)體保護(hù)器件的方法。
為了實(shí)現(xiàn)上述目的，本發(fā)明具有下列基本技術(shù)結(jié)構(gòu)。
具體地說(shuō)，本發(fā)明的第一方面是一種半導(dǎo)體保護(hù)器件，包括第一導(dǎo)電類型的第一阱；第二導(dǎo)電類型的第二阱，其直接與所述第一阱連接；第一導(dǎo)電類型的第三阱，其直接與所述第二阱的一個(gè)側(cè)面連接，該側(cè)面與連接所述第一阱的側(cè)面相向設(shè)置，三個(gè)阱都形成在襯底上；在第二導(dǎo)電類型的所述第二阱內(nèi)形成的第一導(dǎo)電類型的擴(kuò)散層；所述第一導(dǎo)電類型的所述第一阱內(nèi)形成的第二導(dǎo)電類型的第二擴(kuò)散層，接近于所述第一擴(kuò)散層并相向設(shè)置；在第二導(dǎo)電類型的所述第二阱和第一導(dǎo)電類型的所述第三阱的邊界部分的位置上設(shè)置以便橋接在它們之間的第二導(dǎo)電類型的第三擴(kuò)散層，所述位置與第二導(dǎo)電類型的所述第二阱和第一導(dǎo)電類型的所述第一阱的邊界部分上的位置不同，在該位置上，所述第一擴(kuò)散層和所述第二擴(kuò)散層接近地相向設(shè)置；和設(shè)置在所述第一導(dǎo)電類型的所述第三阱內(nèi)的第一導(dǎo)電類型的第四擴(kuò)散層，該擴(kuò)散層與所述第二導(dǎo)電類型的所述第三擴(kuò)散層接近地相向設(shè)置形成；其中，所述第一和所述第三擴(kuò)散層與第一端子連接，而所述第二和所述第四擴(kuò)散層與第二端子連接。
本發(fā)明的第二方面是一種制造半導(dǎo)體保護(hù)器件的方法，該方法包括下列步驟把第一掩模材料設(shè)置在半導(dǎo)體襯底的至少一部分上，并在其中注入第二導(dǎo)電類型離子，以形成第二導(dǎo)電類型的第二阱；至少在形成所述第二阱的區(qū)域中形成第二掩模材料，在直接接觸所述第二阱但在所述第二阱區(qū)域外的區(qū)域中注入第一導(dǎo)電類型離子，以便形成第一導(dǎo)電類型的第一阱和第一導(dǎo)電類型的第三阱；形成第三掩模材料，其具有至少在與橋接所述第三阱區(qū)和所述第二阱區(qū)的區(qū)域相對(duì)的位置上形成的第一孔、和在所述第一阱區(qū)的位置上形成的第二孔，該第二孔基本上與所述第二導(dǎo)電類型區(qū)域的所述第二阱對(duì)置，并注入第二導(dǎo)電類型離子，以便分別形成所述第二導(dǎo)電類型的第三和第二擴(kuò)散層；形成第四掩模材料，其具有在所述第二阱區(qū)中至少在與所述第一阱區(qū)中形成的接近于所述第二擴(kuò)散層并相向設(shè)置的區(qū)域相應(yīng)的位置上形成的第三孔，在所述第三阱區(qū)中且與在所述第二阱區(qū)中接近于所述第三擴(kuò)散區(qū)域并相向設(shè)置的區(qū)域相應(yīng)的位置上形成的第四孔，并注入第一導(dǎo)電類型離子，以便分別形成所述第一導(dǎo)電類型的第一擴(kuò)散層和第四擴(kuò)散層。
通過(guò)采用上述結(jié)構(gòu)，本發(fā)明的半導(dǎo)體保護(hù)器件和制造半導(dǎo)體保護(hù)器件的方法提供這樣的閘流管元件，其具有作為陽(yáng)極的第一擴(kuò)散層和作為陰極的第二擴(kuò)散層，當(dāng)施加正過(guò)壓脈沖時(shí)，該元件以這種方式工作。
在上述條件下，在LSI器件制造技術(shù)的限制內(nèi)，可以減小陽(yáng)極與陰極之間的距離。例如，在具有0.25μm設(shè)計(jì)規(guī)則的情況下，該距離可設(shè)立為1μm或更小。
因此，即使施加第一正靜電脈沖，例如CDM模式脈沖，保護(hù)元件的響應(yīng)速度快，從而能夠限制施加到被保護(hù)電路的電壓升高。
在負(fù)過(guò)壓情況下，按二極管那樣工作，該二極管具有作為陰極的第三擴(kuò)散層和作為陽(yáng)極的第四擴(kuò)散層。在該例中，還可以減小陰極與陽(yáng)極之間的距離，在制造技術(shù)的限制內(nèi)，可以形成具有非常慢的內(nèi)部電阻。由此，即使在過(guò)放電電流值的情況下，也可以限制內(nèi)部電路中的電壓升高。
圖1是表示本發(fā)明半導(dǎo)體保護(hù)器件實(shí)例的總的結(jié)構(gòu)的圖。圖1(A)表示其平面圖，圖1(B)表示其沿圖1(A)的線a-a＇的剖面圖。
圖2是表示將本發(fā)明的半導(dǎo)體保護(hù)器件作為主保護(hù)元件設(shè)置于集成電路輸入電路中的實(shí)例的方框圖。
圖3是表示內(nèi)置有本發(fā)明半導(dǎo)體保護(hù)器件作為輔助保護(hù)元件的輸入電路實(shí)例的方框圖。
圖4是說(shuō)明按照本發(fā)明制造半導(dǎo)體保護(hù)器件的方法的結(jié)構(gòu)實(shí)例的剖面圖。
圖5是說(shuō)明按照本發(fā)明制造半導(dǎo)體保護(hù)器件的方法的結(jié)構(gòu)實(shí)例的剖面圖。
圖6是表示以往的半導(dǎo)體保護(hù)器件結(jié)構(gòu)實(shí)例的剖面圖。
圖7是表示以往的半導(dǎo)體保護(hù)器件結(jié)構(gòu)實(shí)例的剖面圖。
圖8是說(shuō)明本發(fā)明的一部分半導(dǎo)體保護(hù)器件工作的圖。
圖9是說(shuō)明本發(fā)明的一部分半導(dǎo)體保護(hù)器件工作的圖。
圖10是表示對(duì)輸入電路施加1000伏CDM模式靜電脈沖時(shí)保護(hù)元件的陽(yáng)極與陰極距離之間關(guān)系的曲線圖，其中作為主保護(hù)元件，本發(fā)明的半導(dǎo)體保護(hù)器件構(gòu)成該保護(hù)元件，并對(duì)內(nèi)部電路施加最大電壓VoxMax。
下面參照相關(guān)附圖詳細(xì)描述本發(fā)明的優(yōu)選實(shí)施例。
具體地說(shuō)，圖1(A)是展示本發(fā)明半導(dǎo)體保護(hù)器件的具體結(jié)構(gòu)的平面圖，圖1(B)是其剖面圖。這些附圖表示半導(dǎo)體保護(hù)器件300，該器件300具有第一導(dǎo)電類型的第一阱101；直接連接到所述第一阱101的第二導(dǎo)電類型的第二阱102；直接連接到所述第二阱102一側(cè)的第一導(dǎo)電類型的第三阱101＇，該側(cè)與連接所述第一阱101的一側(cè)相向；三個(gè)阱都形成在襯底100上，在第二導(dǎo)電類型的所述第二阱102中形成第一導(dǎo)電類型的第一擴(kuò)散層103，第二導(dǎo)電類型的第二擴(kuò)散層104形成在所述第一導(dǎo)電類型的所述第一阱101中并大致與所述第一擴(kuò)散層103相向地設(shè)置，第二導(dǎo)電類型的第三擴(kuò)散層105設(shè)置在所述第二導(dǎo)電類型的所述第二阱102和第一導(dǎo)電類型的所述第三阱101＇的邊界部分203上方的位置處以便橋接在它們之間，所述位置203與第二導(dǎo)電類型的所述第二阱102和第一導(dǎo)電類型的所述第一阱101的邊界部分之上的位置200不同，在位置200以接近的相向關(guān)系設(shè)置所述第一擴(kuò)散層103和所述第二擴(kuò)散層104，和第一導(dǎo)電類型的第四擴(kuò)散層106設(shè)置在所述第一導(dǎo)電類型的所述第三阱101＇中，第四擴(kuò)散層106按與所述第二導(dǎo)電類型的所述第三擴(kuò)散層105的接近并相向設(shè)置的關(guān)系形成，其中所述第一擴(kuò)散層103和所述第三擴(kuò)散層105連接到第一端子107，同時(shí)所述第二擴(kuò)散層104和所述第四擴(kuò)散層106連接到第二端子108。
應(yīng)注意，在本發(fā)明中，如圖1(A)所示，第二阱102被第一阱101包圍，但圖1(B)表示第二阱102被夾置于第一阱101之間，這樣為了便于說(shuō)明本發(fā)明的結(jié)構(gòu)，把左手側(cè)第一阱部分稱為第三阱區(qū)101＇，而事實(shí)上第三阱區(qū)101＇和第一阱區(qū)101是形成為一體的。
圖1中，參考標(biāo)號(hào)110表示連接到作為第一端子107形成的金屬互連的端子互連，參考標(biāo)號(hào)111表示接觸孔。
圖1(B)是沿圖1(A)中線a-a＇所做的剖面圖。
該圖表示如圖1所示的本發(fā)明的半導(dǎo)體保護(hù)器件300的具體實(shí)例，其中在第一導(dǎo)電類型的阱101中將第二導(dǎo)電類型的阱102形成為島，第一擴(kuò)散層103和第二擴(kuò)散層104接近地設(shè)置，以便包圍第一導(dǎo)電類型阱101和第二導(dǎo)電類型阱102之間的邊界201，第三擴(kuò)散層105設(shè)置在兩個(gè)阱內(nèi)，以便橋接第三導(dǎo)電性阱(the third conductivity well)101＇和第二導(dǎo)電類型的阱102之間的邊界邊緣203，邊緣203位于與在第一導(dǎo)電類型阱101與第二導(dǎo)電類型阱102之間形成邊界邊緣相向之處。
在該器件中，所示的第四擴(kuò)散層106以接近和平行于第三擴(kuò)散層105的關(guān)系形成在第三導(dǎo)電性阱101＇中。
如圖1所示，在本發(fā)明的該實(shí)例中，不必具有連續(xù)設(shè)置的第一至第四擴(kuò)散層。例如，可以具有設(shè)置于位置202或204處的第三擴(kuò)散層105和第四擴(kuò)散層106等，位置202或204形成第一導(dǎo)電類型阱101和第二導(dǎo)電類型阱102之間的邊界。
在本發(fā)明中，第一端子107和連接到其上的端子互連110是要求保護(hù)的半導(dǎo)體器件的輸入端子，第二端子108設(shè)計(jì)為制成接地端子。
本發(fā)明保護(hù)的半導(dǎo)體電路最好是由MOS半導(dǎo)體元件構(gòu)成，具體地說(shuō)，本發(fā)明保護(hù)的MOS集成電路可以包括由至少一個(gè)P型MOS晶體管和一個(gè)N型MOS晶體管所形成的反相電路，其柵極是輸入/輸出信號(hào)端子，其N型MOS晶體管的源極是接地端，從而形成CMOS反相器。
本發(fā)明的半導(dǎo)體保護(hù)器件300主要由MOS晶體管形成，以致期望由此保護(hù)的半導(dǎo)體器件例如是由MOS半導(dǎo)體元件形成的器件，從而能夠使用通用制造工藝方法，以便提高效率和減少成本。
如上所述，在本發(fā)明的半導(dǎo)體保護(hù)器件300中，需要由第一擴(kuò)散層103、第二導(dǎo)電類型阱102、第一導(dǎo)電類型阱101和第二擴(kuò)散層104形成閘流管結(jié)構(gòu)，還需要在第三擴(kuò)散層105與第四擴(kuò)散層106之間形成二極管。
在形成閘流管結(jié)構(gòu)的第一擴(kuò)散層103與第二擴(kuò)散層104之間的直線距離Y(即Dac)。必須形成為盡可能短，期望使其為2μm或以下，為1μm或以下更好。
以同樣的方式，在本發(fā)明中，期望在形成于第三擴(kuò)散層105與第四擴(kuò)散層106之間的二極中的第三擴(kuò)散層105與第四擴(kuò)散層106之間的距離X盡可能短。
特別是，如圖1中所示，期望能形成本發(fā)明中第三擴(kuò)散層105的結(jié)構(gòu)，以便使第三擴(kuò)散層105的主要部分250設(shè)置在第二導(dǎo)電類型阱102中，和第三擴(kuò)散層105的其余部分251則設(shè)置在第三導(dǎo)電性阱101＇中。
在本發(fā)明的第三擴(kuò)散層105中，期望接觸107連接到設(shè)置于第二導(dǎo)電類型阱102中的第三擴(kuò)散層105上的位置的表面。
本發(fā)明的半導(dǎo)體保護(hù)器件300的特征在于形成在第三擴(kuò)散層105與第一導(dǎo)電類型的第三阱區(qū)101＇之間的二極管象驅(qū)動(dòng)閘流管結(jié)構(gòu)的觸發(fā)器那樣工作。
下面詳細(xì)說(shuō)明本發(fā)明半導(dǎo)體保護(hù)器件300的工作。
具體地說(shuō)，因本發(fā)明半導(dǎo)體保護(hù)器件300采用上述基本結(jié)構(gòu)，在正過(guò)壓的情況下，象閘流管元件那樣工作，第一擴(kuò)散層103用作陽(yáng)極，第二擴(kuò)散層104用作陰極。
在這種模式中，陽(yáng)極與陰極之間的距離Dac可減小到LSI制造技術(shù)所允許的限度內(nèi)，對(duì)于具有0.25μm或以下設(shè)計(jì)規(guī)則的CMOS LSI器件的情況，可以使該距離為1μm或更小。
因此，即使施加如CDM模式脈沖之類的高速正靜電脈沖，保護(hù)元件的響應(yīng)速度也是高的，從而可限制施加到被保護(hù)電路上的電壓升高。
在負(fù)過(guò)壓的情況下，象二極管那樣工作，第三擴(kuò)散層105用作陰極，第四擴(kuò)散層106用作陽(yáng)極。在該模式中，在制造技術(shù)所允許的限度內(nèi)還可以減小陰極與陽(yáng)極之間的距離，從而能夠?qū)崿F(xiàn)具有非常低的內(nèi)部電阻的二極管。由此，即使在大放電電流值的情況下，也可限制內(nèi)部電路中電壓的升高。
更具體地說(shuō)，在本發(fā)明中，在對(duì)圖1中端子110施加正過(guò)壓的情況下，半導(dǎo)體保護(hù)器件300象PNPN閘流管元件那樣工作，該P(yáng)NPN閘流管元件由P型擴(kuò)散層103、N型阱102、P型阱101、N型擴(kuò)散層104形成，從而使內(nèi)部電阻大大地減小。
在這種條件下，如果陽(yáng)極(P型擴(kuò)散層103)與陰極(N型擴(kuò)散層104)之間的距離Dac為1μm或更小，半導(dǎo)體保護(hù)器件300的啟動(dòng)速度高，以致按照?qǐng)D10，即使施加1000V的CDM模式脈沖，內(nèi)部電路中的電壓升高也限制在小于15V。制造技術(shù)上的進(jìn)步能夠使Dac非常小。
特別是，即使用于內(nèi)部電路中的柵氧化膜的固有耐壓由于按設(shè)計(jì)規(guī)則的減小而被減小，但因通過(guò)適當(dāng)?shù)亟⒕嚯xDac，當(dāng)施加過(guò)壓時(shí)，可使內(nèi)部電路中電壓的升高限制為低于耐壓，因而可以保護(hù)內(nèi)部電路不被擊穿。
如果負(fù)過(guò)壓施加到圖1的端子110上，那么半導(dǎo)體保護(hù)電路300象二極管那樣工作，其中N型擴(kuò)散層105用作該二極管的陰極，P型擴(kuò)散層106用作陽(yáng)極。在這種模式中，因?yàn)槠浣Y(jié)構(gòu)是使陽(yáng)極與陰極之間的距離最小，所以在工作期間的內(nèi)部電阻不會(huì)超過(guò)1歐姆。因此，即使放電電流最大值為10A，保護(hù)元件端子間的電壓也不會(huì)超過(guò)10V。
在本發(fā)明的半導(dǎo)體保護(hù)器件300中，在研究閘流管結(jié)構(gòu)有效工作的原因的基礎(chǔ)上，證實(shí)由于以下所描述的現(xiàn)象，因而可高速驅(qū)動(dòng)上述閘流管結(jié)構(gòu)。
具體地說(shuō)，在本發(fā)明中，如圖8(a)所示，當(dāng)正過(guò)壓施加到端子110上，脈沖在其初始上升處時(shí)，形成在N型擴(kuò)散層105與P型阱101之間結(jié)的二極管呈現(xiàn)雪崩擊穿，從而反向電流流動(dòng)。
因該電流增加整個(gè)P阱上的電位，在由固定于地電位的N擴(kuò)散層104和P型阱101形成的二極管的陽(yáng)極側(cè)電位升高，從而如圖8(b)所示，局部正向電流流動(dòng)。
這是由于該電流是由N型阱102、P型阱101和N型擴(kuò)散層104形成的NPN雙極型晶體管的基極電流，從而導(dǎo)致該NPN雙極晶體管導(dǎo)通，導(dǎo)致電流從作為集電極的N型擴(kuò)散層105流入作為發(fā)射極的N型擴(kuò)散層104。
因?yàn)樵摷姌O電流引起的電壓降，因而在由P型擴(kuò)散層103和N型阱102形成的結(jié)附近，N型阱的電位降低，從而正向電流從P型擴(kuò)散層105流向N型阱102。
這是由于該正向電流是由P型擴(kuò)散層103、N型阱102和P型阱101所形成的PNP雙極型晶體管的基極電流，因而PNP晶體管導(dǎo)通，如圖9(c)所示，結(jié)果是使集電極電流從P型擴(kuò)散層103流向P型阱101。
上述NPN晶體管和PNP晶體管的集電極電流是反向晶體管的基極電流，因而它們用于增加集電極電流。從本質(zhì)上說(shuō)，這形成了PNPN閘流管作用，因而在內(nèi)部電路上的電壓升高和過(guò)壓脈沖達(dá)到峰值，大量的電流流過(guò)低的內(nèi)部電阻，從而保護(hù)內(nèi)部電路。
具體地說(shuō)，發(fā)現(xiàn)在本發(fā)明的半導(dǎo)體保護(hù)器件300中，當(dāng)正CMD模式脈沖施加到輸入端時(shí)，形成于第三擴(kuò)散層105與第一導(dǎo)電類型阱101之間或第三擴(kuò)散層105與第四擴(kuò)散層106之間的二極管用作該閘流管結(jié)構(gòu)的觸發(fā)器。
下面，參照?qǐng)D2-圖3，詳細(xì)說(shuō)明將本發(fā)明的半導(dǎo)體保護(hù)器件300設(shè)置于半導(dǎo)體器件中的情況。
具體地說(shuō)，圖2表示將圖1所示本發(fā)明的保護(hù)元件300設(shè)置于集成電路輸入電路中。
具體地說(shuō)，在圖2中，具有通過(guò)電阻R1連接的內(nèi)部電路302，電阻R1的端子210作為外部連接端子，具有元件寬度W為50μm的根據(jù)本發(fā)明的半導(dǎo)體保護(hù)器件301插在該外部端子210與地互連之間。
具體地說(shuō)，如圖2所示，在本發(fā)明的該實(shí)例中，具有至少一個(gè)接地端子和一個(gè)輸入/輸出信號(hào)端子且形成在半導(dǎo)體襯底上的被保護(hù)的MOS型集成電路302，通過(guò)設(shè)置于襯底上且連接到輸入/輸出信號(hào)端子的第一電阻連接到外部端子上，本發(fā)明的半導(dǎo)體保護(hù)器件301連接到外部端子210的第二端子上。
本質(zhì)上，在圖2所示的實(shí)例中，當(dāng)高速過(guò)壓施加到端子210上時(shí)，保護(hù)元件302達(dá)到導(dǎo)通條件，如上所述，以致電流流動(dòng)，從而使端子上的電壓鉗位。
電阻R1防止保護(hù)元件在開始導(dǎo)通之前在過(guò)壓的初始200ps時(shí)內(nèi)部電路電壓的升高。
R1的值應(yīng)該在50歐姆至200歐姆的范圍內(nèi)。通過(guò)使用其寬度W為50μm的保護(hù)元件，即使在具有會(huì)引起保護(hù)元件本身熱擊穿的高能量和過(guò)壓的人體模型(HBM)模式中的慢靜電脈沖情況下，保護(hù)元件本身也不會(huì)被損壞。
圖3顯示另一個(gè)實(shí)例，其中本發(fā)明的保護(hù)元件300被設(shè)置為集成電路輸入電路的輔助保護(hù)元件。
具體地說(shuō)，在圖3中，元件210是外部連接端子，其具有通過(guò)串聯(lián)連接的電阻R1和R2連接到其上的內(nèi)部電路302，作為主保護(hù)元件的N型MOS FET 303具有連接到端子210和地互連304之間的接地柵極。
本發(fā)明的保護(hù)元件301設(shè)置在電阻R1和R2之間的結(jié)點(diǎn)與地互連連接點(diǎn)之間。在這種情況下，保護(hù)元件的寬度W為10μm。
更具體地說(shuō)，本發(fā)明該實(shí)例中的半導(dǎo)體保護(hù)器件300具有被保護(hù)的MOS型集成電路，該電路具有形成在半導(dǎo)體襯底上的至少一個(gè)接地端子和一個(gè)輸入/輸出信號(hào)端子，形成在半導(dǎo)體襯底上的外部端子，彼此串聯(lián)連接的第一和第二電阻，第一保護(hù)元件和由金屬形成的接地互連。
第一電阻連接到外部端子與第二電阻之間的結(jié)上，第二電阻連接在該結(jié)點(diǎn)與至少一個(gè)輸入/輸出信號(hào)端子之間，第一保護(hù)元件連接在外部端子與金屬接地互連的一端之間，金屬接地互連的另一端連接到MOS型集成電路的至少一個(gè)接地端子上。
按該方式構(gòu)成的半導(dǎo)體保護(hù)器件300的第一端子與外端子連接，第二端子與接地端子連接，第二半導(dǎo)體保護(hù)器件的第一端子與接觸1連接，第二半導(dǎo)體保護(hù)器件的第二端子至少與MOS型集成電路的其中一個(gè)接地端子連接。
就是說(shuō)，在圖3所示的實(shí)例中，在沒有輔助保護(hù)元件的情況下，當(dāng)對(duì)端子210施加高速過(guò)壓時(shí)，主保護(hù)元件的N型MOS晶體管起到寄生雙極型器件的作用，使放電電流從主保護(hù)元件通過(guò)接地互連304流至接地點(diǎn)。當(dāng)出現(xiàn)這種情況時(shí)，由于主保護(hù)元件的內(nèi)部電阻大，還由于接地連接的寄生電阻Rg，所以在外端子310和接地點(diǎn)之間出現(xiàn)高電壓。
例如，在施加CDM模式的10A靜電脈沖的情況下，如果主保護(hù)元件的內(nèi)部電阻為2歐姆，Rg為1歐姆，那么在310和接地端子之間呈現(xiàn)30V的電壓，以致?lián)p壞從外端子輸入信號(hào)的內(nèi)部電路302的概率高。
如圖3所示，如果本發(fā)明的保護(hù)元件被用作輔助保護(hù)元件301，那么該輔助保護(hù)元件根據(jù)上述相同的原理被高速啟動(dòng)，內(nèi)部電阻被極大地減小，使對(duì)內(nèi)部電路施加的電壓被限制。在施加可能導(dǎo)致熱破裂的HBM模式脈沖的情況下，由于有電阻R1，所以在主保護(hù)元件303中幾乎沒有電流流動(dòng)。
通過(guò)使主保護(hù)元件的寬度大，可以防止主保護(hù)元件本身的破裂。由于HBM模式靜電脈沖未達(dá)到輔助保護(hù)元件，所以即使輔助保護(hù)元件的元件寬度降低至10μm，也不會(huì)損壞輔助元件本身，尺寸的減小降低了芯片上輔助保護(hù)元件占有的表面積。
電阻R2的值是這樣的值，在輔助保護(hù)元件開始工作前，該阻值防止在最初的200ps期間對(duì)內(nèi)部電路施加的電壓的上升。例如，使電阻R1為50歐姆，使電阻R2為50歐姆。
下面，詳細(xì)解釋制造半導(dǎo)體保護(hù)器件300的方法。
在本發(fā)明中，制造半導(dǎo)體保護(hù)器件的方法的第一方面包括如下步驟把第一掩模材料設(shè)置在半導(dǎo)體襯底的至少一部分上，并在其中注入第二導(dǎo)電類型離子，以形成第二導(dǎo)電類型的第二阱；至少在形成所述第二阱的區(qū)域中形成第二掩模材料，在直接接觸所述第二阱但在所述第二阱區(qū)外面的區(qū)域中注入第一導(dǎo)電類型離子，以便形成第一導(dǎo)電類型的第一阱和第一導(dǎo)電類型的第三阱；形成第三掩模材料，其具有在與至少橋接所述第三阱區(qū)和所述第二阱區(qū)的區(qū)域相對(duì)的區(qū)域位置上形成的第一孔、和在所述第一阱區(qū)的位置上形成的第二孔，幾乎與所述第二導(dǎo)電類型區(qū)域的所述第二阱相向設(shè)置，并注入第二導(dǎo)電類型離子，以便分別形成所述第二導(dǎo)電類型的第三和第二擴(kuò)散層；形成第四掩模材料，其具有在所述第二阱區(qū)中、至少在對(duì)應(yīng)于與所述第一阱區(qū)中形成的所述第二擴(kuò)散層接近并相向設(shè)置的區(qū)域的位置上形成的第三孔，和在所述第三阱區(qū)中且相應(yīng)于所述第二阱區(qū)中與所述第三擴(kuò)散區(qū)域接近并相向地設(shè)置的區(qū)域的位置上形成的第四孔，并注入第一導(dǎo)電類型離子，以便分別形成所述第一導(dǎo)電類型的第一擴(kuò)散層和第四擴(kuò)散層。
此外，在本發(fā)明中，制造半導(dǎo)體保護(hù)器件的方法的第二方案包括如下步驟在半導(dǎo)體襯底的至少一部分上設(shè)置島狀的第一掩模材料，在該部分中注入第二導(dǎo)電類型離子，以形成第二導(dǎo)電類型的島狀第二阱區(qū)；至少在形成所述第二阱的區(qū)域中設(shè)置第二掩模材料，在所述第二阱區(qū)外面的區(qū)域中注入第一導(dǎo)電類型離子，以便形成第一導(dǎo)電類型的第一阱區(qū)和第三阱區(qū)；形成第三掩模材料，其具有在與至少橋接所述第三阱區(qū)和所述第二阱區(qū)的區(qū)域相對(duì)的區(qū)域位置上形成的第一孔、和在所述第一阱區(qū)的位置上形成的第二孔，該第二孔與所述第二導(dǎo)電類型區(qū)域的所述第二阱接近并相向設(shè)置，并向所述第二阱注入第二導(dǎo)電類型離子，以便分別形成第三和第二擴(kuò)散層；形成第四掩模材料，其具有至少在所述第二阱區(qū)中形成的、在與接近于所述第一阱區(qū)中形成的所述第二擴(kuò)散層并相向設(shè)置的區(qū)域相應(yīng)的位置上的第一孔，至少在所述第三阱區(qū)中形成的、且在所述第三阱區(qū)中與所述第三擴(kuò)散層相向設(shè)置的位置上的第二孔，并注入第一導(dǎo)電類型離子，以便分別在所述第一阱區(qū)中形成所述第一擴(kuò)散層和在所述第三阱區(qū)中形成第四擴(kuò)散層。
下面，參照?qǐng)D4詳細(xì)說(shuō)明本發(fā)明的制造半導(dǎo)體保護(hù)器件300的具體實(shí)例。
具體地說(shuō)，如圖4(A)所示，在硅半導(dǎo)體襯底400上形成掩模材料410，在該掩模材料410中注入硼(B)離子，形成深度約2μm、雜質(zhì)濃度約5×1017/cm3的P型阱401(對(duì)應(yīng)于第一阱101和第三阱101’)。
接著，如圖4(B)所示，在形成上述P型阱的區(qū)域中，形成掩模材料420，并在該掩模材料中注入磷(P)離子，形成厚度約為2μm、雜質(zhì)濃度約為5×1017/cm3的N型阱402，然后除去掩模材料，如圖4(C)所示，形成溝道形式的深度約為400nm的二氧化硅膜405元件間隔，形成厚度約為8nm的柵極氧化膜406，然后，利用多晶硅膜形成柵極407。
然后，如圖5(D)所示，形成掩模材料430，在該掩模材料中注入砷(As)離子，形成N型擴(kuò)散層403-1、403-2和402-3及403-4，這些擴(kuò)散層相對(duì)于元件隔離膜和柵極自對(duì)準(zhǔn)。
N型擴(kuò)散層中的濃度大約為2×1020/cm3，其厚度大約為300nm。
接著，除去掩模材料430，并且如圖5(E)所示，形成掩模材料440，以覆蓋N型擴(kuò)散層部分，在該部分注入BF2離子、形成P型擴(kuò)散層404-1、404-2、404-3和404-4后，該部分相對(duì)于元件隔離膜和柵極自對(duì)準(zhǔn)。
P型擴(kuò)散層中的濃度大約為1×1020/cm3，其厚度大約為300nm。除去掩模材料，如圖5(F)所示，在各N型和P型擴(kuò)散層上形成互連接觸408-1、408-2、408-3、408-4和408-5。
最終，擴(kuò)散層404-1對(duì)應(yīng)于本發(fā)明的保護(hù)元件的第一擴(kuò)散層，擴(kuò)散層403-1對(duì)應(yīng)于其第二擴(kuò)散層，擴(kuò)散層403-2對(duì)應(yīng)于其第三擴(kuò)散層，而擴(kuò)散層404-2對(duì)應(yīng)于其第四擴(kuò)散層。
擴(kuò)散層403-3和403-4對(duì)應(yīng)于形成內(nèi)部電路的N型MOS晶體管的漏極擴(kuò)散層和源極擴(kuò)散層，而擴(kuò)散層404-3和404-4對(duì)應(yīng)于形成內(nèi)部電路的P型MOS晶體管的漏極和源極。
金屬互連408-1與外部端子連接，金屬互連408-2與接地互連連接，金屬互連408-3例如與接地互連連接，金屬互連408-4與內(nèi)部電路上的另一連接點(diǎn)連接，而金屬互連408-5例如與電源端子連接。
如上所述，使用本發(fā)明的保護(hù)元件的半導(dǎo)體電路，即使在高速脈沖例如CDM模式脈沖情況下，也可防止內(nèi)部電路的擊穿，從而可實(shí)現(xiàn)高靜電耐壓。
其原因在于，當(dāng)保護(hù)元件起到半導(dǎo)體閘流管作用時(shí)，可以在陽(yáng)極和陰極之間形成距離，當(dāng)該器件起到最小二極管作用時(shí)，可以在陽(yáng)極和陰極之間形成距離，由此可以快速啟動(dòng)元件，從而降低內(nèi)部阻抗。
此外，還利用降低集成電路的特征尺寸方面的優(yōu)點(diǎn)，進(jìn)一步減小陽(yáng)極和陰極之間的距離，從而防止伴隨著器件元件的特征尺寸的降低而降低耐壓。
另外，如正常的CMOS LSI制造工藝那樣，按照本發(fā)明，由于在一片相同的芯片上可以形成保護(hù)元件，所以在不增加器件成本的情況下，可以改善靜電擊穿保護(hù)。
權(quán)利要求
1．一種半導(dǎo)體保護(hù)器件，包括第一導(dǎo)電類型的第一阱；第二導(dǎo)電類型的第二阱，其直接與所述第一阱連接；第一導(dǎo)電類型的第三阱，其直接與所述第二阱的一個(gè)側(cè)面連接，該側(cè)面與連接所述第一阱的側(cè)面相向設(shè)置，三個(gè)阱都形成在襯底上；在第二導(dǎo)電類型的所述第二阱內(nèi)形成的第一導(dǎo)電類型的第一擴(kuò)散層；形成在所述第一導(dǎo)電類型的所述第一阱內(nèi)、且設(shè)置在與所述第一擴(kuò)散層接近的相向位置上的第二導(dǎo)電類型的第二擴(kuò)散層；第二導(dǎo)電類型的第三擴(kuò)散層，設(shè)置在第二導(dǎo)電類型的所述第二阱和第一導(dǎo)電類型的所述第三阱的邊界部分上的位置處，以便橋接在它們之間，所述位置與第二導(dǎo)電類型的所述第二阱和第一導(dǎo)電類型的所述第一阱的邊界部分上的位置不同，在該位置上，所述第一擴(kuò)散層和所述第二擴(kuò)散層接近地相向設(shè)置；和設(shè)置在所述第一導(dǎo)電類型的所述第三阱內(nèi)的第一導(dǎo)電類型的第四擴(kuò)散層，該擴(kuò)散層與所述第二導(dǎo)電類型的所述第三擴(kuò)散層接近地相向形成；其特征在于，所述第一和所述第三擴(kuò)散層與第一端子連接，而所述第二和所述第四擴(kuò)散層與第二端子連接。
2．如權(quán)利要求1所述的半導(dǎo)體保護(hù)器件，其特征在于，所述第一端子是需要保護(hù)的半導(dǎo)體器件的輸入端子，所述第二端子是接地端子。
3．如權(quán)利要求1所述的半導(dǎo)體保護(hù)器件，其特征在于，所述第一擴(kuò)散層、所述第二導(dǎo)電類型的所述第二阱、所述第一導(dǎo)電類型的所述第一阱和所述第二擴(kuò)散層形成閘流管結(jié)構(gòu)。
4．如權(quán)利要求3的半導(dǎo)體保護(hù)器件，其特征在于，從所述第一擴(kuò)散層至所述第二擴(kuò)散層的直線距離為2μm或更小。
5．如權(quán)利要求3所述的半導(dǎo)體保護(hù)器件，其特征在于，從所述第一擴(kuò)散層至所述第二擴(kuò)散層的直線距離為1μm或更小。
6．如權(quán)利要求1所述的半導(dǎo)體保護(hù)器件，其特征在于，所述第三擴(kuò)散層的大部分位置被設(shè)置在第二導(dǎo)電類型的所述第二阱內(nèi)，并在所述第二導(dǎo)電類型的所述第二阱內(nèi)設(shè)置的所述第三擴(kuò)散層表面上的位置上設(shè)置接觸。
7．如權(quán)利要求3所述的半導(dǎo)體保護(hù)器件，其特征在于，所述第三擴(kuò)散層和所述第一導(dǎo)電類型的所述第三阱之間形成的二極管起到驅(qū)動(dòng)所述閘流管結(jié)構(gòu)的觸發(fā)器的作用。
8．如權(quán)利要求1所述的半導(dǎo)體保護(hù)器件，其特征在于，被保護(hù)的半導(dǎo)體器件由MOS型半導(dǎo)體元件構(gòu)成。
9．如權(quán)利要求8所述的半導(dǎo)體保護(hù)器件，其特征在于，被保護(hù)的所述MOS型集成電路器件至少包括一個(gè)P型MOS晶體管和一個(gè)N型MOS晶體管形成的反相器，該反相器的柵極是所述輸入/輸出信號(hào)端子，該反相器的所述N型MOS晶體管的源極是所述接地端子。
10．如權(quán)利要求1所述的半導(dǎo)體保護(hù)器件，其特征在于，當(dāng)俯視時(shí)可見到所述第二阱在所述第一阱內(nèi)形成島。
11．如權(quán)利要求1所述的半導(dǎo)體保護(hù)器件，其特征在于，所述半導(dǎo)體保護(hù)器件與被保護(hù)的MOS型集成電路器件結(jié)合使用，該MOS型集成電路器件具有至少一個(gè)接地端子和一個(gè)輸入/輸出信號(hào)端子，并被形成在襯底上，在半導(dǎo)體襯底上形成一個(gè)外部端子，通過(guò)第一電阻與所述輸入/輸出信號(hào)端子連接，并且其中所述半導(dǎo)體保護(hù)器件的第一端子與所述外部端子連接，而其第二端子與所述接地端子連接。
12．如權(quán)利要求1所述的半導(dǎo)體保護(hù)器件，其特征在于，所述半導(dǎo)體保護(hù)器件用作與被保護(hù)的MOS型集成電路器件結(jié)合的第二保護(hù)元件，該MOS型集成電路器件具有至少一個(gè)接地端子和一個(gè)輸入/輸出信號(hào)端子，一個(gè)外部端子、串聯(lián)連接的第一和第二電阻、第一保護(hù)元件和接地布線，均形成在半導(dǎo)體襯底上，其中，所述第一電阻連接在形成于所述外部端子和與所述MOS型集成電路器件的至少一個(gè)輸入/輸出信號(hào)端子連接的所述第二電阻之間的連接點(diǎn)，所述第一保護(hù)元件連接在外部端子與所述接地布線一端之間，所述接地布線的另一端連接到所述MOS型集成電路器件的至少一個(gè)接地端子上，用作所述第二保護(hù)元件的所述半導(dǎo)體保護(hù)器件的第一端子還與形成在所述第一和第二電阻之間的連接點(diǎn)連接，而所述半導(dǎo)體保護(hù)器件的第二端子與所述MOS型集成電路器件的至少一個(gè)接地端子連接。
13．一種制造半導(dǎo)體保護(hù)器件的方法，包括下列步驟把第一掩模材料設(shè)置在半導(dǎo)體襯底的至少一部分上，并在其中注入第二導(dǎo)電類型離子，以形成第二導(dǎo)電類型的第二阱；至少在形成所述第二阱的區(qū)域中形成第二掩模材料，在直接接觸所述第二阱區(qū)域但在所述第二阱區(qū)域外面的區(qū)域中注入第一導(dǎo)電類型離子，以便形成第一導(dǎo)電類型的第一阱和第一導(dǎo)電類型的第三阱；形成第三掩模材料，其具有在與至少橋接所述第三阱區(qū)和所述第二阱區(qū)的區(qū)域?qū)χ玫奈恢蒙闲纬傻牡谝豢?，和在所述第一阱區(qū)中基本上與所述第二導(dǎo)電類型區(qū)域的所述第二阱相對(duì)的位置上形成的第二孔，并注入第二導(dǎo)電類型離子，以便分別形成所述第二導(dǎo)電類型的第三和第二擴(kuò)散層；形成第四掩模材料，其具有在所述第二阱區(qū)中、至少在與所述第一阱區(qū)中形成的接近于所述第二擴(kuò)散層并相向設(shè)置的區(qū)域相應(yīng)的位置上形成的第三孔，和在所述第三阱區(qū)內(nèi)形成的且在與所述第二阱區(qū)中接近于所述第三擴(kuò)散區(qū)域并且相向設(shè)置的區(qū)域相應(yīng)的位置上的第四孔，并注入第一導(dǎo)電類型離子，以便分別形成所述第一導(dǎo)電類型的第一擴(kuò)散層和第四擴(kuò)散層。
14．一種制造半導(dǎo)體保護(hù)器件的方法，包括下列步驟在半導(dǎo)體襯底的至少一部分上設(shè)置島狀第一掩模材料，在該部分中注入第二導(dǎo)電類型離子，以形成第二導(dǎo)電類型的島狀第二阱區(qū)；至少在形成所述第二阱的區(qū)域中設(shè)置第二掩模材料，在所述第二阱區(qū)外面的區(qū)域中注入第一導(dǎo)電類型離子，以便形成第一導(dǎo)電類型的第一阱區(qū)和第三阱區(qū)；形成第三掩模材料，其具有在與至少橋接所述第三阱區(qū)和所述第二阱區(qū)的區(qū)域?qū)?yīng)的位置上形成的第一孔，和在所述第一阱區(qū)的位置上且相向地靠近所述第二阱區(qū)形成的第二孔，并在所述第二阱區(qū)中注入第二導(dǎo)電類型離子，以便分別形成第三擴(kuò)散層和第二擴(kuò)散層；形成第四掩模材料，其具有在所述第二阱區(qū)在與所述第一阱區(qū)中接近于所述第二擴(kuò)散層并相向設(shè)置的區(qū)域相對(duì)應(yīng)的位置上形成的第一孔，和至少在所述第三阱區(qū)內(nèi)形成的且位于對(duì)著所述第三擴(kuò)散層的位置上的第二孔，并注入第一導(dǎo)電類型離子，以便分別在所述第一阱區(qū)中形成所述第一擴(kuò)散層和在所述第三阱區(qū)中形成第四擴(kuò)散層的步驟。
全文摘要
使形成在半導(dǎo)體保護(hù)電路中的閘流管的陽(yáng)極與陰極之間的距離和二極管的陽(yáng)極與陰極之間的距離小到LSI制造技術(shù)所允許的程度,從而實(shí)現(xiàn)在導(dǎo)通條件下的快速啟動(dòng)速度和低的內(nèi)部電阻,從而即使在施加高速脈沖時(shí),也可限制內(nèi)部電路上的電壓升高。
文檔編號(hào)H01L27/02GK1288263SQ0012435
公開日2001年3月21日 申請(qǐng)日期2000年9月8日 優(yōu)先權(quán)日1999年9月9日
發(fā)明者成田薰 申請(qǐng)人:日本電氣株式會(huì)社