移位寄存器的制造方法
【技術領域】
[0001]本發(fā)明涉及一種移位寄存器，且特別涉及一種配置于顯示面板的移位寄存器。
【背景技術】
[0002]近年來，隨著半導體科技蓬勃發(fā)展，攜帶型電子產(chǎn)品及平面顯示器產(chǎn)品也隨之興起。而在眾多平面顯示器的類型當中，液晶顯示器(Liquid Crystal Display，IXD)基于其低電壓操作、無輻射線散射、重量輕以及體積小等優(yōu)點，隨即已成為各顯示器產(chǎn)品的主流。也亦因如此，無不驅(qū)使著各家廠商針對液晶顯示器的開發(fā)技術要朝向更微型化及低制作成本發(fā)展。
[0003]為了要降低液晶顯示器的制作成本，將原先配置于柵極驅(qū)動器內(nèi)部的移位寄存器(shift register)轉(zhuǎn)移至直接配置在液晶顯示面板的玻璃基板(glass substrate)上。其中，在移位寄存器的操作期間輸出掃描信號(如主柵極信號或次柵極信號)以開啟液晶顯示面板內(nèi)對應的一列像素。一般而言，制作玻璃基板上的移位寄存器主要會由多顆薄膜晶體管(thin film transistor，TFT)所組成，但受限于工藝的影響，薄膜晶體管的電性可能會造成移位寄存器的驅(qū)動能力不足，因此如何使薄膜晶體管構成的移位寄存器正常運作，則成為設計移位寄存器的一個重點。

【發(fā)明內(nèi)容】

[0004]本發(fā)明提供一種移位寄存器，其降低薄膜晶體管的漏電流。
[0005]本發(fā)明的移位寄存器，包括一電壓設定單元、一驅(qū)動單元、一第一控制單元、一第一晶體管、一第二晶體管、一第三晶體管、以及一第四晶體管。電壓設定單元接收一第一柵極參考信號，以提供一端點電壓。驅(qū)動單元接收端點電壓及一時鐘信號，以依據(jù)端點電壓及時鐘信號提供一主柵極信號。第一控制單元接收一第一鎖存參考信號、端點電壓及一第一低電壓，以提供一第一控制信號。第一晶體管具有接收端點電壓的一第一端、接收一電平參考信號的一第二端、以及接收第一控制信號的一控制端。第二晶體管具有耦接第一晶體管的第二端的一第一端、接收一第二低電壓的一第二端、以及接收第一控制信號的一控制端。第三晶體管具有接收端點電壓的一第一端、接收電平參考信號的一第二端、以及接收一第二柵極參考信號的一控制端。第四晶體管具有耦接第三晶體管的第二端的一第一端、接收第二低電壓的一第二端、以及接收第二柵極參考信號的一控制端。
[0006]基于上述，本發(fā)明實施例的移位寄存器，其端點電壓的放電路徑是雙柵極結構，并且串接的晶體管中插入一個中間電壓電平，藉此降低晶體管所產(chǎn)生的漏電流。
[0007]為讓本發(fā)明的上述特征和優(yōu)點能更明顯易懂，下文特舉實施例，并配合附圖作詳細說明如下。
【附圖說明】
[0008]圖1為依據(jù)本發(fā)明第一實施例的移位寄存器的電路示意圖。
[0009]圖2為依據(jù)本發(fā)明第二實施例的移位寄存器的電路示意圖。
[0010]圖3為依據(jù)本發(fā)明第三實施例的移位寄存器的電路示意圖。
[0011 ]圖4為依據(jù)本發(fā)明第四實施例的移位寄存器的電路示意圖。
[0012]【符號說明】
[0013]100、200、300、400:移位寄存器
[0014]110、210:壓設定單元
[0015]120、220:驅(qū)動單元
[0016]130:第一控制單元
[0017]410:第二控制單元
[0018]C1:第一電容
[0019]C2:第二電容
[0020]CS1:第一控制信號
[0021]CS2:第二控制信號
[0022]Gm:主柵極信號
[0023]Gn:次柵極信號
[0024]GR1:第一柵極參考信號
[0025]GR2:第二柵極參考信號
[0026]GR3:第三柵極參考信號
[0027]HC1:時鐘信號
[0028]LC1:第一鎖存參考信號
[0029]LC2:第二鎖存參考信號
[0030]T1?T24:晶體管
[0031]VQ:端點電壓
[0032]VSS_1:第一低電壓
[0033]VSS_2:第二低電壓
[0034]VSS_3:第三低電壓
【具體實施方式】
[0035]圖1為依據(jù)本發(fā)明第一實施例的移位寄存器的電路示意圖。請參照圖1，在本實施例中移位寄存器100包括電壓設定單元110、驅(qū)動單元120、第一控制單元130、及晶體管T1?T4(對應本申請第一晶體管至第四晶體管)。其中，晶體管Τ1?Τ4可以是氧化銦鎵鋅(Indium-Gallium-Zinc Oxide, IGZ0)薄膜晶體管，但本發(fā)明實施例不以此為限。
[0036]電壓設定單元110接收第一柵極參考信號GR1以提供端點電壓VQ，亦即依據(jù)第一柵極參考信號GR1設定端點電壓VQ的電壓電平。驅(qū)動單元120接收端點電壓VQ及時鐘信號HC1，以依據(jù)端點電壓VQ及時鐘信號HC1提供主柵極信號Gm。舉例來說，當端點電壓VQ及時鐘信號HC1同時為高電壓電平時，提供致能的主柵極信號Gm，亦即抬高主柵極信號Gm的電壓電平；當端點電壓VQ為低電壓電平時，不論時鐘信號HC1為高電壓電平或低電壓電平，皆不會抬高主柵極信號Gm的電壓電平。
[0037]第一控制單元130接收第一鎖存參考信號LC1、端點電壓VQ及第一低電壓VSS_1以提供第一控制信號CS1。舉例來說，當端點電壓VQ為低電壓電平時，第一控制單元130致能第一控制信號CS1，亦即抬高第一控制信號CS1的電壓電平；當端點電壓VQ為低電壓電平時，第一控制單元130禁能第一控制信號CS1，亦即降低第一控制信號CS1的電壓電平。其中，第一鎖存參考信號LC1可以為固定電壓電平，例如為柵極高電壓VGH，或者是一時鐘信號，例如為時鐘信號HC1，但本發(fā)明實施例不以此為限。
[0038]晶體管T1 (對應本申請第一晶體管)的漏極(對應第一端)接收端點電壓VQ，晶體管T1的源極(對應第二端)接收電平參考信號，晶體管T1的柵極(對應控制端)接收第一控制信號CS1。晶體管T2(對應本申請第二晶體管)的漏極(對應第一端)耦接晶體管Τ1的源極，晶體管Τ2的源極(對應第二端)接收第二低電壓VSS_2，晶體管T2的柵極(對應控制端)接收第一控制信號CS1。其中，電平參考信號設定為小于等于端點電壓VQ并且大于第二低電壓VSS_2的電壓電平，并且在此以主柵極信號Gm為例，但本發(fā)明實施例不以此為限。并且，第二低電壓VSS_2可小于等于第一低電壓VSS_1，例如第一低電壓VSS_1為_6伏特，第二低電壓VSS_2可以為-6或-8伏特，此可依據(jù)本領域技術人員而定，本發(fā)明實施例不以此為限。
[0039]晶體管T3 (對應本申請第三晶體管)的漏極(對應第一端)接收端點電壓VQ，晶體管T3的源極(對應第二端)接收主柵極信號Gm(亦即電平參考信號)，晶體管T3的柵極(對應控制端)接收第二柵極參考信號GR2。晶體管T4(對應本申請第四晶體管)的漏極(對應第一端)耦接晶體管Τ3的源極，晶體管Τ4的漏極(對應第二端)接收第二低電壓VSS_2，晶體管T4的柵極(對應控制端)接收第二柵極參考信號GR2。
[0040]依據(jù)上述，在移位寄存器100的端點電壓VQ的放電路徑是雙柵極(Dual Gate)結構，亦即由兩個串接的晶體管所構成，并且串接的晶體管中插入一個中間電壓電平，藉此降低晶體管所產(chǎn)生的漏電流。
[0041]在本實施例中，第一柵極參考信號GR1的致能期間早于主柵極信號Gm的致能期間，主柵極信號Gm的致能期間早于第二柵極參考信號GR2的致能期間。舉例來說，第一柵極參考信號GR1可以是前η級移位寄存器所提供的主柵極信號Gm或柵極起始信號，第二柵極參考信號GR2可以是后η級移位寄存器所提供的主柵極信號Gm，其中η為大于