一種基于憶阻器的通用編程模塊及其操作方法
【技術(shù)領(lǐng)域】
[0001] 本發(fā)明屬于模擬電路領(lǐng)域，更具體的，涉及一種基于憶阻器的通用編程模塊及其 操作方法。
【背景技術(shù)】
[0002] 憶阻器（Memristor)被認(rèn)為是電阻、電容、電感外的第四種基本電路元件，能夠記 憶流經(jīng)的電荷量，其電阻值能夠通過控制電流變化而隨之改變。憶阻器的高阻態(tài)和低阻態(tài) 可以用來存儲"〇"和"1"，用于信息存儲，具有非易失性、低功耗、高速、高集成度等優(yōu)點(diǎn)。此 外，憶阻器的阻值可以隨外加電流與電壓的積累而連續(xù)變化，因此，可以對憶阻器的阻值進(jìn) 行可編程操作。這樣一種具有新穎可編程特性的電路基本元件，將對傳統(tǒng)模擬電路帶來革 新。
[0003] 具有閾值電壓是憶阻器的一個(gè)重要的性質(zhì)，只有加在憶阻器兩端的電壓大于其閾 值電壓時(shí)，憶阻器的阻值才會改變。因此，若電路運(yùn)行時(shí)電路中某電阻兩端的電壓低于憶阻 器的閾值電壓，就可以使用憶阻器代替該電阻，于是這個(gè)電阻所提供的電路參數(shù)便具有了 可編程性。通過憶阻器編程電路為憶阻器兩端提供高于其閾值電壓的電壓脈沖，就可以對 憶阻器的阻值進(jìn)行可編程操作，從而對電路的性能參數(shù)實(shí)行可編程控制。這樣，引入具有阻 值可編程特性及非易失性的憶阻器，能夠有效的豐富和擴(kuò)展傳統(tǒng)可編程電路的功能和性能 參數(shù)可調(diào)性。
[0004] 現(xiàn)階段亟需開發(fā)一種基于憶阻器的可編程電路模塊，以嵌入于放大電路、橋式電 路、施密特觸發(fā)器、求差電路、求和電路、積分電路、微分電路、穩(wěn)壓電路、振蕩電路和濾波電 路等各類型模擬電路中，充分利用憶阻器電阻的可編程特性，來實(shí)現(xiàn)電路功能的擴(kuò)展、性能 的提升以及電路參數(shù)的可調(diào)節(jié)性。此外，這一憶阻器可編程模塊應(yīng)具有結(jié)構(gòu)簡單，器件數(shù)目 較少，操作速度快，功耗低等優(yōu)點(diǎn)。

【發(fā)明內(nèi)容】

[0005] 針對現(xiàn)有技術(shù)的缺陷，本發(fā)明的目的在于提供一種基于憶阻器來實(shí)現(xiàn)可編程操作 的電路模塊。
[0006] 本發(fā)明提供了一種可編程模塊，其特征在于，包括阻變元件M、電阻R1、第一 N型 M0S管Q1、第一 P型M0S管Q2、第二N型M0S管Q3和第二P型M0S管Q4 ;所述阻變元件M 的一端作為與外部電路連接的第一端口 VI，阻變元件M的另一端作為與外部電路連接的第 二端口 V2 ;所述第一 N型M0S管Q1的漏極和所述第一 P型M0S管Q2的漏極均連接至所述 阻變元件M的一端，所述第一 N型M0S管Q1的源極和所述第一 P型M0S管Q2的源極連接 后與所述電阻R1的一端連接，所述第一 N型M0S管Q1的柵極與所述第一 P型M0S管Q2的 柵極連接后與所述電阻R1的另一端連接；所述電阻R1的一端作為脈沖輸入端pulse，所述 電阻R1另一端接地；所述第二N型M0S管Q3的漏極與所述第二P型M0S管Q4的漏極均連 接至所述阻變元件M的另一端，所述第二N型M0S管Q3的源極與所述第二P型M0S管Q4 的源極均接地，所述第二N型MOS管Q3的柵極與所述第二P型MOS管Q4的柵極與所述電 阻R1的一端連接。
[0007] 更進(jìn)一步地，還包括：第一二極管D1、第二二極管D2、第三二極管D3和第四二極管 D4 ;所述第一二極管D1的正極和所述第二二極管D2的負(fù)極均連接至所述阻變元件M的一 端，所述第一二極管D1的負(fù)極連接至所述第一 N型M0S管Q1的漏極，所述第二二極管D2 的正極連接至第一 P型M0S管Q2的漏極；所述第三二極管D3的正極和所述第四二極管D4 的負(fù)極均連接至所述阻變元件M的另一端，所述第三二極管D3的負(fù)極連接至所述第二N型 M0S管Q3的漏極，所述第四二極管D4的正極連接至第二P型M0S管Q4的漏極。
[0008] 更進(jìn)一步地，所述阻變元件M為磁隨機(jī)存儲器、阻變存儲器或相變存儲器。
[0009] 更進(jìn)一步地，所述阻變元件M為憶阻器。
[0010] 更進(jìn)一步地，正常工作時(shí)，脈沖輸入端接零電壓，阻變元件M兩端的電壓偏置在第 二閾值電壓Vt2與第一閾值電壓Vtl之間。
[0011] 更進(jìn)一步地，在所述脈沖輸入端pulse施加正向脈沖時(shí)，所述阻變元件M的阻值增 大/減?。辉谒雒}沖輸入端pulse施加負(fù)向脈沖時(shí)，所述阻變元件M的阻值減小/增大。
[0012] 更進(jìn)一步地，通過在第一端口 VI和第二端口 V2之間施加外部激勵，使得所述阻變 元件M兩端的電壓偏置在第二閾值電壓Vt2與第一閾值電壓Vtl之間。
[0013] 本發(fā)明還提供了一種如上所述的可編程模塊，將所述阻變元件M替換為由多個(gè)阻 變元件串聯(lián)而成的阻變元件串聯(lián)組。
[0014] 更進(jìn)一步地，所述阻變元件串聯(lián)組中各個(gè)阻變元件串聯(lián)時(shí)極性方向相同，所述阻 變元件串聯(lián)組的極性與其中每一個(gè)阻變元件的極性相同，通過多個(gè)阻變元件的分壓使在電 路正常運(yùn)行過程中每個(gè)阻變元件兩端的電壓降都保持在第二閾值電壓Vt2與第一閾值電 壓Vtl之間，阻變元件的阻值在這個(gè)過程中保持不變。
[0015] 本發(fā)明還提供了一種可編程模塊的操作方法，其特征在于，包括下述步驟：
[0016] S1 :通過在第一端口 VI和第二端口 V2同時(shí)施加工作電壓，且脈沖輸入端pulse接 零電壓，使得電路正常工作；
[0017] 其中，分別與所述第一端口 VI與所述第二端口 V2連接的外部電路正常工作時(shí)，所 述阻變元件M兩端的電壓在第二閾值電壓Vt2與第一閾值電壓Vtl之間，且所述阻變元件 M的阻值在這一過程中不發(fā)生改變；
[0018] 當(dāng)脈沖輸入端pulse接零電壓時(shí)，所述可編程模塊中的第一 N型M0S管Q1、第一 P 型M0S管Q2、第二N型M0S管Q3和第二P型M0S管Q4均斷開；
[0019] S2 :通過給脈沖輸入端pulse施加正向脈沖使得第一 P型M0S管Q2、和第二N型 M0S管Q3導(dǎo)通，阻變元件M的阻值增大/減?。?br>[0020] 當(dāng)脈沖輸入端pulse被施加正向脈沖時(shí)，第一 P型M0S管Q2和第二N型M0S管Q3 均導(dǎo)通，第一 N型M0S管Q1和第二P型M0S管Q4均斷開，阻變元件M中的電流方向是由脈 沖輸入端pulse經(jīng)第一 P型M0S管Q2和第二N型M0S管Q3后到地；
[0021] 在此過程中，阻變元件M兩端的電壓在第二閾值電壓Vt2與第一閾值電壓Vtl范 圍之外，阻變元件M的阻值發(fā)生改變，若電流由阻變元件M的正極流向負(fù)極，則阻變元件M 的阻值逐漸降低；若電流由阻變元件M的負(fù)極流向正極，則阻變元件M的阻值逐漸升高；
[0022] S3 :通過給脈沖輸入端pulse施加負(fù)向脈沖來使第二P型M0S管Q4和第一 N型 MOS管Q1導(dǎo)通，阻變元件M的阻值減小/增大：
[0023] 當(dāng)脈沖輸入端pulse被施加正向脈沖時(shí)，第一 P型M0S管Q2和第二N型M0S管Q3 和第三二極管D3均斷開，第一 N型M0S管Q1和第二P型M0S管Q4均導(dǎo)通，阻變元件M中 的電流方向是由地經(jīng)第二P型M0S管Q4和第一 N型M0S管Q1后到脈沖輸入端pulse ;
[0024] 在此過程中，阻變元件M兩端的電壓在第二閾值電壓Vt2與第一閾值電壓Vtl范 圍之外，阻變元件M的阻值發(fā)生改變，若電流由阻變元件M的正極流向負(fù)極，則阻變元件M 的阻值逐漸降低；若電流由阻變元件M的負(fù)極流向正極，則阻變元件M的阻值逐漸升高。
[0025] 本發(fā)明提出的一種基于憶阻器的通用編程模塊可以用來代替現(xiàn)有模擬電路中的 電阻，既不改變已有電路的功能，又應(yīng)用了憶阻器的阻值可編程性，通過簡單的正負(fù)脈沖對 憶阻器的阻值進(jìn)行可編程控制，從而使電路參數(shù)具有了可編程性。此外，應(yīng)用M0S管與二 極管搭建的脈沖輸入電路與憶阻器一端接地的電路使編程模塊在正常工作時(shí)可以等效為 一個(gè)阻值