專利名稱：存儲裝置和方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種適用于如圖像存儲器應(yīng)用的存儲裝置。具體地本發(fā)明涉及一種半導(dǎo)體存儲裝置，可實(shí)現(xiàn)讀和寫兩部分操作，同時又限制芯片尺寸的增大。
背景技術(shù)：


圖1表示的是傳統(tǒng)圖像存儲器100的結(jié)構(gòu)示例。該圖像存儲器100具有DRAM(動態(tài)隨機(jī)存取存儲器)101、SRAM(靜態(tài)隨機(jī)存取存儲器)102A和102B，它們均作為緩沖存儲器設(shè)置在數(shù)據(jù)輸入側(cè)(串行輸入側(cè))。存儲器100還具有串行Y解碼器103，用于根據(jù)寫地址信號的Y方向分量，來選擇SRAM102A和102B的寫地址；SRAM 104A和104B，它們均作為緩沖存儲器設(shè)置在數(shù)據(jù)輸出側(cè)(串行輸出側(cè))；以及串行Y解碼器105，用于根據(jù)讀地址信號的Y方向分量，來選擇SRAM 104A和104B的讀地址。
位于數(shù)據(jù)輸入側(cè)的SRAM 102A和102B設(shè)置為DRAM 101的陣列的半部，并交替地執(zhí)行傳送操作，從而可順序地寫入數(shù)據(jù)。類似地，位于數(shù)據(jù)輸出側(cè)的SRAM 104A和104B設(shè)置為DRAM 101的陣列的半部，并交替地執(zhí)行傳送操作，從而可順序地讀取數(shù)據(jù)。
另外，圖像存儲器100還包括X解碼器106，用于選擇與DRAM 101的寫和讀有關(guān)的X方向地址(傳送地址)；寫地址計數(shù)器107，用于產(chǎn)生寫地址信號；讀地址計數(shù)器108，用于產(chǎn)生讀地址信號；以及判優(yōu)器(arbiter)109，用作判優(yōu)電路，用于當(dāng)寫和讀傳送指令彼此相近時延遲寫傳送。在這種情況下，可執(zhí)行寫傳送本身，直至完成將數(shù)據(jù)寫入后面的SRAM(緩沖存儲器)，并且，有足夠的超前時間來執(zhí)行寫傳送。
例如，使用圖1所述的圖像存儲器100來執(zhí)行無閃爍信號處理，將屏幕數(shù)設(shè)為例如2來防止屏幕閃爍(眩目)。圖2表示在無閃爍信號處理中寫和讀地址變化。在這種情況下，構(gòu)成一場或幀的各視頻數(shù)據(jù)(1W、2W等)被順序?qū)懭氲綀D像存儲器100。另外，各視頻數(shù)據(jù)(1R、2R等)被連續(xù)地從圖像存儲器100以2倍于寫入速度的速度連續(xù)讀取兩次。
根據(jù)圖1所示的圖像存儲器100，由于其中設(shè)置了緩沖存儲器102A、102B、104A和104B，因此，可執(zhí)行讀和寫兩部分操作而不存在任何問題，即使在寫和讀傳送指令彼此緊挨著時也是如此。但是，由于緩沖存儲器102A、102B、104A和104B的尺寸較大，這會要求圖像存儲器100的芯片尺寸增大，因此是不方便的。
近年來，出于字和比特線的電路長度的限制，存在許多情況，其中兆比特級存儲器被構(gòu)成為分成被分別用作單獨(dú)的存儲器的多個存儲器塊(MAT分割)。在這種情況下，當(dāng)對預(yù)定的存儲器塊進(jìn)行讀和寫操作時，未被訪問的存儲器塊被置于待用狀態(tài)。
發(fā)明公開鑒于上述情況而提出了本發(fā)明，本發(fā)明的一個目的是提供一種可在不增加芯片尺寸的情況下實(shí)現(xiàn)讀和寫兩部分操作的存儲裝置。
本發(fā)明的另一目的是提供一種在使用緩沖存儲器的情況下實(shí)現(xiàn)讀和寫兩部分同步操作的存儲裝置。
本發(fā)明的又一目的是提供一種可有效使用未被存取的待用區(qū)域的半導(dǎo)體存儲裝置。
為了實(shí)現(xiàn)上述各目的，根據(jù)本發(fā)明的一個方面，提供了一種用于連續(xù)地存儲順序圖像數(shù)據(jù)并輸出所存儲的圖像數(shù)據(jù)的存儲裝置。該存儲裝置包括存儲單元，包括N個存儲器塊，每個存儲器塊可單獨(dú)使用；寫地址發(fā)生器，用于產(chǎn)生要向存儲單元寫入的寫地址信號；以及讀地址發(fā)生器，用于產(chǎn)生要從存儲單元讀取的讀地址信號。該存儲裝置還包括控制器，用于控制寫地址信號和讀地址信號，從而以存儲器塊為單位對每個圖像數(shù)據(jù)的每個寫和讀的開始地址進(jìn)行移位，并且不對相同的存儲器塊同時執(zhí)行寫和讀操作，每個圖像數(shù)據(jù)的尺寸等效于M個塊中的一個(M＜N)。
另外，每個圖像數(shù)據(jù)表示一場或一幀的圖像數(shù)據(jù)。此外，寫入到存儲單元中的一場或一幀的圖像數(shù)據(jù)以兩倍于寫入速度的速度連續(xù)讀出兩次。寫入到存儲單元中的一場或一幀的圖像數(shù)據(jù)以兩倍于寫入速度的速度連續(xù)讀出兩次，以執(zhí)行無閃爍信號處理。
該存儲裝置還包括算術(shù)電路，用于通過對不執(zhí)行寫和讀操作的存儲單元中的存儲器塊進(jìn)行訪問來執(zhí)行一定信號處理。該算術(shù)電路執(zhí)行降噪處理，并接收來自輸入端的當(dāng)前圖像數(shù)據(jù)以及來自不執(zhí)行寫和讀操作的存儲器塊的先前圖像數(shù)據(jù)。該算術(shù)電路采用先前圖像數(shù)據(jù)來對當(dāng)前圖像數(shù)據(jù)執(zhí)行降噪處理，以產(chǎn)生降低了噪聲的當(dāng)前圖像數(shù)據(jù)。
該控制器還用預(yù)定數(shù)目的修改的比特來替代從讀地址信號的最高有效位開始的預(yù)定數(shù)目的比特，用于選擇存儲器塊以讀出圖像數(shù)據(jù)，并且用預(yù)定數(shù)目的修改的比特來替代從寫地址信號的最高有效位開始的預(yù)定數(shù)目的比特，用于選擇存儲器塊以寫入圖像數(shù)據(jù)。
附圖簡述為了更完整地理解本發(fā)明，將參照附圖對本發(fā)明進(jìn)行詳述，附圖中圖1是表示傳統(tǒng)圖像存儲器的結(jié)構(gòu)的一示例的框圖；圖2是表示在使用傳統(tǒng)圖像存儲器執(zhí)行無閃爍信號處理時地址變化的示意圖；圖3是表示作為第一實(shí)施例的半導(dǎo)體存儲裝置的結(jié)構(gòu)的框圖；圖4A和4B是表示用于解釋第一實(shí)施例的無閃爍信號處理時地址變化的示意圖；圖5A是表示作為第二實(shí)施例的半導(dǎo)體存儲裝置的結(jié)構(gòu)的框圖；圖5B是表示查詢表的表格；圖6是表示IIR濾波器的框圖；以及圖7A和7B是表示用于解釋第二實(shí)施例的IIR濾波器處理時地址變化的示意圖。
實(shí)現(xiàn)本發(fā)明的最佳模式下面將參照附圖描述本發(fā)明的第一實(shí)施例。圖3表示的是作為第一實(shí)施例的半導(dǎo)體存儲裝置10的結(jié)構(gòu)。在第一實(shí)施例中，本發(fā)明的半導(dǎo)體存儲裝置10用來實(shí)現(xiàn)同步的兩部分操作，而不必使用緩沖存儲器，并且還可用來執(zhí)行將屏幕數(shù)設(shè)為2來防止屏幕閃爍的無閃爍信號處理。
存儲裝置10具有存儲單元11，存儲單元11包括8個存儲器塊(DRAM陣列)12a至12h，它們分別被用作分離的存儲器。存儲器塊12a至12h的結(jié)構(gòu)如下，它們分別具有128K DRAM、用于選擇DRAM在X方向上的地址的X解碼器、及用于選擇DRAM在Y方向上的地址的Y解碼器。在這種情況下，每場或幀的視頻數(shù)據(jù)等效于每個存儲器塊中的6個數(shù)據(jù)。
另外，存儲裝置10還包括4個選擇器13a至13d，用于選擇存儲器塊12a至12h，作為寫入和讀取對象。在這種情況下，選擇器13a至13d成對地選擇兩個存儲器塊。選擇器13a選擇存儲器塊12a和12b作為一對，選擇器13b選擇存儲器塊12c和12d作為一對，選擇器13c選擇存儲器塊12e和12f作為一對，選擇器13d選擇存儲器塊12g和12h作為一對。因此，由每個選擇器13a至13d對每對兩個存儲器塊進(jìn)行選擇，使得根據(jù)存儲組(bank)切換來進(jìn)行連續(xù)串行操作。
存儲裝置10包括寫地址計數(shù)器14，用于產(chǎn)生20比特寫地址信號；寫地址指針15，用于響應(yīng)于從寫地址計數(shù)器14輸出的進(jìn)位信號進(jìn)行計數(shù)，并由此輸出2比特信號；以及差分裝置16，用于從由寫地址計數(shù)器14產(chǎn)生的寫地址信號的高階2比特信號(MSB(最高有效位)和從MSB開始的第二比特)中減去由指針15輸出的2比特信號。
在這種情況下，由計數(shù)器14產(chǎn)生的20比特寫地址信號的高階2比特信號被由差分裝置16產(chǎn)生的2比特信號替代，從而產(chǎn)生或形成存儲單元11的寫地址信號WAD。此時，根據(jù)寫地址信號WAD的高階2比特(MSB和從MSB開始的第二比特)來選擇進(jìn)行寫入的一對存儲器塊。
存儲裝置10具有讀地址計數(shù)器17，用于產(chǎn)生20比特讀地址信號；讀地址指針18，用于根據(jù)從讀地址計數(shù)器17輸出的進(jìn)位信號來計數(shù)，并由此輸出2比特信號；以及差分裝置19，用于從由讀地址計數(shù)器17產(chǎn)生的讀地址信號的高階2比特信號(MSB(最高有效位)和從MSB開始的第二比特)中減去由指針18輸出的2比特信號。
在這種情況下，由計數(shù)器17產(chǎn)生的讀地址信號的高階2比特信號被由差分裝置輸出的2比特信號替代，從而產(chǎn)生用于存儲單元11的讀地址信號RAD。此時，根據(jù)讀地址信號RAD的高階2比特(MSB和從MSB開始的第二比特)來選擇進(jìn)行讀取的一對存儲器塊。
計數(shù)器17的計數(shù)速度-即讀取速度-被設(shè)置為計數(shù)器14的計數(shù)速度-即寫速度-的兩倍，以便執(zhí)行屏幕數(shù)目為2的無閃爍信號處理。僅當(dāng)讀地址信號RAD的高階2比特信號(如后所述)-即通過向由差分裝置19輸出的2比特信號加1而得到的2比特信號-不等于寫地址信號WAD的高階2比特信號-即由差分裝置16輸出的2比特信號-時，才根據(jù)由計數(shù)器17輸出的進(jìn)位信號來對指針18進(jìn)行計數(shù)。由此，每執(zhí)行兩次讀取動作便改變讀開始地址，并且可連續(xù)讀取相同的一場或幀的視頻數(shù)據(jù)。
下面將參照附圖4A和4B來描述存儲裝置10的操作。圖4A表示圖像的地址。圖4A中的每條實(shí)線表示的是圖像的寫地址的變化，而圖4A中的虛線表示的圖像的讀地址的變化。亦即，寫地址對應(yīng)于由計數(shù)器14產(chǎn)生的寫地址信號，而讀地址對應(yīng)于由計數(shù)器17產(chǎn)生的讀地址信號。在圖4A和4B中，1W、2W和3W分別表示與寫入有關(guān)的一場或幀的視頻數(shù)據(jù)，而1R、2R和3R分別表示與讀取有關(guān)的一場或幀的視頻數(shù)據(jù)，并且分別對應(yīng)于上述視頻數(shù)據(jù)1W、2W和3W…。
當(dāng)圖像的讀地址和寫地址原樣使用時，它們的高階2比特信號分別如下改變，「00」→「01」→「10」→「00」→「01」→…，并且僅有存儲器塊對12a和12b、存儲器塊對12c和12d、存儲器塊對12e和12f被用于進(jìn)行寫和取。由于在Q范圍內(nèi)采用相同的存儲器塊來同時執(zhí)行寫和讀，因此不能實(shí)現(xiàn)寫和讀兩部分操作。
本發(fā)明中，存儲器的用于寫和讀的地址如圖4B所示。圖4B表示的是存儲器的用于寫和讀的地址。圖4B中的每條實(shí)線表示的是存儲器的寫地址的變化，而圖4B中的每條虛線表示的是存儲器的讀地址的變化。寫地址對應(yīng)于圖3中的寫地址信號WAD，而讀地址對應(yīng)的是圖3中的讀地址信號RAD。在這種情況下，在視頻數(shù)據(jù)1W時，寫地址信號WAD的高階2比特信號的變化情況是「00」→「01」→「10」，并且視頻數(shù)據(jù)1W順序?qū)懭氪鎯ζ鲏K對12a和12b、存儲器塊對12c和12d、存儲器塊對12e和12f。另外，在視頻數(shù)據(jù)1R時，讀地址信號RAD的高階2比特信號的變化情況是「00」→「01」→「10」→「00」→「01」→「10」，并且視頻數(shù)據(jù)1R以寫入速度2倍的速度順序地從存儲器塊對12a和12b、存儲器塊對12c和12d、存儲器塊對12e和12f讀取兩次。
接下來，在視頻數(shù)據(jù)1W之后的視頻數(shù)據(jù)2W時，寫地址信號WAD的高階2比特信號的變化情況是「11」→「00」→「01」，并且視頻數(shù)據(jù)2W順序?qū)懭氪鎯ζ鲏K對12g和12h、存儲器塊對12a和12b、存儲器塊對12c和12d。另外，在視頻數(shù)據(jù)2R時，讀地址信號RAD的高階2比特信號的變化情況是「11」→「00」→「01」→「11」→「00」→「01」，并且視頻數(shù)據(jù)2R以寫入速度2倍的速度連續(xù)地從存儲器塊對12g和12h、存儲器塊對12a和12b、存儲器塊對12c和12d讀取兩次。
當(dāng)以上述相同方式執(zhí)行寫和讀操作，并且從數(shù)據(jù)輸入側(cè)(串行輸入側(cè))提供正常視頻數(shù)據(jù)時，在數(shù)據(jù)輸出側(cè)(串行輸出側(cè))獲得用于將屏幕數(shù)設(shè)置為2次以防止屏幕閃爍的視頻數(shù)據(jù)。
在上述第一實(shí)施例中，對寫和讀開始地址進(jìn)行相繼移位，從而防止采用相同的存儲器塊對同時執(zhí)行寫和讀，并且實(shí)現(xiàn)寫和讀兩部分操作。由此，本實(shí)施例不使用大的緩沖存儲器，并可限制芯片尺寸的增大。
圖5A表示用作本發(fā)明第二實(shí)施例的半導(dǎo)體存儲裝置200。該存儲裝置200可實(shí)現(xiàn)同步的兩部分操作而不必使用緩沖存儲器。具體地講，存儲裝置200通過訪問不進(jìn)行寫和讀操作的存儲器塊來執(zhí)行降噪信號處理。
在第二實(shí)施例中，該半導(dǎo)體存儲裝置200不使用緩沖存儲器便可實(shí)現(xiàn)同步的兩部分操作，并利用非訪問的待用區(qū)執(zhí)行降噪信號處理。
存儲裝置200具有存儲單元211，存儲單元211包括10個存儲器塊(DRAM陣列)212a至212j，它們分別用作分離的存儲器。存儲器塊212a至212j的結(jié)構(gòu)是各具有128K DRAM、用于選擇DRAM在X方向上的地址的X解碼器、以及用于選擇DRAM在Y方向上的地址的Y解碼器。在這種情況下，每場或幀的視頻數(shù)據(jù)將等效于每個存儲器塊中的6個數(shù)據(jù)。
另外，存儲裝置200還包括5個選擇器213a至213e，用于選擇存儲器塊212a至212j作為寫或讀目標(biāo)。此時，選擇器213a至213e構(gòu)成為選擇兩個存儲器塊作為一對。選擇器213a選擇存儲器塊212a和212b作為一對，等等。因此，由每個選擇器213a至213e對每對兩個存儲器塊進(jìn)行選擇，使得根據(jù)存儲組切換來進(jìn)行連續(xù)串行操作。
存儲裝置200包括寫地址計數(shù)器214，用于產(chǎn)生20比特寫地址信號；寫地址指針215，用于響應(yīng)于由寫地址計數(shù)器214輸出的進(jìn)位信號進(jìn)行計數(shù)，并由此輸出3比特信號；以及查詢表216，用于將由指針215輸出的3比特信號和由寫地址計數(shù)器214產(chǎn)生的寫地址信號的高階2比特信號(MSB(最高有效位)和從MSB開始的第二比特)轉(zhuǎn)換成3比特輸出。
在這種情況下，由計數(shù)器214產(chǎn)生的20比特寫地址信號的高階2比特信號被由查詢表216產(chǎn)生的3比特信號替代，從而產(chǎn)生用于存儲單元211的寫地址信號WAD。此時，根據(jù)寫地址信號WAD的高階3比特(MSB和從MSB起的第二和第三比特)來選擇進(jìn)行寫入的一對存儲器塊。
存儲裝置200具有讀地址計數(shù)器217，用于產(chǎn)生20比特讀地址信號；讀地址指針218，用于根據(jù)從讀地址計數(shù)器217輸出的進(jìn)位信號來計數(shù)，并由此輸出3比特信號；以及查詢表219，用于將由指針218輸出的3比特信號和由讀地址計數(shù)器217產(chǎn)生的讀地址信號的高階2比特信號(MSB(最高有效位)和從MSB開始的第二比特)轉(zhuǎn)換成3比特輸出。
在這種情況下，由計數(shù)器217產(chǎn)生的讀地址信號的高階2比特信號被由查詢表219輸出的3比特信號替代，從而產(chǎn)生用于存儲單元211的讀地址信號RAD。此時，根據(jù)讀地址信號RAD的高階3比特(MSB和MSB中的第二和第三比特)來選擇進(jìn)行讀取的一對存儲器塊。
存儲裝置200還包括IIR讀地址計數(shù)器317，用于產(chǎn)生20比特讀地址信號；IIR讀地址指針318，用于根據(jù)從IIR讀地址計數(shù)器317輸出的進(jìn)位信號來計數(shù)，并由此輸出3比特信號；以及IIR查詢表319，用于轉(zhuǎn)換由指針318輸出的3比特信號和由讀地址計數(shù)器317產(chǎn)生的讀地址信號的高階2比特信號(MSB(最高有效位)和從MSB開始的第二比特)。這些工作如前所述，并且使得IIR(無限沖激響應(yīng))濾波器電路300能夠訪問存儲單元211。
IIR濾波器電路300順序地對存儲器塊211進(jìn)行訪問，以得到輸入視頻數(shù)據(jù)以及通過將輸入視頻數(shù)據(jù)延遲一場或幀產(chǎn)生的視頻數(shù)據(jù)，從而可執(zhí)行降噪處理。另外，IIR濾波器電路將消除噪聲的視頻數(shù)據(jù)寫入每個存儲器塊，以替代上述輸入視頻數(shù)據(jù)。
圖5B表示的是查詢表216、219和319。最左邊的3列表示的是從指針215、218和318輸入的3比特。中間的的兩列表示的是從計數(shù)器214、217和317輸入的2比特。最右邊的3列表示的是從查詢表(LUT)216、219和319輸出的3比特。
圖6表示的是傳統(tǒng)的已知IIR型降噪電路300的結(jié)構(gòu)。降噪電路300包括系數(shù)乘法器320，用于將輸入視頻數(shù)據(jù)Vin乘以系數(shù)k；系數(shù)乘法器330，用于將從存儲器塊211輸出的一場或幀之前的視頻數(shù)據(jù)Vdo乘以系數(shù)1-k；加法器340和系數(shù)乘法器350，用于對系數(shù)乘法器320和330的輸出視頻數(shù)據(jù)進(jìn)行相加和平均，從而得到消除了噪聲的輸出視頻數(shù)據(jù)Vout；及減法器360和系數(shù)輸出電路370，用于對輸入視頻數(shù)據(jù)Vin和從存儲器塊211輸出的視頻數(shù)據(jù)Vdo兩者進(jìn)行相減運(yùn)算，并根據(jù)表示其相減的信號得到對應(yīng)于運(yùn)動的系數(shù)k(0＜k＜1)。輸出視頻數(shù)據(jù)被作為消除噪聲的視頻數(shù)據(jù)輸出，并存儲在存儲單元211中。
返回來參照圖5A，IIR濾波器電路300執(zhí)行降噪處理，以獲得消除噪聲的輸出視頻數(shù)據(jù)Vout。在這種情況下，IIR濾波器電路300不必具有存儲器。亦即，IIR濾波器電路300可訪問構(gòu)成存儲單元211的存儲器塊，從而獲得輸入視頻數(shù)據(jù)Vin和超前一場的輸出視頻數(shù)據(jù)Vdo。順便地講，由IIR濾波器電路300執(zhí)行的降噪處理是在讀取消除了噪聲的視頻數(shù)據(jù)之前執(zhí)行的。
下面將參照附圖7A和7B來描述存儲裝置200的操作。圖7A表示圖像的地址。圖7A中的每條實(shí)線表示圖像的寫地址的變化，而圖7A中的每條虛線表示的是圖像的讀地址的變化。寫地址對應(yīng)于由計數(shù)器214產(chǎn)生的寫地址信號，虛線所示的讀地址對應(yīng)于由計數(shù)器217產(chǎn)生的讀地址信號。此外，計數(shù)器317產(chǎn)生讀地址信號IIR，如圖7B中的每條劃道的線所示。圖7A和7B中，1W、2W和3W…分別表示與寫入有關(guān)的一場或幀的視頻數(shù)據(jù)，而1R、2R和3R…分別表示與讀取有關(guān)的一場或幀的視頻數(shù)據(jù)，并分別對應(yīng)于前述視頻數(shù)據(jù)1W(1C)、2W(2C)和3W(3C)…。另外，1C、2C和3C也分別表示與讀取有關(guān)的一場或幀的視頻數(shù)據(jù)，并對應(yīng)于前述視頻數(shù)據(jù)1W、2W和3W。
在這種情況下，當(dāng)視頻數(shù)據(jù)1W時，寫地址信號WAD的高階3比特信號的變化情況為「000」→「001」→「010」→…，并且視頻數(shù)據(jù)1W順序?qū)懭氪鎯ζ鲏K對212a和212b、存儲器塊對212c和212d等而不進(jìn)行降噪處理，這是因為存儲單元211中不存在先前的視頻數(shù)據(jù)。另外，當(dāng)視頻數(shù)據(jù)1C時，讀地址信號RAD的高階3比特信號的變化情況為「000」→「001」→「010」，并且視頻數(shù)據(jù)1C順序從存儲器塊對212a和212b、存儲器塊對212c和212d及存儲器塊對212e和212f讀出，以提供給IIR濾波器電路300。
然后，在IIR濾波器電路300，采用來自存儲單元211的視頻數(shù)據(jù)1C，對視頻數(shù)據(jù)1W之后的輸入視頻數(shù)據(jù)2W執(zhí)行降噪處理，并將消除了噪聲的視頻數(shù)據(jù)2W從IIR濾波器電路300輸出。在這種情況下，寫入存儲單元211的視頻數(shù)據(jù)被已由IIR濾波器電路300消除了噪聲的視頻數(shù)據(jù)(輸出視頻數(shù)據(jù)Vout)替代。與此同時，在視頻數(shù)據(jù)1W之后的消除了噪聲的視頻數(shù)據(jù)2W時，寫地址信號WAD的高階3比特信號的變化情況為「011」→「100」→「000」。消除了噪聲的視頻數(shù)據(jù)2W被順序?qū)懭氪鎯ζ鲏K對212g和212h、存儲器塊對212i和212j及存儲器塊對212a和212b。
此外，當(dāng)視頻數(shù)據(jù)1R時，讀地址信號RAD的高階3比特信號的變化情況為「000」→「001」→「010」，并且視頻數(shù)據(jù)1R連續(xù)地從存儲器塊對212a和212b、存儲器塊對212c和212d及存儲器塊對212e和212f讀出，從存儲裝置200輸出。
接下來，在消除了噪聲的視頻數(shù)據(jù)2C時，讀地址信號RAD的高階3比特信號的變化情況為「011」→「100」→「000」，并且消除了噪聲的視頻數(shù)據(jù)2C順序從存儲器塊對212g和212h、存儲器塊對212i和212j及存儲器塊對212a和212b讀出，以提供給IIR濾波器電路300。
然后，在IIR濾波器電路300，采用來自存儲單元211的視頻數(shù)據(jù)2C，對該視頻數(shù)據(jù)之后的輸入視頻數(shù)據(jù)3W執(zhí)行降噪處理，并將消除了噪聲的視頻數(shù)據(jù)3W從IIR濾波器電路300輸出。在這種情況下，寫入存儲單元211的視頻數(shù)據(jù)被已由IIR濾波器電路300消除了噪聲的視頻數(shù)據(jù)(輸出視頻數(shù)據(jù)Vout)替代。與此同時，在消除了噪聲的視頻數(shù)據(jù)2R時，寫地址信號WAD的高階3比特信號的變化情況為「011」→「100」→「000」，并且消除了噪聲的視頻數(shù)據(jù)2R被連續(xù)地從存儲器塊對212g和212h、存儲器塊對212i和212j及存儲器塊對212a和212b讀出，從存儲裝置200輸出。
當(dāng)以上述相同方式執(zhí)行讀和寫操作并且從數(shù)據(jù)輸入側(cè)(串行輸入側(cè))提供正常視頻數(shù)據(jù)時，在數(shù)據(jù)輸出側(cè)(串行輸出側(cè))獲得消除了噪聲的視頻數(shù)據(jù)。在數(shù)據(jù)輸出側(cè)得到的視頻數(shù)據(jù)已被進(jìn)行了降噪處理。
在已述第二實(shí)施例中，對寫和讀地址順序移位，從而不同時對相同的存儲器塊對進(jìn)行寫和讀，并且可實(shí)現(xiàn)寫和讀兩部分操作。因此，本實(shí)施例不使用大的緩沖存儲器，并且能夠以與第一實(shí)施例相同的方式限制芯片尺寸的增大。另外，IIR濾波器300訪問不執(zhí)行寫和讀操作的存儲器塊，以執(zhí)行降噪信號處理。因此，可有效使用未訪問的待用存儲器區(qū)。
盡管在上述第二實(shí)施例中提供了用于進(jìn)行降噪處理的IIR濾波器電路300，但是，可提供對不執(zhí)行寫和讀操作的存儲器塊進(jìn)行訪問的IIR，以便獲得預(yù)定視頻數(shù)據(jù)，從而執(zhí)行其他處理。例如，可將用于將NTSC視頻數(shù)據(jù)轉(zhuǎn)換成高清晰度電視視頻數(shù)據(jù)的分辨率產(chǎn)生處理(參見日本專利申請平6-205934)、用于將隔行視頻數(shù)據(jù)轉(zhuǎn)換成非隔行視頻數(shù)據(jù)的逐行轉(zhuǎn)換處理、MPEG(運(yùn)動圖像專家組)的運(yùn)動向量檢測處理等應(yīng)用為其他處理。
根據(jù)本發(fā)明，存儲單元包括N個存儲器塊，它們分別用作分離的存儲器。當(dāng)將存儲器塊中以M個數(shù)據(jù)為單位的數(shù)據(jù)順序?qū)懭氪鎯卧⑦B續(xù)由此讀取時，以存儲器塊為單元，對上述每個單元對寫和讀開始地址進(jìn)行移位，從而不對相同的存儲器塊同時進(jìn)行寫和讀。由此，可實(shí)現(xiàn)寫和讀兩部分操作，同時限制芯片尺寸的增大。
另外，根據(jù)本發(fā)明，不采用緩沖存儲器便可實(shí)現(xiàn)寫和讀兩部分操作。由此，可實(shí)現(xiàn)芯片的小尺寸。
此外，根據(jù)本發(fā)明，存儲單元包括多個存儲器塊，它們分別用作分離的存儲器；以及提供算術(shù)電路，用于對不進(jìn)行寫和讀操作的存儲器塊進(jìn)行訪問，從而進(jìn)行信號處理。因此，所帶來的好處是，可有效地利用未訪問的交互區(qū)。
盡管已經(jīng)全面地描述了本發(fā)明，但本領(lǐng)域內(nèi)的技術(shù)人員應(yīng)理解的是，可在不背離所提出的本發(fā)明的宗旨和范圍的情況下，進(jìn)行各種修改和變型。
權(quán)利要求
1.一種存儲裝置，用于相繼存儲順序圖像數(shù)據(jù)，并輸出所存儲的圖像數(shù)據(jù)，該存儲裝置包括存儲單元，包括N個存儲器塊，每個存儲器塊可單獨(dú)使用；寫地址發(fā)生器，用于產(chǎn)生要向存儲單元寫入的寫地址信號；讀地址發(fā)生器，用于產(chǎn)生要從存儲單元讀取的讀地址信號；以及控制器，用于控制寫地址信號和讀地址信號，從而以存儲器塊為單位對每個圖像數(shù)據(jù)的每個寫和讀的開始地址進(jìn)行移位，并且不對相同的存儲器塊同時執(zhí)行寫和讀操作，每個圖像數(shù)據(jù)的尺寸等效于M個塊中的一個(M＜N)。
2.如權(quán)利要求1所述的存儲裝置，其中每個圖像數(shù)據(jù)表示一場或一幀的圖像數(shù)據(jù)。
3.如權(quán)利要求2所述的存儲裝置，其中寫入到存儲單元中的一場或一幀的圖像數(shù)據(jù)以兩倍于寫入速度的速度連續(xù)讀出兩次。
4.如權(quán)利要求3所述的存儲裝置，其中寫入到存儲單元中的一場或一幀的圖像數(shù)據(jù)以兩倍于寫入速度的速度連續(xù)讀出兩次，以執(zhí)行無閃爍信號處理。
5.如權(quán)利要求2所述的存儲裝置，還包括算術(shù)電路，用于通過對所述存儲單元中的不執(zhí)行所述寫和讀操作的存儲器塊進(jìn)行訪問來執(zhí)行一定信號處理。
6.如權(quán)利要求5所述的存儲裝置，其中所述算術(shù)電路執(zhí)行降噪處理。
7.如權(quán)利要求6所述的存儲裝置，其中所述算術(shù)電路接收來自輸入端的當(dāng)前圖像數(shù)據(jù)以及來自所述不執(zhí)行所述寫和讀操作的存儲器塊的先前圖像數(shù)據(jù)，采用所述先前圖像數(shù)據(jù)來對所述當(dāng)前圖像數(shù)據(jù)執(zhí)行所述降噪處理，以產(chǎn)生降低了噪聲的當(dāng)前圖像數(shù)據(jù)。
8.如權(quán)利要求1所述的存儲裝置，其中所述控制器用預(yù)定數(shù)目的修改的比特來替代從讀地址信號的最高有效位開始的預(yù)定數(shù)目的比特，用于選擇存儲器塊以讀出圖像數(shù)據(jù)，并且用預(yù)定數(shù)目的修改的比特來替代從寫地址信號的最高有效位開始的預(yù)定數(shù)目的比特，用于選擇存儲器塊以寫入圖像數(shù)據(jù)。
9.一種用于相繼存儲順序圖像數(shù)據(jù)、并從存儲裝置輸出所存儲的圖像數(shù)據(jù)的方法，包括如下步驟產(chǎn)生要向存儲單元寫入的寫地址信號，所述存儲單元包括N個存儲器塊，每個存儲器塊可單獨(dú)使用；產(chǎn)生要從存儲單元讀取的讀地址信號；以及控制寫地址信號和讀地址信號，使得以存儲器塊為單位對每個圖像數(shù)據(jù)的每個寫和讀的開始地址進(jìn)行移位，并且不對相同的存儲器塊同時執(zhí)行寫和讀操作，每個圖像數(shù)據(jù)的尺寸等效于M個塊中的一個(M＜N)。
10.如權(quán)利要求9所述的方法，其中每個圖像數(shù)據(jù)表示一場或一幀的圖像數(shù)據(jù)。
11.如權(quán)利要求10所述的方法，其中寫入到存儲單元中的一場或一幀的圖像數(shù)據(jù)以兩倍于寫入速度的速度連續(xù)讀出兩次。
12.如權(quán)利要求11所述的方法，其中寫入到存儲單元中的一場或一幀的圖像數(shù)據(jù)以兩倍于寫入速度的速度連續(xù)讀出兩次，以執(zhí)行無閃爍信號處理。
13.如權(quán)利要求10所述的方法，還包括如下步驟通過對所述存儲單元中的不執(zhí)行所述寫和讀操作的存儲器塊進(jìn)行訪問來執(zhí)行一定信號處理，。
14.如權(quán)利要求13所述的方法，其中所述執(zhí)行步驟執(zhí)行降噪處理。
15.如權(quán)利要求14所述的方法，其中所述執(zhí)行步驟采用來自所述不執(zhí)行所述寫和讀操作的存儲器塊的先前圖像數(shù)據(jù)來對來自輸入端的當(dāng)前圖像數(shù)據(jù)執(zhí)行所述降噪處理，以產(chǎn)生降低了噪聲的當(dāng)前圖像數(shù)據(jù)。
16.如權(quán)利要求9所述的方法，其中所述控制步驟用預(yù)定數(shù)目的修改的比特來替代從讀地址信號的最高有效位開始的預(yù)定數(shù)目的比特，用于選擇存儲器塊以讀出圖像數(shù)據(jù)，并且用預(yù)定數(shù)目的修改的比特來替代從寫地址信號的最高有效位開始的預(yù)定數(shù)目的比特，用于選擇存儲器塊以寫入圖像數(shù)據(jù)。
全文摘要
提供了一種用于相繼存儲順序圖像數(shù)據(jù)、并輸出所存儲的圖像數(shù)據(jù)的存儲裝置。該存儲裝置包括存儲單元,包括N個存儲器塊,每個存儲器塊可單獨(dú)使用;寫地址發(fā)生器,用于產(chǎn)生要向存儲單元寫入的寫地址信號;及讀地址發(fā)生器,用于產(chǎn)生要從存儲單元讀取的讀地址信號。該存儲裝置還包括控制器,用于控制寫地址信號和讀地址信號,使得以存儲器塊為單位對每個圖像數(shù)據(jù)的每個寫和讀的開始地址進(jìn)行移位,并且不對相同的存儲器塊同時執(zhí)行寫和讀操作,每個圖像數(shù)據(jù)的尺寸等效于M個塊中的一個(M< N)。
文檔編號G11C8/00GK1256784SQ99800133
公開日2000年6月14日 申請日期1999年2月16日 優(yōu)先權(quán)日1998年2月16日
發(fā)明者奧村明弘, 近藤哲二郎 申請人:索尼公司