專利名稱：閃速存儲(chǔ)器系統(tǒng)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及作為非易失性存儲(chǔ)器的閃速存儲(chǔ)器，更詳細(xì)地講涉及具備適宜地管理閃速存儲(chǔ)器的管理系統(tǒng)的閃速存儲(chǔ)器系統(tǒng)。
背景技術(shù)：
作為計(jì)算機(jī)系統(tǒng)所使用的存儲(chǔ)媒體，當(dāng)前正在使用著硬盤，軟盤等磁存儲(chǔ)媒體。其中，大容量而且能夠快速動(dòng)作的硬盤由于能夠存儲(chǔ)大量的數(shù)據(jù)，因此處于系統(tǒng)的中心存儲(chǔ)媒體的位置。
然而，硬盤的制造工藝復(fù)雜，難以謀求小型，輕量化和低成本化，為了使構(gòu)造的各部分工作而需要比較大的消耗功率，特別是在便攜設(shè)備等的應(yīng)用方面成為問(wèn)題。
作為硬盤以外的存儲(chǔ)媒體，已知作為非易失性的存儲(chǔ)元件的閃速存儲(chǔ)器。閃速存儲(chǔ)器不需要用于維持存儲(chǔ)的電源，然而其構(gòu)造上，在存取次數(shù)方面具有1010左右的有限的物理壽命。為此，為了長(zhǎng)期比較安全地穩(wěn)定使用閃速存儲(chǔ)器，需要檢測(cè)壽命完結(jié)的存儲(chǔ)元件和發(fā)生不良狀況的位置，回避這些元件和位置保持?jǐn)?shù)據(jù)。進(jìn)而，在閃速存儲(chǔ)器的情況下，不能夠在已經(jīng)存儲(chǔ)的數(shù)據(jù)的位置上寫新的數(shù)據(jù)。從而，在要存儲(chǔ)新的數(shù)據(jù)時(shí)，要在消除了暫時(shí)存儲(chǔ)的內(nèi)容以后寫入數(shù)據(jù)。然而，可消除的單位不是以一個(gè)個(gè)的存儲(chǔ)元件(比特)，而是例如以4k字節(jié)和8k字節(jié)這樣的塊單位進(jìn)行。因此，通常把需改寫的數(shù)據(jù)以外的數(shù)據(jù)部分從將被消除的塊中取出之后，再對(duì)塊進(jìn)行消除，然后，再次把數(shù)據(jù)部分重新加入或?qū)懭?，寫入處理?dòng)作非常復(fù)雜。
在特開(kāi)平2-292798號(hào)公報(bào)中記述了以提高向閃速存儲(chǔ)器的寫入/讀出速度，管理不良單元等為目的的閃速EEPROM系統(tǒng)。在這里記述的閃速EEPROM系統(tǒng)，通過(guò)采用超高速緩沖存儲(chǔ)器謀求提高存儲(chǔ)時(shí)間。然而，依賴于超高速緩沖存儲(chǔ)器的存取時(shí)間的縮短自然受到限制，為了進(jìn)一步提高其閃速存儲(chǔ)器的寫入/讀出速度，需要使閃速存儲(chǔ)器系統(tǒng)總體的動(dòng)作速度提高。
另外，在上述公報(bào)中，為了進(jìn)行不良單元等的管理，使冗余部分具有ECC等信息，僅用該冗余部分的信息進(jìn)行不良單元等的管理。然而，由于僅用冗余部分進(jìn)行不良單元等的管理，因此必須加大該冗余部分的存儲(chǔ)容量，結(jié)果將壓縮存儲(chǔ)實(shí)際數(shù)據(jù)的區(qū)域。進(jìn)而，該系統(tǒng)中由于僅用冗余部分進(jìn)行不良單元等的管理，在讀出實(shí)際數(shù)據(jù)之前，要讀出上述冗余數(shù)據(jù)，判斷存儲(chǔ)在存儲(chǔ)器內(nèi)的數(shù)據(jù)是否適宜以及進(jìn)行修復(fù)等，因此成為使存取時(shí)間大幅度減緩的原因。
發(fā)明的公開(kāi)本發(fā)明的目的在于實(shí)現(xiàn)減少寫入/讀出時(shí)間的延遲，能夠比較簡(jiǎn)單地進(jìn)行寫入動(dòng)作，能夠以高速進(jìn)行動(dòng)作，能夠適宜地管理不良扇區(qū)等的閃速存儲(chǔ)器系統(tǒng)。
上述目的通過(guò)以下的結(jié)構(gòu)實(shí)現(xiàn)。
(1)閃速存儲(chǔ)器系統(tǒng)具有管理主計(jì)算機(jī)和閃速存儲(chǔ)器之間數(shù)據(jù)傳送的存儲(chǔ)器管理器，上述存儲(chǔ)器管理器具有用于把從主計(jì)算機(jī)提供給閃速存儲(chǔ)器的邏輯地址和作為閃速存儲(chǔ)器的實(shí)際地址的物理地址進(jìn)行變換的地址變換表，而且地址變換表被規(guī)定為對(duì)應(yīng)于閃速存儲(chǔ)器的最小消除單位。
(2)上述(1)的閃速存儲(chǔ)器系統(tǒng)中，具有上述存儲(chǔ)器管理器，能夠與主計(jì)算機(jī)連接的總線接口，用于進(jìn)行向閃速存儲(chǔ)器寫入/讀出的閃速存儲(chǔ)器接口，上述存儲(chǔ)器管理器具有把從主計(jì)算機(jī)一側(cè)向閃速存儲(chǔ)器一側(cè)發(fā)送來(lái)的數(shù)據(jù)與從閃速存儲(chǔ)器一側(cè)向主計(jì)算機(jī)一側(cè)送出的數(shù)據(jù)進(jìn)行中繼的數(shù)據(jù)中繼裝置。
(3)上述(1)或者(2)的閃速存儲(chǔ)器系統(tǒng)中，上述地址變換表使得把在主計(jì)算機(jī)指定存儲(chǔ)媒體上的最小存儲(chǔ)單位時(shí)使用的邏輯地址對(duì)應(yīng)于上述最小消除單位進(jìn)行分割了的邏輯塊地址與把上述物理地址對(duì)應(yīng)于上述最小消除單位進(jìn)行分割了的物理塊地址相互對(duì)應(yīng)。
(4)上述(1)～(3)的任一項(xiàng)中的閃速存儲(chǔ)器系統(tǒng)中，上述邏輯地址與物理地址的變換在向閃速存儲(chǔ)器開(kāi)始數(shù)據(jù)的寫入/讀出之前進(jìn)行。
(5)上述(1)～(4)的任一項(xiàng)中的閃速存儲(chǔ)器系統(tǒng)中，上述閃速存儲(chǔ)器的物理地址區(qū)的大小大于邏輯地址區(qū)的大小。
(6)上述(1)～(5)的任一項(xiàng)中的閃速存儲(chǔ)器系統(tǒng)中，在對(duì)應(yīng)于上述邏輯地址區(qū)的任意的最小消除單位中發(fā)生了故障時(shí)，與物理地址區(qū)中的不與邏輯地址區(qū)對(duì)應(yīng)的部分的任一個(gè)最小消除單位進(jìn)行交換。
(7)上述(1)～(6)的任一項(xiàng)中的閃速存儲(chǔ)器系統(tǒng)中，上述數(shù)據(jù)中繼裝置還具有塊狀態(tài)表，該塊狀態(tài)表是表示閃速存儲(chǔ)器上的上述各物理塊的狀態(tài)的數(shù)據(jù)，至少具有表示其狀態(tài)是否良好，有無(wú)不良扇區(qū)以及是否使用的數(shù)據(jù)。
(8)上述(1)～(7)的任一項(xiàng)中的閃速存儲(chǔ)器系統(tǒng)中，上述地址變換表用在復(fù)位以后從閃速存儲(chǔ)器的冗余部分讀出的數(shù)據(jù)形成在RAM上。
(9)上述(7)或者(8)的閃速存儲(chǔ)器系統(tǒng)中，上述塊狀態(tài)表用在復(fù)位以后從閃速存儲(chǔ)器的冗余部分讀出的數(shù)據(jù)形成在RAM上。
(10)閃速存儲(chǔ)器系統(tǒng)，具有管理主計(jì)算機(jī)與閃速存儲(chǔ)器的數(shù)據(jù)傳送的存儲(chǔ)器管理器，上述存儲(chǔ)器管理器把能夠從上述主計(jì)算機(jī)存取閃速存儲(chǔ)器的邏輯地址區(qū)的大小設(shè)定為小于作為閃速存儲(chǔ)器的實(shí)際地址的物理地址區(qū)的大小，而且，在物理地址區(qū)的不與邏輯地址區(qū)對(duì)應(yīng)的剩余區(qū)域中，具有待用狀態(tài)的隊(duì)列。
(11)上述(10)的閃速存儲(chǔ)器系統(tǒng)中，上述存儲(chǔ)器管理器在對(duì)應(yīng)于閃速存儲(chǔ)器的最小消除單位分割的每個(gè)塊中處理上述物理地址區(qū)，上述邏輯地址區(qū)以及上述隊(duì)列。
(12)上述(10)或者(11)閃速存儲(chǔ)器系統(tǒng)中，對(duì)應(yīng)于上述隊(duì)列的閃速存儲(chǔ)器的區(qū)域成為消除后的狀態(tài)。
(13)上述(10)～(12)的任一項(xiàng)中的閃速存儲(chǔ)器系統(tǒng)中，上述存儲(chǔ)器管理器在物理地址區(qū)內(nèi)任意塊中發(fā)生了故障時(shí)，與上述隊(duì)列內(nèi)的任意的塊進(jìn)行交換。
(14)上述(10)～(13)的任一項(xiàng)中的閃速存儲(chǔ)器系統(tǒng)中，在向閃速存儲(chǔ)器寫入數(shù)據(jù)時(shí)，上述存儲(chǔ)器管理器向隊(duì)列內(nèi)的預(yù)定的塊中寫入新的數(shù)據(jù)，把該數(shù)據(jù)設(shè)為寫入預(yù)定目標(biāo)的邏輯塊地址，把該寫入預(yù)定目標(biāo)的塊設(shè)定為隊(duì)列。
(15)上述(14)的閃速存儲(chǔ)器系統(tǒng)中，在寫入預(yù)定目標(biāo)的塊具有將被更新的數(shù)據(jù)以外的數(shù)據(jù)的情況下，在結(jié)束了來(lái)自主計(jì)算機(jī)的預(yù)定量的數(shù)據(jù)傳送以后，上述存儲(chǔ)器管理器從寫入預(yù)定目標(biāo)的塊向?qū)懭肓诵聰?shù)據(jù)的隊(duì)列內(nèi)的預(yù)定的塊傳送原來(lái)的數(shù)據(jù)。
(16)上述(10)～(15)的任一項(xiàng)中的閃速存儲(chǔ)器系統(tǒng)中，上述存儲(chǔ)器管理器使得物理地址區(qū)和邏輯地址區(qū)與對(duì)應(yīng)于最小消除單位分割了的邏輯塊地址和物理塊地址相對(duì)應(yīng)，而且，該對(duì)應(yīng)關(guān)系的開(kāi)始位置取為由每個(gè)預(yù)定次數(shù)的復(fù)位所決定的任意位置。
(17)上述(10)～(16)的任一項(xiàng)中的閃速存儲(chǔ)器系統(tǒng)中，上述存儲(chǔ)器管理器在每個(gè)預(yù)定次數(shù)的復(fù)位時(shí)，在隊(duì)列的塊中寫入與邏輯地址區(qū)相對(duì)應(yīng)的物理地址區(qū)內(nèi)的任意塊中的數(shù)據(jù)，
而且，把寫入了數(shù)據(jù)的隊(duì)列內(nèi)的塊地址取為物理地址區(qū)內(nèi)的任意塊的邏輯塊地址，把上述物理地址區(qū)內(nèi)的任意的塊作為隊(duì)列。
(18)上述(10)～(17)的任一項(xiàng)中的閃速存儲(chǔ)器系統(tǒng)中，除去上述存儲(chǔ)器管理器以外，還具有用于與主計(jì)算機(jī)連接的總線接口，進(jìn)行向閃速存儲(chǔ)器的讀出/寫入動(dòng)作的閃速存儲(chǔ)器接口。
(19)上述(10)～(18)的任一項(xiàng)中的閃速存儲(chǔ)器系統(tǒng)中，上述隊(duì)列由指針控制。
(20)上述(1)～(19)的任一項(xiàng)中的閃速存儲(chǔ)器系統(tǒng)中，上述最小消除單位與8或者16個(gè)最小存儲(chǔ)單位相當(dāng)。
(21)上述(1)～(20)的任一項(xiàng)中的存儲(chǔ)器系統(tǒng)中，上述最小存儲(chǔ)單位是在一個(gè)扇區(qū)部分的數(shù)據(jù)長(zhǎng)度上加入了冗余部分的數(shù)據(jù)長(zhǎng)度的大小。
(22)上述(1)～(21)的任一項(xiàng)中的閃速存儲(chǔ)器系統(tǒng)中，上述最小存儲(chǔ)單位的冗余部分中至少具有表示屬于上述最小存儲(chǔ)單位的塊是否良好，有無(wú)不良扇區(qū)以及其塊是否正在使用的數(shù)據(jù)。
(23)上述(1)～(22)的任一項(xiàng)中的閃速存儲(chǔ)器系統(tǒng)中，上述冗余部分在一個(gè)塊中存儲(chǔ)著相同的數(shù)據(jù)。
(24)上述(1)～(23)的任一項(xiàng)中的閃速存儲(chǔ)器系統(tǒng)中，上述數(shù)據(jù)中繼裝置具有暫時(shí)存儲(chǔ)預(yù)定長(zhǎng)度數(shù)據(jù)的2個(gè)緩沖器，在該2個(gè)緩沖器中交互存儲(chǔ)從主計(jì)算機(jī)一側(cè)或者閃速存儲(chǔ)器一側(cè)發(fā)送來(lái)的數(shù)據(jù)的同時(shí)，從存滿了數(shù)據(jù)的緩沖器交互地向閃速存儲(chǔ)器一側(cè)或者主計(jì)算機(jī)一側(cè)發(fā)送數(shù)據(jù)。
(25)上述(1)～(24)的任一項(xiàng)中的閃速存儲(chǔ)器系統(tǒng)是IC芯片。
(26)上述(1)～(25)的任一項(xiàng)中的閃速存儲(chǔ)器系統(tǒng)是卡片形狀的外部存儲(chǔ)系統(tǒng)。
附圖的簡(jiǎn)單說(shuō)明

圖1是示出本發(fā)明的閃速存儲(chǔ)器系統(tǒng)的基本結(jié)構(gòu)的框圖。
圖2是示出地址變換表一結(jié)構(gòu)例的示意圖。
圖3是示出閃速存儲(chǔ)器內(nèi)的塊結(jié)構(gòu)的示意圖。
圖4是示出存儲(chǔ)器管理器內(nèi)理想地具有的數(shù)據(jù)中繼裝置結(jié)構(gòu)例的框圖。
圖5是示出塊狀態(tài)表的結(jié)構(gòu)例的示意圖。
圖6是示出本發(fā)明的閃速存儲(chǔ)器系統(tǒng)的基本結(jié)構(gòu)的框圖，示出在閃速存儲(chǔ)器內(nèi)設(shè)置了剩余區(qū)域的狀況。
圖7是對(duì)于閃速存儲(chǔ)器內(nèi)的物理地址區(qū)配置了邏輯地址的示意圖，示出對(duì)應(yīng)于邏輯地址區(qū)的物理地址區(qū)。
圖8示出了剩余區(qū)域分散配置在物理地址區(qū)中的狀況。
圖9示意地示出了隊(duì)列的狀況。
圖10是示出了閃速存儲(chǔ)器內(nèi)的實(shí)際數(shù)據(jù)存儲(chǔ)部分與冗余數(shù)據(jù)存儲(chǔ)部分的狀況的示意圖。
圖11是復(fù)位時(shí)的動(dòng)作，是示出了形成塊狀態(tài)表的狀況的示意圖。
圖12是復(fù)位時(shí)的動(dòng)作，是示出了在閃速存儲(chǔ)器中進(jìn)行臨時(shí)編號(hào)狀況的示意圖。
圖13是示出把閃速存儲(chǔ)器系統(tǒng)應(yīng)用在存儲(chǔ)器卡中的例子的結(jié)構(gòu)框圖。
用于實(shí)施發(fā)明的最佳形態(tài)本發(fā)明的閃速存儲(chǔ)器系統(tǒng)如圖1所示，具有存儲(chǔ)器管理器3，該存儲(chǔ)器管理器3具有能夠與主計(jì)算機(jī)1連接的總線接口2，用于進(jìn)行在閃速存儲(chǔ)器5上寫入/讀出的閃速存儲(chǔ)器接口4，用于把從上述主計(jì)算機(jī)一側(cè)向閃速存儲(chǔ)器一側(cè)發(fā)送來(lái)的數(shù)據(jù)和把從閃速存儲(chǔ)器一側(cè)向主計(jì)算機(jī)一側(cè)發(fā)送的數(shù)據(jù)進(jìn)行中繼的數(shù)據(jù)中繼裝置，上述存儲(chǔ)器管理器3具有把從主計(jì)算機(jī)1提供給閃速存儲(chǔ)器5的邏輯地址和作為閃速存儲(chǔ)器5的實(shí)際地址的物理地址進(jìn)行交換的地址交換表，而且該地址交換表規(guī)定為對(duì)應(yīng)于閃速存儲(chǔ)器5的最小消除單位。
存儲(chǔ)器管理器3管理主計(jì)算機(jī)1與閃速存儲(chǔ)器5的數(shù)據(jù)傳送。即，或者調(diào)整從主計(jì)算機(jī)1發(fā)送來(lái)的數(shù)據(jù)和從閃速存儲(chǔ)器5發(fā)送來(lái)的數(shù)據(jù)的傳送速度，或者把用于從主計(jì)算機(jī)1指定的讀出/寫入的邏輯地址數(shù)據(jù)變換為物理地址數(shù)據(jù)。
地址變換表31把在主計(jì)算機(jī)1一側(cè)指定的邏輯地址與閃速存儲(chǔ)器5一側(cè)存在的物理地址之間建立關(guān)系。通過(guò)借助地址變換表31，把邏輯地址與物理地址之間建立關(guān)系，能夠避開(kāi)在閃速存儲(chǔ)器內(nèi)產(chǎn)生了不良的位置等而把兩者建立關(guān)系。而且，不必特意從閃速存儲(chǔ)器讀出不良扇區(qū)和不良比特等的數(shù)據(jù)，事先進(jìn)行適宜的關(guān)系對(duì)應(yīng)，在存取存儲(chǔ)器時(shí)參照該關(guān)系能夠立即計(jì)算必要的物理地址，高速地存取閃速存儲(chǔ)器。
地址變換表31設(shè)置在存儲(chǔ)器管理器3內(nèi)。另外，通常形成在從該存儲(chǔ)器管理器3的控制單元可參照的存儲(chǔ)媒體上。而且，存儲(chǔ)器管理器3使用該地址變換表31，把從主計(jì)算機(jī)1提供給閃速存儲(chǔ)器5的邏輯地址變換為作為閃速存儲(chǔ)器5的實(shí)際地址的物理地址，或者進(jìn)行其逆變換。
主計(jì)算機(jī)1具有微處理器以及該微處理器的周邊元件，鍵盤，通信口，擴(kuò)展總線，顯示器等輸入輸出裝置，只要是能夠與硬盤等的存儲(chǔ)媒體進(jìn)行連接，可以作為計(jì)算機(jī)(個(gè)人計(jì)算機(jī))完成必要的動(dòng)作(無(wú)論一般用途還是特定用途)即可，而不論其形態(tài)如何。
總線接口2是用于與主計(jì)算機(jī)1連接的總線，例如可以舉出SCSI，IDE等的外部連接總線，以這些總線為基準(zhǔn)的PCMCIA等PC卡接口等。其中，作為理想的形態(tài)，在把本發(fā)明的閃速存儲(chǔ)器系統(tǒng)應(yīng)用在PC卡的情況下，使用PC卡接口。從而，總線接口是能夠根據(jù)這些規(guī)格，標(biāo)準(zhǔn)適宜地與主計(jì)算機(jī)1連接的接口。另外，該總線接口如果在從主計(jì)算機(jī)1一側(cè)觀看的情況下，能夠把閃速存儲(chǔ)器5與硬盤進(jìn)行相同的處理，則就能夠直接使用現(xiàn)存的OS，應(yīng)用軟件等。
閃速存儲(chǔ)器5是非易失性存儲(chǔ)器，可以視為EEPROM的一種。即，能夠隨時(shí)進(jìn)行數(shù)據(jù)的讀出，然而數(shù)據(jù)的寫入通常在數(shù)據(jù)消除后僅能夠進(jìn)行一次，不能夠進(jìn)行數(shù)據(jù)的改寫。從而，進(jìn)行數(shù)據(jù)的寫入動(dòng)作之前必須伴隨著用于消除存儲(chǔ)著的數(shù)據(jù)的動(dòng)作(除去初始狀態(tài))。在消除數(shù)據(jù)的情況下，在閃速存儲(chǔ)器中，其構(gòu)造上成為一起消除預(yù)定的存儲(chǔ)區(qū)域。本發(fā)明中理想地使用的NAND型閃速存儲(chǔ)器中，通常，可消除的最小區(qū)域是上述最小存儲(chǔ)單位(一個(gè)扇區(qū)+冗余部分)的8個(gè)或者16個(gè)部分，即，4k字節(jié)或者8k字節(jié)(除去冗余部分)。
閃速存儲(chǔ)器5為了確保預(yù)定的存儲(chǔ)容量，通常構(gòu)成為集合了多個(gè)閃速存儲(chǔ)器IC的存儲(chǔ)器陣列。另外，還連接了與閃速存儲(chǔ)器5相連接的，用于對(duì)閃速存儲(chǔ)器5進(jìn)行寫入/讀出動(dòng)作的閃速存儲(chǔ)器接口4，例如，閃速存儲(chǔ)器序列發(fā)生器等以及自動(dòng)控制和優(yōu)化閃速存儲(chǔ)器的寫入/讀出的控制元件等。
其次，說(shuō)明地址變換表31的具體結(jié)構(gòu)例。圖2是示出地址變換表31的結(jié)構(gòu)例的示意圖。地址變換表31形成為與圖3所示的閃速存儲(chǔ)器5內(nèi)的最小消除單位(最小消除塊)5a相對(duì)應(yīng)。另外，圖3示意性示出了閃速存儲(chǔ)器5的方框結(jié)構(gòu)，圖中標(biāo)注在上面的帶有#號(hào)的數(shù)值表示為每個(gè)最小消除單位所規(guī)定的物理塊地址。
最小消除單位是在閃速存儲(chǔ)器5內(nèi)一起被消除的存儲(chǔ)區(qū)域。如上所述，閃速存儲(chǔ)器5的最小存儲(chǔ)單位與最小消除單位不同，消除每個(gè)預(yù)定大小的存儲(chǔ)區(qū)域。把該一起被消除的區(qū)域稱為最小消除單位，閃速存儲(chǔ)器的消除動(dòng)作必須對(duì)作為集合了多個(gè)最小存儲(chǔ)區(qū)域的塊的最小消除單位進(jìn)行。另外，最小消除單位5a中的實(shí)線所包圍的部分是最小存儲(chǔ)單位，其中，用虛線劃開(kāi)的部分中較小一方的區(qū)域表示冗余部分。
這樣，通過(guò)用每個(gè)最小消除單位5a處理并且管理消除每個(gè)最小消除單位5a所需要消除的閃速存儲(chǔ)器5，能夠高效地進(jìn)行寫入動(dòng)作(讀出動(dòng)作)。從而，地址變換表31形成為與最小存儲(chǔ)單位相對(duì)應(yīng)。
地址變換表31在圖2所示的例中，在一個(gè)塊內(nèi)的上段配置邏輯塊地址，在下段配置物理塊地址(圖中編號(hào)的起端標(biāo)注#號(hào)表示)，對(duì)于某個(gè)特定的邏輯塊地址，通常能夠把任意的物理塊地址以一對(duì)一建立關(guān)系。即，相對(duì)應(yīng)的邏輯塊地址與物理塊地址配置在預(yù)定的塊內(nèi)。而且，規(guī)定在主計(jì)算機(jī)1一側(cè)開(kāi)放的可存取的存儲(chǔ)區(qū)的最大邏輯塊地址Nh和具有對(duì)應(yīng)大小的物理塊地址。
這里所謂的邏輯塊地址，是在從主計(jì)算機(jī)1存取特定的存儲(chǔ)器內(nèi)的存儲(chǔ)單位時(shí)指定的地址編號(hào)，指把地址分割為對(duì)應(yīng)于上述最小消除單位5a大小的每個(gè)塊而得到的起始地址。所謂物理塊地址，是閃速存儲(chǔ)器上的實(shí)際的地址編號(hào)，指最小消除單位5a的起始地址。
用地址變換表使邏輯塊地址與物理塊地址兩者相互對(duì)應(yīng)的意義如下。由于通常邏輯塊地址與物理塊地址以一對(duì)一相對(duì)應(yīng)，因此有時(shí)還能夠直接把邏輯塊地址用作為物理塊地址。然而，邏輯塊地址與物理塊地址之間有時(shí)產(chǎn)生偏離(或者偏移)。這些偏差起因于兩個(gè)管理系統(tǒng)不同，起因于由于產(chǎn)生故障而不能夠使用的不良?jí)K以及起因于為了防止在特定的存儲(chǔ)區(qū)域集中進(jìn)行存取而實(shí)施的處理等。
其中，發(fā)生了不良?jí)K的情況下，需要排除其邏輯塊地址，把邏輯塊地址進(jìn)行分配。圖2示出這樣把邏輯塊進(jìn)行分配的狀態(tài)。該例中，#0003和#0020的物理塊地址作為不良?jí)K被排除的結(jié)果，#0004成為#0003，#0021成為#0019，邏輯塊地址的最大值Nh中，額外地需要2個(gè)塊，即物理塊地址#Nh+2。另外，在該例中將物理塊地址依次分配給邏輯塊地址，然而也可以分配給任意的邏輯塊地址。
這樣，有時(shí)在能夠用邏輯塊地址即邏輯地址區(qū)指定的存儲(chǔ)區(qū)與作為實(shí)際存儲(chǔ)區(qū)的物理地址的最大區(qū)域的物理地址區(qū)之間具有偏差，理想的是物理地址區(qū)設(shè)定為大于邏輯地址區(qū)。即，由于物理地址區(qū)中產(chǎn)生的故障可以被相關(guān)物理地址區(qū)中的存儲(chǔ)區(qū)所補(bǔ)償，故邏輯地址區(qū)設(shè)定為較小。換言之，在物理地址區(qū)中存在著不包含在邏輯地址區(qū)內(nèi)的剩余區(qū)域。
其次，說(shuō)明使用地址變換表進(jìn)行地址變換的方法。
現(xiàn)在，假設(shè)從主計(jì)算機(jī)1發(fā)送出用于讀出的地址數(shù)據(jù)(以下稱為邏輯地址)。這里，如果把邏輯地址記為L(zhǎng)BAs，則邏輯塊地址LBA能夠表示為L(zhǎng)BAs/k＝LBA…m(1)這里，k是1塊內(nèi)存在的扇區(qū)數(shù)，通常為8或者16。另外，m是用k進(jìn)行除法運(yùn)算時(shí)的余數(shù)。即，該值成為表示邏輯塊地址內(nèi)的扇區(qū)位置的偏差值。
用上式求出的邏輯塊地址LBA通過(guò)參照地址變換表的該位置，變換為物理塊地址PBA。在被變換了的物理塊地址PBA中，加入上述偏差值m可以得到作為閃速存儲(chǔ)器上的實(shí)際地址的物理地址PA。
存儲(chǔ)器管理器3的控制單元如果設(shè)定指定如上述那樣得到的物理地址PA，進(jìn)行預(yù)定的讀出操作，則其隨后讀出數(shù)據(jù)中繼裝置3內(nèi)部的數(shù)據(jù)，傳送機(jī)構(gòu)自動(dòng)地進(jìn)行數(shù)據(jù)的讀出、傳送?？刂茊卧谶M(jìn)行了上述設(shè)定以后，在數(shù)據(jù)傳送過(guò)程中能夠計(jì)算接著要讀出的地址。從而，幾乎不需要用于地址變換的明顯時(shí)間。這樣，在開(kāi)始寫入/讀出動(dòng)作之前進(jìn)行地址變換，能夠高速進(jìn)行動(dòng)作。
其次，說(shuō)明作為存在于存儲(chǔ)器管理器3中的數(shù)據(jù)中繼裝置的理想形態(tài)。
存儲(chǔ)器管理器3具有把從主計(jì)算機(jī)1一側(cè)經(jīng)過(guò)總線接口2發(fā)送來(lái)的數(shù)據(jù)經(jīng)過(guò)閃速存儲(chǔ)器接口4傳送到閃速存儲(chǔ)器5一側(cè)，或者反之，把從閃速存儲(chǔ)器5一側(cè)經(jīng)過(guò)內(nèi)部總線傳送來(lái)的數(shù)據(jù)經(jīng)過(guò)總線接口2發(fā)送到主計(jì)算機(jī)1一側(cè)的功能。
這時(shí)，在很多情況下，主計(jì)算機(jī)1一側(cè)的數(shù)據(jù)傳送速度和定時(shí)與閃速存儲(chǔ)器5一側(cè)的數(shù)據(jù)傳送速度和定時(shí)分別不同。因此，理想的是具有圖4所示的數(shù)據(jù)中繼裝置3a。
即，具有存儲(chǔ)了預(yù)定大小的數(shù)據(jù)的兩個(gè)緩沖器36、37，在把一方的緩沖器A(B)置為數(shù)據(jù)寫入一側(cè)(實(shí)線一側(cè))時(shí)，把另一方的緩沖器B(A)置為數(shù)據(jù)讀出一側(cè)(虛線一側(cè))。而且，緩沖器控制單元35在作為數(shù)據(jù)寫入一側(cè)的一方的緩沖器A(B)裝滿了預(yù)定長(zhǎng)度的數(shù)據(jù)，而且檢測(cè)出已經(jīng)讀出了作為數(shù)據(jù)讀出一側(cè)的另一方的緩沖器B(A)的數(shù)據(jù)時(shí)，把兩者進(jìn)行交換，把裝滿了數(shù)據(jù)的一方的緩沖器A(B)置為數(shù)據(jù)讀出一側(cè)，把已經(jīng)讀出了數(shù)據(jù)的另一方的緩沖器B(A)置為數(shù)據(jù)寫入一側(cè)。
這樣，在2個(gè)緩沖器中交互地寫入數(shù)據(jù)的同時(shí)，通過(guò)從裝滿了數(shù)據(jù)的緩沖器交互地讀出數(shù)據(jù)，即使主計(jì)算機(jī)一側(cè)與閃速存儲(chǔ)器一側(cè)數(shù)據(jù)的傳送速度不同，也能夠?qū)?yīng)于各個(gè)速度和定時(shí)收發(fā)數(shù)據(jù)。這種情況下，由于數(shù)據(jù)收發(fā)速度快的一側(cè)必須成為待機(jī)狀態(tài)，因此作為總體的數(shù)據(jù)傳送速度由數(shù)據(jù)傳送速度慢的一側(cè)支配。另外，緩沖器內(nèi)的數(shù)據(jù)在被讀出以后，雖然像FIFO存儲(chǔ)器那樣成為空狀態(tài)，但如果能夠檢測(cè)出用新數(shù)據(jù)裝滿了的狀態(tài)，則也能夠進(jìn)行改寫。
在2個(gè)緩沖器中作為能夠?qū)懭?讀出的數(shù)據(jù)長(zhǎng)度，雖然沒(méi)有特別的限定，然而理想的是作為一個(gè)扇區(qū)部分?jǐn)?shù)據(jù)為512字節(jié)或者在其上面加入了冗余數(shù)據(jù)部分的長(zhǎng)度。
這樣，通過(guò)交互地交換2個(gè)緩沖器36、37進(jìn)行的數(shù)據(jù)收發(fā)，能夠在一方的緩沖器中寫入數(shù)據(jù)的同時(shí)從另一方的緩沖器讀出數(shù)據(jù)，因此能夠大幅度地縮減用于中繼數(shù)據(jù)所需要的時(shí)間。這種情況下，緩沖器36、37的交換由緩沖器控制單元35瞬時(shí)地進(jìn)行，因此如上述那樣數(shù)據(jù)的傳送時(shí)間能夠視為與主計(jì)算機(jī)一側(cè)或者閃速存儲(chǔ)器一側(cè)的某一個(gè)較慢一方的速度相同。另外，緩沖器存儲(chǔ)器35作為門電路的組合，最好用硬件構(gòu)成。通過(guò)僅采取硬件的結(jié)構(gòu)能夠大幅度地提高動(dòng)作速度。
本發(fā)明的閃速存儲(chǔ)器系統(tǒng)還可以具有塊狀態(tài)表32，該塊狀態(tài)表32具有表示閃速存儲(chǔ)器上的各物理塊的狀態(tài)的數(shù)據(jù)，至少表示該塊是否良好，有無(wú)不良扇區(qū)以及是否正在使用的數(shù)據(jù)。通過(guò)具有塊狀態(tài)表32，能夠在表上迅速地把握各物理塊的狀態(tài)，能夠迅速地形成后述的隊(duì)列，能夠在存儲(chǔ)器的讀出和寫入之前或者與其無(wú)關(guān)地進(jìn)行適宜的存儲(chǔ)器管理。
塊狀態(tài)表32例如像圖5所示那樣構(gòu)成。在圖示例中，在一個(gè)塊內(nèi)的上端配置物理塊地址(圖中編號(hào)的起始標(biāo)注#號(hào)表示)，在下段配置狀態(tài)值，使得具有對(duì)應(yīng)于各個(gè)物理塊地址的狀態(tài)值。然后，規(guī)定直到閃速存儲(chǔ)器5內(nèi)的可存取的存儲(chǔ)區(qū)中的最大物理塊地址#Nmax的對(duì)應(yīng)狀態(tài)值。
狀態(tài)值是表示物理塊地址的狀態(tài)的值，例如，作為初始狀態(tài)寫入FF(或者消除狀態(tài))，然后根據(jù)塊地址的狀態(tài)把值進(jìn)行變化。作為能夠用狀態(tài)值表現(xiàn)的數(shù)據(jù)，至少是表示塊是否良好，有無(wú)不良扇區(qū)以及其塊是否正在使用的數(shù)據(jù)。除此之外，還能夠表示塊良好的程度以及有關(guān)安全數(shù)據(jù)等。作為數(shù)據(jù)的表示形態(tài)雖然沒(méi)有特別的限定，然而既可以是特定的數(shù)據(jù)長(zhǎng)度，例如以1個(gè)字節(jié)的代碼進(jìn)行表現(xiàn)，也可以通過(guò)使特定數(shù)據(jù)長(zhǎng)度的各比特具有權(quán)值進(jìn)行表現(xiàn)。
通過(guò)具有塊狀態(tài)表32，能夠迅速地把握各邏輯塊狀態(tài)。從而，在參照塊狀態(tài)表構(gòu)筑地址變換表31時(shí)，排除后述的隊(duì)列要素等，把邏輯塊地址分配到物理塊地址中，或者在有不良扇區(qū)時(shí)，迅速地檢測(cè)成為不良?jí)K等的塊，能夠構(gòu)筑將不良?jí)K排除了的地址變換表。另外，還能夠從塊狀態(tài)表32容易地把握未使用的塊，能夠極其容易而且迅速地進(jìn)行與不良?jí)K的交換等的作業(yè)。即，能夠不存取閃速存儲(chǔ)器而把握各扇區(qū)和塊的狀態(tài)，格外地提高處理速度。
上述存儲(chǔ)器管理器3，例如如圖6所示，還把能夠從上述主計(jì)算機(jī)1存取閃速存儲(chǔ)器5的邏輯地址區(qū)Ln的大小設(shè)定為小于作為閃速存儲(chǔ)器的實(shí)際地址的物理地址區(qū)Pn的大小，而且在物理地址區(qū)Pn的不與邏輯地址區(qū)Ln相對(duì)應(yīng)的剩余區(qū)域5a中具有使用待機(jī)狀態(tài)的隊(duì)列。
通過(guò)把作為閃速存儲(chǔ)器的實(shí)際地址的物理地址區(qū)的大小設(shè)定為大于從主計(jì)算機(jī)存取閃速存儲(chǔ)器時(shí)的邏輯地址區(qū)的大小，而且在物理地址區(qū)的不與邏輯地址區(qū)相對(duì)應(yīng)的剩余區(qū)域中具有隊(duì)列，例如，在與邏輯地址區(qū)相對(duì)應(yīng)的物理地址區(qū)內(nèi)發(fā)生了不良位置的情況下能夠與隊(duì)列部分進(jìn)行交換。另外，在向閃速存儲(chǔ)器進(jìn)行寫入時(shí)，把新的寫入數(shù)據(jù)暫時(shí)寫入到隊(duì)列部分中，根據(jù)需要從寫入的預(yù)定部位補(bǔ)充原來(lái)的數(shù)據(jù)，將其與寫入預(yù)定部分進(jìn)行交換，由此能夠極其高效率的進(jìn)行寫入時(shí)的動(dòng)作。
另外，不是簡(jiǎn)單地任意地使用上述剩余區(qū)域，而通過(guò)作為隊(duì)列進(jìn)行管理，在特定的存儲(chǔ)器區(qū)中集中存取等，能夠不進(jìn)行復(fù)雜的控制進(jìn)行適宜的存儲(chǔ)器管理。
圖6中，存儲(chǔ)器管理器3把從上述主計(jì)算機(jī)能夠存取閃速存儲(chǔ)器的邏輯地址區(qū)的大小Ln設(shè)定為小于作為閃速存儲(chǔ)器的實(shí)際地址的物理地址區(qū)的大小Pn，而且在物理地址區(qū)的不與邏輯地址區(qū)相對(duì)應(yīng)的剩余區(qū)域，具有使用等待狀態(tài)的隊(duì)列。
即，作為閃速存儲(chǔ)器5內(nèi)的全部存儲(chǔ)區(qū)域的物理地址區(qū)，設(shè)定為比能夠從主計(jì)算機(jī)1一側(cè)進(jìn)行存取的邏輯地址區(qū)大。換言之，在主計(jì)算機(jī)一側(cè)開(kāi)放的邏輯地址區(qū)僅比作為閃速存儲(chǔ)器5的整個(gè)存儲(chǔ)區(qū)域的物理地址區(qū)小包含隊(duì)列部分的預(yù)定區(qū)域。
隊(duì)列(Queue)通常在初始狀態(tài)從上述剩余區(qū)域中的若干地址順序形成(但是除去不良位置等)。另外，該隊(duì)列(Queue)，物理地址以及邏輯地址最好在每個(gè)閃速存儲(chǔ)器5的最小消除單位(塊)進(jìn)行處理。該最小消除單位在閃速存儲(chǔ)器上是同時(shí)被消除的最小的單位。如上所述，閃速存儲(chǔ)器不是在每個(gè)最小存儲(chǔ)單位，而是在每個(gè)把它們集合起來(lái)成為某個(gè)大小的存儲(chǔ)單位進(jìn)行消除。因此，通過(guò)在每個(gè)作為該消除區(qū)域的最小單位的最小存儲(chǔ)單位，處理上述隊(duì)列(Queue)，物理地址以及邏輯地址，能夠得到高效的存儲(chǔ)器控制系統(tǒng)。
在對(duì)應(yīng)于邏輯地址區(qū)的物理地址區(qū)內(nèi)發(fā)生了不良位置的情況下，該不良位置與隊(duì)列進(jìn)行置換，而這些操作通過(guò)在每個(gè)塊進(jìn)行也能夠高效地適宜地進(jìn)行管理。閃速存儲(chǔ)器5的寫入動(dòng)作需要每個(gè)塊的消除動(dòng)作，而通過(guò)在每個(gè)塊管理閃速存儲(chǔ)器5能夠高效地進(jìn)行動(dòng)作。
物理地址通常當(dāng)然是與邏輯地址1對(duì)1相對(duì)應(yīng)，而這些對(duì)應(yīng)關(guān)系理想的是在每個(gè)塊中進(jìn)行規(guī)定。即，兩者分別在每個(gè)塊中處理，對(duì)于其起始地址，規(guī)定為物理塊地址和邏輯塊地址。而且，作為從起始地址開(kāi)始的偏移值，規(guī)定作為每個(gè)存儲(chǔ)單位的物理地址以及邏輯地址。另外，各個(gè)塊使用地址變換表等，從邏輯塊地址變換為物理塊地址或者從物理塊地址變換為邏輯塊地址。
如上所述在全部物理地址區(qū)中，隊(duì)列(Queue)存在于與邏輯地址區(qū)相對(duì)應(yīng)的物理地址區(qū)以外的區(qū)域內(nèi)，但全部這些區(qū)域不必都是隊(duì)列(Queue)。剩余區(qū)域中有時(shí)存在作為不良?jí)K永久被廢棄，也不用作為隊(duì)列(Queue)的塊等。另外，該剩余區(qū)域?yàn)槿课锢淼刂穮^(qū)的1～5％，更理想的是2-3％左右。
其次，說(shuō)明隊(duì)列(Queue)的更具體的結(jié)構(gòu)。圖7是示意地示出了閃速存儲(chǔ)器5內(nèi)的存儲(chǔ)器空間的框圖。圖中各塊內(nèi)記載的數(shù)字，記號(hào)表示物理塊地址。
在圖示例的閃速存儲(chǔ)器5中，在主計(jì)算機(jī)1一側(cè)開(kāi)放的物理塊區(qū)與邏輯塊地址對(duì)應(yīng)，成為至其最大值Nh的范圍。另外，作為剩余區(qū)域5a(圖中用斜線表示)，存在于從與邏輯塊地址的最大值Nh相對(duì)應(yīng)的物理塊地址上加1的地址Nh+1開(kāi)始至物理塊地址的最大值Nmax之間。而且在該區(qū)域內(nèi)具有隊(duì)列(Queue)。
該隊(duì)列(Queue)通常在初始設(shè)定時(shí)如上述那樣從作為剩余區(qū)域定義的區(qū)域中選擇。從而，隊(duì)列(Queue)的各要素成為消除狀態(tài)(初始狀態(tài))，使用該隊(duì)列(Queue)時(shí)能夠直接進(jìn)行寫入。另外，在加入新的隊(duì)列(Queue)時(shí)，在消除之后或者在確認(rèn)了是消除狀態(tài)以后進(jìn)行加入。
另外，剩余區(qū)域5a(隊(duì)列)如圖7所示，不需要連續(xù)地存在于物理地址區(qū)的最后部分，例如，也可以像圖8所示那樣，孤立地分散存在于物理地址區(qū)內(nèi)(圖中，用斜線表示的部分)。把剩余區(qū)域分散了的結(jié)果，在圖示例中邏輯地址區(qū)的最大值Nh和物理地址區(qū)的最大值Nmax成為相同位置。剩余區(qū)域(隊(duì)列)的分散狀態(tài)通常通過(guò)反復(fù)地用后述的不良?jí)K和寫入動(dòng)作時(shí)的隊(duì)列(Queue)進(jìn)行置換操作形成。另外，圖8中，在塊中記載的數(shù)字與圖7的情況不同表示邏輯塊地址。這樣，具有隊(duì)列(Queue)的剩余區(qū)域5a由于不與邏輯地址相對(duì)應(yīng)，因此不能夠從主計(jì)算機(jī)1一側(cè)進(jìn)行識(shí)別。
隊(duì)列(Queue)50最好用指針控制。指針例如如圖9所示進(jìn)行控制使得構(gòu)成隊(duì)列(Queue)50的各塊(以下稱為要素)的數(shù)成為預(yù)定的范圍。即，在圖示例中，在塊上部標(biāo)注作為要素的塊的順序，而在該順序的預(yù)定位置處存在取出指針OP(在圖示例中2)和取入指針I(yè)P(n-2)。而且，隊(duì)列(Queue)50的取出，取入時(shí)移動(dòng)指針。即(取入指針I(yè)P的位置)-(取出指針OP的位置)＝要素?cái)?shù)另外，隊(duì)列(Queue)自身也可以登錄到管理表等中進(jìn)行管理。
本發(fā)明的閃速存儲(chǔ)器系統(tǒng)理想的是具有用于把邏輯塊地址與物理塊地址相互交換的地址變換表。
圖2所示的地址變換表31中，設(shè)定能夠從主計(jì)算機(jī)存取的邏輯地址區(qū)使其小于作為實(shí)際存儲(chǔ)器區(qū)且物理地址的最大區(qū)域的物理地址區(qū)。即，像可以設(shè)定上述隊(duì)列(Queue)那樣較小地設(shè)定邏輯地址區(qū)。在地址變換表中，不與邏輯塊地址相對(duì)應(yīng)的物理塊地址可以成為隊(duì)列(Queue)的要素。
使用地址變換表31當(dāng)然能夠在邏輯塊地址與物理塊地址之間建立關(guān)系，然而兩者對(duì)應(yīng)關(guān)系不一定必須成為從小的地址數(shù)開(kāi)始的順序，也可以以任意的地址彼此之間進(jìn)行對(duì)應(yīng)。即，形成預(yù)定區(qū)域內(nèi)的兩者的塊地址之間，可以以1對(duì)1建立關(guān)系。從而，還能夠不使用地址變換表而使用函數(shù)等。
通過(guò)閃速存儲(chǔ)器系統(tǒng)的復(fù)位動(dòng)作，把邏輯塊地址再次與物理塊地址建立關(guān)系的情況下，通常從小的地址編號(hào)順序建立關(guān)系。這種情況下，對(duì)于邏輯塊地址的最小地址編號(hào)，可以任意選擇開(kāi)始對(duì)應(yīng)關(guān)系的物理塊地址編號(hào)變更開(kāi)始位置。通過(guò)這樣做，能夠不固定與特定的邏輯塊地址編號(hào)對(duì)應(yīng)的物理塊地址編號(hào)而進(jìn)行變動(dòng)，例如，在小的地址編號(hào)集中存取，或者即使存在在某個(gè)應(yīng)用軟件中被頻繁地存取的區(qū)域，由于對(duì)應(yīng)的閃速存儲(chǔ)器的實(shí)際地址發(fā)生變化因此能夠分散實(shí)際被存取的位置。
作為指定任意的開(kāi)始位置的方法沒(méi)有特別的限定，可以使用通過(guò)眾所周知的隨機(jī)數(shù)發(fā)生方法得到的隨機(jī)數(shù)和函數(shù)及其它數(shù)學(xué)方法選擇任意的塊地址。
另外，通過(guò)閃速存儲(chǔ)器系統(tǒng)的復(fù)位動(dòng)作等，在與邏輯塊地址相對(duì)應(yīng)的物理塊地址中，可以把任意的塊地址與上述隊(duì)列(Queue)的塊進(jìn)行交換。通過(guò)進(jìn)行這樣的交換，與上述相同能夠防止對(duì)于特定的存儲(chǔ)器的存取過(guò)于集中，能夠把閃速存儲(chǔ)器總體的存取次數(shù)平均化。
存儲(chǔ)器塊交換的頻度可以在每次復(fù)位等時(shí)進(jìn)行，在復(fù)位等的頻度高的情況下可以記述預(yù)定次數(shù)，或者使用隨機(jī)數(shù)等在每個(gè)預(yù)定的次數(shù)(頻度)進(jìn)行。
本發(fā)明的閃速存儲(chǔ)器系統(tǒng)與閃速存儲(chǔ)器共同使用，而作為把上述結(jié)構(gòu)形成為一體的裝置，還能夠與閃速存儲(chǔ)器獨(dú)立地存在。例如，可以把總線接口2，閃速存儲(chǔ)器接口4，地址變換表，具有數(shù)據(jù)中繼裝置的存儲(chǔ)器管理系統(tǒng)3構(gòu)成為一體的IC(集成電路)芯片。通過(guò)構(gòu)成IC芯片，在與閃速存儲(chǔ)器組合時(shí)可以容易地得到小型的存儲(chǔ)器系統(tǒng)。另外，把本發(fā)明閃速存儲(chǔ)器系統(tǒng)與閃速存儲(chǔ)器相組合，把它們配置在預(yù)定規(guī)格的卡片形狀的外殼內(nèi)，把總線接口作為PC卡總線，由此能夠容易地得到不需要電源的非易失性存儲(chǔ)器卡。
實(shí)施例其次示出實(shí)施例，更具體地說(shuō)明本發(fā)明。
在制造以后的初始狀態(tài)，存儲(chǔ)器管理器3的控制單元對(duì)于閃速存儲(chǔ)器5內(nèi)的各扇區(qū)進(jìn)行評(píng)價(jià)(能夠正常寫入/讀出，被寫入的數(shù)據(jù)內(nèi)容中無(wú)異常等)，把它們當(dāng)作為塊單位的評(píng)價(jià)內(nèi)容制作狀態(tài)表32。
例如，如圖10所示，假設(shè)在具有一定大小的實(shí)際數(shù)據(jù)存儲(chǔ)單元51和冗余數(shù)據(jù)存儲(chǔ)單元52的閃速存儲(chǔ)器的物理塊地址#0003中存在異常?？刂茊卧缛鐖D11所示，按照物理塊地址順序進(jìn)行評(píng)價(jià)，在S-RAM上的狀態(tài)表形成區(qū)域的預(yù)定位置，沒(méi)有異常的情況下設(shè)定(寫入)初始值(圖示例中是“FF”)，在檢測(cè)出了異常的情況下寫入表示其內(nèi)容的狀態(tài)值(圖示例中是“0F”)。這樣，制作塊狀態(tài)表32。
接著，控制單元例如如圖12所示對(duì)于閃速存儲(chǔ)器5進(jìn)行相當(dāng)于邏輯塊地址的臨時(shí)編號(hào)。這時(shí)，根據(jù)狀態(tài)表32的信息，從編號(hào)的對(duì)象消除不良?jí)K。被編號(hào)了的數(shù)值(圖示例中為下段)與狀態(tài)值(圖示例中為上段)寫入到閃速存儲(chǔ)器的冗余部分52中。
在該狀態(tài)的閃速存儲(chǔ)器系統(tǒng)中不進(jìn)行邏輯塊地址與物理塊地址的關(guān)系對(duì)應(yīng)，也不存在隊(duì)列(Queue)。然而，上述不良?jí)K成為剩余區(qū)域的一部分。
開(kāi)啟電源時(shí)，在復(fù)位時(shí)，控制單元把握閃速存儲(chǔ)器的大小(芯片數(shù))，求作為最小消除單位的塊的總數(shù)Nmax。
接著，控制單元讀出閃速存儲(chǔ)器5內(nèi)的各塊(物理塊)的冗余部分。這種情況下，在塊內(nèi)的各個(gè)最小存儲(chǔ)單位(1字節(jié)+冗余部分)中存在冗余部分，同一塊內(nèi)的冗余部分全部被寫入相同的數(shù)據(jù)。從而，可以只讀出每一個(gè)塊的最小存儲(chǔ)單位中的冗余部分。另外，讀出并對(duì)照多個(gè)位置的冗余部分(通常為相同內(nèi)容)，還能夠評(píng)價(jià)其最小存儲(chǔ)單位和塊的可靠性。
作為被讀出的數(shù)據(jù)，上述的例中如下。
物理塊地址 狀態(tài)值 邏輯塊地址值#0000 FF 0000#0001 FF 0001#0002 FF 0002#0003 0F -----------
#0004FF 0003#0005FF 0004……………以下省略從所得到的數(shù)據(jù)把地址變換表31以及塊狀態(tài)變換表32形成在S-RAM上的地址變換表形成區(qū)域和狀態(tài)表形成區(qū)域(因?yàn)樵陂_(kāi)啟電源時(shí)或在復(fù)位時(shí)S-RAM上的數(shù)據(jù)消失或失去可靠性)。由此，以后直到進(jìn)行再次的復(fù)位，可以存取S-RAM上的地址變換表，不需要讀出閃速存儲(chǔ)器的冗余部分。這種情況下，實(shí)際的地址變換表31以及塊狀態(tài)表32例如把S-RAM上的特定區(qū)域的起始地址為基準(zhǔn)點(diǎn)(視為“0000”等)，如果從該基準(zhǔn)點(diǎn)開(kāi)始是地址變換表，則可以在成為對(duì)應(yīng)的邏輯塊地址值上寫入必要的數(shù)據(jù)(物理塊地址)，如果是塊狀態(tài)表，則可以在成為對(duì)應(yīng)物理塊地址值的位置上寫入必要的數(shù)據(jù)(狀態(tài)值)。
另外，這時(shí)，如果發(fā)現(xiàn)邏輯塊地址為“FFFF”，即成為消除圖形的塊則視為隊(duì)列(Queue)的要素，把該要素登錄到隊(duì)列(Queue)表50中。另外，檢查該隊(duì)列的要素內(nèi)的數(shù)據(jù)是否全部為“FFFF”，即是否為消除圖形。
這種情況下，實(shí)際的隊(duì)列(Queue)表50，地址變換表31以及塊狀態(tài)表32例如以S-RAM上的特定區(qū)域的起始地址為基準(zhǔn)點(diǎn)(視為“0000”等)，從該基準(zhǔn)點(diǎn)開(kāi)始，在成為分別對(duì)應(yīng)的隊(duì)列(Queue)數(shù)，邏輯塊地址值，或者物理塊地址值的位置寫入必要的數(shù)據(jù)(分別是物理塊地址值，物理塊地址值，狀態(tài)值)。
作為讀出時(shí)的動(dòng)作，以圖13所示的裝置中的動(dòng)作為例進(jìn)行說(shuō)明。圖13是示出閃速存儲(chǔ)器系統(tǒng)的一實(shí)施例的框圖。圖示例的閃速存儲(chǔ)器系統(tǒng)具有與主計(jì)算機(jī)1連接的PC卡總線2a，與該P(yáng)C卡總線2a連接的緩沖器控制單元35內(nèi)的緩沖器A36和緩沖器B37(在該例中作為一體進(jìn)行表示，然而也可以分別獨(dú)立地存在)。另外，在上述PC卡總線2a中，連接著PCMCIA塊38和ATA塊39。在上述緩沖器控制單元35內(nèi)的緩沖器A36和緩沖器B37中，連接著作為閃速存儲(chǔ)器接口4的閃速序列發(fā)生器41和ECC控制單元42(在該例中作為一體進(jìn)行表示，然而也可以分別獨(dú)立地存在)，在該閃速序列發(fā)生器41等中連接著閃速存儲(chǔ)器5的存儲(chǔ)器陣列。
另外，控制單元34連接著上述緩沖器控制單元35，PCMCIA塊38，ATA塊39，閃速序列發(fā)生器41，把它們綜合地進(jìn)行控制。該控制單元34中連接著能夠直接存取的ROM、RAM，使得存儲(chǔ)控制算法和運(yùn)算所必需的數(shù)據(jù)。另外，地址變換表31和塊狀態(tài)表32通常形成在上述RAM上。
PC卡總線2a是用于連接被稱為PC卡的卡片形狀的擴(kuò)展系統(tǒng)(例如，SCSI接口單元，MODEM單元，存儲(chǔ)器卡等)的總線系統(tǒng)，在本例中是通過(guò)PCMCIA標(biāo)準(zhǔn)的預(yù)定卡片槽可以連接PC卡的總線。這樣的PC卡能夠特別理想地應(yīng)用在膝上型計(jì)算機(jī)等的便攜設(shè)備和從總線收發(fā)信息的系統(tǒng)等中。
緩沖器控制單元35以及緩沖器A36、緩沖器B37與上述的數(shù)據(jù)中繼裝置3a是相同的結(jié)構(gòu)，省略說(shuō)明。
PCMCIA塊38作用為適宜地與上述PC卡總線2a連接的PC卡總線接口。即，PC卡總線2a的控制系統(tǒng)(未圖示)存儲(chǔ)著用于識(shí)別連接了PC卡所必需的數(shù)據(jù)和用于識(shí)別所必需的順序，能夠自動(dòng)地進(jìn)行必要的操作。ATA塊39的工作寄存器具有收容著從主計(jì)算機(jī)提供的作為同位標(biāo)磁道組、磁頭、扇區(qū)的數(shù)據(jù)的CHS地址，或者反之，把這些數(shù)據(jù)提供給主計(jì)算機(jī)一側(cè)，用于變換為主計(jì)算機(jī)一側(cè)的邏輯地址的數(shù)據(jù)。由此，主計(jì)算機(jī)1能夠把閃速存儲(chǔ)器系統(tǒng)宛如硬盤一樣進(jìn)行處理。
閃速存儲(chǔ)器5構(gòu)成為集合了多個(gè)存儲(chǔ)器元件的存儲(chǔ)器陣列，使得能夠確保必要的存儲(chǔ)總量。其它的結(jié)構(gòu)與上述的結(jié)構(gòu)例相同，在相同的構(gòu)成要素上標(biāo)注相同的符號(hào)并且省略說(shuō)明。
這樣，圖示例的閃速存儲(chǔ)器系統(tǒng)收容在PC卡內(nèi)，使得能夠與SCSI規(guī)格的硬盤相同地進(jìn)行處理。通過(guò)作為PC卡能夠裝卸自由地與主計(jì)算機(jī)連接，能夠用小型，輕量的卡片自由地移動(dòng)或者保存比較大容量的數(shù)據(jù)。而且，由于以往的軟件能夠與可識(shí)別的硬盤相同地進(jìn)行處理，因此能夠靈活地運(yùn)用已有的軟件，處理也很容易。
作為讀出時(shí)的動(dòng)作，首先，控制單元34通過(guò)上述緩沖器A36(或者B37)等接收來(lái)自主計(jì)算機(jī)1的地址數(shù)據(jù)。這時(shí)，從主計(jì)算機(jī)傳送來(lái)的地址數(shù)據(jù)如果是LBA方式，則通過(guò)使用了公式(I)的與上述相同的作業(yè)，進(jìn)行向邏輯塊地址以及偏移值的變換。
即，如果把從主計(jì)算機(jī)傳送來(lái)的邏輯地址記為L(zhǎng)BAs，則邏輯塊地址LBA用下式求出LBA＝LBAs/kk＝最小消除單位內(nèi)的扇區(qū)數(shù)(8或者16)余數(shù)m成為表示塊內(nèi)的扇區(qū)位置的偏移值。
另外，從主計(jì)算機(jī)傳送來(lái)的數(shù)據(jù)是CHS方式的情況下，根據(jù)以下的計(jì)算公式(II)變換為L(zhǎng)BA方式的數(shù)據(jù)。另外，這樣的變換功能也可以像AT塊等那樣，獨(dú)立設(shè)計(jì)為具有用于把CHS方式的數(shù)據(jù)變換為L(zhǎng)BA方式的數(shù)據(jù)的專用功能的塊。
LBA＝(C×HpC+H)×SpH+S-1(II)這里，C柱面號(hào)，H磁頭號(hào)，S扇區(qū)號(hào)，HpC磁頭/柱面，SpH扇區(qū)/磁頭。
所得到的邏輯塊地址通過(guò)數(shù)據(jù)變換表31變換為物理塊地址，在該地址上加入偏移值成為物理地址數(shù)據(jù)。
在讀出動(dòng)作中，通常自動(dòng)地進(jìn)行閃速存儲(chǔ)器5的讀出和向主計(jì)算機(jī)1的傳送。即，如果控制單元34設(shè)定希望讀出的存儲(chǔ)器區(qū)域的地址，則閃速存儲(chǔ)器接口4例如閃速序列發(fā)生器41自動(dòng)地讀出其存儲(chǔ)器區(qū)域的數(shù)據(jù)。緩沖器控制單元35把傳送來(lái)的數(shù)據(jù)與閃速存儲(chǔ)器5一側(cè)和主計(jì)算機(jī)1一側(cè)的傳送速度相吻合順序地進(jìn)行發(fā)送。
ATA塊39如果有來(lái)自控制單元34的數(shù)據(jù)傳送的指令則解除工作狀態(tài)，通知主計(jì)算機(jī)開(kāi)始傳送數(shù)據(jù)。這樣，控制單元34在進(jìn)行了地址變換作業(yè)以后，通過(guò)進(jìn)行預(yù)定的設(shè)定操作，從用于數(shù)據(jù)傳送的操作中解放出來(lái)，能夠先行一步進(jìn)行下一個(gè)地址變換作業(yè)。另外，由于數(shù)據(jù)變換作業(yè)如上述那樣能夠高速處理，因此通常在數(shù)據(jù)傳送中結(jié)束。由此，格外地提高數(shù)據(jù)傳送速度。
作為寫入數(shù)據(jù)的動(dòng)作，至地址變換為止的動(dòng)作與上述讀出時(shí)的動(dòng)作相同。接著，進(jìn)行地址變換，進(jìn)行向閃速存儲(chǔ)器5上的預(yù)定地址的寫入動(dòng)作。
閃速存儲(chǔ)器5如上述那樣不能夠進(jìn)行改寫。從而，在寫入動(dòng)作中伴隨著塊單位的消除動(dòng)作。這種情況下，在把預(yù)先寫入的塊內(nèi)的數(shù)據(jù)暫時(shí)讀出了以后也能夠消除該數(shù)據(jù)，加寫新的數(shù)據(jù)。然而，在該方法中在寫入之前由于伴隨著讀出動(dòng)作，因此存取速度遲緩。
因此，最好靈活地運(yùn)用包含在上述物理地址區(qū)中的邏輯地址區(qū)的剩余區(qū)域。即，暫時(shí)把新的數(shù)據(jù)寫入到剩余區(qū)域中任意的塊內(nèi)。而且，把原來(lái)的具有寫入預(yù)定地址的塊地址作為消除預(yù)定地址。另外，把具有塊狀態(tài)表32上的寫入預(yù)定地址的塊地址置換為寫入了新的數(shù)據(jù)的剩余區(qū)域中的塊的地址。由此，上述剩余區(qū)域中的塊成為具有寫入后的數(shù)據(jù)的新的塊地址。
這種情況下，最好靈活地運(yùn)用剩余區(qū)域中的隊(duì)列(Queue)。即，從隊(duì)列(Queue)的起始取出要素，暫時(shí)把新的數(shù)據(jù)寫入到該塊的預(yù)定位置(用偏移值指定)，作為交換預(yù)定塊。而且，把原來(lái)的作為讀入目標(biāo)的塊的邏輯塊地址作為消除預(yù)定地址。
另外，交換預(yù)定塊的冗余部分中，寫入消除預(yù)定塊的塊地址和狀態(tài)值。這時(shí)，對(duì)于地址變換表的邏輯塊也可以進(jìn)行改寫。由此，從上述隊(duì)列(Queue)取出的塊成為具有寫入后的數(shù)據(jù)的新的邏輯塊地址。
而且，最好在全部的或者預(yù)定量的數(shù)據(jù)傳送結(jié)束的時(shí)刻，把上述消除預(yù)定塊的剩余數(shù)據(jù)(沒(méi)有進(jìn)行改寫的數(shù)據(jù))傳送到交換預(yù)定塊內(nèi)，把消除預(yù)定塊進(jìn)行消除。由此，伴隨著寫入的讀出動(dòng)作以及消除動(dòng)作在進(jìn)行了全部的數(shù)據(jù)傳送后進(jìn)行，外觀上，對(duì)于主計(jì)算機(jī)，通過(guò)使讀入數(shù)據(jù)的接收早期完成，提高寫入時(shí)的動(dòng)作速度。另外，至進(jìn)行全部數(shù)據(jù)的置換為止的操作保持在歷史保持表等中，使得成為順利地進(jìn)行使用了隊(duì)列(Queue)的寫入操作。
另外，上述例中在寫入時(shí)，靈活地運(yùn)用閃速存儲(chǔ)器上的剩余區(qū)域和數(shù)據(jù)中繼裝置內(nèi)的存儲(chǔ)媒體，例如在RAM上展開(kāi)的隊(duì)列(Queue)。然而，存在著RAM等由于供給電源的瞬斷等丟失數(shù)據(jù)的擔(dān)憂。另外，由于隊(duì)列(Queue)還產(chǎn)生寫入數(shù)據(jù)多，重復(fù)多個(gè)操作，存在多個(gè)消除預(yù)定塊，交換預(yù)定塊的狀態(tài)，因此在結(jié)束了每個(gè)塊的改寫時(shí)刻，最好同時(shí)改寫閃速存儲(chǔ)器的冗余區(qū)域上的塊狀態(tài)值以及地址交換用數(shù)據(jù)。
這樣，通過(guò)具有對(duì)應(yīng)于最小消除單位的隊(duì)列(Queue)，地址變換表31，塊狀態(tài)表32，由此管理閃速存儲(chǔ)器5，能夠極其有效地進(jìn)行讀出/寫入動(dòng)作，格外地提高總體的處理速度。而且，使用塊狀態(tài)表32適宜地管理閃速存儲(chǔ)器的不良位置和ECC，能夠通過(guò)隊(duì)列(Queue)置換不良?jí)K等，因此能夠長(zhǎng)期穩(wěn)定地保持?jǐn)?shù)據(jù)。
產(chǎn)業(yè)上的可利用性本發(fā)明的閃速存儲(chǔ)器系統(tǒng)不限定于上述結(jié)構(gòu)例，能夠有各種應(yīng)用。另外，其使用范圍除去膝上型計(jì)算機(jī)等的計(jì)算機(jī)系統(tǒng)以外，還能夠在便攜式通信設(shè)備，數(shù)字照相機(jī)等多媒體系統(tǒng)等各種處理數(shù)據(jù)的領(lǐng)域中進(jìn)行應(yīng)用。
發(fā)明的效果如上述，如果依據(jù)本發(fā)明，則能夠?qū)崿F(xiàn)可以減少寫入/讀出時(shí)間的延遲，比較簡(jiǎn)單地進(jìn)行寫入動(dòng)作，能夠以高速進(jìn)行動(dòng)作，適當(dāng)?shù)剡M(jìn)行不良扇區(qū)等的管理的閃速存儲(chǔ)器系統(tǒng)。
權(quán)利要求
1.一種閃速存儲(chǔ)器系統(tǒng)，特征在于具有管理主計(jì)算機(jī)與閃速存儲(chǔ)器的數(shù)據(jù)傳送的存儲(chǔ)器管理器，上述存儲(chǔ)器管理器具有用于把從主計(jì)算機(jī)提供給閃速存儲(chǔ)器的邏輯地址與作為閃速存儲(chǔ)器的實(shí)際地址的物理地址進(jìn)行變換的地址變換表，而且地址變換表規(guī)定為對(duì)應(yīng)于閃速存儲(chǔ)器的最小消除單位。
2.如權(quán)利要求1中記述的閃速存儲(chǔ)器系統(tǒng)，特征在于具有上述存儲(chǔ)器管理器、能夠與主計(jì)算機(jī)連接的總線接口、用于向閃速存儲(chǔ)器進(jìn)行寫入/讀出的閃速存儲(chǔ)器接口，上述存儲(chǔ)器管理器具有把從主計(jì)算機(jī)一側(cè)向閃速存儲(chǔ)器一側(cè)發(fā)送來(lái)的數(shù)據(jù)以及從閃速存儲(chǔ)器一側(cè)向主計(jì)算機(jī)一側(cè)發(fā)送的數(shù)據(jù)進(jìn)行中繼的數(shù)據(jù)中繼裝置。
3.如權(quán)利要求1或2中記述的閃速存儲(chǔ)器系統(tǒng)，特征在于上述地址變換表使得在主計(jì)算機(jī)指定存儲(chǔ)媒體上的最小存儲(chǔ)單位時(shí)使用的邏輯地址對(duì)應(yīng)于上述最小消除單位分割的邏輯塊地址與上述物理地址對(duì)應(yīng)于上述最小消除單位分割的物理塊地址相互對(duì)應(yīng)。
4.如權(quán)利要求1至3的任一項(xiàng)中記述的閃速存儲(chǔ)器系統(tǒng)，特征在于上述邏輯地址與物理地址的變換在開(kāi)始向閃速存儲(chǔ)器的數(shù)據(jù)寫入/讀出之前進(jìn)行。
5.如權(quán)利要求1至4的任一項(xiàng)中記述的閃速存儲(chǔ)器系統(tǒng)，特征在于上述閃速存儲(chǔ)器的物理地址區(qū)的大小大于邏輯地址區(qū)的大小。
6.如權(quán)利要求1至5的任一項(xiàng)中記述的閃速存儲(chǔ)器系統(tǒng)，特征在于在對(duì)應(yīng)于上述邏輯地址區(qū)的任意的最小消除單位中發(fā)生了故障時(shí)，與物理地址區(qū)中的不與邏輯地址區(qū)對(duì)應(yīng)部分的最小消除單位的任一個(gè)進(jìn)行交換。
7.如權(quán)利要求1至6的任一項(xiàng)中記述的閃速存儲(chǔ)器系統(tǒng)，特征在于上述數(shù)據(jù)中繼裝置還具有塊狀態(tài)表，該塊狀態(tài)表是表示閃速存儲(chǔ)器上的上述各物理塊的狀態(tài)的數(shù)據(jù)，至少具有表示其塊是否良好，有無(wú)不良扇區(qū)以及是否正在使用的數(shù)據(jù)。
8.如權(quán)利要求1至7的任一項(xiàng)中記述的閃速存儲(chǔ)器系統(tǒng)，特征在于上述地址變換表用在復(fù)位以后從閃速存儲(chǔ)器的冗余部分讀出的數(shù)據(jù)形成在RAM上。
9.如權(quán)利要求7或8中記述的閃速存儲(chǔ)器系統(tǒng)，特征在于上述塊狀態(tài)表用在復(fù)位以后從閃速存儲(chǔ)器的冗余部分讀出的數(shù)據(jù)形成在RAM上。
10.一種閃速存儲(chǔ)器系統(tǒng)，特征在于具有管理主計(jì)算機(jī)與閃速存儲(chǔ)器的數(shù)據(jù)傳送的存儲(chǔ)器管理器，上述存儲(chǔ)器管理器把從上述主計(jì)算機(jī)能夠存取閃速存儲(chǔ)器的邏輯地址區(qū)的大小設(shè)定為小于作為閃速存儲(chǔ)器的實(shí)際地址的物理地址區(qū)的大小，而且在物理地址區(qū)不與邏輯地址區(qū)對(duì)應(yīng)的剩余區(qū)域中具有用于待機(jī)狀態(tài)的隊(duì)列。
11.如權(quán)利要求10中記述的閃速存儲(chǔ)器系統(tǒng)，特征在于上述存儲(chǔ)器管理器在對(duì)應(yīng)閃速存儲(chǔ)器的最小消除單位分割了的每個(gè)塊中處理上述物理地址區(qū)，上述邏輯地址區(qū)以及上述隊(duì)列。
12.如權(quán)利要求10或11中記述的閃速存儲(chǔ)器系統(tǒng)，特征在于對(duì)應(yīng)于上述隊(duì)列的閃速存儲(chǔ)器的區(qū)域成為消除后的狀態(tài)。
13.如權(quán)利要求10至12的任一項(xiàng)中記述的閃速存儲(chǔ)器系統(tǒng)，特征在于上述存儲(chǔ)器管理器在物理地址區(qū)內(nèi)任意的塊中發(fā)生了故障時(shí)，與上述隊(duì)列內(nèi)的任意的塊進(jìn)行交換。
14.如權(quán)利要求10至13的任一項(xiàng)中記述的閃速存儲(chǔ)器系統(tǒng)，特征在于在向閃速存儲(chǔ)器寫入數(shù)據(jù)時(shí)，上述存儲(chǔ)器管理器向隊(duì)列內(nèi)的預(yù)定的塊中寫入新的數(shù)據(jù)，上述存儲(chǔ)器管理器把該數(shù)據(jù)設(shè)為寫入預(yù)定目標(biāo)的邏輯塊地址，把該寫入預(yù)定目標(biāo)的塊設(shè)定為隊(duì)列。
15.如權(quán)利要求14中記述的閃速存儲(chǔ)器系統(tǒng)，特征在于在寫入預(yù)定目標(biāo)的塊具有將被更新的數(shù)據(jù)以外的數(shù)據(jù)的情況下，在結(jié)束了來(lái)自主計(jì)算機(jī)的預(yù)定量的數(shù)據(jù)傳送以后，上述存儲(chǔ)器管理器從寫入預(yù)定目標(biāo)的塊向被寫入了新的數(shù)據(jù)的隊(duì)列內(nèi)的預(yù)定的塊中傳送原來(lái)的數(shù)據(jù)。
16.如權(quán)利要求10至15的任一項(xiàng)中記述的閃速存儲(chǔ)器系統(tǒng)，特征在于上述存儲(chǔ)器管理器使得物理地址區(qū)和邏輯地址區(qū)與對(duì)應(yīng)于最小消除單位而分割的邏輯塊地址和物理塊地址相互對(duì)應(yīng)，而且對(duì)應(yīng)關(guān)系的開(kāi)始位置取為由每個(gè)預(yù)定次數(shù)的復(fù)位所決定的任意位置。
17.如權(quán)利要求10至16的任一項(xiàng)中記述的閃速存儲(chǔ)器系統(tǒng)，特征在于上述存儲(chǔ)器管理器在每個(gè)預(yù)定次數(shù)的復(fù)位時(shí)，在隊(duì)列的塊中寫入對(duì)應(yīng)于邏輯地址區(qū)的物理地址區(qū)內(nèi)的任意塊中的數(shù)據(jù)，而且，把寫入了數(shù)據(jù)的隊(duì)列內(nèi)的塊地址設(shè)為物理地址區(qū)內(nèi)的任意塊的邏輯塊地址，把上述物理地址區(qū)內(nèi)的任意的塊設(shè)為隊(duì)列。
18.如權(quán)利要求10至17的任一項(xiàng)中記述的閃速存儲(chǔ)器系統(tǒng)，特征在于除去上述存儲(chǔ)器管理器以外，還具有用于與主計(jì)算機(jī)連接的總線接口，進(jìn)行向閃速存儲(chǔ)器的讀出/寫入動(dòng)作的閃速存儲(chǔ)器接口。
19.如權(quán)利要求10至18的任一項(xiàng)中記述的閃速存儲(chǔ)器系統(tǒng)，特征在于上述隊(duì)列用指針控制。
20.如權(quán)利要求1至19的任一項(xiàng)中記述的閃速存儲(chǔ)器系統(tǒng)，特征在于上述最小消除單位相當(dāng)于8或者16個(gè)最小存儲(chǔ)單位。
21.如權(quán)利要求1至20的任一項(xiàng)中記述的閃速存儲(chǔ)器系統(tǒng)，特征在于上述最小存儲(chǔ)單位是在一個(gè)扇區(qū)部分的數(shù)據(jù)長(zhǎng)度上加入了冗余部分的數(shù)據(jù)長(zhǎng)度的大小。
22.如權(quán)利要求1至21的任一項(xiàng)中記述的閃速存儲(chǔ)器系統(tǒng)，特征在于上述最小存儲(chǔ)單位的冗余部分中至少具有表示最小存儲(chǔ)單位所屬的塊是否良好，有無(wú)不良扇區(qū)以及其塊是否正在使用的數(shù)據(jù)。
23.如權(quán)利要求1至22的任一項(xiàng)中記述的閃速存儲(chǔ)器系統(tǒng)，特征在于上述冗余部分在一個(gè)塊中存儲(chǔ)著相同的數(shù)據(jù)。
24.如權(quán)利要求1至23的任一項(xiàng)中記述的閃速存儲(chǔ)器系統(tǒng)，特征在于上述數(shù)據(jù)中繼裝置還具有暫時(shí)存儲(chǔ)預(yù)定長(zhǎng)度的數(shù)據(jù)的2個(gè)緩沖器，在這2個(gè)緩沖器中交互地存儲(chǔ)從主計(jì)算機(jī)一側(cè)或者閃速存儲(chǔ)器一側(cè)發(fā)送來(lái)的數(shù)據(jù)的同時(shí)，從裝滿了數(shù)據(jù)的緩沖器交互地把數(shù)據(jù)送出到閃速存儲(chǔ)器一側(cè)或者主計(jì)算機(jī)一側(cè)。
25.如權(quán)利要求1至24的任一項(xiàng)中記述的閃速存儲(chǔ)器系統(tǒng)，特征在于該系統(tǒng)是IC芯片。
26.如權(quán)利要求1至25的任一項(xiàng)中記述的閃速存儲(chǔ)器系統(tǒng)，特征在于該系統(tǒng)是卡片形狀的外部存儲(chǔ)系統(tǒng)。
全文摘要
本發(fā)明提供具有管理主計(jì)算機(jī)與閃速存儲(chǔ)器的數(shù)據(jù)傳送的存儲(chǔ)器管理器的閃速存儲(chǔ)器系統(tǒng)。存儲(chǔ)器管理器具有在從上述主計(jì)算機(jī)提供給閃速存儲(chǔ)器的邏輯地址與作為閃速存儲(chǔ)器的實(shí)際地址的物理地址之間進(jìn)行變換的地址變換表。而且,地址變換表具有規(guī)定為對(duì)應(yīng)于閃速存儲(chǔ)器的最小消除單位的結(jié)構(gòu)。使用這樣的結(jié)構(gòu),能夠?qū)崿F(xiàn)寫入/讀出時(shí)間延遲少,能夠以高速進(jìn)行動(dòng)作,能夠適宜地進(jìn)行不良扇區(qū)和不良比特等的管理的閃速存儲(chǔ)器系統(tǒng)。
文檔編號(hào)G11C29/00GK1248334SQ98802593
公開(kāi)日2000年3月22日 申請(qǐng)日期1998年12月8日 優(yōu)先權(quán)日1997年12月16日
發(fā)明者柿沼裕二, 北川浩也, 嶌田輝男 申請(qǐng)人:Tdk株式會(huì)社