專利名稱：時(shí)鐘移位電路及采用該電路的同步型半導(dǎo)體存儲(chǔ)裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及與時(shí)鐘信號(hào)同步地進(jìn)行使所施加的信號(hào)依次移位的移位動(dòng)作的移位電路及采用該電路的同步型半導(dǎo)體存儲(chǔ)裝置，尤其是能減低耗電量的移位電路及采用該電路的同步型半導(dǎo)體存儲(chǔ)裝置。
在各式各樣的半導(dǎo)體裝置中采用著通過(guò)與時(shí)鐘信號(hào)同步的移位動(dòng)作傳送所施加的信號(hào)/數(shù)據(jù)的移位電路。例如，在將并行數(shù)據(jù)變換成串行數(shù)據(jù)的并行/串行變換電路及將信號(hào)延遲規(guī)定時(shí)間的延遲電路等中，采用著移位電路。
在與時(shí)鐘信號(hào)同步動(dòng)作的同步型半導(dǎo)體存儲(chǔ)裝置中，為了以時(shí)鐘信號(hào)為基準(zhǔn)決定內(nèi)部動(dòng)作的定時(shí)，也采用用著這樣的移位電路。以下，說(shuō)明在同步型半導(dǎo)體存儲(chǔ)裝置中所采用的移位電路。


圖13是簡(jiǎn)略地表示現(xiàn)有的同步型半導(dǎo)體存儲(chǔ)裝置的總體結(jié)構(gòu)的圖。在圖13中，同步型半導(dǎo)體存儲(chǔ)裝置包含存儲(chǔ)單元陣列1，具有按行列狀排列的多個(gè)存儲(chǔ)單元；行選擇電路3，接受由地址緩沖器2供給的內(nèi)部行地址信號(hào)X，并將由該內(nèi)部行地址信號(hào)X指定的存儲(chǔ)單元陣列1內(nèi)的行驅(qū)動(dòng)到選擇狀態(tài)；列選擇電路4，根據(jù)由地址緩沖器2供給的內(nèi)部列地址信號(hào)Y，選擇存儲(chǔ)單元陣列1內(nèi)的由該列地址信號(hào)Y指定的列；讀出放大器，對(duì)與存儲(chǔ)單元陣列1的選擇行連接的存儲(chǔ)單元的數(shù)據(jù)進(jìn)行檢測(cè)和放大；及IO門，根據(jù)來(lái)自列選擇電路4的列選擇信號(hào)，使存儲(chǔ)單元陣列1的選擇列與內(nèi)部數(shù)據(jù)總線連接。在圖13中，以一個(gè)方框5示出讀出放大器和IO門。
行選擇電路3包含行地址譯碼器，用于對(duì)所供給的行地址信號(hào)進(jìn)行譯碼；及字線驅(qū)動(dòng)電路，根據(jù)該行地址譯碼器的輸出信號(hào)，將存儲(chǔ)單元陣列1內(nèi)的選擇行驅(qū)動(dòng)到選擇狀態(tài)。列選擇電路4包含列譯碼器，用于對(duì)所供給的內(nèi)部列地址信號(hào)Y進(jìn)行譯碼并產(chǎn)生列選擇信號(hào)；及數(shù)據(jù)串地址發(fā)生器，將該內(nèi)部列地址信號(hào)Y作為開頭地址，以規(guī)定的順序與內(nèi)部時(shí)鐘信號(hào)CLK同步地依次生成內(nèi)部列地址信號(hào)，并供給到列譯碼器。
地址緩沖器2，與內(nèi)部時(shí)鐘信號(hào)CLK同步地取入來(lái)自外部的地址信號(hào)A0～An并生成內(nèi)部地址信號(hào)X和Y。
該同步型半導(dǎo)體存儲(chǔ)裝置還包含用于進(jìn)行數(shù)據(jù)輸入輸出的輸入輸出電路6。該輸入輸出電路6包含輸入緩沖器，接受來(lái)自外部的寫入數(shù)據(jù)并生成內(nèi)部寫入數(shù)據(jù)；寫入驅(qū)動(dòng)器，用于將來(lái)自該輸入緩沖器的內(nèi)部寫入數(shù)據(jù)放大并傳送到選擇存儲(chǔ)單元；前置放大器，用于放大從選擇存儲(chǔ)單元讀出的數(shù)據(jù)；及輸出緩沖器，對(duì)來(lái)自該前置放大器的數(shù)據(jù)進(jìn)行進(jìn)一步的緩沖處理，并輸出到裝置外部。
同步型半導(dǎo)體存儲(chǔ)裝置還包含輸入緩沖電路7，與內(nèi)部時(shí)鐘信號(hào)CLK同步地接受從外部施加的控制信號(hào)、即外部行地址選通信號(hào)extZRAS、外部列地址選通信號(hào)extZCAS、和外部允許寫入信號(hào)extZWE，并生成內(nèi)部行地址選通信號(hào)RAS、內(nèi)部列地址選通信號(hào)CAS、和內(nèi)部允許寫入信號(hào)WE；命令譯碼器8，用于判定來(lái)自該輸入緩沖電路7的信號(hào)RAS、CAS和WE的狀態(tài)，并根據(jù)其判定結(jié)果產(chǎn)生指定動(dòng)作模式的信號(hào)；行相關(guān)控制電路9，響應(yīng)來(lái)自該命令譯碼器8的行選擇動(dòng)作指示信號(hào)而被激活，并對(duì)行選擇動(dòng)作進(jìn)行必需的控制；列相關(guān)控制電路10，響應(yīng)來(lái)自該命令譯碼器8的列選擇動(dòng)作指示信號(hào)而被激活，并對(duì)列選擇動(dòng)作進(jìn)行必需的控制；及輸入輸出控制電路11，響應(yīng)來(lái)自該命令譯碼器8的數(shù)據(jù)輸入輸出動(dòng)作指示信號(hào)而被驅(qū)動(dòng)，并對(duì)數(shù)據(jù)輸入輸出所必需的動(dòng)作進(jìn)行控制。
行相關(guān)控制電路9，控制行選擇電路3的激活/非激活，并對(duì)方框5所包含的讀出放大器的激活/非激活進(jìn)行控制。列相關(guān)控制電路10控制列選擇電路4的動(dòng)作，輸入輸出控制電路11控制輸入輸出電路的動(dòng)作。在圖13中雖未明確示出，但地址緩沖器2根據(jù)來(lái)自該行相關(guān)控制電路9和列相關(guān)控制電路10的地址鎖存指示信號(hào)取入且鎖存所供給的地址信號(hào)，并生成內(nèi)部行地址信號(hào)X及內(nèi)部列地址信號(hào)Y。
該同步型半導(dǎo)體存儲(chǔ)裝置還包含時(shí)鐘輸入緩沖器12，接受來(lái)自外部的時(shí)鐘信號(hào)extCLK并生成內(nèi)部時(shí)鐘信號(hào)CLK；時(shí)鐘發(fā)生電路13，當(dāng)來(lái)自行相關(guān)控制電路9的時(shí)鐘激活指示信號(hào)激活時(shí)啟動(dòng)，并根據(jù)來(lái)自時(shí)鐘輸入緩沖器12的內(nèi)部時(shí)鐘信號(hào)CLK生成列相關(guān)時(shí)鐘信號(hào)CLKD；DQM緩沖器14，接受來(lái)自外部的屏蔽指示信號(hào)extDQM并與內(nèi)部時(shí)鐘信號(hào)CLK同步地生成屏蔽指示信號(hào)DQMIN；及屏蔽控制電路15，與內(nèi)部時(shí)鐘信號(hào)CLK同步地取入該屏蔽指示信號(hào)DQMIN，并輸出內(nèi)部屏蔽指示信號(hào)DQMOT。
當(dāng)行相關(guān)控制電路9從命令譯碼器8接受行相關(guān)選擇動(dòng)作指示信號(hào)并進(jìn)行行選擇動(dòng)作時(shí)，時(shí)鐘發(fā)生電路13被激活。設(shè)置該電路13是為了在施加行相關(guān)選擇動(dòng)作指示信號(hào)后接著施加用于進(jìn)行數(shù)據(jù)寫入/讀出的列選擇動(dòng)作指示信號(hào)。來(lái)自時(shí)鐘發(fā)生電路13的內(nèi)部時(shí)鐘信號(hào)CLKD，被施加到列相關(guān)控制電路10和輸入輸出控制電路11。該輸入輸出控制電路11還接受來(lái)自屏蔽控制電路15的內(nèi)部屏蔽指示信號(hào)DQMOT。
圖14是表示與圖13所示同步型半導(dǎo)體存儲(chǔ)裝置的數(shù)據(jù)讀出有關(guān)的部分結(jié)構(gòu)的圖。在圖14中，示出命令譯碼器8、輸入輸出控制電路11、DQM緩沖器14、屏蔽控制電路15及輸入輸出電路6的結(jié)構(gòu)。
在圖14中，命令譯碼器8包含一個(gè)讀命令譯碼器8a，接受由圖13所示輸入緩沖電路7施加的負(fù)邏輯信號(hào)/RAS、/CAS和/WE，并當(dāng)這些信號(hào)在內(nèi)部時(shí)鐘信號(hào)CLK的上升沿被設(shè)定為規(guī)定狀態(tài)時(shí)，判定提供了指示數(shù)據(jù)讀出的讀命令，并將數(shù)據(jù)讀出指示信號(hào)φr驅(qū)動(dòng)到激活狀態(tài)。在該同步型半導(dǎo)體存儲(chǔ)裝置中，動(dòng)作模式以命令形式提供。即，根據(jù)信號(hào)/RAS、/CAS、和/WE的狀態(tài)組合指定動(dòng)作模式。讀命令的施加方式是，在內(nèi)部時(shí)鐘信號(hào)CLK的上升沿，將行地址選通信號(hào)RAS設(shè)定為H電平、且將列地址選通信號(hào)/CAS和允許寫入信號(hào)/WE都設(shè)定為L(zhǎng)電平。當(dāng)施加該讀命令時(shí)，讀命令譯碼器8a與內(nèi)部時(shí)鐘信號(hào)CLK同步地僅在規(guī)定時(shí)間將數(shù)據(jù)讀出動(dòng)作指示信號(hào)φr驅(qū)動(dòng)到激活狀態(tài)。
輸入輸出控制電路11包含讀出控制電路11a，響應(yīng)來(lái)自讀命令譯碼器8a的讀出動(dòng)作指示信號(hào)φr的激活而被激活，與來(lái)自圖13所示時(shí)鐘發(fā)生電路13的列相關(guān)內(nèi)部時(shí)鐘信號(hào)CLKD同步動(dòng)作，并輸出前置放大器激活信號(hào)PAE和數(shù)據(jù)輸出指示信號(hào)OEMF；等待時(shí)間移位器11b，與列相關(guān)內(nèi)部時(shí)鐘信號(hào)CLKD同步動(dòng)作，用于將來(lái)自讀出控制電路11a的數(shù)據(jù)輸出指示信號(hào)OEMF延遲規(guī)定時(shí)間后輸出數(shù)據(jù)輸出激活信號(hào)OEM；及輸出控制電路11c，根據(jù)來(lái)自屏蔽控制電路15的內(nèi)部屏蔽指示信號(hào)DQMOT和來(lái)自等待時(shí)間移位器11b的數(shù)據(jù)輸出激活信號(hào)OEM，輸出允許數(shù)據(jù)輸出的允許輸出信號(hào)OEMD。
讀出控制電路11a，在內(nèi)部包含計(jì)數(shù)器，并與列相關(guān)內(nèi)部時(shí)鐘信號(hào)CLKD同步地將前置放大器激活信號(hào)PAE驅(qū)動(dòng)到激活狀態(tài)。該前置放大器激活信號(hào)PAE的激活次數(shù)，由該讀出控制電路11a所包含的計(jì)數(shù)器決定。該計(jì)數(shù)器通常對(duì)數(shù)據(jù)串長(zhǎng)度進(jìn)行計(jì)數(shù)。這里，數(shù)據(jù)串長(zhǎng)度表示在施加1個(gè)存取命令(指示數(shù)據(jù)的寫入/讀出的讀命令或?qū)懨?時(shí)連續(xù)進(jìn)行讀出/寫入的數(shù)據(jù)的數(shù)。該數(shù)據(jù)輸出指示信號(hào)OEMF也根據(jù)讀出動(dòng)作指示信號(hào)φr的激活而在數(shù)據(jù)串長(zhǎng)度時(shí)間內(nèi)被驅(qū)動(dòng)到激活狀態(tài)。
等待時(shí)間移位器11b通常將數(shù)據(jù)輸出指示信號(hào)OEMF延遲CAS等待時(shí)間-1個(gè)時(shí)鐘周期時(shí)間。這里，CAS等待時(shí)間表示從施加讀命令起到將有效數(shù)據(jù)輸出到裝置外部所需要的時(shí)鐘周期數(shù)。該等待時(shí)間移位器11b通常用移位電路構(gòu)成，根據(jù)列相關(guān)內(nèi)部時(shí)鐘信號(hào)CLKD對(duì)數(shù)據(jù)輸出指示信號(hào)OEMF進(jìn)行移位后，輸出數(shù)據(jù)輸出激活信號(hào)OEM。
輸出控制電路11c，當(dāng)內(nèi)部屏蔽指示信號(hào)DQMOT指示對(duì)讀出數(shù)據(jù)的屏蔽時(shí)，將允許輸出信號(hào)OEMD設(shè)定為非激活狀態(tài)，并當(dāng)該當(dāng)內(nèi)部屏蔽指示信號(hào)DQMOT處在非激活狀態(tài)因而不指示對(duì)讀出數(shù)據(jù)的屏蔽時(shí)，根據(jù)數(shù)據(jù)輸出激活信號(hào)OEM輸出允許輸出信號(hào)EMD。
輸入輸出電路6包含前置放大器6a，響應(yīng)來(lái)自讀出控制電路11a的前置放大器激活信號(hào)PAE的激活而被激活，對(duì)圖13所示存儲(chǔ)單元陣列1的選擇存儲(chǔ)單元的數(shù)據(jù)進(jìn)行放大；及輸出緩沖器6b，當(dāng)允許輸出信號(hào)OEMD激活時(shí)，對(duì)從該前置放大器6a供給的數(shù)據(jù)進(jìn)行緩沖處理，并向裝置外部輸出。允許輸出信號(hào)OEMD為非激活時(shí)，輸出緩沖器6b變成高輸出阻抗?fàn)顟B(tài)。
屏蔽控制電路15，其結(jié)構(gòu)將在后文中詳細(xì)說(shuō)明，通過(guò)與內(nèi)部時(shí)鐘信號(hào)CLK同步地移位動(dòng)作，使從DQM緩沖器14施加的屏蔽指示信號(hào)DQMIN延遲，并輸出內(nèi)部屏蔽指示信號(hào)DQMOT。下面，參照?qǐng)D15中示出的時(shí)間圖說(shuō)明該圖13和圖14所示同步型半導(dǎo)體存儲(chǔ)裝置的數(shù)據(jù)讀出時(shí)的動(dòng)作。
在時(shí)鐘周期#1中，在外部時(shí)鐘信號(hào)extCLK的上升沿，將行地址選通信號(hào)/RAS設(shè)定為L(zhǎng)電平、且將列地址選通信號(hào)/CAS和允許寫入信號(hào)/WE設(shè)定為H電平，以施加激活命令。按照該激活命令，圖13所示的行相關(guān)控制電路9被激活，使行選擇電路3根據(jù)來(lái)自地址緩沖器2的內(nèi)部行地址信號(hào)X進(jìn)行行選擇動(dòng)作，將與地址指定行對(duì)應(yīng)的字線驅(qū)動(dòng)到選擇狀態(tài)。行相關(guān)控制電路9還根據(jù)該激活命令，將列相關(guān)時(shí)鐘激活信號(hào)ENA驅(qū)動(dòng)到激活狀態(tài)。該列相關(guān)時(shí)鐘激活信號(hào)ENA與內(nèi)部時(shí)鐘信號(hào)CLK的下降同步地被驅(qū)動(dòng)到激活狀態(tài)，并從接著的時(shí)鐘周期#2起產(chǎn)生列相關(guān)內(nèi)部時(shí)鐘信號(hào)CLKD。
在該列相關(guān)內(nèi)部時(shí)鐘信號(hào)CLKD產(chǎn)生后通過(guò)將其加到圖13所示的列相關(guān)控制電路10及輸入輸出控制電路11，使這兩個(gè)電路可以動(dòng)作。
在時(shí)鐘周期#2中，在外部時(shí)鐘信號(hào)extCLK的上升沿，將行地址選通信號(hào)/RAS和允許寫入信號(hào)/WE設(shè)定為H電平、且將列地址選通信號(hào)/CAS設(shè)定為L(zhǎng)電平，以施加讀命令。按照該讀命令，圖13所示的列相關(guān)控制電路10被激活，將來(lái)自地址緩沖器2的內(nèi)部地址信號(hào)作為內(nèi)部列地址信號(hào)Y加到列選擇電路4，同時(shí)，列選擇電路4被激活，并進(jìn)行存儲(chǔ)單元陣列1的列選擇動(dòng)作。另外，圖14所示的讀出控制電路11a，響應(yīng)來(lái)自讀命令譯碼器8a的讀出動(dòng)作指示信號(hào)φr的激活而被激活，從而將前置放大器激活信號(hào)PAE激活，并由前置放大器6a進(jìn)行放大動(dòng)作。
此時(shí)，如CAS等待時(shí)間為2，則等待時(shí)間移位器11b將從該讀出控制電路11a供給的數(shù)據(jù)輸出指示信號(hào)OEMF延遲一個(gè)時(shí)鐘周期時(shí)間后輸出，所以在從時(shí)鐘周期#2施加該讀命令起一個(gè)時(shí)鐘周期后的時(shí)鐘周期#3內(nèi)，來(lái)自等待時(shí)間移位器11b的數(shù)據(jù)輸出激活信號(hào)OEM被驅(qū)動(dòng)到激活狀態(tài)。由前置放大器6a放大后的數(shù)據(jù)，供給到輸出緩沖器6b，輸出緩沖器6b在該時(shí)鐘周期#3中將從前置放大器6a供給的數(shù)據(jù)輸出。屏蔽指示信號(hào)extDQM處在L電平的非激活狀態(tài)，從屏蔽輸出控制電路15來(lái)的內(nèi)部屏蔽指示信號(hào)DQMOT為L(zhǎng)電平，來(lái)自輸出控制電路11c的允許輸出信號(hào)OEMD，隨著該數(shù)據(jù)輸出激活信號(hào)OEM的激活而被驅(qū)動(dòng)到激活狀態(tài)。因此，在時(shí)鐘周期#3中從輸出緩沖器6b讀出數(shù)據(jù)。在時(shí)鐘周期#4的外部時(shí)鐘信號(hào)extCLK的上升沿，該最初數(shù)據(jù)變?yōu)榇_定狀態(tài)。列選擇電路4(參照?qǐng)D13)，在每個(gè)時(shí)鐘周期中根據(jù)來(lái)自內(nèi)部的數(shù)據(jù)串地址發(fā)生器的地址信號(hào)選擇存儲(chǔ)單元，將其與前置放大器6a連接，由前置放大器6a依次對(duì)選擇存儲(chǔ)單元的數(shù)據(jù)進(jìn)行放大，并輸出到輸出緩沖器6b。
在時(shí)鐘周期#4中，在外部時(shí)鐘信號(hào)extCLK的上升沿，將外部屏蔽指示信號(hào)extDQM驅(qū)動(dòng)到H電平的激活狀態(tài)。相應(yīng)地使來(lái)自DQM緩沖器14(參照?qǐng)D14)的屏蔽指示信號(hào)DQMIN變成H電平的激活狀態(tài)，將來(lái)自屏蔽輸出控制電路15的內(nèi)部屏蔽指示信號(hào)DQMOT延遲一個(gè)時(shí)鐘周期時(shí)間后，在時(shí)鐘周期#5中變成激活狀態(tài)。輸出控制電路11c，根據(jù)該內(nèi)部屏蔽指示信號(hào)DQMOT的激活，使允許輸出信號(hào)OEMD變成L電平的非激活狀態(tài)。因此，在時(shí)鐘周期#5中，輸出緩沖器6b變成高輸出阻抗?fàn)顟B(tài)，并停止數(shù)據(jù)的輸出。
由于外部屏蔽指示信號(hào)extDQM僅在時(shí)鐘周期#4中只為激活狀態(tài)，所以在下一個(gè)時(shí)鐘周期#6內(nèi)，來(lái)自屏蔽控制電路15的內(nèi)部屏蔽指示信號(hào)DQMOT重新變成L電平的非激活狀態(tài)，允許輸出信號(hào)OEMD由于數(shù)據(jù)輸出激活信號(hào)OEM成為激活狀態(tài)，而再次成為激活狀態(tài)，輸出緩沖器6b輸出從前置放大器6a供給的數(shù)據(jù)。由于數(shù)據(jù)串的長(zhǎng)度為4，所以來(lái)自讀出控制電路11a的數(shù)據(jù)輸出指示信號(hào)僅在4個(gè)時(shí)鐘周期的時(shí)間里被驅(qū)動(dòng)到激活狀態(tài)。因此，來(lái)自該等待時(shí)間移位器11b的數(shù)據(jù)輸出激活信號(hào)OEM也僅在4個(gè)時(shí)鐘周期的時(shí)間里處在激活狀態(tài)，在時(shí)鐘周期#7中變成L電平的非激活狀態(tài)，相應(yīng)地，允許輸出信號(hào)OEMD也變成L電平的非激活狀態(tài)。
在所需要的數(shù)據(jù)讀出結(jié)束后，在時(shí)鐘周期#8中，將行地址選通信號(hào)/RAS和允許寫入信號(hào)/WE設(shè)定為L(zhǎng)電平、且將列地址選通信號(hào)/CAS設(shè)定為H電平，以施加預(yù)充電命令，指定存儲(chǔ)單元陣列1的預(yù)充電。因此，行相關(guān)控制電路9將列相關(guān)時(shí)鐘激活信號(hào)ENA驅(qū)動(dòng)到非激活狀態(tài)，同時(shí)將行選擇電路3及讀出放大器(參照?qǐng)D13)驅(qū)動(dòng)到非激活狀態(tài)，并使存儲(chǔ)單元陣列1返回到預(yù)充電狀態(tài)。
如上所述，列相關(guān)控制電路10和輸入輸出控制電路11，在施加激活命令并使存儲(chǔ)單元陣列變成激活狀態(tài)后動(dòng)作(這是由于對(duì)存儲(chǔ)單元的數(shù)據(jù)寫入/讀出在字線被選擇后進(jìn)行)。因此，僅在存儲(chǔ)單元陣列1被激活、且列相關(guān)電路(列選擇電路4和輸入輸出電路6)有可能動(dòng)作的期間內(nèi)產(chǎn)生列相關(guān)內(nèi)部時(shí)鐘信號(hào)CLKD并施加于列相關(guān)控制電路10和輸入輸出控制電路11，所以能減小這些電路部的電流消耗。
另外，對(duì)從施加外部屏蔽指示信號(hào)extDQM起2個(gè)時(shí)鐘周期后的輸出數(shù)據(jù)進(jìn)行屏蔽。即使外部時(shí)鐘信號(hào)extCLK為高速時(shí)，在內(nèi)部也可以有十分充裕的時(shí)間對(duì)讀出數(shù)據(jù)進(jìn)行可靠的屏蔽。通過(guò)采用該屏蔽指示信號(hào)extDQM，使外部的處理機(jī)，能只讀出為進(jìn)行處理所需要的數(shù)據(jù)，在處理機(jī)內(nèi)部，無(wú)須對(duì)不需要的數(shù)據(jù)進(jìn)行分類，因而使處理操作簡(jiǎn)單化。
圖16A是表示圖13和圖14所示DQM緩沖器14的結(jié)構(gòu)一例的圖。在圖16中，DQM緩沖器14包含傳輸門14a，在內(nèi)部時(shí)鐘信號(hào)CLK的反相時(shí)鐘信號(hào)/CLK為H電平時(shí)導(dǎo)通，由使來(lái)自外部的屏蔽指示信號(hào)extDQM通過(guò)的n溝道MOS晶體管構(gòu)成；2級(jí)級(jí)聯(lián)連接的反相器14b和14c，用于接受來(lái)自傳輸門14a的屏蔽指示信號(hào)；反相器14d，與反相器14b構(gòu)成鎖存電路；及AND電路14e，接受內(nèi)部時(shí)鐘信號(hào)CLK和反相器14c的輸出信號(hào)，并輸出屏蔽指示信號(hào)DQMIN。反相器14d用于使反相器14b的輸出信號(hào)反相，并傳送到反相器14b的輸入部。
以下，參照?qǐng)D16B中示出的時(shí)間圖說(shuō)明該圖16A所示的DQM緩沖器14的動(dòng)作。
傳輸門14a在內(nèi)部時(shí)鐘信號(hào)CLK為L(zhǎng)電平時(shí)導(dǎo)通，并使來(lái)自外部的屏蔽指示信號(hào)extDQM通過(guò)。另一方面，該傳輸門14a在內(nèi)部時(shí)鐘信號(hào)CLK為H電平時(shí)變成非導(dǎo)通狀態(tài)，并由反相器14b和14d將在內(nèi)部時(shí)鐘信號(hào)CLK為L(zhǎng)電平時(shí)施加的外部屏蔽指示信號(hào)extDQM鎖存。
此時(shí)，在時(shí)鐘周期#a中，如外部屏蔽指示信號(hào)extDQM被設(shè)定為H電平，則當(dāng)該內(nèi)部時(shí)鐘信號(hào)CLK為L(zhǎng)電平時(shí)，傳輸門14a導(dǎo)通，將該H電平的外部屏蔽指示信號(hào)extDQM傳送到反相器14b，并由反相器14b和14d鎖存。在這種狀態(tài)下，內(nèi)部時(shí)鐘信號(hào)CLK為L(zhǎng)電平，屏蔽指示信號(hào)DQMIN為L(zhǎng)電平。當(dāng)內(nèi)部時(shí)鐘信號(hào)CLK上升為H電平時(shí)，傳輸門14a變成非導(dǎo)通狀態(tài)，該H電平的外部屏蔽指示信號(hào)由反相器14b和14d鎖存。AND電路14e與內(nèi)部時(shí)鐘信號(hào)CLK的上升同步地啟動(dòng)，并根據(jù)從反相器14c供給的H電平信號(hào)使該輸出信號(hào)即屏蔽指示信號(hào)DQMIN上升為H電平。當(dāng)內(nèi)部時(shí)鐘信號(hào)CLK下降為L(zhǎng)電平時(shí)，從該AND電路14e輸出的屏蔽指示信號(hào)降低到L電平。
因此，可以與內(nèi)部時(shí)鐘信號(hào)CLK同步地取入并鎖存外部屏蔽指示信號(hào)extDQM，并能與該內(nèi)部時(shí)鐘信號(hào)CLK同步地產(chǎn)生屏蔽指示信號(hào)DQMIN。
圖17A是表示圖13和圖14所示屏蔽控制電路15的結(jié)構(gòu)一例的圖。如圖17A所示，該屏蔽控制電路15包含3級(jí)級(jí)聯(lián)連接的移位電路15a、15b、和15c，分別將所施加的信號(hào)延遲內(nèi)部時(shí)鐘信號(hào)CLK的半時(shí)鐘周期后輸出。移位電路15c具有與移位電路15a相同的結(jié)構(gòu)，故在圖17A中只用方框示出移位電路15c。從該移位電路15c輸出內(nèi)部屏蔽指示信號(hào)DQMOT。
移位電路15a包含NAND電路15aa，接受屏蔽指示信號(hào)DQMIN及內(nèi)部時(shí)鐘信號(hào)CLK；NAND電路15ab，接受通過(guò)反相器15e施加的屏蔽指示信號(hào)DQMIN和內(nèi)部時(shí)鐘信號(hào)CLK；NAND電路15ac，在一個(gè)輸入端接受NAND電路15aa的輸出信號(hào)；及NAND電路15ad，在一個(gè)輸入端接受NAND電路15ab的輸出信號(hào)。NAND電路15ad的輸出信號(hào)施加于NAND電路15ac的另一輸入端，NAND電路15ac的輸出信號(hào)DQMO施加到NAND電路15ad的另一輸入端。NAND電路15aa和15ab，具有在內(nèi)部時(shí)鐘信號(hào)CLK為H電平時(shí)導(dǎo)通的傳輸門的功能，NAND電路15ac和15ad構(gòu)成對(duì)所施加的信號(hào)進(jìn)行鎖存的鎖存電路。
移位電路15b包含NAND電路15ba，接受內(nèi)部時(shí)鐘信號(hào)/CLK和NAND電路15ac的輸出信號(hào)；NAND電路15bb，接受內(nèi)部時(shí)鐘信號(hào)/CLK和NAND電路15ad的輸出信號(hào)；NAND電路15bc，在一個(gè)輸入端接受NAND電路15ba的輸出信號(hào)；及NAND電路15bd，在一個(gè)輸入端接受NAND電路15bb的輸出信號(hào)。NAND電路15bd的輸出信號(hào)施加于NAND電路15bc的另一輸入端，NAND電路15bc的輸出信號(hào)施加于NAND電路15bd的另一輸入端。在該移位電路15b中，NAND電路15ba和15bb，也具有根據(jù)內(nèi)部時(shí)鐘信號(hào)/CLK而進(jìn)行動(dòng)作的傳輸門的功能，NAND電路15bc和15bd構(gòu)成對(duì)所施加的信號(hào)進(jìn)行鎖存的鎖存電路。以下，參照?qǐng)D17B中示出的時(shí)間圖說(shuō)明該圖17A所示屏蔽控制電路的動(dòng)作。
在時(shí)鐘周期#0中，屏蔽指示信號(hào)DQMIN處在L電平。當(dāng)內(nèi)部時(shí)鐘信號(hào)CLK為H電平時(shí)，在移位電路15a中，NAND電路15aa和15ab作為反相器而動(dòng)作，NAND電路15ad的輸出信號(hào)變?yōu)镠電平，從NAND電路15ac輸出的信號(hào)DQMO相應(yīng)地變?yōu)長(zhǎng)電平。在移位電路15b中，內(nèi)部時(shí)鐘信號(hào)/CLK處在L電平，NAND電路15ba和15bb的輸出信號(hào)為H電平，而與移位電路15a的輸出信號(hào)無(wú)關(guān)。因此，該移位電路15b的輸出信號(hào)DQM1的狀態(tài)不變，保持初始狀態(tài)的L電平。同樣，移位電路15c取入該移位電路15b的輸出信號(hào)DQM1，并當(dāng)內(nèi)部時(shí)鐘信號(hào)CLK為H電平時(shí)，該內(nèi)部屏蔽指示信號(hào)DQMOT處在L電平。
當(dāng)內(nèi)部時(shí)鐘信號(hào)CLK下降為L(zhǎng)電平時(shí)，移位電路15b的NAND電路15aa和15ab的輸出信號(hào)被固定在H電平，移位電路15a變成鎖存狀態(tài)。當(dāng)內(nèi)部時(shí)鐘信號(hào)/CLK為H電平時(shí)，移位電路15b取入移位電路15a的輸出信號(hào)DQMO，其輸出信號(hào)DQM1同樣被固定在L電平。移位電路15c與移位電路15a一樣，處于鎖存狀態(tài)。
在時(shí)鐘周期#11中，屏蔽指示信號(hào)DQMIN上升到H電平。當(dāng)內(nèi)部時(shí)鐘信號(hào)CLK變?yōu)镠電平時(shí)，在移位電路15a中，該NAND電路15aa和15ab作為反相器而動(dòng)作，NAND電路15aa的輸出信號(hào)變?yōu)長(zhǎng)電平，從NAND電路15ac輸出的信號(hào)DQMO相應(yīng)地變?yōu)镠電平。移位電路15b處在鎖存狀態(tài)，其輸出信號(hào)DQM1的狀態(tài)不變，移位電路15c取入該信號(hào)DQM1，并輸出L電平的內(nèi)部屏蔽指示信號(hào)DQMOT。
當(dāng)內(nèi)部時(shí)鐘信號(hào)CLK下降為L(zhǎng)電平時(shí)，移位電路15a變成鎖存狀態(tài)，使信號(hào)DQMO保持在H電平。在移位電路15b中，NAND電路15ba和15bb作為反相器而動(dòng)作，輸出信號(hào)DQM1根據(jù)該信號(hào)DQMO而上升到H電平。移位電路15c由于處在鎖存狀態(tài)，所以內(nèi)部屏蔽指示信號(hào)DQMOT保持L電平。
在時(shí)鐘周期#2中，當(dāng)內(nèi)部時(shí)鐘信號(hào)CLK再次上升為H電平時(shí)，移位電路15a取入L電平的屏蔽指示信號(hào)DQMIN，其輸出信號(hào)DQMO下降為L(zhǎng)電平。移位電路15b處在鎖存狀態(tài)，其輸出信號(hào)DQM1保持H電平。移位電路15c取入該H電平的信號(hào)DQM1，其輸出信號(hào)即內(nèi)部屏蔽指示信號(hào)DQMOT上升為H電平。
在時(shí)鐘周期#2中，當(dāng)內(nèi)部時(shí)鐘信號(hào)CLK下降為L(zhǎng)電平時(shí)，移位電路15a和15c變?yōu)殒i存狀態(tài)，另一方面，移位電路15b取入該信號(hào)DQMO，其輸出信號(hào)DQM1下降到L電平。在時(shí)鐘周期#3中，當(dāng)內(nèi)部時(shí)鐘信號(hào)CLK上升為H電平時(shí)，移位電路15c取入來(lái)自該移位電路15b的L電平的信號(hào)DQM1，并將其內(nèi)部屏蔽指示信號(hào)DQMOT驅(qū)動(dòng)到L電平。在該周期中，屏蔽指示信號(hào)DQMIN為L(zhǎng)電平，信號(hào)DQMO和DQM1保持L電平。在時(shí)鐘周期#4內(nèi)也是同樣的。
屏蔽控制電路15的屏蔽動(dòng)作與列相關(guān)電路的動(dòng)作有關(guān)，當(dāng)從耗電量的觀點(diǎn)來(lái)看沒(méi)有必要時(shí)，最好使其動(dòng)作停止。但是，如根據(jù)列相關(guān)內(nèi)部時(shí)鐘信號(hào)CLKD使屏蔽控制電路15動(dòng)作，則將產(chǎn)生如下的問(wèn)題。
現(xiàn)在來(lái)討論如圖18所示的同步型半導(dǎo)體存儲(chǔ)裝置，其中，CAS等待時(shí)間為1，激活命令與讀命令之間的間隔可以是1個(gè)時(shí)鐘周期時(shí)間，即標(biāo)準(zhǔn)DRAM中的RAS-CAS預(yù)充電時(shí)間為1個(gè)時(shí)鐘周期時(shí)間。對(duì)屏蔽控制電路15不是施加內(nèi)部時(shí)鐘信號(hào)CLK而是供給列相關(guān)內(nèi)部時(shí)鐘信號(hào)CLKD。當(dāng)在時(shí)鐘周期#1中施加激活命令時(shí)，列相關(guān)時(shí)鐘激活信號(hào)ENA在該時(shí)鐘周期#1內(nèi)變成激活狀態(tài)，并從時(shí)周期#2起產(chǎn)生列相關(guān)內(nèi)部時(shí)鐘信號(hào)CLKD。
當(dāng)在時(shí)鐘周期#3中施加讀命令時(shí)，從時(shí)鐘周期#4起輸出有效數(shù)據(jù)。在時(shí)鐘周期#4中，如外部屏蔽指示信號(hào)extDQM被設(shè)定為激活狀態(tài)，則對(duì)2個(gè)時(shí)鐘周期后的時(shí)鐘周期#6的數(shù)據(jù)讀出進(jìn)行屏蔽。因此，不進(jìn)行數(shù)據(jù)“2”的讀出。在讀出4個(gè)數(shù)據(jù)后，在時(shí)鐘周期#8再次將外部屏蔽指示信號(hào)extDQM設(shè)定為H電平。在該時(shí)鐘周期#8中，由于與列選擇及數(shù)據(jù)輸入輸出有關(guān)的列相關(guān)電路的動(dòng)作已全部結(jié)束，所以時(shí)鐘激活信號(hào)ENA被驅(qū)動(dòng)到非激活狀態(tài)。因此，在該時(shí)鐘周期#8中，當(dāng)列相關(guān)內(nèi)部時(shí)鐘信號(hào)CLKD上升為H電平、信號(hào)DQMO和DQM1變?yōu)镠電平時(shí)，在隨后的時(shí)鐘周期中，列相關(guān)內(nèi)部時(shí)鐘信號(hào)CLKD保持L電平，移位電路15a、15c變成鎖存狀態(tài)，該信號(hào)DQMO和DQM1保持H電平，內(nèi)部屏蔽指示信號(hào)DQMOT保持L電平。
在時(shí)鐘周期#10再次施加激活命令，使列相關(guān)時(shí)鐘激活信號(hào)ENA變成激活狀態(tài)，并在時(shí)鐘周期#11施加讀命令。在該時(shí)鐘周期#10中，由于尚未產(chǎn)生列相關(guān)內(nèi)部時(shí)鐘信號(hào)CLKD，所以仍保持L電平。在該狀態(tài)下，信號(hào)DQMO和DQM1保持H電平，而內(nèi)部屏蔽指示信號(hào)DQMOT仍保持L電平。
當(dāng)在時(shí)鐘周期#11中產(chǎn)生列相關(guān)內(nèi)部時(shí)鐘信號(hào)CLKD時(shí)，信號(hào)DQMO下降為L(zhǎng)電平，接著，響應(yīng)該列相關(guān)內(nèi)部時(shí)鐘信號(hào)CLKD的下降，信號(hào)DQM1下降到L電平。另一方面，當(dāng)列相關(guān)內(nèi)部時(shí)鐘信號(hào)CLKD產(chǎn)生并變?yōu)镠電平時(shí)，圖17A所示的移位電路15c取入H電平的信號(hào)DQM1，所以內(nèi)部屏蔽指示信號(hào)DQMOT變成H電平，在時(shí)鐘周期#12中，該內(nèi)部屏蔽指示信號(hào)DQMOT下降到L電平。因此，在時(shí)鐘周期#11中，即使數(shù)據(jù)輸出激活信號(hào)OEM被激活為H電平，允許輸出信號(hào)OEMD仍保持L電平，在時(shí)鐘周期#12中，允許輸出信號(hào)EMD開始變?yōu)镠電平。因此，在時(shí)鐘周期#11中，施加讀命令并以等于1的CAS等待時(shí)間進(jìn)行數(shù)據(jù)的讀出，雖然不希望進(jìn)行屏蔽，但仍然對(duì)開頭的數(shù)據(jù)進(jìn)行了屏蔽，因而不進(jìn)行開頭數(shù)據(jù)(“0”)的讀出，并從時(shí)鐘周期#13起讀出其余的數(shù)據(jù)。
同步型半導(dǎo)體存儲(chǔ)裝置的CAS等待時(shí)間，可以由用戶設(shè)定，可根據(jù)使用的系統(tǒng)設(shè)定為適當(dāng)?shù)闹?。另外，如果滿足標(biāo)準(zhǔn)DRAM的RAS-CAS延遲時(shí)間，讀命令也可以在適當(dāng)?shù)亩〞r(shí)施加。屏蔽指示信號(hào)變?yōu)榧せ顮顟B(tài)從而對(duì)讀出數(shù)據(jù)進(jìn)行屏蔽的定時(shí)，由用戶根據(jù)其處理內(nèi)容按適當(dāng)?shù)亩〞r(shí)設(shè)定，所以不能事先預(yù)測(cè)。為滿足這些條件，該屏蔽控制電路，在列相關(guān)內(nèi)部時(shí)鐘信號(hào)CLKD停止產(chǎn)生時(shí)也不能停止其動(dòng)作，因此，該屏蔽控制電路的移位動(dòng)作必須始終進(jìn)行，并將內(nèi)部時(shí)鐘信號(hào)CLK施加于屏蔽控制電路。但是，對(duì)該讀出數(shù)據(jù)進(jìn)行屏蔽的動(dòng)作，只對(duì)與數(shù)據(jù)輸入輸出有關(guān)部分的電路有影響。因此，如果能使該屏蔽控制電路根據(jù)列相關(guān)時(shí)鐘信號(hào)而動(dòng)作并在不需要時(shí)使其動(dòng)作停止，則可以大幅度地減小電流消耗。
這里，之所以在數(shù)據(jù)讀出結(jié)束后使外部屏蔽指示信號(hào)extDQM為激活狀態(tài)，是因?yàn)榭紤]到在某些處理系統(tǒng)中，對(duì)該外部屏蔽指示信號(hào)extDQM進(jìn)行的控制，以便僅在讀出必要的數(shù)據(jù)時(shí)使外部屏蔽指示信號(hào)extDQM為非激活狀態(tài)，除此以外使該外部屏蔽指示信號(hào)extDQM均為激活狀態(tài)。即，僅在讀出必要的數(shù)據(jù)時(shí)使外部屏蔽指示信號(hào)extDQM為非激活狀態(tài)，而當(dāng)不需要進(jìn)行數(shù)據(jù)讀出時(shí)使外部屏蔽指示信號(hào)extDQM為激活狀態(tài)，并將數(shù)據(jù)讀出動(dòng)作禁止。當(dāng)使用這種控制信號(hào)時(shí)，在該列相關(guān)內(nèi)部時(shí)鐘信號(hào)CLKD停止產(chǎn)生期間，外部屏蔽指示信號(hào)extDQM顯然仍將保持H電平的激活狀態(tài)，實(shí)現(xiàn)圖18所示的動(dòng)作，因而不能進(jìn)行正確的數(shù)據(jù)讀出。
另外，一般在使用移位電路時(shí)，由于僅在需要該移位動(dòng)作時(shí)施加時(shí)鐘信號(hào)并使移位電路動(dòng)作，所以能減低該移位電路的耗電量。但是，即使在這種移位電路中，當(dāng)對(duì)其輸出信號(hào)進(jìn)行運(yùn)算或根據(jù)其輸出信號(hào)進(jìn)行預(yù)定的控制時(shí)，如在時(shí)鐘信號(hào)停止時(shí)其內(nèi)部狀態(tài)保持在時(shí)鐘信號(hào)停止時(shí)的狀態(tài)，則當(dāng)需要進(jìn)行移位動(dòng)作而施加時(shí)鐘信號(hào)時(shí)，由于輸出的是停止時(shí)鎖定的信號(hào)，所以，也存在著不能生成正確的輸出信號(hào)這樣的問(wèn)題。
因此，本發(fā)明的目的是，提供一種即使時(shí)鐘信號(hào)停止也能在再次施加時(shí)鐘信號(hào)時(shí)輸出正確的輸出信號(hào)的時(shí)鐘移位電路。
本發(fā)明的另一目的是，提供一種即使在結(jié)構(gòu)上為減低耗電量而僅在必要時(shí)進(jìn)行時(shí)鐘信號(hào)的施加也仍能正確動(dòng)作的時(shí)鐘移位電路裝置。
本發(fā)明的另一目的是，提供一種能使對(duì)輸出數(shù)據(jù)進(jìn)行屏蔽的電路部分的電流消耗減小的同步型半導(dǎo)體存儲(chǔ)裝置。
本發(fā)明的另一目的是，提供一種備有即使僅在必要時(shí)動(dòng)作也不會(huì)發(fā)生誤動(dòng)作的輸出數(shù)據(jù)屏蔽控制電路的同步型半導(dǎo)體存儲(chǔ)裝置。
第1觀點(diǎn)的同步型半導(dǎo)體存儲(chǔ)裝置，備有讀出/輸出裝置，響應(yīng)數(shù)據(jù)讀出指示，與內(nèi)部時(shí)鐘信號(hào)同步地讀出選擇存儲(chǔ)單元的數(shù)據(jù)并向裝置外部輸出；內(nèi)部屏蔽發(fā)生裝置，接受對(duì)該讀出/輸出裝置的數(shù)據(jù)輸出進(jìn)行屏蔽的屏蔽指示，通過(guò)與內(nèi)部時(shí)鐘信號(hào)同步的移位動(dòng)作產(chǎn)生內(nèi)部屏蔽指示；內(nèi)部時(shí)鐘信號(hào)發(fā)生裝置，響應(yīng)時(shí)鐘激活信號(hào)，產(chǎn)生與時(shí)鐘信號(hào)同步的內(nèi)部時(shí)鐘信號(hào)，并施加到讀出/輸出裝置和內(nèi)部屏蔽發(fā)生裝置；屏蔽裝置，響應(yīng)內(nèi)部屏蔽指示的激活，而將從讀出/輸出裝置向裝置外部的數(shù)據(jù)輸出停止；及復(fù)位裝置，響應(yīng)時(shí)鐘激活信號(hào)的非激活，將內(nèi)部屏蔽發(fā)生裝置復(fù)位。
第2觀點(diǎn)的同步型半導(dǎo)體存儲(chǔ)裝置，備有時(shí)鐘信號(hào)發(fā)生裝置，響應(yīng)時(shí)鐘激活信號(hào)的激活，產(chǎn)生與時(shí)鐘信號(hào)同步的內(nèi)部時(shí)鐘信號(hào)；讀出激活裝置，響應(yīng)與時(shí)鐘信號(hào)同步施加的數(shù)據(jù)讀出指示，將允許輸出信號(hào)驅(qū)動(dòng)到規(guī)定時(shí)間的激活狀態(tài)；輸出裝置，當(dāng)允許輸出信號(hào)激活時(shí)，將與時(shí)鐘信號(hào)同步供給的內(nèi)部讀出數(shù)據(jù)輸出到裝置外部；內(nèi)部屏蔽發(fā)生裝置，接受對(duì)來(lái)自該輸出裝置的數(shù)據(jù)輸出進(jìn)行屏蔽的屏蔽指示，與內(nèi)部時(shí)鐘信號(hào)同步地產(chǎn)生內(nèi)部屏蔽指示；響應(yīng)該內(nèi)部屏蔽指示的激活而使允許輸出信號(hào)變?yōu)榉羌せ顮顟B(tài)的裝置；及復(fù)位裝置，響應(yīng)時(shí)鐘激活信號(hào)的非激活，將內(nèi)部屏蔽發(fā)生裝置復(fù)位為其輸出變?yōu)榉羌せ顮顟B(tài)的初始狀態(tài)。
第3觀點(diǎn)的時(shí)鐘移位電路，是與在時(shí)鐘激活信號(hào)激活時(shí)產(chǎn)生的時(shí)鐘信號(hào)同步地進(jìn)行移位動(dòng)作的電路，備有移位裝置，與該時(shí)鐘信號(hào)同步地取入所施加的信號(hào)，且在移位后輸出；及復(fù)位裝置，響應(yīng)時(shí)鐘激活信號(hào)的非激活，將移位裝置復(fù)位為初始狀態(tài)。
由于在結(jié)構(gòu)上使在施加內(nèi)部時(shí)鐘信號(hào)時(shí)進(jìn)行移位動(dòng)作的內(nèi)部屏蔽發(fā)生裝置或移位裝置在不產(chǎn)生對(duì)其施加的時(shí)鐘信號(hào)時(shí)復(fù)位，所以在施加時(shí)鐘信號(hào)時(shí)內(nèi)部屏蔽發(fā)生裝置或移位裝置的內(nèi)部狀態(tài)處在初始狀態(tài)，可以在再次施加時(shí)鐘信號(hào)時(shí)取入所供給的數(shù)據(jù)，并在所需的定時(shí)正確地輸出必要的數(shù)據(jù)，因而能防止誤動(dòng)作。另外，可以使這些電路僅在必要時(shí)動(dòng)作，所以能減小該電路部分的電流消耗。
圖1是簡(jiǎn)略地表示本發(fā)明實(shí)施形態(tài)1的同步型半導(dǎo)體存儲(chǔ)裝置總體結(jié)構(gòu)的圖。
圖2是簡(jiǎn)略地表示圖1所示命令譯碼器及行相關(guān)控制電路結(jié)構(gòu)的圖。
圖3是表示圖2所示電路動(dòng)作的時(shí)間圖。
圖4A表示圖1所示時(shí)鐘控制電路的結(jié)構(gòu)，圖4B是表示該時(shí)鐘控制電路的動(dòng)作的時(shí)間圖。
圖5A表示圖1所示時(shí)鐘發(fā)生電路的結(jié)構(gòu)一例，圖5B是表示該時(shí)鐘發(fā)生電路的動(dòng)作的時(shí)間圖。
圖6是簡(jiǎn)略地表示圖1所示屏蔽控制電路結(jié)構(gòu)的圖。
圖7是表示圖1所示屏蔽控制電路具體結(jié)構(gòu)的一例的圖。
圖8是表示圖1所示輸入輸出控制電路所包含的輸出控制電路的結(jié)構(gòu)一例的圖。
圖9是簡(jiǎn)略地表示圖1所示輸入輸出控制電路所包含的輸出緩沖器結(jié)構(gòu)的圖。
圖10是表示圖1所示同步型半導(dǎo)體存儲(chǔ)裝置的動(dòng)作的時(shí)間圖。
圖11A簡(jiǎn)略地表示采用本發(fā)明實(shí)施形態(tài)2的時(shí)鐘移位電路的系統(tǒng)電路裝置的結(jié)構(gòu)，圖11B是表示其動(dòng)作的時(shí)間圖。
圖12是用于說(shuō)明圖11A所示電路裝置的動(dòng)作形態(tài)的圖。
圖13是簡(jiǎn)略地表示現(xiàn)有的同步型半導(dǎo)體存儲(chǔ)裝置總體結(jié)構(gòu)的圖。
圖14是簡(jiǎn)略地表示圖13所示同步型半導(dǎo)體存儲(chǔ)裝置主要部分結(jié)構(gòu)的圖。
圖15是表示現(xiàn)有同步型半導(dǎo)體存儲(chǔ)裝置的數(shù)據(jù)讀出時(shí)的動(dòng)作的時(shí)間圖。
圖16A表示圖1和圖13所示DQM緩沖器的結(jié)構(gòu)一例，圖16B是表示該DQM緩沖器的動(dòng)作的時(shí)間圖。
圖17A表示圖13所示屏蔽控制電路的結(jié)構(gòu)一例，圖17B是表示該屏蔽控制電路的動(dòng)作的時(shí)間圖。
圖18是用于說(shuō)明現(xiàn)有同步型半導(dǎo)體存儲(chǔ)裝置存在問(wèn)題的圖。圖1是簡(jiǎn)略地表示本發(fā)明實(shí)施形態(tài)1的同步型半導(dǎo)體存儲(chǔ)裝置總體結(jié)構(gòu)的圖。在圖1中，本發(fā)明實(shí)施形態(tài)1的同步型半導(dǎo)體存儲(chǔ)裝置，與現(xiàn)有裝置一樣，包含存儲(chǔ)單元陣列1、地址緩沖器2、行選擇電路3、列選擇電路4、讀出放大器+IO門方框5、輸入輸出電路6、輸入緩沖電路7、命令譯碼器8、行相關(guān)控制電路9、列相關(guān)控制電路10、及輸入輸出控制電路11。這些電路的結(jié)構(gòu)與現(xiàn)有裝置相同，命令譯碼器8，根據(jù)通過(guò)輸入緩沖電路7施加的控制信號(hào)RAS(/RAS)、CAS(/CAS)、及WE(/WE)在時(shí)鐘信號(hào)CLK上升沿的狀態(tài)，產(chǎn)生動(dòng)作模式指示信號(hào)。行相關(guān)控制電路9、列相關(guān)控制電路10、及輸入輸出控制電路11，根據(jù)來(lái)自該命令譯碼器8的動(dòng)作模式指示信號(hào)生成為實(shí)現(xiàn)所指示的動(dòng)作所必需的控制信號(hào)。行相關(guān)控制電路9，根據(jù)來(lái)自時(shí)鐘輸入緩沖器12的內(nèi)部時(shí)鐘信號(hào)CLK進(jìn)行動(dòng)作，另一方面，列相關(guān)控制電路10及輸入輸出控制電路11，則根據(jù)來(lái)自時(shí)鐘信號(hào)發(fā)生電路13的列相關(guān)內(nèi)部時(shí)鐘信號(hào)CLKD而動(dòng)作。
時(shí)鐘發(fā)生電路13，當(dāng)來(lái)自時(shí)鐘控制電路20的列相關(guān)時(shí)鐘激活信號(hào)ENA激活時(shí)，根據(jù)從時(shí)鐘輸入緩沖器12施加的內(nèi)部時(shí)鐘信號(hào)CLK生成列相關(guān)內(nèi)部時(shí)鐘信號(hào)CLKD。時(shí)鐘控制電路20，當(dāng)來(lái)自行相關(guān)控制電路9的陣列激活信號(hào)ACT及來(lái)自輸入輸出控制電路11的數(shù)據(jù)輸出激活信號(hào)OEM激活時(shí)，將列相關(guān)時(shí)鐘激活信號(hào)ENA驅(qū)動(dòng)到激活狀態(tài)。輸入輸出控制電路11，即使當(dāng)行相關(guān)控制電路9根據(jù)預(yù)充電命令將存儲(chǔ)單元陣列1驅(qū)動(dòng)到非激活狀態(tài)時(shí)，也根據(jù)CAS等待時(shí)間進(jìn)行數(shù)據(jù)的輸出。即使當(dāng)該陣列為非激活時(shí)，為能可靠地輸出其余的數(shù)據(jù)串長(zhǎng)度數(shù)據(jù)，也要對(duì)時(shí)鐘控制電路20施加數(shù)據(jù)輸出激活信號(hào)OEM。
作為本發(fā)明的特征，根據(jù)來(lái)自DQM緩沖器14的屏蔽指示信號(hào)DQMIN生成內(nèi)部屏蔽指示信號(hào)DQMOT的屏蔽控制電路25，僅當(dāng)來(lái)自時(shí)鐘控制電路20的列相關(guān)時(shí)鐘激活信號(hào)ENA激活時(shí)，根據(jù)屏蔽指示信號(hào)DQMIN生成內(nèi)部屏蔽指示信號(hào)DQMOT。當(dāng)列相關(guān)時(shí)鐘激活信號(hào)ENA為非激活時(shí)，屏蔽控制電路25將內(nèi)部結(jié)點(diǎn)全部復(fù)位為初始狀態(tài)，內(nèi)部屏蔽指示信號(hào)DQMOT也相應(yīng)地保持在非激活狀態(tài)。因此，即使當(dāng)再次施加列相關(guān)內(nèi)部時(shí)鐘信號(hào)CLKD時(shí)，屏蔽控制電路25將從其初始狀態(tài)開始動(dòng)作，可以根據(jù)屏蔽指示信號(hào)DQMIN正確地生成內(nèi)部屏蔽指示信號(hào)DQMOT，并能防止對(duì)讀出數(shù)據(jù)進(jìn)行錯(cuò)誤的屏蔽。
圖2是簡(jiǎn)略地表示圖1所示命令譯碼器8及行相關(guān)控制電路9的結(jié)構(gòu)的圖。在圖2中，命令譯碼器8包含激活命令譯碼器8b，用于檢測(cè)激活命令的施加；及預(yù)充電命令譯碼器8c，用于檢測(cè)預(yù)充電命令的施加。當(dāng)行地址選通信號(hào)/RAS處于L電平、且列地址選通信號(hào)/CAS和允許寫入信號(hào)/WE處于H電平時(shí)，激活命令譯碼器8b將陣列激活指示信號(hào)φa驅(qū)動(dòng)到激活狀態(tài)。當(dāng)行地址選通信號(hào)/RAS和允許寫入信號(hào)/WE都處于L電平、且列地址選通信號(hào)/CAS處于H電平時(shí)，預(yù)充電命令譯碼器8c將預(yù)充電指示信號(hào)φP驅(qū)動(dòng)到激活狀態(tài)。
行相關(guān)控制電路9包含一個(gè)置位/復(fù)位觸發(fā)器9a，響應(yīng)該陣列激活指示信號(hào)φa的激活而置位，并響應(yīng)預(yù)充電指示信號(hào)φP的激活而復(fù)位。從該置位/復(fù)位觸發(fā)器9a輸出使行選擇動(dòng)作激活的陣列激活信號(hào)ACT。
即，如圖3所示，在時(shí)鐘周期#a中，當(dāng)行地址選通信號(hào)/RAS設(shè)定為L(zhǎng)電平、且列地址選通信號(hào)/CAS和允許寫入信號(hào)/WE設(shè)定為H電平從而施加激活命令時(shí)，來(lái)自激活命令譯碼器8b的陣列激活指示信號(hào)φa變?yōu)橐?guī)定時(shí)間H電平的激活狀態(tài)，置位/復(fù)位觸發(fā)器9a被置位，陣列激活信號(hào)ACT變?yōu)镠電平的激活狀態(tài)。該陣列激活信號(hào)ACT對(duì)應(yīng)于標(biāo)準(zhǔn)DRAM的內(nèi)部行地址選通信號(hào)，根據(jù)該陣列激活信號(hào)ACT的激活，地址緩沖器2對(duì)所供給的地址進(jìn)行鎖存，并生成內(nèi)部行地址選通信號(hào)X，接著，由行選擇電路3進(jìn)行行選擇動(dòng)作，再由讀出放大器進(jìn)行讀出動(dòng)作。同時(shí)，根據(jù)該陣列激活信號(hào)ACT將存儲(chǔ)單元陣列1的位線的預(yù)充電/均衡動(dòng)作停止。
在時(shí)鐘周期#b中，當(dāng)行地址選通信號(hào)/RAS和允許寫入信號(hào)/WE設(shè)定為L(zhǎng)電平、且列地址選通信號(hào)/CAS設(shè)定為H電平時(shí)，施加預(yù)充電命令，并使來(lái)自預(yù)充電命令譯碼器8c的預(yù)充電指示信號(hào)φP變?yōu)橐?guī)定時(shí)間H電平的激活狀態(tài)。相應(yīng)地，使置位/復(fù)位觸發(fā)器9a復(fù)位，并使陣列激活信號(hào)ACT變?yōu)長(zhǎng)電平的非激活狀態(tài)。響應(yīng)該陣列激活信號(hào)ACT的非激活，將行選擇電路3和讀出放大器驅(qū)動(dòng)到非激活狀態(tài)，同時(shí)將圖中未示出的位線預(yù)充電/均衡電路激活，并將存儲(chǔ)單元陣列1的各列預(yù)充電到規(guī)定電位電平。
圖4A是表示圖1所示時(shí)鐘控制電路20的結(jié)構(gòu)一例的圖。在圖4A中，時(shí)鐘控制電路20包含OR電路20a，接受陣列激活信號(hào)ACT和數(shù)據(jù)輸出激活信號(hào)OEM；傳輸門20b，在內(nèi)部時(shí)鐘信號(hào)/CLK為H電平時(shí)導(dǎo)通，由使OR電路20a的輸出信號(hào)通過(guò)的n溝道MOS晶體管構(gòu)成；反相器20c，用于使來(lái)自傳輸門20b的信號(hào)反相；反相器20d，用于使反相器20c的輸出信號(hào)反相并輸出列相關(guān)時(shí)鐘激活信號(hào)ENA；及反相器20e，用于使反相器20c的輸出信號(hào)反相并傳送到反相器20c的輸入部。反相器20c和20e構(gòu)成反相鎖存器。傳輸門20b以及反相器20c、20d和20e，用于將OR電路20a的輸出信號(hào)延遲內(nèi)部時(shí)鐘信號(hào)CLK的半時(shí)鐘周期后輸出列相關(guān)時(shí)鐘激活信號(hào)ENA。以下，參照?qǐng)D4B中示出的時(shí)間圖說(shuō)明圖4A所示時(shí)鐘控制電路20的動(dòng)作。這里，在圖4B中，示出CAS等待時(shí)間為2且數(shù)據(jù)串長(zhǎng)度為4時(shí)的數(shù)據(jù)讀出時(shí)的動(dòng)作波形。
在時(shí)鐘周期#1中施加激活命令，陣列激活指示信號(hào)φa變?yōu)橐?guī)定時(shí)間的H電平，陣列激活信號(hào)ACT相應(yīng)地變?yōu)镠電平。傳輸門20b，與時(shí)鐘周期#1中的內(nèi)部時(shí)鐘信號(hào)CLK的下降同步地導(dǎo)通，使OR電路20a的輸出信號(hào)通過(guò)。因此，在該時(shí)鐘周期#1中，列相關(guān)時(shí)鐘激活信號(hào)ENA與內(nèi)部時(shí)鐘信號(hào)CLK的下降同步地變?yōu)镠電平的激活狀態(tài)。
在時(shí)鐘周期#2中施加讀命令，數(shù)據(jù)讀出動(dòng)作指示信號(hào)φr變?yōu)橐?guī)定時(shí)間的H電平。根據(jù)該讀命令，在內(nèi)部開始圖1所示列選擇電路4的列選擇動(dòng)作。另一方面，因CAS等待時(shí)間為2，所以在接著的時(shí)鐘周期#3中，數(shù)據(jù)輸出激活信號(hào)OEM變?yōu)镠電平的激活狀態(tài)。該數(shù)據(jù)輸出激活信號(hào)OEM，在數(shù)據(jù)串長(zhǎng)度期間、即4個(gè)時(shí)鐘周期時(shí)間保持H電平。
在時(shí)鐘周期#2中，選擇列上的存儲(chǔ)單元的數(shù)據(jù)傳送到輸入輸出電路(參照?qǐng)D1)。在時(shí)鐘周期#3中，數(shù)據(jù)輸出激活信號(hào)OEM變?yōu)镠電平的激活狀態(tài)，使輸出電路啟動(dòng)，將由列選擇電路選擇的數(shù)據(jù)作為輸出數(shù)據(jù)Q0輸出。在時(shí)鐘周期#3、#4和#5中，分別進(jìn)行列選擇動(dòng)作，并將選擇存儲(chǔ)單元的數(shù)據(jù)傳送到輸出緩沖器。該列選擇動(dòng)作在時(shí)鐘周期#6中結(jié)束。
在該時(shí)鐘周期#6中，當(dāng)施加預(yù)充電命令、使預(yù)充電指示信號(hào)φP變?yōu)橐?guī)定時(shí)間的H電平時(shí)，陣列激活信號(hào)ACT變?yōu)長(zhǎng)電平的非激活狀態(tài)。即使在時(shí)鐘周期#6中該陣列激活信號(hào)ACT被驅(qū)動(dòng)到非激活狀態(tài)，但列選擇電路的列選擇動(dòng)作已經(jīng)完成，因而可在該時(shí)鐘周期#6中將數(shù)據(jù)串長(zhǎng)度數(shù)據(jù)的最后數(shù)據(jù)傳送到輸出緩沖器。因此，能正確地將數(shù)據(jù)串?dāng)?shù)據(jù)全部讀出。
由于數(shù)據(jù)輸出激活信號(hào)OEM在數(shù)據(jù)串長(zhǎng)度期間保持H電平，所以在時(shí)鐘周期#7中下降到L電平。傳輸門20b與該時(shí)鐘周期#7中的內(nèi)部時(shí)鐘信號(hào)CLK的下降同步地導(dǎo)通，使來(lái)自O(shè)R電路20a的L電平的信號(hào)通過(guò)。因此，列相關(guān)時(shí)鐘激活信號(hào)ENA在時(shí)鐘周期#7中變?yōu)長(zhǎng)電平的非激活狀態(tài)，將列相關(guān)時(shí)鐘信號(hào)向輸入輸出控制電路11和列相關(guān)控制電路10的傳送停止，并使這兩個(gè)電路的動(dòng)作停止。
如上所述，通過(guò)根據(jù)陣列激活信號(hào)ACT及數(shù)據(jù)輸出激活信號(hào)OEM兩者生成列相關(guān)時(shí)鐘激活信號(hào)ENA，可以在列相關(guān)電路能夠動(dòng)作的期間可靠地將列相關(guān)時(shí)鐘信號(hào)供給上述列相關(guān)電路控制部，從而能進(jìn)行存儲(chǔ)單元的選擇及選擇存儲(chǔ)單元數(shù)據(jù)的傳送和輸出。
這里，之所以采用內(nèi)部時(shí)鐘信號(hào)CLK的反向信號(hào)來(lái)生成列相關(guān)時(shí)鐘激活信號(hào)ENA，是為了在時(shí)鐘周期#7中輸出最終數(shù)據(jù)串長(zhǎng)度數(shù)據(jù)時(shí)能在時(shí)鐘周期#7中完成數(shù)據(jù)輸出的時(shí)刻可靠地使列相關(guān)時(shí)鐘信號(hào)的傳送停止。即使在施加激活命令的時(shí)鐘周期#1中與該內(nèi)部時(shí)鐘信號(hào)CLK的下降同步地將列相關(guān)時(shí)鐘激活信號(hào)ENA激活，在該時(shí)鐘周期#1中列相關(guān)電路也不動(dòng)作而只是行相關(guān)電路動(dòng)作，所以可以從接著的時(shí)鐘周期#2起施加為使列相關(guān)電路動(dòng)作而準(zhǔn)備的列相關(guān)時(shí)鐘信號(hào)，并能防止因內(nèi)部時(shí)鐘信號(hào)CLK以不完全的形式傳送而生成列相關(guān)時(shí)鐘信號(hào)。
圖5A是表示圖1所示時(shí)鐘發(fā)生電路13的結(jié)構(gòu)一例的圖。在圖5A中，時(shí)鐘發(fā)生電路13包含NAND電路13a，接受列相關(guān)時(shí)鐘激活信號(hào)ENA和內(nèi)部時(shí)鐘信號(hào)CLK；反相器13b，接受NAND電路13a的輸出信號(hào)，并輸出列相關(guān)內(nèi)部時(shí)鐘信號(hào)CLKD；及反相器13c，接受反相器13b的輸出信號(hào)，并輸出互補(bǔ)的列相關(guān)內(nèi)部時(shí)鐘信號(hào)/CLKD。下面，參照?qǐng)D5B中示出的時(shí)間圖說(shuō)明圖5A所示時(shí)鐘發(fā)生電路13的動(dòng)作。
當(dāng)列相關(guān)時(shí)鐘激活信號(hào)ENA為L(zhǎng)電平時(shí)，NAND電路13a的輸出信號(hào)被固定在L電平，列相關(guān)內(nèi)部時(shí)鐘信號(hào)CLKD和互補(bǔ)列相關(guān)內(nèi)部時(shí)鐘信號(hào)/CLKD被分別固定在L電平和H電平。
當(dāng)列相關(guān)時(shí)鐘激活信號(hào)ENA變?yōu)镠電平時(shí)，NAND電路13a作為反相器而動(dòng)作，并根據(jù)內(nèi)部時(shí)鐘信號(hào)CLK生成列相關(guān)內(nèi)部時(shí)鐘信號(hào)CLKD和/CLKD。在該圖5A所示的時(shí)鐘發(fā)生電路的結(jié)構(gòu)中，列相關(guān)時(shí)鐘激活信號(hào)ENA與內(nèi)部時(shí)鐘信號(hào)CLK的下降同步地激活/非激活。因此，列相關(guān)內(nèi)部時(shí)鐘信號(hào)CLKD和/CLKD從該列相關(guān)時(shí)鐘激活信號(hào)ENA變成激活狀態(tài)的下一個(gè)時(shí)鐘周期起產(chǎn)生，且當(dāng)列相關(guān)時(shí)鐘激活信號(hào)ENA變?yōu)榉羌せ顣r(shí)，列相關(guān)內(nèi)部時(shí)鐘信號(hào)CLKD和/CLKD在該時(shí)鐘周期中產(chǎn)生，并從下一個(gè)時(shí)鐘周期起使列相關(guān)內(nèi)部時(shí)鐘信號(hào)CLKD和/CLKD的產(chǎn)生停止。
圖6是簡(jiǎn)略地表示圖1所示屏蔽控制電路25的結(jié)構(gòu)的圖。在圖6中，該屏蔽控制電路25包含3級(jí)級(jí)聯(lián)連接的移位電路25a、25b和25c。將列相關(guān)內(nèi)部時(shí)鐘信號(hào)CLKD施加于各移位電路25a～25c。移位電路25a根據(jù)列相關(guān)內(nèi)部時(shí)鐘信號(hào)CLKD取入屏蔽指示信號(hào)DQMIN并將其移位后輸出。移位電路25b根據(jù)互補(bǔ)列相關(guān)內(nèi)部時(shí)鐘信號(hào)/CLKD取入且鎖存移位電路25a的輸出信號(hào)。移位電路25c根據(jù)列相關(guān)內(nèi)部時(shí)鐘信號(hào)CLKD取入移位電路25b的輸出信號(hào)，并在將其鎖存后輸出內(nèi)部屏蔽指示信號(hào)DQMOT。各移位電路25a～25c，當(dāng)所施加的列相關(guān)時(shí)鐘信號(hào)為H電平時(shí)變成直通狀態(tài)，取入且輸出所供給的信號(hào)，而當(dāng)所施加的列相關(guān)時(shí)鐘信號(hào)為L(zhǎng)電平時(shí)變成鎖存狀態(tài)，即變成保持該所取入的信號(hào)的狀態(tài)。
屏蔽控制電路25還包含一個(gè)復(fù)位裝置25d，響應(yīng)列相關(guān)時(shí)鐘激活信號(hào)ENA的非激活，將各移位電路25a～25c的輸出復(fù)位為非激活狀態(tài)的初始狀態(tài)。該復(fù)位裝置25d的具體結(jié)構(gòu)將在后文中說(shuō)明，但只要是當(dāng)列相關(guān)時(shí)鐘激活信號(hào)ENA為非激活時(shí)能將移位電路25a～25c的內(nèi)部結(jié)點(diǎn)全部設(shè)定為初始狀態(tài)的結(jié)構(gòu)即可。即使屏蔽指示信號(hào)DQMIN在列相關(guān)內(nèi)部時(shí)鐘信號(hào)CLKD停止前變?yōu)榧せ顮顟B(tài)，但當(dāng)列相關(guān)內(nèi)部時(shí)鐘信號(hào)CLKD停止產(chǎn)生時(shí)，列相關(guān)時(shí)鐘激活信號(hào)ENA變?yōu)榉羌せ顮顟B(tài)，并由復(fù)位裝置25d將各移位電路25a～25c的內(nèi)部結(jié)點(diǎn)全部復(fù)位為初始狀態(tài)，所以，使該變?yōu)榧せ顮顟B(tài)的屏蔽指示信號(hào)DQMIN變成無(wú)效的。因此，在各移位電路25a～25c的移位動(dòng)作重新開始時(shí)，能可靠地從初始狀態(tài)進(jìn)行移位動(dòng)作。
圖7是表示圖1和圖6所示屏蔽控制電路25具體結(jié)構(gòu)的一例的圖。在圖7中，屏蔽控制電路25包含3級(jí)移位級(jí)25a、25b和25c。移位電路25a、25b和25c在內(nèi)部分別備有圖6所示的復(fù)位電路。移位電路25a包含NAND電路25aa，接受屏蔽指示信號(hào)DQMIN和列相關(guān)內(nèi)部時(shí)鐘信號(hào)CLKD；NAND電路25ab，接受列相關(guān)內(nèi)部時(shí)鐘信號(hào)CLKD和通過(guò)反相器25e施加的屏蔽指示信號(hào)DQMIN；NAND電路25ac，在一個(gè)輸入端接受NAND電路25aa的輸出信號(hào)；及三輸入NAND電路25ad，接受NAND電路25ab的輸出信號(hào)、NAND電路25ac的輸出信號(hào)和列相關(guān)時(shí)鐘激活信號(hào)ENA。NAND電路25ac，在其另一輸入端接受NAND電路25ad的輸出信號(hào)。
移位電路25b包含NAND電路25ba，接受NAND電路25ac的輸出信號(hào)和互補(bǔ)列相關(guān)內(nèi)部時(shí)鐘信號(hào)/CLKD；NAND電路25bb，接受互補(bǔ)列相關(guān)內(nèi)部時(shí)鐘信號(hào)/CLKD和NAND電路25ad的輸出信號(hào)；NAND電路25bc，在一個(gè)輸入端接受NAND電路25ba的輸出信號(hào)；及三輸入NAND電路25bd，接受NAND電路25bb的輸出信號(hào)、NAND電路25bc的輸出信號(hào)和列相關(guān)時(shí)鐘激活信號(hào)ENA。NAND電路25bd的輸出信號(hào)施加于NAND電路25bc的另一輸入端。
移位電路25c包含NAND電路25ca，接受列相關(guān)內(nèi)部時(shí)鐘信號(hào)CLKD和NAND電路25bc的輸出信號(hào)DQM1；NAND電路25cb，接受列相關(guān)內(nèi)部時(shí)鐘信號(hào)CLKD和NAND電路25bd的輸出信號(hào)；NAND電路25cc，在一個(gè)輸入端接受NAND電路25ca的輸出信號(hào)；及三輸入NAND電路25cd，接受NAND電路25cb的輸出信號(hào)、NAND電路25cc的輸出信號(hào)和列相關(guān)時(shí)鐘激活信號(hào)ENA。NAND電路25cd的輸出信號(hào)施加于NAND電路25cc的另一輸入端。從NAND電路25cc輸出內(nèi)部屏蔽指示信號(hào)DQMOT。
在該圖7所示的屏蔽控制電路25的結(jié)構(gòu)中，三輸入NAND電路25ad、25bd和25cd起著復(fù)位裝置的作用。即，當(dāng)列相關(guān)時(shí)鐘激活信號(hào)ENA為非激活狀態(tài)的L電平時(shí)，各NAND電路25ad、25bd和25cd的輸出信號(hào)被固定在H電平。當(dāng)該列相關(guān)時(shí)鐘激活信號(hào)ENA為非激活狀態(tài)的L電平時(shí)，列相關(guān)內(nèi)部時(shí)鐘信號(hào)CLKD被固定為L(zhǎng)電平，互補(bǔ)列相關(guān)內(nèi)部時(shí)鐘信號(hào)/CLKD被固定為H電平。因此，NAND電路25aa的輸出信號(hào)變?yōu)镠電平，相應(yīng)地使NAND電路25ac在其兩個(gè)輸入端接受H電平的信號(hào)，其輸出信號(hào)DQMO被固定為L(zhǎng)電平?；パa(bǔ)列相關(guān)內(nèi)部時(shí)鐘信號(hào)/CLKD被固定為H電平，NAND電路25ac的輸出信號(hào)處在L電平，NAND電路2Sba的輸出信號(hào)被固定在H電平。而NAND電路25bb在其兩個(gè)輸入端接受H電平的信號(hào)，并輸出L電平的信號(hào)。
NAND電路25bd根據(jù)非激活狀態(tài)的列相關(guān)時(shí)鐘激活信號(hào)ENA輸出H電平的信號(hào)。因此，從NAND電路25bc輸出的信號(hào)DQM1被固定在L電平。NAND電路25ca的輸出的信號(hào)被固定在H電平，NAND電路25cd的輸出的信號(hào)被固定在H電平，所以，內(nèi)部屏蔽指示信號(hào)DQMOT仍被固定在L電平。因此，當(dāng)該列相關(guān)時(shí)鐘激活信號(hào)ENA為L(zhǎng)電平的非激活狀態(tài)時(shí)，信號(hào)DQMO、DQM1和DQMOT都被固定在L電平。當(dāng)列相關(guān)時(shí)鐘激活信號(hào)ENA為H電平的激活狀態(tài)并產(chǎn)生列相關(guān)內(nèi)部時(shí)鐘信號(hào)CLKD和/CLKD時(shí)，這種狀態(tài)對(duì)應(yīng)于屏蔽指示信號(hào)DQMIN被設(shè)定為L(zhǎng)電平的狀態(tài)。
根據(jù)列相關(guān)時(shí)鐘激活信號(hào)ENA的非激活，可以由NAND電路25ad、25bd和25cd將上述內(nèi)部狀態(tài)全部設(shè)定為初始狀態(tài)。因此，即使在將屏蔽指示信號(hào)DQMIN設(shè)定為H電平并寫入移位電路25a后使列相關(guān)內(nèi)部時(shí)鐘信號(hào)CLKD和/CLKD的產(chǎn)生停止時(shí)，也可以由NAND電路25ad將所取入的該屏蔽指示信號(hào)復(fù)位，并恢復(fù)到初始狀態(tài)。因此，即使當(dāng)再次施加列相關(guān)內(nèi)部時(shí)鐘信號(hào)CLKD時(shí)，該屏蔽控制電路25也是從初始狀態(tài)動(dòng)作，使屏蔽控制電路根據(jù)列相關(guān)內(nèi)部時(shí)鐘信號(hào)動(dòng)作，并只在必要時(shí)動(dòng)作，因此，能減小電流消耗，而不會(huì)引起誤動(dòng)作。
圖8是表示圖1所示輸入輸出控制電路11所包含的輸出控制電路的結(jié)構(gòu)一例的圖。該輸出控制電路與圖14所示的現(xiàn)有電路結(jié)構(gòu)相對(duì)應(yīng)。在圖8中，輸出控制電路包含反相器11ca，用于使內(nèi)部屏蔽指示信號(hào)DQMOT反相；NAND電路11cb，接受反相器11ea的輸出信號(hào)和數(shù)據(jù)輸出激活信號(hào)OEM；及反相器11cc，用于使NAND電路11cb的輸出信號(hào)反相，并輸出允許輸出信號(hào)OEMD。在該圖8中示出的輸出控制電路的結(jié)構(gòu)中，當(dāng)內(nèi)部屏蔽指示信號(hào)DQMOT處在L電平、且數(shù)據(jù)輸出激活信號(hào)OEM為H電平時(shí)，允許輸出信號(hào)OEMD變?yōu)镠電平的激活狀態(tài)，允許數(shù)據(jù)輸出。
圖9是簡(jiǎn)略地表示圖1所示輸出電路6所包含的輸出緩沖器結(jié)構(gòu)的圖。圖9所示的輸出緩沖器與圖14所示的輸出緩沖器6b相對(duì)應(yīng)。在圖9中，輸出緩沖器6b包含反相器6ba，接受內(nèi)部讀出數(shù)據(jù)Qi；AND電路6bb，接受內(nèi)部讀出數(shù)據(jù)Qi和允許輸出信號(hào)OEMD；AND電路6bc，接受允許輸出信號(hào)OEMD和反相器6ba的輸出信號(hào)；n溝道MOS晶體管6bd，連接在電源結(jié)點(diǎn)與輸出結(jié)點(diǎn)之間，且在其柵極上接受AND電路6bb的輸出信號(hào)；及n溝道MOS晶體管6be，連接在輸出結(jié)點(diǎn)(DQ)與接地結(jié)點(diǎn)之間，且在其柵極上接受AND電路6bc的輸出信號(hào)。
當(dāng)允許輸出信號(hào)OEMD為L(zhǎng)電平時(shí)，AND電路6bb和6bc的輸出信號(hào)為L(zhǎng)電平，MOS晶體管6bd和6be變成截止?fàn)顟B(tài)，輸出結(jié)點(diǎn)DQ變?yōu)楦咦杩範(fàn)顟B(tài)。另一方面，如該允許輸出信號(hào)OEMD變?yōu)镠電平，則AND電路6bb和6bc起緩沖器的作用。當(dāng)內(nèi)部讀出數(shù)據(jù)Qi為H電平時(shí)，AND電路6bb的輸出信號(hào)變?yōu)镠電平，而AND電路6bc的輸出信號(hào)變?yōu)長(zhǎng)電平，所以MOS晶體管6bd變成導(dǎo)通狀態(tài)，將H電平的信號(hào)傳送到數(shù)據(jù)輸出結(jié)點(diǎn)DQ。另一方面，當(dāng)內(nèi)部讀出數(shù)據(jù)Qi為L(zhǎng)電平時(shí)，AND電路6bc的輸出信號(hào)變?yōu)镠電平，而AND電路6bb的輸出信號(hào)變?yōu)長(zhǎng)電平，所以MOS晶體管6be變成導(dǎo)通狀態(tài)，使數(shù)據(jù)輸出結(jié)點(diǎn)DQ放電到接地電位電平，并輸出L電平的數(shù)據(jù)。
在該數(shù)據(jù)讀出時(shí)進(jìn)行屏蔽的情況下，允許輸出信號(hào)OEMD變?yōu)長(zhǎng)電平，MOS晶體管6bd和6be變成截止?fàn)顟B(tài)，該輸出緩沖器6b變?yōu)楦咻敵鲎杩範(fàn)顟B(tài)。以下，參照?qǐng)D10中示出的時(shí)間圖說(shuō)明從該圖7至圖9的數(shù)據(jù)輸出部的動(dòng)作。這里，在圖10中，作為一例，示出CAS等待時(shí)間為1、且數(shù)據(jù)串長(zhǎng)度為4時(shí)的數(shù)據(jù)讀出動(dòng)作時(shí)序。
當(dāng)在時(shí)鐘周期#1中施加激活命令時(shí)，列相關(guān)時(shí)鐘激活信號(hào)ENA在時(shí)鐘周期#1中變?yōu)镠電平的激活狀態(tài)，并從時(shí)鐘周期#2起產(chǎn)生列相關(guān)內(nèi)部時(shí)鐘信號(hào)CLKD。因此，使圖7所示的屏蔽控制電路25進(jìn)行移位動(dòng)作。屏蔽指示信號(hào)DQMIN為L(zhǎng)電平，來(lái)自屏蔽控制電路25的信號(hào)DQMO、DQM1和DQMOT都處在L電平。
當(dāng)在時(shí)鐘周期#3中施加讀命令時(shí)，在內(nèi)部進(jìn)行列選擇動(dòng)作，并在時(shí)鐘周期#4和#5中讀出數(shù)據(jù)。當(dāng)在時(shí)鐘周期#4中將外部屏蔽指示信號(hào)extDQM設(shè)定為H電平的激活狀態(tài)時(shí)，屏蔽指示信號(hào)DQMIN變?yōu)橐?guī)定時(shí)間的H電平。相應(yīng)地，在圖7所示的屏蔽控制電路25中，初級(jí)的移位電路25a取入該H電平的屏蔽指示信號(hào)DQMIN，并且，信號(hào)DMQO變?yōu)镠電平。移位電路25b，響應(yīng)在該時(shí)鐘周期#4中的內(nèi)部時(shí)鐘信號(hào)CLK的下降而取入信號(hào)DQMO，其輸出信號(hào)DQM1上升到H電平。由于CAS等待時(shí)間為1，所以數(shù)據(jù)輸出激活信號(hào)OEM在施加了該讀命令的時(shí)鐘周期#3中上升為H電平。
接著，在時(shí)鐘周期#5中，移位電路25c，響應(yīng)列相關(guān)內(nèi)部時(shí)鐘信號(hào)CLKD的上升而取入信號(hào)DQM1，相應(yīng)地使內(nèi)部屏蔽指示信號(hào)DQMOT變?yōu)?個(gè)時(shí)鐘周期時(shí)間的H電平。因此，圖8所示的來(lái)自輸出控制電路的允許輸出信號(hào)OEMD下降到L電平，圖9所示的輸出緩沖器變成高輸出阻抗?fàn)顟B(tài)，將數(shù)據(jù)的輸出禁止。
下一步，在時(shí)鐘周期#6中，內(nèi)部屏蔽指示信號(hào)DQMOT再次變?yōu)長(zhǎng)電平的非激活狀態(tài)，在時(shí)鐘周期#7中讀出數(shù)據(jù)串長(zhǎng)度數(shù)據(jù)的最后的數(shù)據(jù)(“3”)。
通過(guò)在時(shí)鐘周期#8中施加預(yù)充電命令，使列相關(guān)時(shí)鐘激活信號(hào)ENA變?yōu)長(zhǎng)電平的非激活狀態(tài)。在該時(shí)鐘周期#8中，為將不必要的數(shù)據(jù)讀出可靠地禁止，在將外部屏蔽指示信號(hào)extDQM設(shè)定為H電平的激活狀態(tài)后，相應(yīng)地使屏蔽指示信號(hào)DQMIN變?yōu)镠電平。圖7所示的移位電路25a取入該H電平的屏蔽指示信號(hào)DQMIN，并將信號(hào)DQMO驅(qū)動(dòng)到H電平。但是，列相關(guān)時(shí)鐘激活信號(hào)ENA被驅(qū)動(dòng)到L電平的非激活狀態(tài)，各移位電路25a～25c(參照?qǐng)D7)都被復(fù)位，使信號(hào)DQMO再次變?yōu)長(zhǎng)電平，該H電平的屏蔽指示信號(hào)DQMIN的傳送被禁止，信號(hào)DQMO、DQM1和DQMOT都被復(fù)位為L(zhǎng)電平。當(dāng)列相關(guān)時(shí)鐘激活信號(hào)ENA變?yōu)長(zhǎng)電平的非激活狀態(tài)時(shí)，使列相關(guān)內(nèi)部時(shí)鐘信號(hào)CLKD的產(chǎn)生停止，該屏蔽控制電路25在該期間的移位動(dòng)作停止。
在時(shí)鐘周期#10中再次施加激活命令，進(jìn)行陣列的激活。然后，在時(shí)鐘周期#11中，施加讀命令。這時(shí)，在圖7所示的屏蔽控制電路25中，所有的信號(hào)DQMO、DQM1和DQMOT都被復(fù)位為L(zhǎng)電平，因此，在時(shí)鐘周期#11中，當(dāng)數(shù)據(jù)輸出激活信號(hào)OEM變?yōu)镠電平的激活狀態(tài)時(shí)，來(lái)自圖8所示輸出控制電路的允許輸出信號(hào)OEMD相應(yīng)地變?yōu)榧せ顮顟B(tài)，使圖9所示的輸出緩沖器6b啟動(dòng)，進(jìn)行選擇存儲(chǔ)單元數(shù)據(jù)的讀出。因此，即使在列相關(guān)內(nèi)部時(shí)鐘信號(hào)停止前將外部屏蔽指示信號(hào)extDQM設(shè)定為激活狀態(tài)，也能在列相關(guān)內(nèi)部時(shí)鐘信號(hào)停止產(chǎn)生時(shí)將屏蔽控制電路25的輸出信號(hào)全部復(fù)位為非激活狀態(tài)，所以即使再次開始讀出動(dòng)作時(shí)，由于該屏蔽控制電路25從初始狀態(tài)開始動(dòng)作，所以仍能進(jìn)行正確的數(shù)據(jù)的讀出。
另外，這里，當(dāng)列相關(guān)時(shí)鐘激活信號(hào)ENA為非激活狀態(tài)時(shí)，將屏蔽控制電路25復(fù)位。這樣做的原因是，在不需要讀出數(shù)據(jù)而將外部屏蔽指示信號(hào)extDQM設(shè)定為激活狀態(tài)的情況下，即使當(dāng)該列相關(guān)時(shí)鐘激活信號(hào)ENA激活時(shí)，也可以將外部屏蔽指示信號(hào)extDQM保持激活狀態(tài)，并能防止進(jìn)行對(duì)該屏蔽的復(fù)位。由于在列相關(guān)內(nèi)部時(shí)鐘信號(hào)停止產(chǎn)生時(shí)不進(jìn)行數(shù)據(jù)的讀出，所以不需要特意地進(jìn)行屏蔽，即使在不需要讀出數(shù)據(jù)而將外部屏蔽指示信號(hào)extDQM設(shè)定為激活狀態(tài)的系統(tǒng)中，在列相關(guān)內(nèi)部時(shí)鐘信號(hào)CLKD停止產(chǎn)生時(shí)，數(shù)據(jù)輸出激活信號(hào)OEM也處于非激活狀態(tài)，輸出緩沖器變成高輸出阻抗?fàn)顟B(tài)，因而可以在內(nèi)部對(duì)數(shù)據(jù)讀出自動(dòng)進(jìn)行屏蔽，不會(huì)發(fā)生特殊的問(wèn)題。
如上所述，如按照本發(fā)明的實(shí)施形態(tài)1，則由于在同步型半導(dǎo)體存儲(chǔ)裝置中在結(jié)構(gòu)上能夠在列相關(guān)電路的非動(dòng)作期間將用于對(duì)數(shù)據(jù)輸出進(jìn)行屏蔽的屏蔽控制電路復(fù)位為初始狀態(tài)，所以，在列相關(guān)電路停止動(dòng)作時(shí)可以使該屏蔽控制電路停止工作，因而能使電流消耗減小，而不會(huì)引起誤動(dòng)作。圖11A是簡(jiǎn)略地表示采用本發(fā)明實(shí)施形態(tài)2的時(shí)鐘移位電路的系統(tǒng)結(jié)構(gòu)的圖，在圖11A中，該時(shí)鐘移位電路裝置包含一個(gè)時(shí)鐘發(fā)生器52，響應(yīng)來(lái)自時(shí)鐘控制器50的時(shí)鐘激活信號(hào)CLKEN而被激活，并產(chǎn)生與內(nèi)部時(shí)鐘信號(hào)CLKa同步的移位時(shí)鐘信號(hào)CLKb。4級(jí)級(jí)聯(lián)連接的移位器54a～54d，根據(jù)來(lái)自該時(shí)鐘發(fā)生器52的移位時(shí)鐘信號(hào)CLKb進(jìn)行數(shù)據(jù)的移位動(dòng)作。當(dāng)時(shí)鐘激活信號(hào)CLKEN為非激活時(shí)，各移位器54a～54d被復(fù)位為初始狀態(tài)。加法器56a～56d分別與移位器54a～54d對(duì)應(yīng)設(shè)置。加法器56a將移位器54a的輸出信號(hào)a1與輸入信號(hào)a0相加。加法器56b將移位器54b的輸出數(shù)據(jù)信號(hào)a2與加法器56a的相加結(jié)果信號(hào)相加。加法器56c將移位器54c的輸出數(shù)據(jù)信號(hào)a3與加法器56b的輸出數(shù)據(jù)信號(hào)相加。加法器56d將移位器54d的輸出數(shù)據(jù)信號(hào)a4與加法器56c的相加結(jié)果信號(hào)相加。加法器56d的輸出信號(hào)供給除法器57。該除法器57將來(lái)自加法器56d的相加結(jié)果除以系數(shù)5。即，由除法器57輸出表示(a0+a1+a2+a3+a4)/5的值的數(shù)據(jù)。判定器58判斷由該除法器57供給的除法運(yùn)算結(jié)果是否滿足規(guī)定的條件，并輸出表示其判斷結(jié)果的信號(hào)。現(xiàn)假定，當(dāng)表示來(lái)自該除法器57的信號(hào)的除法運(yùn)算值大于(或小于)規(guī)定值時(shí)，判定器58判定在輸出該數(shù)據(jù)a0的系統(tǒng)中存在異常。以下，參照?qǐng)D11B中示出的時(shí)間圖說(shuō)明采用圖11A所示時(shí)鐘移位電路的系統(tǒng)的動(dòng)作。
在時(shí)鐘周期#0中，時(shí)鐘激活信號(hào)CLKEN處在L電平的非激活狀態(tài)，移位時(shí)鐘信號(hào)CLKb被固定在L電平。在這種狀態(tài)下，輸入信號(hào)a0的值為「冗余」值。在時(shí)鐘周期#1中，從時(shí)鐘控制器50產(chǎn)生時(shí)鐘激活信號(hào)CLKEN，自時(shí)鐘周期#2起從時(shí)鐘控制器50產(chǎn)生移位時(shí)鐘信號(hào)CLKb。假定當(dāng)該移位時(shí)鐘信號(hào)CLKb為H電平時(shí)，移位器54a～54d處在鎖存狀態(tài)，當(dāng)移位時(shí)鐘信號(hào)CLKb為L(zhǎng)電平時(shí)，移位器54a～54d變成直通狀態(tài)，取入且鎖存所施加的數(shù)據(jù)，并設(shè)定為進(jìn)行輸出的狀態(tài)。
在時(shí)鐘周期#2中，當(dāng)移位時(shí)鐘信號(hào)CLKb上升后，僅施加數(shù)據(jù)信號(hào)a0，而移位器54a～54d的輸出數(shù)據(jù)信號(hào)a1～a4為無(wú)效數(shù)據(jù)信號(hào)，除法器57的輸出信號(hào)也無(wú)效。在時(shí)鐘周期#3中，對(duì)最初的輸入數(shù)據(jù)信號(hào)進(jìn)行1級(jí)移位。移位器54a的輸出數(shù)據(jù)信號(hào)a1變?yōu)橛行顟B(tài)。但是，其余的數(shù)據(jù)信號(hào)a2～a4為無(wú)效數(shù)據(jù)。
在時(shí)鐘周期#3/#4和#5中分別進(jìn)行移位動(dòng)作后，在時(shí)鐘周期#6中，數(shù)據(jù)信號(hào)a0、a1、a2、a3和a4全部為在時(shí)鐘激活信號(hào)CLKEN變成激活狀態(tài)后施加的數(shù)據(jù)信號(hào)。因此，除法器57的輸出信號(hào)從時(shí)鐘周期#6起變?yōu)橛行?。從時(shí)鐘周期#2到時(shí)鐘周期#5，當(dāng)除法器57的輸出信號(hào)值在規(guī)定值以上時(shí)，判定器58判定輸入數(shù)據(jù)信號(hào)存在異常。但是，當(dāng)時(shí)鐘激活信號(hào)CLKEN為非激活時(shí)，該移位器54a～54d被設(shè)定為初始狀態(tài)，而將產(chǎn)生輸入數(shù)據(jù)a0的系統(tǒng)設(shè)定為無(wú)異常的狀態(tài)，因此使判定器58不產(chǎn)生錯(cuò)誤判定。從時(shí)鐘周期#6起根據(jù)該輸入數(shù)據(jù)信號(hào)進(jìn)行正確的判定動(dòng)作。
如該圖11A所示，在僅在必要的期間根據(jù)時(shí)鐘激活信號(hào)CLKEN施加移位時(shí)鐘信號(hào)CLKb的系統(tǒng)中，無(wú)需采用在除法器57的輸出信號(hào)變?yōu)橛行е皩⑴卸ㄆ?8的判定動(dòng)作禁止的結(jié)構(gòu)，并能對(duì)系統(tǒng)的異常/正常進(jìn)行正確的判定。
因此，例如，如圖12所示，輸入數(shù)據(jù)信號(hào)a0是傳感器的輸出信號(hào)，時(shí)鐘激活信號(hào)CLKEN按規(guī)定時(shí)間間隔被激活，對(duì)該傳感器的輸出進(jìn)行監(jiān)測(cè)，并判定系統(tǒng)的異常/正常，在這種結(jié)構(gòu)中也能正確地判定系統(tǒng)的異常/正常。
另外，在上述的實(shí)施形態(tài)2中，采用除法器57因輸入數(shù)據(jù)信號(hào)在一定的時(shí)鐘周期期間的平均值判定系統(tǒng)的異常/正常。但代替這種結(jié)構(gòu)，也可以只采用除法器，并當(dāng)加法器56d的輸出信號(hào)值在規(guī)定值以上時(shí)，判斷在系統(tǒng)中是否存在異常。
另外，在上述圖11A的結(jié)構(gòu)中，采用著求取所謂「移動(dòng)平均」的結(jié)構(gòu)。但是，在例如用數(shù)字濾波器對(duì)傳感器的輸出進(jìn)行濾波處理并根據(jù)該處理結(jié)果判定系統(tǒng)的異常/正常的結(jié)構(gòu)中，數(shù)字濾波器是同樣使延遲電路與時(shí)鐘信號(hào)同步動(dòng)作的移位電路，在對(duì)上述傳感器的輸出進(jìn)行數(shù)字濾波處理并按規(guī)定的時(shí)間間隔間斷地監(jiān)測(cè)該濾波器的輸出從而判定系統(tǒng)的異常/正常的情況下，也可以取得同樣的效果。
另外，在結(jié)構(gòu)上也可以不對(duì)系統(tǒng)的異常/正常進(jìn)行判定，而是根據(jù)判定器58的輸出信號(hào)選擇所執(zhí)行的處理內(nèi)容。
另外，只要是僅在必要的期間施加移位用時(shí)鐘信號(hào)并進(jìn)行移位動(dòng)作的時(shí)鐘移位電路，本發(fā)明都能適用。例如，對(duì)這樣的電路裝置也可以適用，即在圖11的移位器54a～54d中，當(dāng)時(shí)鐘激活信號(hào)CLKEN變?yōu)榧せ顮顟B(tài)時(shí)，根據(jù)輸入數(shù)據(jù)信號(hào)a0與最末級(jí)的輸出數(shù)據(jù)信號(hào)a4的邏輯的一致/不一致，進(jìn)行規(guī)定的處理。
另外，在本實(shí)施形態(tài)1中，采用同步型半導(dǎo)體存儲(chǔ)裝置，該同步型半導(dǎo)體存儲(chǔ)裝置在時(shí)鐘信號(hào)的上升沿取入外部控制信號(hào)并進(jìn)行數(shù)據(jù)的讀出。但是，對(duì)采用該時(shí)鐘信號(hào)的上升沿和下降沿兩者進(jìn)行數(shù)據(jù)輸入輸出的同步型半導(dǎo)體存儲(chǔ)裝置，本發(fā)明也能適用。
如上所述，如按照本發(fā)明，則在僅當(dāng)必要時(shí)施加時(shí)鐘信號(hào)并進(jìn)行移位動(dòng)作的時(shí)鐘移位電路中，當(dāng)施加該時(shí)鐘信號(hào)時(shí)，根據(jù)用來(lái)規(guī)定時(shí)鐘施加時(shí)間的時(shí)鐘激活信號(hào)的非激活，將時(shí)鐘移位電路的內(nèi)部復(fù)位為初始狀態(tài)，所以，即使再次開始移位動(dòng)作時(shí)，也可以防止由該時(shí)鐘移位電路的輸出信號(hào)引起的誤動(dòng)作，并由于僅在必要時(shí)動(dòng)作，因而能減小電流消耗。
權(quán)利要求
1．一種同步型半導(dǎo)體存儲(chǔ)裝置，與時(shí)鐘信號(hào)同步地進(jìn)行數(shù)據(jù)的輸出，它備有讀出/輸出裝置，響應(yīng)數(shù)據(jù)讀出指示，與內(nèi)部時(shí)鐘信號(hào)同步地讀出選擇存儲(chǔ)單元的數(shù)據(jù)并向裝置外部輸出；內(nèi)部屏蔽發(fā)生裝置，接受對(duì)上述讀出/輸出裝置的數(shù)據(jù)輸出進(jìn)行屏蔽的屏蔽指示，與上述內(nèi)部時(shí)鐘信號(hào)同步地進(jìn)行移位動(dòng)作并產(chǎn)生內(nèi)部屏蔽指示；內(nèi)部時(shí)鐘發(fā)生裝置，響應(yīng)時(shí)鐘激活信號(hào)，產(chǎn)生與上述時(shí)鐘信號(hào)同步的上述內(nèi)部時(shí)鐘信號(hào)，并施加到上述讀出裝置和上述內(nèi)部屏蔽發(fā)生裝置；屏蔽裝置，響應(yīng)上述內(nèi)部屏蔽指示的激活，將從上述讀出/輸出裝置向裝置外部的數(shù)據(jù)輸出停止；及復(fù)位裝置，響應(yīng)上述時(shí)鐘激活信號(hào)的非激活，將上述內(nèi)部屏蔽發(fā)生裝置復(fù)位。
2．根據(jù)權(quán)利要求1所述的同步型半導(dǎo)體存儲(chǔ)裝置，其特征在于上述讀出/輸出裝置包含讀出激活裝置，響應(yīng)與上述時(shí)鐘信號(hào)同步施加的數(shù)據(jù)讀出指示，將允許輸出信號(hào)驅(qū)動(dòng)到規(guī)定時(shí)間的激活狀態(tài)；及輸出裝置，當(dāng)上述允許輸出信號(hào)激活時(shí)被激活，將與上述內(nèi)部時(shí)鐘信號(hào)同步供給的內(nèi)部讀出數(shù)據(jù)輸出到裝置外部；上述屏蔽裝置包含響應(yīng)來(lái)自上述內(nèi)部屏蔽發(fā)生裝置的內(nèi)部屏蔽指示的激活而使上述允許輸出信號(hào)變?yōu)榉羌せ顮顟B(tài)的裝置；上述復(fù)位裝置備有響應(yīng)上述時(shí)鐘激活信號(hào)的非激活，將上述內(nèi)部屏蔽發(fā)生裝置復(fù)位為其輸出變?yōu)榉羌せ顮顟B(tài)的初始狀態(tài)的裝置。
3．根據(jù)權(quán)利要求1所述的同步型半導(dǎo)體存儲(chǔ)裝置，其特征在于上述內(nèi)部屏蔽發(fā)生裝置包含與上述內(nèi)部時(shí)鐘信號(hào)同步地取入上述屏蔽指示并在移位后產(chǎn)生上述內(nèi)部屏蔽指示的裝置。
4．根據(jù)權(quán)利要求3所述的同步型半導(dǎo)體存儲(chǔ)裝置，其特征在于上述內(nèi)部屏蔽發(fā)生裝置包含移位裝置，用于對(duì)與上述內(nèi)部時(shí)鐘信號(hào)同步取入的屏蔽指示進(jìn)行上述內(nèi)部時(shí)鐘信號(hào)的規(guī)定周期時(shí)間的移位動(dòng)作，并產(chǎn)生上述內(nèi)部屏蔽指示。
5．根據(jù)權(quán)利要求4所述的同步型半導(dǎo)體存儲(chǔ)裝置，其特征在于上述復(fù)位裝置包含將上述移位裝置的各移位級(jí)的輸出復(fù)位的裝置。
6．根據(jù)權(quán)利要求1所述的同步型半導(dǎo)體存儲(chǔ)裝置，其特征在于上述時(shí)鐘激活信號(hào)(ENA)，從施加將該半導(dǎo)體存儲(chǔ)裝置置于選擇狀態(tài)的陣列激活指示起到施加上述讀出指示后經(jīng)過(guò)上述時(shí)鐘信號(hào)的規(guī)定周期數(shù)之間，為被激活狀態(tài)。
7．一種時(shí)鐘移位電路裝置，備有時(shí)鐘發(fā)生裝置，響應(yīng)時(shí)鐘激活信號(hào)并產(chǎn)生時(shí)鐘信號(hào)；移位裝置，與來(lái)自上述時(shí)鐘發(fā)生裝置的時(shí)鐘信號(hào)同步地取入所施加的信號(hào)，并在移位后輸出；處理裝置，按照從上述移位裝置輸出的信號(hào)進(jìn)行規(guī)定的處理；及復(fù)位裝置，響應(yīng)上述時(shí)鐘激活信號(hào)的非激活，將上述移位裝置復(fù)位為初始狀態(tài)。
8．根據(jù)權(quán)利要求7所述的時(shí)鐘移位電路，其特征在于上述所施加的信號(hào)，用于指示對(duì)從選擇存儲(chǔ)單元讀出的數(shù)據(jù)輸出進(jìn)行屏蔽，上述處理電路(11；57、58)包含控制電路(11ca、11cb、11cc)，響應(yīng)從上述移位電路施加的信號(hào)被激活后指示上述屏蔽的信號(hào)，使施加于將上述選擇存儲(chǔ)單元數(shù)據(jù)輸出到外部的輸出電路的允許輸出信號(hào)變?yōu)榉羌せ顮顟B(tài)。
9．一種時(shí)鐘移位電路，與時(shí)鐘激活信號(hào)被激活時(shí)所產(chǎn)生的時(shí)鐘信號(hào)同步地進(jìn)行移位動(dòng)作，該時(shí)鐘移位電路備有移位裝置，與時(shí)鐘信號(hào)同步地取入所施加的信號(hào)并在移位后輸出；及復(fù)位裝置，響應(yīng)上述時(shí)鐘激活信號(hào)的非激活，將上述移位裝置復(fù)位為初始狀態(tài)。
10．根據(jù)權(quán)利要求9所述的時(shí)鐘移位電路，其特征在于上述所施加的信號(hào)，用于指示對(duì)選擇存儲(chǔ)單元數(shù)據(jù)的屏蔽。
全文摘要
提供一種能使電流消耗減小而不會(huì)發(fā)生誤動(dòng)作的時(shí)鐘移位電路及采用該電路的同步型半導(dǎo)體存儲(chǔ)裝置。屏蔽控制電路(25)包含:根據(jù)列相關(guān)時(shí)鐘信號(hào)CLKD取入所施加的信號(hào)并在移位后傳送的移位電路(25a～25c)、及響應(yīng)時(shí)鐘激活信號(hào)(ENA)的非激活而將移位電路復(fù)位為初始狀態(tài)的復(fù)位裝置(25d)。當(dāng)再次施加時(shí)鐘信號(hào)時(shí),移位電路將從初始狀態(tài)動(dòng)作,所以,可以防止發(fā)生誤動(dòng)作,并能生成正確的內(nèi)部屏蔽指示信號(hào)。
文檔編號(hào)G11C7/10GK1209628SQ9810377
公開日1999年3月3日 申請(qǐng)日期1998年2月27日 優(yōu)先權(quán)日1997年8月21日
發(fā)明者澤田誠(chéng)二 申請(qǐng)人:三菱電機(jī)株式會(huì)社