專利名稱：使糾錯與扇區(qū)地址相關(guān)的光盤糾錯碼系統(tǒng)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種糾錯碼(ECC)系統(tǒng)，用于糾正并分析在由光盤再現(xiàn)的數(shù)字?jǐn)?shù)據(jù)中出現(xiàn)的差錯。特別地，本發(fā)明涉及用于分析糾錯碼操作的設(shè)備和方法。
視頻信息，包括圖像和聲音信息，通常作為數(shù)字?jǐn)?shù)據(jù)被數(shù)字化、壓縮、以及按不同速率記錄在記錄介質(zhì)上。按照MPEG(運(yùn)動圖像專家組)標(biāo)準(zhǔn)，視頻信息被編碼成三種圖像(或幀)的類型幀內(nèi)編碼圖像(I-圖像)，預(yù)測編碼圖像(P-圖像)，以及雙向預(yù)測編碼圖像(B-圖像)。I-圖像通過對視頻數(shù)據(jù)的幀進(jìn)行幀內(nèi)編碼來產(chǎn)生。P-圖像通過相對于另一視頻數(shù)據(jù)幀例如緊接在前的幀對視頻數(shù)據(jù)幀作向前預(yù)測編碼來產(chǎn)生。B-圖像通過相對于多個其它的視頻數(shù)據(jù)幀對視頻數(shù)據(jù)幀作雙向預(yù)測編碼來產(chǎn)生。可以將I-圖像，P-圖像，以及B圖像的集合編組，以便形成圖像組(GOP)。
音頻數(shù)據(jù)也可以數(shù)字化，壓縮，以及按MPEG標(biāo)準(zhǔn)記錄。因此該音頻數(shù)據(jù)可以通過附加的變換音頻編碼例如ATRAC(商標(biāo))來進(jìn)行編碼。


圖1說明數(shù)據(jù)再現(xiàn)裝置100，它根據(jù)以不同速率記錄的光盤104來再現(xiàn)數(shù)據(jù)，裝置100包括跟蹤伺服器102，拾取器106，環(huán)形緩沖存儲器108，多路復(fù)用數(shù)據(jù)分離器110，視頻代碼緩沖器112，視頻解碼器114，解碼系統(tǒng)116，道轉(zhuǎn)移檢測器126，音頻代碼緩沖器132，音頻解碼器134，環(huán)形緩沖器控制器136，以及系統(tǒng)控制器138。多路復(fù)用數(shù)據(jù)分離器110包括首標(biāo)分離器120，開關(guān)122，以及分離電路控制器130。解調(diào)系統(tǒng)116包括解調(diào)器118，扇區(qū)檢測器124，以及糾錯碼(ECC)電路128。
為了進(jìn)行再現(xiàn)操作，拾取器106用一束激光輻射光盤104檢測從該盤表面反射的光，并產(chǎn)生相應(yīng)的再現(xiàn)信號S1。該再現(xiàn)信號S1被施加到解調(diào)電路118以便進(jìn)行解調(diào)。解調(diào)后的數(shù)據(jù)加到扇區(qū)檢測器124和ECC電路128。扇區(qū)檢測器124檢測對應(yīng)于再現(xiàn)數(shù)據(jù)儲存在該盤上的地址的盤104的扇區(qū)號。該檢測到的扇區(qū)號加到環(huán)形緩沖器控制器136。ECC電路128檢測并糾正在已解調(diào)數(shù)據(jù)中的差錯，解碼系統(tǒng)116和環(huán)形緩沖器控制器138的操作由系統(tǒng)控制器138控制。
解調(diào)器118將再現(xiàn)信號S1通過RF處理轉(zhuǎn)換為二進(jìn)制數(shù)字并檢測EFM+(8，16轉(zhuǎn)換)同步模式。按照恒定線速度(CLV)系統(tǒng)，根據(jù)在再現(xiàn)信號中檢測的同步模式施加粗略的伺服調(diào)整。因此，一旦扇區(qū)檢測器124檢測到同步首標(biāo)就應(yīng)用鎖相環(huán)(PLL)伺服。如果連續(xù)數(shù)次成功地檢測到該同步首標(biāo)，EFM+解調(diào)的數(shù)據(jù)S2將被解除交錯。在下一節(jié)將結(jié)合圖2來描述解碼系統(tǒng)116的進(jìn)一步的操作細(xì)節(jié)。
如果扇區(qū)檢測器124不能檢測到扇區(qū)號，則扇區(qū)號碼非正常信號被加到道轉(zhuǎn)移檢測器126。如果該已解調(diào)的數(shù)據(jù)不能由ECC 128糾正，則差錯產(chǎn)生信號加到道轉(zhuǎn)移檢測器126。ECC 128將糾錯后的數(shù)據(jù)S10加到環(huán)形緩沖器存儲器108作臨時性儲存。環(huán)形緩沖器控制器136對應(yīng)于由扇區(qū)檢測器124提供的被檢測到的扇區(qū)號的地址而分派一寫地址，寫指針WP，于環(huán)形緩沖器存儲器108中。
響應(yīng)來自多路復(fù)用數(shù)據(jù)分離器110的一代碼請求信號R10，環(huán)形緩沖控制器136分派一讀地址，讀指針RP，給儲存在環(huán)形緩沖存儲器108中的相應(yīng)數(shù)據(jù)。讀指針RP被加到將相應(yīng)數(shù)據(jù)S12供給多路復(fù)用數(shù)據(jù)分離器110的環(huán)形緩沖存儲器108。
首標(biāo)分離器從由環(huán)形緩沖存儲器108提供的數(shù)據(jù)分離出全包(pack)首標(biāo)和包(packet)首標(biāo)。首標(biāo)數(shù)據(jù)被加到分離器控制器130而剩余數(shù)據(jù)、時分復(fù)用轉(zhuǎn)換數(shù)據(jù)則加到開關(guān)122的輸入端G。按照包含在該包首標(biāo)數(shù)據(jù)中的流識別符信息，分離器控制器130控制開關(guān)122的操作，以便分離該被時分復(fù)用的數(shù)據(jù)。具體地，開關(guān)122被控制以便將輸入端G系統(tǒng)地同輸出端H1和H2連接，由此將編碼的視頻數(shù)據(jù)送到視頻代碼緩沖器112以及將編碼的音頻數(shù)據(jù)送到音頻代碼緩沖器132。依據(jù)從視頻代碼緩沖器112和音頻代碼緩沖器132接收的數(shù)據(jù)請求信號，多路復(fù)用數(shù)據(jù)分離器110產(chǎn)生代碼請求信號R10。
按照數(shù)據(jù)解碼操作，視頻解碼器114產(chǎn)生加到視頻代碼緩沖器112的數(shù)據(jù)請求信號R1。根據(jù)其儲存器狀態(tài)，視頻代碼緩沖器112將數(shù)據(jù)請求信號R1送到多路復(fù)用數(shù)據(jù)分離器110以便請求附加數(shù)據(jù)。緩沖器112暫存從分離器110接收的被編碼的視頻數(shù)據(jù)。視頻解碼器114將被編碼的視頻數(shù)據(jù)解碼并將該解碼的視頻數(shù)據(jù)提供在輸出端OUT1上。
按照另一個數(shù)據(jù)解碼操作，音頻解碼器134產(chǎn)生加到音頻代碼緩沖器132的數(shù)據(jù)請求信號R2。根據(jù)其儲存器狀態(tài)，音頻代碼緩沖器132將數(shù)據(jù)請求信號R2送到多路復(fù)用數(shù)據(jù)分離器110以便請求附加數(shù)據(jù)。緩沖器132暫存從分離器110接收的被編碼的音頻數(shù)據(jù)。音頻解碼器134將該被編碼的音頻數(shù)據(jù)解碼并將該解碼的音頻數(shù)據(jù)提供在輸出端OUT2上。
跟蹤伺服器102和道轉(zhuǎn)移檢測器126是普通裝置。
如在圖2中所說明的那樣，ECC電路128包括RAM202，206，210，以及214；以及ECC解碼器204，208和212。ECC電路128根據(jù)C1/C2卷積Reed S0lomon解碼方法(CIRC plus)處理EFM+解調(diào)的數(shù)據(jù)S2。數(shù)據(jù)S2從扇區(qū)檢測器124接收，儲存在RAM24中，并按三級串聯(lián)的處理由ECC解碼器25，27和29解碼。首先執(zhí)行C1解碼，然后執(zhí)行C2解碼，最后第2次執(zhí)行C1解碼(C12)。
在圖3中說明ECC電路128的ECC解碼處理的操作。EFM+解調(diào)的數(shù)據(jù)S2按00，01，……，A8，A9順序?qū)懭隦AM 202(EFM+寫)，以及儲存2幀EFM+解調(diào)的數(shù)據(jù)。數(shù)據(jù)S2按一幀的00′，02′……AB′，01，03……A9的順序加到ECC解碼器204。ECC解碼器204執(zhí)行C1系列數(shù)據(jù)的ECC解碼，該數(shù)據(jù)被去交錯以便產(chǎn)生C1解碼的數(shù)據(jù)。C1解碼數(shù)據(jù)加到RAM206(C1寫)，如圖4所示那樣，用于儲存。
糾錯的實(shí)現(xiàn)方法可以是從ECC解碼器204讀出差錯位置和糾正模式，同時從RAM 202(C1讀)讀出該相應(yīng)的有差錯的數(shù)據(jù)，并執(zhí)行糾正模式和該差錯數(shù)據(jù)的異或邏輯和。
ECC解碼器204在C2代碼系列長度上執(zhí)行C1系列解碼，從而允許C2系列解碼。ECC解碼器208根據(jù)按00′，01′，03′，……A9′(C2讀)順序從RAM206提供的C1解碼數(shù)據(jù)執(zhí)行C2系列解碼，以便產(chǎn)生C2解碼數(shù)據(jù)。ECC解碼器208在C1代碼系列長度上執(zhí)行C2系列解碼，從而允許C1系列解碼。如圖5中所示那樣，C2解碼數(shù)據(jù)加到RAM210(C2寫)以便儲存起來。
擦除糾正可以通過與數(shù)據(jù)同步地對每幀傳輸一個不可糾正標(biāo)記到下一級的ECC解碼器來達(dá)到。為了C2系列的擦除糾正，將使用C1的不可糾正標(biāo)記。在該情況下，糾錯操作和C1的相同。
ECC解碼器212根據(jù)按00′，01，02，03，……A9(C12讀)順序從RAM210提供的C2解碼數(shù)據(jù)來執(zhí)行C12系列解碼，以便產(chǎn)生C12解碼數(shù)據(jù)。為擦除糾正該C12系列，將使用C2的不可糾正標(biāo)記。
當(dāng)完成C12的糾錯時，C12系列的ECC解碼結(jié)果將按00，01，02，03，……A9的順序?qū)懭隦AM214。這樣，RAM214儲存C1的ECC解碼結(jié)果，C2和C12系列被儲存并按00，01，02，03，……A9(讀出)順序讀出。解碼結(jié)果被解擾(descramble)處理并輸出到環(huán)形緩沖器存儲器108。之后將寫入必要的扇區(qū)數(shù)據(jù)。
由于在ECC電路128中處理的差錯量取決于光盤刻制的精度，在ECC電路128中的差錯處理量的測量用來作為對光盤質(zhì)量的估計。差錯位置可通過使用扇區(qū)地址作為光盤上位置指示的方法來加以確定。
如果數(shù)據(jù)按C1和C2系列卷積編碼，則在該ECC解碼的每個系列中重復(fù)地按C1，C2，C1執(zhí)行ECC解碼糾錯。例如，C2系列的ECC解碼將在C1系列的ECC解碼之后執(zhí)行。同樣地，在執(zhí)行C2和C1系列之后執(zhí)行第二個C1系列解碼。因此，如果緊接執(zhí)行ECC解碼之后立即輸出其結(jié)果，則相對相同的C1系列的ECC結(jié)果的檢測時間將產(chǎn)生一個時間滯后。
因此，由系統(tǒng)控制器138跟蹤ECC結(jié)果到光盤的一位置處的場合下，由扇區(qū)檢測器124檢測的扇區(qū)地址被記錄下來，并且該ECC結(jié)果被加以考慮。在扇區(qū)地址和ECC結(jié)果之間的時間滯后必須在分析ECC結(jié)果和記錄的數(shù)據(jù)之前進(jìn)行計算。由于其復(fù)雜性，這樣的計算是有問題的。
此外，加到ECC電路128的單位時間的數(shù)據(jù)量正比于光盤的旋轉(zhuǎn)速度。這樣，對于ECC處理的控制時序可以受光盤速度的影響。作為一個附加問題，在高速情況下訪問光盤時，如果在執(zhí)行ECC處理之后立即輸出糾錯結(jié)果，使光盤上具體的扇區(qū)地址與C11，C2和C12系列的各自的糾錯結(jié)果相關(guān)是困難的。
考慮到上述說明，本發(fā)明的一個目的在于提供糾錯數(shù)據(jù)解碼的方法和設(shè)備，用于當(dāng)高速訪問該光盤時檢測光盤上的差錯位置。
本發(fā)明的另一目的在于提供用于在高速旋轉(zhuǎn)的光盤上檢測差錯位置的方法和設(shè)備，但卻不使用有問題的復(fù)雜的計算。
本發(fā)明再一個目的在于通過使光盤上差錯的實(shí)際地址與糾錯處理結(jié)果相關(guān)來提供檢測光盤上的差錯的方法和設(shè)備。
本發(fā)明的再另一個目的在于提供用于檢測光盤記錄介質(zhì)上的差錯以確定該光盤記錄介質(zhì)狀況的方法和設(shè)備。
按本發(fā)明的一個方面，提供一種數(shù)據(jù)解碼裝置，用于對由一記錄介質(zhì)再現(xiàn)的糾錯編碼數(shù)據(jù)進(jìn)行糾錯解碼。該裝置包括糾錯解碼電路，用于對糾錯編碼數(shù)據(jù)進(jìn)行糾錯解碼，以便以幀為單位產(chǎn)生已解碼數(shù)據(jù)，以及用于以幀為單位產(chǎn)生解碼信息。一存儲器裝置儲存糾錯編碼數(shù)據(jù)，已解碼數(shù)據(jù)，以及解碼信息。耦合到糾錯解碼電路以及該存儲器裝置的存儲器控制電路控制該存儲器裝置去儲存按幀單元相對應(yīng)的已解碼數(shù)據(jù)和解碼信息，并且當(dāng)與代表在該記錄介質(zhì)上的糾錯編碼數(shù)據(jù)的實(shí)際位置的一地址數(shù)據(jù)進(jìn)行幀同步時，從該存儲器裝置讀出該已解碼數(shù)據(jù)和解碼信息。
根據(jù)本發(fā)明的另一方面，提供一種數(shù)據(jù)解碼方法，用于對糾錯編碼數(shù)據(jù)進(jìn)行糾錯解碼，該數(shù)據(jù)由一記錄介質(zhì)再現(xiàn)。該方法包括對糾錯編碼數(shù)據(jù)進(jìn)行糾錯解碼的步驟，以便以幀為單位地產(chǎn)生已解碼的數(shù)據(jù)；以幀為單位地產(chǎn)生解碼信息；儲存該糾錯編碼的數(shù)據(jù)，已解碼數(shù)據(jù)，以及解碼信息；儲存按幀單元相對應(yīng)的已解碼數(shù)據(jù)和解碼信息到一存儲器中；以及當(dāng)與代表在該記錄介質(zhì)上的糾錯編碼數(shù)據(jù)的實(shí)際位置的一地址數(shù)據(jù)進(jìn)行幀同步時，從該存儲器裝置讀出該已解碼數(shù)據(jù)和解碼信息。
當(dāng)結(jié)合附圖閱讀所出示的實(shí)施例的詳細(xì)說明時，本發(fā)明的另外的目的、特征和優(yōu)點(diǎn)將變得更為顯而易見，在附圖中相同的元部件用相同的標(biāo)號來識別。
圖1是在相關(guān)技術(shù)中一種數(shù)據(jù)再現(xiàn)和糾錯設(shè)備的方塊圖；圖2是圖1的ECC電路的方塊圖；圖3、4、5和6是示意圖，將參考它們說明在相關(guān)技術(shù)中ECC電路的數(shù)據(jù)解碼處理；圖7是按照本發(fā)明實(shí)施例的數(shù)據(jù)再現(xiàn)和糾錯設(shè)備的方塊圖；圖8是圖7的ECC電路的方塊圖；圖9是一方塊圖，將參考它說明圖7的解調(diào)器、扇區(qū)檢測器、以及ECC電路的操作；圖10是表示儲存在圖8 RAM中的數(shù)據(jù)列表；圖11是詳述由圖8 ECC電路產(chǎn)生的解碼信息數(shù)據(jù)表格；圖12A和12B是定時圖，將參考它說明圖8 ECC電路的操作；圖13是表示由圖8 ECC電路輸出的數(shù)據(jù)格式的數(shù)據(jù)格式圖；圖14是表示扇區(qū)數(shù)據(jù)結(jié)構(gòu)的數(shù)據(jù)格式圖；圖15是表示一ECC塊的結(jié)構(gòu)的數(shù)據(jù)格式圖16是表示交錯PO奇偶性校驗(yàn)的示意圖(外代碼)；圖17是表示一數(shù)據(jù)塊結(jié)構(gòu)的數(shù)據(jù)格式圖；圖18是按照本發(fā)明另一實(shí)施例的解調(diào)電路系統(tǒng)的方塊圖；圖19是表示一實(shí)際扇區(qū)結(jié)構(gòu)的示意圖；圖20是表示一數(shù)據(jù)扇區(qū)結(jié)構(gòu)的示意圖；圖21是示意圖，將參考它說明在一存儲器中數(shù)據(jù)的儲存；圖22A-22F是定時圖，將參考它描述數(shù)據(jù)存儲器的操作；圖23是表示鎖定檢測處理的流程圖；圖24是表示SCSY信號產(chǎn)生過程的流程圖；圖25是表示主FMSY信號產(chǎn)生過程的流程圖；圖26A-26H是定時圖，將參考它們描述塊頂(block-top)檢測處理；圖27A-27H是定時圖，將參考它們進(jìn)行描述后-塊-頂(post-block-top)檢測處理；圖28A-28F是定時圖，將參考它們描述SUB傳輸處理；圖29是表示扇區(qū)信息結(jié)構(gòu)的示意圖；圖30是表示IED連續(xù)性檢測和確定的處理的流程圖；圖31是表示ID(地址)連續(xù)性確定的處理的流程圖；圖32是表示SALK產(chǎn)生的處理的流程圖；圖33A-33D是定時圖，將參考它們描述按照本發(fā)明一個方面的糾錯操作；圖34A-34I是定時圖，將參考它們描述按照本發(fā)明-個方面的糾錯操作；圖35A-35E、36A-36E以及37A-37E是定時圖，將參考它們說明按照本發(fā)明一個方面的ECC處理控制操作；圖38是表示ECC處理過程的流程圖；圖39是按照本發(fā)明另一實(shí)施例的糾錯電路系統(tǒng)的方塊圖；圖40是詳述由圖39的ECC電路產(chǎn)生的解碼信息的數(shù)據(jù)表格；圖41A-41G是定時圖，將參考它們描述總線仲裁；圖42是一個表，將參考它說明按照本發(fā)明一個方面在糾正一個ECC塊期間存儲器的存取；圖43A-43F是定時圖，將參考它們說明糾錯結(jié)果；以及圖44是表示數(shù)據(jù)輸出處理的流程圖。
圖7說明按照本發(fā)明的數(shù)據(jù)再現(xiàn)和數(shù)據(jù)解碼設(shè)備700。具有和設(shè)備100相同結(jié)構(gòu)和功能的設(shè)備700的部件用在圖1中所采用的相同標(biāo)號來標(biāo)志。數(shù)據(jù)再現(xiàn)和數(shù)據(jù)解碼設(shè)備700從光盤104再現(xiàn)并解碼以可變速率記錄的圖像數(shù)據(jù)和音頻數(shù)據(jù)。
如圖所示，設(shè)備700包括跟蹤伺服器102，拾取器106，環(huán)形緩沖存貯器710，多路復(fù)用數(shù)據(jù)分離器704，視頻代碼緩沖器710，視頻解碼器712，解碼電路714，道轉(zhuǎn)移檢測器724，環(huán)形緩沖器控制器730，以及系統(tǒng)控制器732。解碼電路714包括解調(diào)器716，扇區(qū)檢測器718，以及糾錯碼(ECC)電路726。多路復(fù)用數(shù)據(jù)分離器704包括首標(biāo)分離器706，開關(guān)708，以及分離器控制器728。解碼電路714和環(huán)形緩沖器控制器730由系統(tǒng)控制器732控制。
跟蹤伺服器102和拾取器106是普通部件。由跟蹤伺服器102控制的拾取器106用激光束輻射光盤104并檢測從該光盤表面反射的光的模式。響應(yīng)該反射光模式，拾取器106產(chǎn)生代表記錄在光盤104上的數(shù)據(jù)的再現(xiàn)信號S1。再現(xiàn)信號S1被施加到解調(diào)器716。
解調(diào)器716是用于解調(diào)直接從記錄介質(zhì)再現(xiàn)的已調(diào)制信號的部件；。解調(diào)器716的優(yōu)選結(jié)構(gòu)在圖8中表示并在下節(jié)中加以討論。再現(xiàn)信號S1由解調(diào)器716解調(diào)，已解調(diào)信號S2加到扇區(qū)檢測器718。扇區(qū)檢測器718是一個檢測部件，用于確定由光盤再現(xiàn)已解調(diào)數(shù)據(jù)的扇區(qū)地址，扇區(qū)檢測器718檢測記錄在由解調(diào)信號S2代表的數(shù)據(jù)的每個扇區(qū)中的地址，并將該地址，最好是扇區(qū)號碼，加到環(huán)形緩沖器控制器730。扇區(qū)檢測器718還將已解調(diào)信號S2的剩余數(shù)據(jù)內(nèi)容加到ECC電路718。在扇區(qū)同步期間，可以進(jìn)行該數(shù)據(jù)傳輸。
如果扇區(qū)檢測器718不檢測地址或者如果被檢測的地址不連續(xù)，則扇區(qū)檢測器718產(chǎn)生通過環(huán)形緩沖器控制器730加到道轉(zhuǎn)移檢測器724的扇區(qū)號非正常信號。
環(huán)形緩沖器控制器730是一個控制電路，用于控制環(huán)形緩沖存儲器702的讀和寫操作，并用于監(jiān)視代表由多路復(fù)用數(shù)據(jù)分離器704數(shù)據(jù)請求的數(shù)據(jù)請求信號R10。相應(yīng)于由扇區(qū)檢測器718提供的被檢測的扇區(qū)號的地址，環(huán)形緩沖器控制器730在環(huán)形緩沖器存儲器702中指派一寫地址，寫指針WP。環(huán)形緩沖器存儲器702是具有先進(jìn)先出(FIFO)功能的環(huán)形緩沖存儲器部件。
ECC電路726是一個糾錯碼電路，用于處理已解調(diào)數(shù)據(jù)并執(zhí)行糾錯。ECC電路726的詳細(xì)結(jié)構(gòu)提供在圖8和圖9中，并將在下節(jié)討論。ECC電路726檢測在已解調(diào)數(shù)據(jù)S2中的差錯，通過使用用該數(shù)據(jù)記錄的一個冗余位來對該數(shù)據(jù)糾錯，并將該糾錯后的數(shù)據(jù)S10輸出到環(huán)形緩沖存儲器702。ECC電路726還檢測在該已解調(diào)數(shù)據(jù)S2中的扇區(qū)首標(biāo)數(shù)據(jù)并將這樣的首標(biāo)數(shù)據(jù)通過扇區(qū)檢測器726加到系統(tǒng)控制器732。如果數(shù)據(jù)差錯不能被ECC726糾正，則由ECC726產(chǎn)生一個差錯產(chǎn)生信號E10并將其加到系統(tǒng)控制器732。
道轉(zhuǎn)移檢測器724監(jiān)視環(huán)形緩沖器控制器730的輸出，以便當(dāng)需要道轉(zhuǎn)移時進(jìn)行檢測。當(dāng)需要道轉(zhuǎn)移時，道轉(zhuǎn)移檢測器724產(chǎn)生一個施加到跟蹤伺服器102的道轉(zhuǎn)移信號JP1。響應(yīng)轉(zhuǎn)移信號JP1，跟蹤伺服器102控制拾取器106跳過光盤104上的一個軌道繼續(xù)再現(xiàn)操作。
當(dāng)系統(tǒng)控制器732檢測到來自扇區(qū)檢測器718的扇區(qū)號非正常信號或來自ECC726的一個差錯產(chǎn)生信號時，它就控制道轉(zhuǎn)移檢測器724以提供道轉(zhuǎn)移信號JP1到跟蹤伺服器102，以便對拾取器106的再現(xiàn)操作產(chǎn)生一個相應(yīng)的調(diào)整量。
根據(jù)由環(huán)形緩沖器控制器730提供的控制信號，儲存在環(huán)形緩沖存儲器702中的已糾錯數(shù)據(jù)S10被加到多路復(fù)用數(shù)據(jù)分離器704作為數(shù)據(jù)S12。響應(yīng)來自多路復(fù)用數(shù)據(jù)分離器704的一代碼請求信號R10，環(huán)形緩沖器控制器730分派一讀地址，讀指針RP，給儲存在環(huán)形緩沖存儲器702中的相應(yīng)的數(shù)據(jù)。讀指針RP加到將相應(yīng)數(shù)據(jù)S12加到多路復(fù)用數(shù)據(jù)分離器704的環(huán)形緩沖存儲器702。
多路復(fù)用數(shù)據(jù)分離器704是一個多路復(fù)用信號的分離裝置，用于分離例如按照如MPEG標(biāo)準(zhǔn)的多路復(fù)用的時分多路復(fù)用數(shù)字?jǐn)?shù)據(jù)。多路復(fù)用數(shù)據(jù)分離器704由作為控制裝置的分離器控制器728來控制。
首標(biāo)分離器706是首標(biāo)數(shù)據(jù)檢測和提取裝置。首標(biāo)分離器706從數(shù)據(jù)S12分離全包首標(biāo)數(shù)據(jù)和包首標(biāo)數(shù)據(jù)并將這樣的首標(biāo)數(shù)據(jù)加到分離器控制器728。數(shù)據(jù)S12的剩余部分，時分多路復(fù)用數(shù)據(jù)，加到開關(guān)708的輸入端G。
開關(guān)708是具有輸入端G和輸出端H1和H2的開關(guān)裝置。其開關(guān)狀態(tài)由分離器控制器728控制。輸出端H1和H2分別連接到視頻代碼緩沖器710的輸入端以及音頻代碼緩沖器720的輸入端。響應(yīng)來自分離器控制器728的控制信號，開關(guān)708將視頻數(shù)據(jù)送到視頻代碼緩沖器710以及將音頻數(shù)據(jù)送到音頻代碼緩沖器720。
視頻代碼緩沖器710和音頻代碼緩沖器720是緩沖儲存存儲器。響應(yīng)由視頻解碼器712提供的視頻數(shù)據(jù)請求信號R1，儲存在視頻代碼緩沖器710中的視頻數(shù)據(jù)加到視頻解碼器712。響應(yīng)由音頻解碼器722提供的音頻數(shù)據(jù)請求信號R2，儲存在音頻代碼緩沖器720中的音頻數(shù)據(jù)加到音頻解碼器722。根據(jù)其操作狀態(tài)，視頻代碼緩沖器710將視頻數(shù)據(jù)請求信號R1送到多路復(fù)用數(shù)據(jù)分離器704，以便請求附加的數(shù)據(jù)。同樣，根據(jù)其操作狀態(tài)，音頻代碼緩沖器720將音頻數(shù)據(jù)請求信號R2送到多路復(fù)用數(shù)據(jù)分離器704，以便請求附加的數(shù)據(jù)。
視頻解碼器712是一種用于對已分離但被編碼的視頻數(shù)據(jù)進(jìn)行解碼的視頻信號解碼器。解碼器712將被解碼的視頻數(shù)據(jù)SV加到輸出端OUT1。音頻解碼器722是一種用于對已分離但被編碼的音頻數(shù)據(jù)進(jìn)行解碼的音頻信號解碼器。解碼器722將已解碼的音頻數(shù)據(jù)SA加到輸出端OUT2。
因?yàn)橛捎趫D像數(shù)據(jù)各段的數(shù)量壓縮有變化而使每單位時間需用于解碼的數(shù)據(jù)總量可以發(fā)生漲落，所以視頻解碼器712和音頻解碼器722通過多路復(fù)用分離器704從環(huán)形緩沖器702數(shù)據(jù)請求的速率將發(fā)生變化。例如，對簡單圖像的處理將從環(huán)形緩沖存儲器702要求較少的數(shù)據(jù)。
所以，當(dāng)拾取器106連續(xù)從光盤104再現(xiàn)數(shù)據(jù)時，環(huán)形緩沖存儲器702可能溢出。為避免溢出狀況，道轉(zhuǎn)移檢測器724從寫指針WP和讀指針RP的位置計算儲存在環(huán)形緩沖存儲器702中的目前數(shù)據(jù)量。如果數(shù)據(jù)總量超過一預(yù)定的參考值，則環(huán)形緩沖存儲器702將道轉(zhuǎn)移命令輸出到跟蹤伺服器102。這樣，通過在等待操作期間使光盤104轉(zhuǎn)動來得到為保證從環(huán)形緩沖存儲器702到多路復(fù)用數(shù)據(jù)分離器704適當(dāng)數(shù)據(jù)流所必要的數(shù)據(jù)量。
當(dāng)?shù)擂D(zhuǎn)移檢測器724檢測到由扇區(qū)檢測器718提供的扇區(qū)號非正常信號或由ECC 726提供的差錯產(chǎn)生信號時，它根據(jù)寫指針WP和讀指針RP的位置來確定環(huán)形緩沖存儲器702中的剩余數(shù)據(jù)量。如果在環(huán)形緩沖存儲器702中的數(shù)據(jù)量大(即，即使數(shù)據(jù)以在最大傳輸速率從存儲器702讀出也將避免下溢)則道轉(zhuǎn)移檢測器724將提供一個道轉(zhuǎn)移命令(回跳)到跟蹤伺服器102。因此，跟蹤伺服器102將使拾取器106轉(zhuǎn)移到其再現(xiàn)位置。在光盤上相應(yīng)于差錯的數(shù)據(jù)將再次通過拾取器106再現(xiàn)。環(huán)形緩沖控制器730將減少或完全停止將新數(shù)據(jù)寫到環(huán)形緩沖存儲器702中，直到由扇區(qū)檢測器718檢測的扇區(qū)號等于用于道轉(zhuǎn)移的扇區(qū)號為止。然而，如果儲存在環(huán)形緩沖存儲器702中的數(shù)據(jù)量超過一預(yù)定的參考值，將不重新起動寫入數(shù)據(jù)到存儲器702，并且將再次執(zhí)行道轉(zhuǎn)移操作。儲存在環(huán)形緩沖存儲器702中的數(shù)據(jù)將按需要被轉(zhuǎn)移到多路復(fù)用數(shù)據(jù)分離器704。
圖8表示糾錯碼(ECC)電路726的優(yōu)選結(jié)構(gòu)，它按照C1/C2卷積ReedSolomon代碼(CIRC+)提供ECC解碼。如所示那樣，ECC726包括ECC解碼器802，差錯寄存器804，以及RAM806。ECC解碼器52是一個解碼電路，用于對EFM+解調(diào)的數(shù)據(jù)進(jìn)行糾錯以及對這樣的數(shù)據(jù)進(jìn)行ECC解碼。差錯寄存器804是一個存儲器件，用于儲存不可糾正差錯標(biāo)志、糾錯模式、以及差錯位置。RAM806是一個環(huán)形緩沖器存儲器件。
圖9表示解碼電路714的優(yōu)選結(jié)構(gòu)。如所示那樣，解碼電路714包括解調(diào)器716，扇區(qū)檢測器718，ECC726，RAM接口(RMIF)908，恒定線速度(CLV)控制器912，以及數(shù)據(jù)總線918。隨機(jī)存儲器接口(RMIF)908是一個存儲器接口器件裝置，而恒定線速度(CLV)控制器912是一個伺服控制器器件裝置。
再如圖9所示，解調(diào)器716包括RF處理器902和EFM+解調(diào)器，而ECC解碼器726包括RAM806。ECC解碼器802，以及輸出控制電路(OCTL)916。RF處理器902是一個處理裝置，而EFM+解調(diào)器是用于解調(diào)按EFM+方法調(diào)制的信號的裝置。RAM806是一個幀存儲器裝置，而ECC解碼器802是一個解碼裝置。輸出控制電路(OLTL)916是一個數(shù)據(jù)輸出裝置。
所示的ECC解碼器802包括ECC解碼器904和ECC控制器910。ECC解碼器904是一個解碼裝置，ECC控制器910是一個控制器裝置。
以下參考圖8和9所示的結(jié)構(gòu)來描述ECC解碼過程。再現(xiàn)信號S1在RF處理器902中進(jìn)行RF處理和二進(jìn)制編碼，而EFM+同步模式由解調(diào)器716檢測。如果檢測到EFM同步模式，則由CLV控制器912提供粗略伺服控制。之后，如果EFM+的同步模式由解調(diào)器716檢測，則將提供鎖相環(huán)(PLL)伺服控制。根據(jù)該同步模式的若干次連續(xù)的檢測，EFM+解調(diào)的數(shù)據(jù)S2被解除交錯并以幀為單位通過RMIF908寫入RAM806。數(shù)據(jù)S2將被糾錯，然后通過OCTL916輸出到環(huán)形緩沖存儲器702。
ECC電路726通過由系統(tǒng)控制器732控制的RMIF908向RAM806提供已解碼數(shù)據(jù)S2的寫地址。從RAM806讀出的數(shù)據(jù)通過RMIF908傳送到ECC控制部分910和ECC解碼器904。
如果檢測一個差錯并且它是可糾正的，則該差錯的位置和糾正模式從ECC解碼部分904輸出到ECC控制器802。該差錯位置和糾錯模式以幀為單位輸出到RAM806并儲存在差錯寄存器804中。
通過從差錯寄存器804得到差錯位置和糾正模式，從RAM806得到相應(yīng)于差錯位置的差錯數(shù)據(jù)，以及執(zhí)行該差錯數(shù)據(jù)和糾正模式SP的異-或邏輯和(EXOR)來糾正差錯。已糾正的數(shù)據(jù)寫到RAM806。
如果檢測到一個不可能糾正的差錯，則將該幀的不可糾正的標(biāo)記由差錯寄存器804儲存，以便用于在后續(xù)步驟的刪除糾正操作。
如此，如ECC處理所需要的那樣，差錯寄存器804儲存用于每個系列C1，C2和C12的差錯位置和糾正模式。一旦得到需要的數(shù)據(jù)，例如差錯位置和糾正模式SP，儲存在RAM806中的數(shù)據(jù)S2就被糾錯。
在糾錯和ECC解碼之后，已解碼數(shù)據(jù)910和扇區(qū)首標(biāo)數(shù)據(jù)SH被分離并分別加到環(huán)形緩沖存儲器702和扇區(qū)檢測器718。通過扇區(qū)檢測器718，扇區(qū)首標(biāo)數(shù)據(jù)SH加到環(huán)形緩沖器控制器730。環(huán)形緩沖器控制器730根據(jù)該扇區(qū)首標(biāo)數(shù)據(jù)SH使該已解碼數(shù)據(jù)S10儲存在環(huán)形緩沖存儲器702中。
RMIF908利用下列方程來計算數(shù)據(jù)(RA)的存儲器地址，其中列出了C1方向上數(shù)據(jù)Dn的順序和以C1代碼為單位表示的幀輸出號Fn，二者都基于圖10所示的RAM806中的數(shù)據(jù)地址。以下，數(shù)字表示為十六進(jìn)制。
Dn數(shù)據(jù)號(00-A9)Fn幀號(00-B9)RARAM地址(0000-7FFF)Fna＝Fn+46+01如果(ECC模式＝C2)則Fna＝Fna+Dn如果(Fna＞FF)則Fna＝Fna+46-100…(1)(Dn＝00)“與”(00＜Dn＜80)RA＝[(Fna)×80]+Dn[60] …(2)(Dn＝80)“與”(80＜Dn＜A0)RA＝[(Fna+18)×20]+Dn[40] …(3)
(Dn＝A0)“與”(A0＜Dn＜AF)RA＝[(Fna+BA-100)×10]+Dn[30] …(4)RMIF908向RAM806寫入三個系列C1，C2和C12的ECC解碼結(jié)果到包括引導(dǎo)每個系列的數(shù)據(jù)的幀的地址第AA，第AB，第AC，第AD，第AE和第AF。當(dāng)該ECC結(jié)果寫入到例如AA，AB，AC時，在RAM806中相應(yīng)于三個系列C1，C2和C3的ECC解碼結(jié)果的存貯器地址RA能容易地通過使用幀號數(shù)Fn和數(shù)據(jù)號數(shù)AA，AB和AC來產(chǎn)生。
ECC結(jié)果ER，相應(yīng)記錄在光盤104上的被編碼的數(shù)據(jù)的差錯信息，用圖11說明的8位數(shù)據(jù)格式表示。按照ER的這種格式，ECC糾正數(shù)量被設(shè)置在0，1，2，和3位中；在位4中設(shè)置存在或不存在差錯；C12系列的ECC結(jié)果設(shè)置在位5中；表示ECC結(jié)果來自C1系列或C2系列的指示設(shè)置在位6中；差錯不可糾正的指示設(shè)置在位7。使用上述格式不但能監(jiān)視差錯的存在與否，而且能監(jiān)視ECC糾正的數(shù)量和類型。
圖12A和12B表示ECC結(jié)果ER的輸出時序的例子。圖12B是圖12A中一個幀周期的放大。在執(zhí)行了ECC解碼之后，三個系列C1，C2和C12的ECC解碼結(jié)果ER以幀為單位同扇區(qū)地址數(shù)據(jù)一起被輸出。用戶數(shù)據(jù)DAT(例如視頻數(shù)據(jù)和/或音頻數(shù)據(jù))、扇區(qū)地址數(shù)據(jù)ADD以及通過RMIF908從RAM806讀出的ECC結(jié)果ER通過總線經(jīng)由OCTL916輸出。選通信號(ASTB，DSTB，ESTB)被附加到每個數(shù)據(jù)，以確定數(shù)據(jù)的內(nèi)容。
在設(shè)備700中，為提供適當(dāng)?shù)臄?shù)據(jù)量用于解碼處理，在一個RFCK內(nèi)，最好在盤記錄(切割)時將再現(xiàn)的通道比特率設(shè)置到大于26.6MB/S的參考通道比特率。
當(dāng)由ECC電路726完成ECC解碼時，給出ECC結(jié)果ER的輸出時序的差錯選通信號ESTB在正常狀態(tài)下從OCTL916輸出到ECC解碼的幀。例如，如圖12B所示，對由于交錯長度不同而在本幀中只有C1系列能被解碼的幀，當(dāng)ESTB＝1時輸出C1系列的ER。
接著輸出給出在光盤104上的扇區(qū)地址ADD的輸出定時的地址選通信號ASTB。通過在地址選通信號ASTB＝1期間讀出數(shù)據(jù)，在光盤104上相應(yīng)于被讀幀的位置能加以確認(rèn)。如圖12A所示，由于扇區(qū)地址ADD處于多幀扇區(qū)的起始幀位置，所以對于具有扇區(qū)地址ADD的幀，ASTB＝1。因此，緊接其后的數(shù)據(jù)選通信號DSTB表示用戶數(shù)據(jù)DAT(圖12B)。
圖13說明用于從總線918輸出的S10數(shù)據(jù)的優(yōu)選扇區(qū)格式。在輸出3個字節(jié)的差錯結(jié)果ER之后，也輸出每個幀的同步數(shù)據(jù)，首標(biāo)數(shù)據(jù)，以及用戶數(shù)據(jù)。
由RMIF908解碼的用戶數(shù)據(jù)DAT以及用于每個系列的用戶數(shù)據(jù)DAT的ECC結(jié)果ER從RAM806讀出，并且在用戶數(shù)據(jù)DAT與ECC結(jié)果ER達(dá)到幀同步時被提供作為具有扇區(qū)地址數(shù)據(jù)ADD的輸出數(shù)據(jù)S10。通過這種處理，容易檢測相應(yīng)于光盤104的扇區(qū)地址ADD的ECC結(jié)果ER。因此容易分析在光盤再現(xiàn)的數(shù)據(jù)中檢測的差錯和對它的ECC糾正。即使以高速度訪問光盤，也幾乎可以在光盤再現(xiàn)數(shù)據(jù)的同時分析ECC差錯。
圖14-17說明按照本發(fā)明另一實(shí)施例的數(shù)據(jù)格式，其中數(shù)據(jù)是一個簇群(32千字節(jié))的記錄單元。如圖14中所示，提取數(shù)據(jù)的兩千字節(jié)(2,060字節(jié))作為一個扇區(qū)，而4字節(jié)的輔助數(shù)據(jù)是附加的。輔助數(shù)據(jù)包括用于檢測差錯檢錯碼(EDC)。
如圖15中所示，相應(yīng)一個扇區(qū)的數(shù)據(jù)的2,064(＝2,060+4)字節(jié)構(gòu)成12×172(2,064)個數(shù)據(jù)字節(jié)。16個數(shù)據(jù)扇區(qū)被聚集起來并構(gòu)成192(＝12×16)×172個數(shù)據(jù)字節(jié)。16個字節(jié)的外代碼(PO)加到192×172個數(shù)據(jù)字節(jié)，用于垂直(列)方向的每個字節(jié)作為奇偶校驗(yàn)碼。10個字節(jié)的內(nèi)代碼(PI)加到數(shù)據(jù)的208(＝192+16)×172個數(shù)據(jù)和PO校驗(yàn)碼字節(jié)，用于水平(行)方向的每個字節(jié)作為奇偶校驗(yàn)碼。
如圖16所示，分塊成208(＝192+16)×182(＝172+10)字節(jié)的數(shù)據(jù)，16×182的外代碼(PO)行分割成16行(每行1×182個字節(jié))，其中每一行插在16個扇區(qū)數(shù)據(jù)中的每個包括12×182字節(jié)的扇區(qū)數(shù)據(jù)之下，編號從0到15，并且是交錯的。因此，一個扇區(qū)數(shù)據(jù)包括13(＝12+1)×182個字節(jié)。
圖16中所示的208×182個數(shù)據(jù)字節(jié)如圖17所示被垂直地分成兩幀。91字節(jié)的塊被當(dāng)作一幀來對待。再將2字節(jié)的幀同步信號(FS)加到每91個字節(jié)數(shù)據(jù)幀的開頭。因此，在一幀中的數(shù)據(jù)整個總共達(dá)到93字節(jié)，并且如圖17所示，整個數(shù)據(jù)結(jié)構(gòu)由208×(93×2)個字節(jié)構(gòu)成。這被定義為數(shù)據(jù)的一個簇群(一個ECC塊)。實(shí)際數(shù)據(jù)部分的規(guī)模除輔助數(shù)據(jù)部分外為2千字節(jié)(＝2,048×16/1,024千字節(jié))。
一個簇群(一個ECC塊)內(nèi)16個扇區(qū)組成，而一個扇區(qū)由24幀組成，在可替換的實(shí)施例中，數(shù)據(jù)按簇群方式記錄在光盤104上。
圖18說明以設(shè)備700為基礎(chǔ)的一個解調(diào)設(shè)備1800，它與上述另一種數(shù)據(jù)格式相兼容。解調(diào)設(shè)備1800包括解調(diào)器716，恒定線速度(CLV)控制器1806，驅(qū)動器接口1808，扇區(qū)檢測器718，RAM控制器1812，糾錯碼(ECC)電路726，以及主CPU1814。
解調(diào)器716是一個解調(diào)裝置，包括RF處理器1802和EFM+解調(diào)器1804。RF處理器1802是一個處理器裝置。EFM+解調(diào)器1804是一個解調(diào)電路用于解調(diào)EFM+編碼數(shù)據(jù)。CLV控制器1806是一個控制器裝置。驅(qū)動器接口1808是一個接口裝置。扇區(qū)檢測器718是一個扇區(qū)檢測器裝置，包括一個子代碼(SBCD)電路1810。SBCD1810通過EFM+解調(diào)器1804檢測在已解調(diào)信號輸出中的扇區(qū)。相應(yīng)于RMIF908(圖9)的RAM控制器1812是一個控制器裝置，用于控制從RAM1818讀出數(shù)據(jù)以及向RAM1818寫入數(shù)據(jù)。主CPU1814，相應(yīng)于系統(tǒng)控制器732(圖7)，控制了設(shè)備1800的每個部分。
ECC726是一個糾錯碼裝置，包括ECC控制器1816，環(huán)形緩沖存儲器1817，ECC核心1820，以及輸出控制(DCTL)電路1822。ECC控制器1816是一個控制器裝置，它使用由ECC核心電路1820提供的ECA，ECD和SFLG，以便實(shí)際地糾錯。
環(huán)形緩沖存儲器1817是一個緩沖存儲器裝置，包括RAM1818。RAM1818是一個存儲器裝置，當(dāng)ECC控制器1816糾錯時暫存數(shù)據(jù)。ECC核心電路1820與ECC解碼器904(圖9)相應(yīng)，它使用Reed-Solomon代碼(PI和PO)，以產(chǎn)生ECA，ECD和SFLG，用于提供給ECC控制器1816。輸出控制(OCTL)電路執(zhí)行解擾，EDC，以及控制數(shù)據(jù)的輸出。
在下面緊接的描述中使用大量縮略詞，為了讀者方便，它們被定義和描述如下。
“H”邏輯高信號。
“L”邏輯低信號。
“block-top”當(dāng)SYLK信號為H時在一個扇區(qū)的開始處為H的信號。
“C11M”頻率為11.2896MHz的系統(tǒng)操作時鐘。
“DSTB”數(shù)據(jù)選通信號，當(dāng)主數(shù)據(jù)正在作為流數(shù)據(jù)SD輸出時該信號為H?！癊CA”指示差錯位置(地址)的糾錯地址?！癊CCK”用于ECC核心電路1820的操作時鐘?！癊CD”糾錯數(shù)據(jù)，糾錯數(shù)據(jù)與出錯數(shù)據(jù)異或邏輯相加時就糾正了數(shù)據(jù)?！癊CDE”指示輸入數(shù)據(jù)結(jié)束的控制信號?！癊COD”當(dāng)發(fā)現(xiàn)差錯不可糾正時該信號為H。“ECOR”指示具有可糾正數(shù)據(jù)(ECA，ECD)的數(shù)據(jù)輸出的選通信號?！癊CYE”指示輸入的已編碼數(shù)據(jù)的一個周期結(jié)束的控制信號?！癊DT”從RAM1818讀出并傳送到ECC控制器電路1816以便糾錯的數(shù)據(jù)?！癊STB”糾錯選通信號，當(dāng)傳送糾錯結(jié)果ER時它為H?！癊STT”控制信號，指示開始輸入數(shù)據(jù)。“EFM+W幀”(EFM+寫入幀計數(shù)器)，該信號代表待寫入到RAM1818的主幀。“HDEN”用于扇區(qū)首標(biāo)數(shù)據(jù)的選通信號?！癿ain-FMSY”(主幀同步)在每個PI行的主同步(領(lǐng)先的同步)處該信號為H?！癕WEN”(存儲器寫允許)該信號使EFM+解調(diào)的數(shù)據(jù)能寫入RAM1818?！癕WRQ”(存儲器寫請求)該信號指示請求將EFM+解調(diào)的數(shù)據(jù)寫入RAM1818?！癘UTE”內(nèi)插(輸出)標(biāo)志?！癘STT”(ECC輸出啟動)該信號在指定的代碼序列中ESTT之后的477個ECCK之后輸出。“RDT”在到RAM1818的讀數(shù)據(jù)總線上的數(shù)據(jù)?！癝ALK”(扇區(qū)地址鎖定)該信號指示扇區(qū)地址(ID)已正確地檢測到?！癝AUL”(扇區(qū)地址未鎖定)與SALK信號極性相反的信號。“SCSY”(扇區(qū)同步)在SY0幀處該信號變成H，以便指示一扇區(qū)的開始?！癝D”流數(shù)據(jù)(已解碼的輸出數(shù)據(jù))?！癝DCK”流數(shù)據(jù)時鐘。
“SPLG”指示不可糾錯的扇區(qū)標(biāo)志，用于PI1糾正。
“SINF”扇區(qū)信息選通信號，在一個扇區(qū)的開始處該信號成為H。
“SUB”傳送到SBCD電路1810的數(shù)據(jù)，它包括一個ID和一個IED。
“SYLK”(同步鎖定)當(dāng)連續(xù)檢測到三個同步代碼時，該信號變成H。
“SYUL”(同步未鎖定)該信號與SYLK信號極性相反。
“WDT”在到RAM1818的寫數(shù)據(jù)總線上的數(shù)據(jù)。
“XHWE”(扇區(qū)首標(biāo)寫允許)該信號使扇區(qū)信息的輸出能從SBCD電路1810加到RAM1818。
RF處理器1802接收來自(圖7所示的)光盤104的由拾取器106再現(xiàn)的RF信號，并將該RF信號轉(zhuǎn)換成二進(jìn)制信號。該二進(jìn)制信號被加到EFM+解調(diào)器1804。EFM+解調(diào)器1804對該二進(jìn)制信號進(jìn)行EFM+解調(diào)并檢測在該信號中的同步模式?；谟蒃FM+解調(diào)器1804提供的該同步模式，CLV控制器1806控制驅(qū)動器接口(“驅(qū)動器IF”)1808以便允許光盤伺服機(jī)構(gòu)(未示出)的粗調(diào)整以允許對同步代碼(SY0-SY7，圖22A-22F)的檢測并允許鎖相環(huán)(PLL)的相位伺服機(jī)構(gòu)(未示出)進(jìn)一步調(diào)整光盤104的旋轉(zhuǎn)。
圖19表示光盤104實(shí)際扇區(qū)的結(jié)構(gòu)的例子。如所示的那樣，實(shí)際扇區(qū)包括26個同步幀兩個水平同步幀和13個垂直同步幀。每個同步幀由同步代碼(SY0-SY7)的32個通道位(調(diào)制前在數(shù)據(jù)位中表示的16位(＝2字節(jié)))和1，456個通道位的數(shù)據(jù)部分(調(diào)制前在數(shù)據(jù)位中表示的728位(＝91字節(jié)))所組成。領(lǐng)先的同步幀的數(shù)據(jù)部分包含ID信息(扇區(qū)號)，IED信息(用于ID的檢錯碼)，以及主數(shù)據(jù)，例如音頻和視頻數(shù)據(jù)。
最好32個通道位的同步模式的低22位設(shè)置為“00 01 00 00 00 00 00 0001 00 01”，它被確定為唯一的但不在數(shù)據(jù)中出現(xiàn)的模式。
如在圖19中所示，在圖的左邊的每個同步幀的數(shù)據(jù)部分具有記錄在上面的主數(shù)據(jù)，以及在圖的左邊的最后的同步幀的數(shù)據(jù)部分具有記錄在上面的PO(奇偶校驗(yàn))信息。在圖19的右邊的同步幀具有記錄在上面的主數(shù)據(jù)和PI信息，在圖的右邊的倒數(shù)第二個同步幀具有記錄在上面的EDC和PI(奇偶校驗(yàn))信息，以及在圖的右邊的最后同步幀具有記錄在上面的PO和PI信息。
圖20更詳細(xì)地表示每個扇區(qū)的數(shù)據(jù)，但不包括PI和PO信息。在一個扇區(qū)中的數(shù)據(jù)包括ID(扇區(qū)號)(4字節(jié))，IED(檢錯碼(2字節(jié))，用于ID)，RSV(保留區(qū))(6字節(jié))，主數(shù)據(jù)，以及EDC(4字節(jié))。主數(shù)據(jù)最好是加擾的。
聚集十六個這樣的數(shù)據(jù)扇區(qū)，并且如圖15所示，16字節(jié)的PO代碼和10字節(jié)的PI代碼附加到諸數(shù)據(jù)扇區(qū)。在16行中的PO代碼被交錯以便設(shè)置在每個數(shù)據(jù)扇區(qū)中。如圖17所示那樣，得到的數(shù)據(jù)已附加有由同步代碼SYX(X＝0，1，2……7)表示的幀同步(FS)代碼，然后進(jìn)行EFM+解調(diào)。如圖19所示，這使得在該ECC塊中的實(shí)際扇區(qū)能由13×2個同步幀組成。
由于一個ECC塊包括16個扇區(qū)，實(shí)際扇區(qū)地址的低4位為0000-1111中的任一個。結(jié)果ECC塊的領(lǐng)先扇區(qū)的實(shí)際地址的低4位為0000。
主數(shù)據(jù)最好通過將主數(shù)據(jù)和加擾數(shù)據(jù)一起進(jìn)行異或邏輯相加來加擾，該加擾數(shù)據(jù)是使用由實(shí)際扇區(qū)地址的低4-7位指定的值作為初始值而產(chǎn)生的。
由EFM+解調(diào)器1804(圖18)解調(diào)的數(shù)據(jù)在RAM控制器1812的控制下被儲存在RAM1818中。圖21表示一個數(shù)據(jù)的ECC塊。如所示的那樣，為讀出儲存在RAM1818中的數(shù)據(jù)，RAM控制器1812最好能通過指定所要求數(shù)據(jù)的行和列地址來得到該要求的數(shù)據(jù)。例如，在第M行中第N字節(jié)中的數(shù)據(jù)“x”能通過指定兩個值(M，N)從RAM1818讀出。
當(dāng)SBCD電路1810根據(jù)同步代碼的類型和連續(xù)性識別記錄在光盤104上的數(shù)據(jù)的扇區(qū)的起點(diǎn)時，由EFM+解調(diào)器1804解調(diào)的數(shù)據(jù)從領(lǐng)先的數(shù)據(jù)起按順序儲存在RAM1818中。圖22A-22F表示相應(yīng)信號的時間關(guān)系并將在下面詳細(xì)描述。
圖23是流程圖，說明EFM+解調(diào)器1804檢測同步鎖定狀態(tài)的處理情況。在步驟SP1，確定示于圖19中的同步代碼(SY0-SY7)是否已在每個同步幀中被檢測到。如果是，則處理進(jìn)行到SP2，將變量SClock遞增一并設(shè)置變量SCunlock為零。變量SClock指示連續(xù)檢測到同步代碼的次數(shù)，而變量SCunlock指示檢測同步代碼連續(xù)失效的次數(shù)。
接著，在步驟SP3確定變量SClock是否等于3，這表示已連續(xù)檢測到三個同步代碼的情況。如果變量SClock小于3，程序返回步驟SP1，否則程序進(jìn)行步驟SP4。在步驟SP4，確定同步鎖定狀態(tài)已經(jīng)起動以及將SYLK信號設(shè)置到H。在步驟SP5，變量SClock設(shè)置到2，處理返回到步驟SP1以便再次確定是否已連續(xù)檢測到了三個同步代碼。
但是，如果在步驟SP1中確定未檢測到同步代碼，則處理進(jìn)行到步驟SP6。在步驟SP6，變量SCunlock遞增一并且將變量SClock設(shè)置在零。處理進(jìn)行到步驟SP7，其中確定變量SCunlock是否等于3，這表示檢測同步代碼已連續(xù)失效三次。如果同步代碼的檢測連續(xù)失效二次，處理返回到步驟SP1。如果同步代碼的檢測已連續(xù)失效三次，處理進(jìn)行到步驟SP8以設(shè)置SYLK信號到L。
處理進(jìn)一步從步驟SP8進(jìn)行到步驟SP9，以便設(shè)置變量SCunlock在2。如果在下一個同步代碼產(chǎn)生時刻無同步碼被檢測到，則變量SCunlock設(shè)置在2，以便保持SYLK信號到L。之后，處理返回到步驟SP1。
按這種方式，EFM+解調(diào)器1804檢測同步代碼，以便監(jiān)視同步是否被鎖定。雖然上述實(shí)施例優(yōu)選設(shè)置檢測或失效情況的參考次數(shù)在3，但可以設(shè)置連續(xù)檢測次數(shù)NLOCK的參考數(shù)量和連續(xù)失效次數(shù)NUNLOCK的參考數(shù)量在另一個值上。
如上所述當(dāng)SYLX信號成為H，即起動了鎖定狀態(tài)時，EFM+解調(diào)器1804執(zhí)行圖24中所示流程圖的處理。在步驟SP21確定放置在每個扇區(qū)起始處的同步代碼SY0是否已被檢測。如果是，則處理進(jìn)行到步驟SP22，以便設(shè)置指示該扇區(qū)起點(diǎn)的SCSY信號到H達(dá)一個指定的時段。之后，處理進(jìn)行到步驟SP23，確定SYLK信號是否已改變到L；如果否(即，該信號保持在H)，則處理返回到步驟SP21重復(fù)類似的處理。如果在步驟SP21確定同步代碼SY0未被檢測到，則處理進(jìn)行到步驟SP23。
如上所述，EFM+解調(diào)器1804在每個扇區(qū)的起點(diǎn)產(chǎn)生SCSY信號(如圖22A所示那樣)。
此外，當(dāng)SYLK信號變成H時，EFM+解調(diào)器1804執(zhí)行圖25中流程圖所說明的處理。在步驟SP31，確定在主幀中的同步代碼是否已被檢測到，在這里兩個在圖19中所示的的水平同步幀被總稱作“主幀”。在圖19左邊出現(xiàn)的同步代碼被稱作“主幀同步”，如果是這樣，處理就進(jìn)行到步驟SP32，以便使EFM+解調(diào)器1804產(chǎn)生圖22B中所示的main-FMSY信號，同時處理進(jìn)行到步驟SP33。如果在步驟SP31確定未檢測到主幀同步，則在步驟SP32的處理被跳過，處理進(jìn)行到步驟SP33。
在步驟SP33，確定SYLK信號是否已改變到L，如果否(即，信號保持在H)，則處理返回到步驟SP31。否則，中止產(chǎn)生main-FMSY信號。按此方式，EFM+解調(diào)器1804在每個主幀同步期間(圖19中的兩個水平同步幀的時期)產(chǎn)生該main-FMSY信號。
當(dāng)SCSY信號由EFM+解調(diào)器1804輸入時，RAM控制器1812如圖22D所示那樣地設(shè)置MWEN信號到H，并允許將目前檢測到的扇區(qū)數(shù)據(jù)寫到RAM 1818。RAM控制器1812使用EFM+W幀計數(shù)器(未示出)計算圖19中所示的主幀幀數(shù)。其操作時序表示在圖22E中。該計數(shù)值指示在圖19中所示的始于主幀頂部的增長的主幀數(shù)。
RAM控制器1812還使用一個P11幀計數(shù)器(未示出)來管理傳輸?shù)絉AM1818的主幀數(shù)。該操作的定時表示在圖22F中。
當(dāng)在圖19中所示的第一主幀(編號0)中的數(shù)據(jù)寫入到RAM1818時，在RAM控制器1818的控制下將在該主幀中的這個數(shù)據(jù)供給ECC控制器1816。ECC控制器1816傳送該數(shù)據(jù)到ECC核心電路1820用于糾錯。ECC核心1820執(zhí)行PI1處理和糾錯。一旦被糾正，該數(shù)據(jù)寫回到RAM1818。
在PI1糾正(PI糾正的第一次處理)之后，RAM控制器1812從儲存在RAM1818中的編號0的主幀中的數(shù)據(jù)讀ID和IED數(shù)據(jù)(SUB)，并且根據(jù)在圖22C中編號0的SUB信號的定時通過數(shù)據(jù)總線傳送該數(shù)據(jù)到SBCD電路1810。如圖19中所示那樣，該ID和IED數(shù)據(jù)僅放置在每個扇區(qū)的起點(diǎn)上，所以這種傳送僅根據(jù)編號0的主幀來執(zhí)行。之后，SBCD電路1810檢測相應(yīng)實(shí)際扇區(qū)的地址(ID)。
被檢測的實(shí)際扇區(qū)的地址的低4位使ECC塊的領(lǐng)先扇區(qū)能被檢測。
圖26A-26H是表示ID傳送之后的block-top檢測的定時圖，而圖27A-27H是表示在檢測到block-top之后的處理的定時圖。這些定時圖將在下面進(jìn)一步解說。
圖28A-28F是表示對ID轉(zhuǎn)移的定時的定時圖。如在圖28A中所示那樣，RAM控制器1812將指示ID和EID數(shù)據(jù)從RAM1818讀出的時間的HDEN信號加到SBCD電路1810。ID數(shù)據(jù)(4字節(jié))和IED數(shù)據(jù)(2字節(jié))和頻率為11.2896MHz的時鐘C11M(圖28F)同步地從RAM1818傳送到SBCD1810作為包括8位(位7-0)的讀數(shù)據(jù)RDT(圖28C)。
由ECC核心1820加到ECC控制器1816的SFLG信號(＝1)指示ID和IED數(shù)據(jù)已由PI1糾正處理所糾正(如果不可糾正，SFLG信號為H)。一旦接收ID(扇區(qū)地址)，SBCD電路1810按照來自主CPU1814的指令產(chǎn)生相應(yīng)于該ID(扇區(qū))的扇區(qū)信息SI，例如內(nèi)插標(biāo)志的產(chǎn)生模式，起始扇區(qū)，以及終止扇區(qū)。例如，對于具有由主CPU指定作為待輸出數(shù)據(jù)的ID的扇區(qū)，扇區(qū)信息位5被設(shè)置到1，而位4被設(shè)置到0。
圖29表示扇區(qū)信息(SI)的結(jié)構(gòu)。如在該圖中所示那樣，扇區(qū)信息SI的每一位表示下列信息位7設(shè)置內(nèi)插標(biāo)志(OWTF)產(chǎn)生模式(1內(nèi)插標(biāo)志產(chǎn)生模式)位6ECC塊的領(lǐng)先扇區(qū)(1，當(dāng)實(shí)際扇區(qū)地址的低4位為0時)(1領(lǐng)先的扇區(qū))位5起始扇區(qū)(1，當(dāng)實(shí)際扇區(qū)地址同由主CPU40指定的起始扇區(qū)地址匹配時)(1起始扇區(qū))位4終止扇區(qū)(1，當(dāng)實(shí)際扇區(qū)地址同由主CPU40指定的終止扇區(qū)地址匹配時)(1終止扇區(qū))位3解擾初始化地址的位3(實(shí)際扇區(qū)地址的第七位)位2解擾初始化地址的位2(實(shí)際扇區(qū)地址的第六位)位1解擾初始化地址的位1(實(shí)際扇區(qū)地址的第五位)位0解擾初始化地址的位0(實(shí)際扇區(qū)地址的第四位)如以下參照圖30-32所描述的那樣，在4字節(jié)的ID和2字節(jié)的IED被用于檢驗(yàn)之后，圖28D中所示的XHWE信號由ECC控制器1816設(shè)置到L。扇區(qū)信息SI被傳送并從SBCD電路1810寫入到RAM1818作為8位的寫數(shù)據(jù)WDT。如圖21所示，用于16個扇區(qū)的扇區(qū)信息被儲存以便與以上放置的16個PI行相對應(yīng)。這樣，通過指定給定的PI行的行數(shù)據(jù)，就能得到相應(yīng)的扇區(qū)信息。
參照圖30-32所示的流程圖描述SBCD電路1810檢驗(yàn)ID和IED的處理。SBCD電路1810執(zhí)行圖30中所示流程圖的處理以確定是否存在N個(在本實(shí)施例中優(yōu)選為3個)確定具有正常IED檢驗(yàn)結(jié)果(例如在ID中不存在差錯)的連續(xù)的扇區(qū)。
在步驟SP41，確定得到的IED校驗(yàn)是否正常。如果是，處理進(jìn)行到步驟SP42，使指示具有正常ID的扇區(qū)數(shù)的變量SAlock遞增一。指示具有非正常ID(例如在ID中存在差錯)的連續(xù)的扇區(qū)數(shù)的變量SAunlock被設(shè)置到0。
在步驟SP42之后，處理進(jìn)行到步驟SP43，確定變量SAlock是否等于3。如果已在步驟SP42中遞增一的變量SAlock被確定不等于3，則處理返回到步驟SP41。如果變量SAlock被確定等于3，即已經(jīng)連續(xù)地再現(xiàn)了三個具有正常ID的扇區(qū)，則處理進(jìn)行到步驟SP44以設(shè)置標(biāo)志IECOK到H。在后接步驟SP44的步驟SP45中，變量SAlock設(shè)置到2，處理返回到步驟SP41，以便根據(jù)連續(xù)的IED檢驗(yàn)來檢測連續(xù)正常結(jié)果的次數(shù)。
如果在步驟SP41中確定IED不正常，處理進(jìn)行到步驟SP46，以便使變量SAunlock遞增一并設(shè)置變量SAlock于0。之后在步驟SP47中確定變量SAunlock是否等于3，如果否，處理返回步驟SP41。
如果在步驟SP47中確定變量SAunlock等于3，即已連續(xù)檢測到三個具有非正常IED檢驗(yàn)結(jié)果的扇區(qū)，則處理進(jìn)行到SP48，其中標(biāo)志IECOK設(shè)置到L。在緊接的下一步驟SP49中，如果下一個IED檢驗(yàn)產(chǎn)生非正常結(jié)果，則變量SAunlock設(shè)置在2，處理返回到步驟SP41，以檢測三個連續(xù)的具有非正常IED檢驗(yàn)結(jié)果的扇區(qū)。
如上所述，如果三個或更多個連續(xù)的IED檢驗(yàn)產(chǎn)生正常結(jié)果，則SBCD電路1810設(shè)置標(biāo)志IECOK到H，而如果三個或更多個連續(xù)的IED檢驗(yàn)產(chǎn)生非正常結(jié)果，則SBCD電路設(shè)置標(biāo)志IECOK到L。SBCD電路1810進(jìn)而執(zhí)行圖31中所示的處理，以確定IDS的連續(xù)性。在一個ECC塊中的各扇區(qū)的ID最好應(yīng)該是按順序遞增的。
首先，在步驟SP61中確定是否已檢測到ID(扇區(qū)地址)。如果是，則處理進(jìn)行到步驟SP62，以便儲存該ID去同隨后的ID比較。在接著的步驟SP63確定目前的ID是否比上次檢測并儲存的ID大一。如果是，則處理進(jìn)行到步驟SP64，將指示已連續(xù)檢測到正確的ID的變量NS遞增一。指示無ID被檢測或檢測的諸ID不連續(xù)的變量NNS被設(shè)置到0。
在緊接步驟SP64之后的步驟SP65中，確定變量NS是否等于3，如果否(即，每次遞增一的三次連續(xù)的ID的檢測失效了)，處理返回到步驟SP61。如果確定變量NS等于3，處理進(jìn)行到步驟SP66，將指示連續(xù)的ID處于正常狀態(tài)的標(biāo)志As設(shè)置到H。如果在步驟SP67中檢測到后來的ID，則變量NS被設(shè)置在2，處理返回步驟SP61，以便進(jìn)一步檢測三個連續(xù)的正確的ID已被檢測。
如果在步驟SP61中未曾檢測到ID或如果在步驟SP63目前檢測到的ID不比先前的ID大一(這些ID被確定為不連續(xù)的)，處理進(jìn)行到步驟SP68以確定標(biāo)志SALK是否為H。以下參照圖32描述該標(biāo)志SALK，當(dāng)三個或更多個連續(xù)的IED檢驗(yàn)產(chǎn)生一正常結(jié)果以及當(dāng)保持三個或更多個ID的連續(xù)性時，將標(biāo)志SALK設(shè)置到H。如果在步驟SP68確定標(biāo)志SALK設(shè)置到H，處理進(jìn)行到步驟SP69以便內(nèi)插ID。由于未曾檢測到ID或被檢測到的ID不連續(xù)，1被附加到在先的ID以便產(chǎn)生用來替代被檢測ID的一個新的ID。在步驟SP69之后，處理進(jìn)行到步驟SP70。如果在步驟SP68標(biāo)志SALK被檢測為L，則處理進(jìn)行到步驟SP70。
在步驟SP70，變量NNS遞增一而變量NS設(shè)置在0。在步驟SP71確定變量NNS是否等于3，如果否，處理返回到步驟SP61。但是如果變量NNS被確定等于3，處理進(jìn)行到步驟SP72，在此處標(biāo)記AS被設(shè)置到L。在步驟SP73如果后來的ID未被檢測，則處理將變量NNS設(shè)置在2并返回到步驟SP61以便進(jìn)行一步檢測連續(xù)三次檢測不到ID。
如上所述，當(dāng)ID連續(xù)時，SBCD電路1810設(shè)置標(biāo)志AS到H，而當(dāng)ID不連續(xù)時，它設(shè)置該標(biāo)記到L。SBCD電路134使用兩個按上述方式產(chǎn)生的標(biāo)志IECOK和AS以便產(chǎn)生標(biāo)志SALK。
如在圖32中的流程圖所示那樣，在步驟SP81確定標(biāo)志IECOK是否為H，如果是，處理進(jìn)行到步驟SP82，以確定標(biāo)志AS是否為H，如果在步驟SP82確定標(biāo)志AS為H，處理進(jìn)行到步驟SP83，在此處標(biāo)志SALK設(shè)置到H。
如果在步驟SP81確定標(biāo)志IECOK為L或在步驟SP82確定標(biāo)志AS為L，則處理進(jìn)行到步驟SP84，在此處將標(biāo)志SALK設(shè)置到L。
如上所述，如果三個或更多個連續(xù)的IED是正常的以及如果三個或更多個連續(xù)的ID每個遞增一，則SBCD電路1830設(shè)置標(biāo)志SALK到H。如果三個或更多個連續(xù)的IED不正?；蛉齻€連續(xù)的ID的檢測失效，則標(biāo)志SALK設(shè)置到L。
通過參照上述SALK標(biāo)志和ID數(shù)據(jù)的狀態(tài)，主CPU1814檢測拾取器106在光盤104上的訪問位置。
PI1糾正的結(jié)果可以加到圖33A-33D所示的SAlock或SAunlock的狀態(tài)。此外，雖然SAlock或SAunlock的參考次數(shù)優(yōu)選設(shè)置在3，但通過主CPU1814可設(shè)置在不同的值。
如果當(dāng)SALK＝L(SALK＝H)時SYLK成為L(SYUL＝H)，則復(fù)位由EFM+解調(diào)器1804寫入EFM+解調(diào)的數(shù)據(jù)到RAM1818以及到ECC控制器1816。非鎖定狀態(tài)接著被消除(SAUL＝L)，SYLK變成H。之后，重新開始寫入EFM+解調(diào)的數(shù)據(jù)到RAM1818。
非鎖定狀態(tài)能夠由主CPU1814強(qiáng)制執(zhí)行。例如，主CPU1814在道轉(zhuǎn)移之后能起動非鎖定狀態(tài)以便復(fù)位ECC控制器1816。該非鎖定狀態(tài)能夠或者由主CPU1814消除，或者簡單地自動地消除而無需主CPU1814的指令。
如果SYLK＝H(鎖定狀態(tài))并且扇區(qū)信息的位6為1，這指示扇區(qū)的起點(diǎn)，則如圖26A-26H所示那樣，SBCD電路1810保持block-top到H直到SYLK變成L，指示鎖定釋放。如果b1ock-top＝L，則一旦SCSY和main-FMSY兩者已變成H，EFM+W幀的值就從12改變到零，這指示扇區(qū)的起點(diǎn)。對于每個主幀，EFM+W幀的值重復(fù)地由0最高變到12。
但是，如果block-top＝H，則如圖27A-27H所示那樣，EFM+W幀的值連續(xù)遞增，甚至在它已經(jīng)達(dá)到13之后。結(jié)果，如在圖21中所示那樣，在每個ECC塊的主幀中的數(shù)據(jù)被按順序儲存。
當(dāng)執(zhí)行PI1糾正時，EFM+解調(diào)的數(shù)據(jù)連續(xù)地并類似地寫入到RAM1818，一旦在一個ECC塊(208行數(shù)據(jù))中的數(shù)據(jù)的PI1糾正已被完成，就執(zhí)行在PO列的方向的ECC處理(PO糾正)。
為了在PO列的方向讀出數(shù)據(jù)，PO行必須解除交錯(圖16)。這樣，如果讀出相應(yīng)于圖21中所示的第N字節(jié)的列，則該列中的數(shù)據(jù)被向下讀出而跳過交錯的PO各行，而且只有在相應(yīng)于該第N字節(jié)的相同列中的各PO行的代碼被讀出并加到ECC核心電路1820。
一旦ECC核心電路1820完成PO糾正(除在圖21的右邊的(10個)PI列之外的所有列，即，172個列，都已處理完畢)，就執(zhí)行PI2糾正(PI糾正的第二次處理)。再次執(zhí)行在各PI行方向的ECC處理，以便改進(jìn)糾錯性能。
在PO校正中，依靠在PI1糾正結(jié)果基礎(chǔ)上產(chǎn)生的差錯標(biāo)志(一個PI1標(biāo)志)來執(zhí)行擦除糾正。在PI2糾正中，使用在pO糾正結(jié)果基礎(chǔ)上產(chǎn)生的差錯標(biāo)志(一個PO標(biāo)志)也執(zhí)行擦除糾正。如上所述，執(zhí)行這些擦除糾正以改進(jìn)糾錯性能。
已完成PI2糾正的數(shù)據(jù)的PI序列由RAM1818傳送到OCTL電路1822，在該電路中使用圖29中所示的扇區(qū)信息的位3-0來為每一個扇區(qū)解擾主數(shù)據(jù)。此外，OCTL電路1822執(zhí)行與EDC相關(guān)的計算。基于這些計算結(jié)果以及由于存在加到該主數(shù)據(jù)的差錯標(biāo)志，確定在所要求的扇區(qū)中是否存在任何差錯?；谶@個確定，主CPU1814確定數(shù)據(jù)是否應(yīng)該再次從光盤104讀出。如果是，則主CPU1814試圖再次訪問光盤104。否則，在包含差錯的扇區(qū)中的數(shù)據(jù)輸出到多路復(fù)用數(shù)據(jù)分離器704(圖7)。
ECC核心電路1820最好包括一般的Reed-Solomon代碼糾錯LSI(大規(guī)模集成電路)，使代碼長度、奇偶校驗(yàn)數(shù)、以及糾正模式(正常糾正或既正常糾正又擦除糾正)能進(jìn)行編程。ECC核心1820還最好使多編碼和連續(xù)編碼數(shù)據(jù)(不同代碼長度的多個代碼序列)能實(shí)時解碼。
Reed-Solomon代碼糾錯LSI包括例如市場上從SONY(商標(biāo))可購得的CXD 307-111G，用這些LSI構(gòu)成的專用集成電路(ASIC)可以用作ECC核心。可以任選地將這樣的ECC核心包含在圖21中所示的ECC核心電路1820中。
圖33A-33D表示在糾錯操作期間信號的時序。在該圖中，ESTT(圖33A)是指示(PI或PO行)代碼起點(diǎn)的控制信號，ECDE(圖33B)是指示(PI或PO行)代碼結(jié)束的控制信號。ECYE(圖33C)是指示代碼(PI或PO行)周期的結(jié)束的控制信號。這些信號從RAM控制器1812通過ECC控制器1816加到ECC核心電路1820。ECC核心電路1820使用這些控制信號去識別由RAM1818提供的數(shù)據(jù)。
如圖33A-33D所示那樣，PI代碼在ESTT和EDCE之間的182個ECCK周期轉(zhuǎn)移。PO代碼也在ESTT和ECDE之間的208個ECC周期轉(zhuǎn)移。
如果PI行中的代碼和PO列中的代碼具有不同的代碼長度，則通過使代碼周期長應(yīng)適應(yīng)到PI行和PO列代碼長度中較長的那個長度(在本實(shí)施例是PO列代碼的208)，待糾正的數(shù)據(jù)(EDT)和用于擦除糾正的差錯標(biāo)志(PI1，PI2和PO標(biāo)記)如圖33A-33D所示那樣能用同樣的定時輸入而與代碼序列無關(guān)。能夠?yàn)橹T如代碼長度和奇偶校驗(yàn)數(shù)之類的參數(shù)設(shè)置數(shù)值。設(shè)置可以通過提供一個新的設(shè)置數(shù)據(jù)到ECC核心電路1820來進(jìn)行改變，以便當(dāng)ESTT變成H時，允許該電路根據(jù)提供的數(shù)據(jù)自動地改變其內(nèi)部設(shè)置。
使用由下式表示的477個ECCK的周期來輸出數(shù)據(jù)糾正的結(jié)果通過量＝2×NCYC+3×PCYC+13＝2×208+3×16+13＝477(ECCK)…(5)在上式中，NCYC代表PI行和PO列代碼長度中較長的那個代碼長度，而PCYC代碼代表較多的校驗(yàn)次數(shù)。如圖36A-36E所示。OSTT(圖33D)從ECC核心電路1820輸出到ECC控制器1816比ESTT(圖33A)的時間滯后數(shù)據(jù)輸出周期要求的時間(當(dāng)輸出糾正結(jié)果時)。在本實(shí)施例中OSTT相對于ESTT延遲477個ECCK。
如果已執(zhí)行檢錯，并發(fā)現(xiàn)檢測的差錯是可以糾正的，則當(dāng)OSTT(圖34E)變成H時，ECC核心電路1820輸出O.CODEERR(圖34G)＝L到ECC控制器1816。之后，當(dāng)ECOR(圖34F)為H時，指示差錯模式的8位數(shù)據(jù)(差錯的數(shù)據(jù)與之異或邏輯相加以得到正確數(shù)據(jù)的數(shù)據(jù))ECD[70](圖34H)和差錯位置(指示差錯發(fā)生位置(一個地址)的8位數(shù)據(jù))ECA[70](圖34I)被輸出。
在擦除糾正模式中，相應(yīng)于差錯標(biāo)志EFLG(圖34C)輸入位置的差錯位置ECA[70]數(shù)據(jù)被保證得到輸出，但是如果在那個位置的數(shù)據(jù)是正確的，則差錯模式ECD[70]＝0。
如果該差錯是不可糾正的，OSTT(圖34E)轉(zhuǎn)換到H，O.CODEERR(圖34G)同時轉(zhuǎn)換到H，而ECOR(圖34F)接著被防止變成H(在這個定時圖中未示出)。此外，O.CODEERR的輸出(圖34G)被鎖存直到OSTT(圖34E)再次改變到H，而ECOR(圖34F)、ECD[70](圖34H)、以及ECA[70](圖34I)繼續(xù)輸出直到OSTT(圖34E)再次改變到H。
圖35A-E，36A-E，和37A-E是表示在ECCA處理期間提供的控制的定時圖。在圖35B、36B以及37B中所示的PI1-R、PO-R以及PI2-R分別指示數(shù)據(jù)EDT[70]的PI1(PI糾正的首次處理)、PO(PO糾正)、和數(shù)據(jù)PI2(PI糾正的再處理)序列的定時，以及將糾正差錯的EFLG(圖34C)從RAM1818通過ECC控制器1816電路136傳送到ECC核心電路1820。
如圖35A，36A，和37A中所示那樣，提供182次MWRQ信號，以便將在一個PI行中的數(shù)據(jù)EFM+W(182字節(jié)數(shù)據(jù))從EFM+解調(diào)器1804寫入到RAM1818，由此在一個PI行中的EFM+解調(diào)數(shù)據(jù)被寫到RAM1818。在一個PI行中的數(shù)據(jù)正寫入的同時，在ECC塊中已寫到RAM1818的數(shù)據(jù)被讀出并通過ECC控制器1816轉(zhuǎn)移到ECC核心電路1820。即，在一個PI行中的數(shù)據(jù)正以低速寫入RAM1818的同時，在另一PI行或PO列中的已寫入的數(shù)據(jù)以高速讀出三次。如果在扇區(qū)的起點(diǎn)在該P(yáng)I行中的數(shù)據(jù)被轉(zhuǎn)移，則子代碼數(shù)據(jù)(ID和IED)也被讀出。寫和讀操作是這樣來執(zhí)行的，即當(dāng)執(zhí)行一個操作時，另一個處于暫停狀態(tài)。
如果，例如執(zhí)行ECC塊的PI1糾正，則在一個PI行中執(zhí)行寫數(shù)據(jù)期間讀出一個PI行中的數(shù)據(jù)。這個在一個PI行中的數(shù)據(jù)從RAM1818讀出并通過ECC控制器1816轉(zhuǎn)移到ECC核心電路1820。雖然在圖35B，36B，和37B中使用208個ECCK來讀出用于PI1糾正的數(shù)據(jù)PI1-R，但是，該ECCK的數(shù)量適合于數(shù)據(jù)長度為最長的PO列的長度，而只有182個ECCK實(shí)際用于數(shù)據(jù)傳送，以便傳送PI行中的數(shù)據(jù)。
圖38是一個流程圖，說明RAM控制器1812周來到/從RAM1818寫入/讀出數(shù)據(jù)以便執(zhí)行ECC糾正的程序。在步驟SP101，RAM控制器1812將一PI行中的數(shù)據(jù)從RAM1818轉(zhuǎn)移到ECC核心電路1820。在本實(shí)施例中，PI代碼(一奇偶校驗(yàn)碼)和PO代碼(一奇偶校驗(yàn)碼)加到每個ECC塊。直到來自第一ECC塊的數(shù)據(jù)的第一PI序列的糾正和回寫(wrte-back)結(jié)束，來自同一ECC塊的讀出數(shù)據(jù)PI2-R的PI2序列或者數(shù)據(jù)PO-R的PO序列才能傳送。對于這種情況，在后來的2×208 ECCK期間無數(shù)據(jù)傳送。如果有子代碼數(shù)據(jù)跟隨在以上數(shù)據(jù)之后，則該子代碼數(shù)據(jù)將在步驟SP102傳送。這樣，RAM控制器1812順序地傳送在第一ECC塊的一個PI行中的數(shù)據(jù)和子代碼數(shù)據(jù)(當(dāng)需要時)。
在步驟103確定在該第一ECC塊的208行的PI1-R數(shù)據(jù)是否已傳送，以及因此在該第一ECC塊的208 PI行中的所有數(shù)據(jù)的傳送是否完成。如果否，處理返回步驟SP101；否則，處理進(jìn)行到步驟SP104。
在步驟104，RAM控制器1812在隨后的182 MWRQ周期起動在第一ECC塊之后的第二ECC塊的PI1-R和第一ECC塊的PO-R的傳送。即，在隨后的182 MWRQ周期首先傳送第一ECC塊之后的第二ECC塊的PI1-R，然后將第一ECC塊的PO-R轉(zhuǎn)移兩次(轉(zhuǎn)移在兩列中的PO數(shù)據(jù))。
這些操作在182個MWRQ的每個周期執(zhí)行。一旦在第一ECC塊的172列中的PO數(shù)據(jù)被傳送，在步驟105 RAM控制器1812得到一個肯定結(jié)果并在接著的步驟106中轉(zhuǎn)移來自第一ECC塊的數(shù)據(jù)PI2-R的PI2序列。數(shù)據(jù)PI2-R的傳輸時序與在圖36B中所示的第一ECC塊的數(shù)據(jù)PO-R的傳輸時序相同。此時，數(shù)據(jù)PI1-R屬于下一個ECC塊(第二個ECC塊)。在第一ECC塊的208 PI行中的PIER按此方式傳送。而當(dāng)?shù)谝籈CC塊的PI1-R，PO-R以及PI2-R的處理結(jié)束時，RAM控制器1812在步驟SP107得到一個肯定結(jié)果，處理返回步驟SP101，以便繼續(xù)處理下一個ECC塊。
ECCK(圖34A)僅當(dāng)數(shù)據(jù)傳送時才從RAM控制器1812輸出到ECC核心電路1820。此外，如上所述，在轉(zhuǎn)移的數(shù)據(jù)輸入477個時鐘(ECCK)之后輸出該傳送數(shù)據(jù)的糾正結(jié)果。這樣當(dāng)傳送與此序列隔兩個的序列的數(shù)據(jù)(圖35B，36B，和37B)時，輸出確定該數(shù)據(jù)序列是否包含差錯的判定結(jié)果(圖35C，36C，和37C)。該輸出被儲存在下面描述的ERR FIFO電路3904中(圖39)。
當(dāng)如上所述待糾錯的數(shù)據(jù)從RAM1818輸入到ECC控制器1816時，控制器1816執(zhí)行一個PI行中的數(shù)據(jù)的PI1糾正，并在477 ECCK之后輸出結(jié)果(圖35C，36C，和37C)。這些結(jié)果被傳送并暫存在下述的用作ECC控制器1816緩沖器的ERR FIFO 3904中。該數(shù)據(jù)再從ERR FIFO 3904讀出，返回傳送到RAM1818作為已完成糾正的數(shù)據(jù)，并如圖36D和37D中所示那樣被寫入作為數(shù)據(jù)PI1-W。已完成PO或PI2糾正的數(shù)據(jù)也寫入到RAM1818分別作為數(shù)據(jù)PO-W或PI2-W。
如圖35E，36E和37E所示那樣，已完成糾錯的數(shù)據(jù)使用182個SDCK周期再為每個PI行讀出并從OCTL電路1822輸出。
圖39，其中和圖18中相同的元部件使用相同的標(biāo)號，是說明在糾錯處理期間最佳信號流的方塊圖。ECC控制器1816最好包括存儲器裝置(ERRCOUNT)3902，另一存儲器裝置(ERR FIFO)3904，標(biāo)志存儲器(FLAGRAM)3906，以及異或(EX-OR)邏輯相加電路3908。
差錯存儲器裝置3904是具有先進(jìn)先出數(shù)據(jù)儲存能力的存儲器裝置。標(biāo)志存儲器3906是另一存儲器裝置。異或邏輯相加電路3908是用于異或邏輯相加兩個量的裝置。
在RAM控制器1812的控制下，從EFM+解調(diào)器1804輸出的已解調(diào)數(shù)據(jù)被寫入到RAM1818。儲存在每個扇區(qū)起點(diǎn)的SUB數(shù)據(jù)(ID和IED)從RAM1818讀出并轉(zhuǎn)移到SBCD電路1810。如圖29所示，SBCD電路1810產(chǎn)生扇區(qū)信息SI。該扇區(qū)信息SI從SBCD電路1810傳送并寫入到RAM1818。RAM控制器1812通過ECC控制器1816將寫到RAM1818的在一個PI行中的數(shù)據(jù)提供到ECC核心電路1820(在圖39中，為方便說明，EDT數(shù)據(jù)被表示直接加到ECC核心電路1820)作為由8位的組構(gòu)成的糾錯數(shù)據(jù)EDT。當(dāng)一個PI行中的數(shù)據(jù)加到ECC核心電路1820時，電路1820使用PI代碼產(chǎn)生8位糾錯數(shù)據(jù)ECD(圖34H)以及8位糾錯地址ECA(圖34I)。糾錯數(shù)據(jù)ECD和糾錯地址ECA被傳送并從ECC核心電路1820寫入到ERR FIFO 3904。
為實(shí)際地糾錯，RAM控制器1812讀出在該P(yáng)I行中的數(shù)據(jù)EDT并將其提供到異或電路3908。異或電路3908被供有來自ERR FIFO 3904的糾錯數(shù)據(jù)ECD和糾錯地址ECA。異或電路3908通過將糾錯數(shù)據(jù)ECD與從RAM控制器1812讀出的數(shù)據(jù)EDT在糾錯地址ECA指定的位上進(jìn)行異或邏輯和操作來糾錯。已糾錯數(shù)據(jù)通過RAM控制器1812寫回到RAM1818。
此外，ECC核心電路1820根據(jù)ECD和ECA產(chǎn)生如圖40所示的由8位數(shù)據(jù)組成的糾錯結(jié)果ER，并將結(jié)果ER加到ERR COUNT 3902用于儲存。該一個字節(jié)的糾錯結(jié)果ER通過RAM控制器1812寫入RAM1818以便與圖21中所示的PI行相對應(yīng)。
在圖40中所示的糾錯結(jié)果ER的8位數(shù)據(jù)表示下列信息位7不可糾正的差錯(0可糾正的，1不可糾正的)(1如果發(fā)現(xiàn)在該系列中的差錯是不可糾正的)位6PO(0PI，1；PO)(表示來自PI行或PO列)位5PI2(0PI1，1PI2)(表示系列是PI1或PI2系列)位4糾正的數(shù)目(糾錯數(shù)的第五位(最高有效位)的值)位3糾正的數(shù)目(表示糾錯數(shù)的四位的第四位的值)位2糾正的數(shù)目(表示糾錯數(shù)的四位的第三位的值)位1糾正的數(shù)目(表示糾錯數(shù)的四位的第二位的值)位0糾正的數(shù)目(表示糾錯數(shù)的四位的第一位的值)指示數(shù)據(jù)是否已由PI1糾正處理糾正的差錯標(biāo)志(糾錯結(jié)果ER的PI1標(biāo)志和位7)儲存在ERR COUNT 3902中作為糾錯結(jié)果ER的一部分以及還儲存在FLAG RAM 3906C中。
這樣的PI1糾正處理執(zhí)行208個PI行，如圖21所示。
RAM控制器182從RAM1881讀出第一PO列中的208個字節(jié)的數(shù)據(jù)并通過ECC控制器1816將這樣的數(shù)據(jù)加到ECC核心電路1820作為EDT。還讀出已寫入到FLAG RAM 3906的PI1標(biāo)志并將其加到ECC核心電路1820。ECC核心電路1820使用模式PO和PI1標(biāo)志產(chǎn)生ECD和ECA，用于正常糾正或擦除糾正。ECD和ECA從ECC核心電路1820加到ERR FIFO 3904并儲存在那里。由ECC核心電路1820根據(jù)ECD和ECA產(chǎn)生的該P(yáng)O列的糾錯結(jié)果ER也轉(zhuǎn)移并儲存在ERR COUNT 3902中。相應(yīng)于糾錯結(jié)果的位7的PO標(biāo)志也寫入到FLAG RAM 3906。
在已從RAM1818中讀出的PO列中的數(shù)據(jù)EDT被加到異或電路3908。異或電路3908還供有來自ERR FIFO 3904的ECD和ECA。異或電路3908通過異或邏輯把ECD和EDT相加來糾正差錯，以便對應(yīng)于由ECA指定的地址的各位。已糾錯的數(shù)據(jù)被寫回到RAM1818。
此外，對該P(yáng)O列的糾錯結(jié)果ER從ERR COUNT 3902讀出并寫入到RAM1818。該P(yáng)O列的糾錯結(jié)果ER被順序地寫入到對應(yīng)于172個PI行的位置(從頂部開始)。
對172個PO列執(zhí)行這樣的PO糾正。
如果在PI1和PO糾正處理之后執(zhí)行PI2糾正處理，則在第一個PI行的數(shù)據(jù)從RAM1818讀出作為EDT，并加到ECC核心電路1820。已寫入到FLAG RAM 3906的PO標(biāo)志也讀出并加到ECC核心電路1820。ECC核心電路1820使用此PO標(biāo)志和PI奇偶校驗(yàn)以便產(chǎn)生ECD和ECA并把二者都加到ERR FIFO 3904。
已寫入到ERR FIFO 3904的ECD和ECA和在加到異或電路3908的PI列中的數(shù)據(jù)以及從RAM1818讀出的數(shù)據(jù)進(jìn)行異或邏輯相加操作以便糾錯。對于差錯已糾錯的數(shù)據(jù)通過RAM控制器1812由異或電路3908寫入到RAM1818。
ECC核心電路1820還根據(jù)ECD和ECA產(chǎn)生糾錯結(jié)果ER并將它們加到ERR COUNT 3902以便儲存。相應(yīng)于位7的PI2標(biāo)志也寫到FLAG RAM3906。
已寫到ERR COUNT 3902的PI2行的糾錯結(jié)果ER處從ERR COUNT3902讀出并寫入RAM1818。PI2行的糾錯結(jié)果ER寫到各相應(yīng)于ECC塊的208個PI行的每個PI行的位置。
圖41A-41G是表示用于對存取RAM1818的總線仲裁的時序圖。在該圖中，EFMREG(圖41A)是由EFM+解調(diào)器1804輸出到RAM控制器1812的信號，以便請求向RAM1818寫入EFM+已解調(diào)數(shù)據(jù)。OUTREQ(圖41B)是由OCTL電路1822輸出到RAM控制器1812的信號，以便請求由RAM1818讀出ECC處理后的數(shù)據(jù)。ECCREQ(圖41C)是由ECC控制器1816輸出到RAM控制器1812的訪問RAM1818的信號，以便將數(shù)據(jù)轉(zhuǎn)移到ECC核心電路1820以允許它去糾錯或者以便得到已糾錯的數(shù)據(jù)，或由SBCD電路1810請求SUB傳送(ID和IED)。
RAM控制器1812對這三個信號予設(shè)優(yōu)先等級，并根據(jù)這些優(yōu)先權(quán)等級按順序輸出一確認(rèn)(ACK)信號到RAM1818，如果這些請求是同時提交的話，EFMACK(圖41D)，OUTACK(圖41E)，以及ECCACK(圖41F)是分別用于EFMREQ，OUTREQ，以及ECCREQ的確認(rèn)信號。最好優(yōu)先權(quán)等級按OUTREQ，EFMREQ，以及ECCREQ順序設(shè)置。這樣，如圖44所示那樣，按照這些優(yōu)先權(quán)等級，RAM控制器1812為相應(yīng)的REQ信號輸出一ACK信號。這些信號與用作系統(tǒng)時鐘的C11M(圖41G)同步地被接收。
如上所述，按照本發(fā)明，對RAM1818的存取是在每個指定周期期間響應(yīng)于EFMREQ，ECCREQ或OUTREQ而得到許可的。然而這個周期可以根據(jù)RAM 1818的結(jié)構(gòu)或類型或存取速度而改變。
圖42表示對RAM1818進(jìn)行存取的次數(shù)，這是為執(zhí)行一個ECC塊中的數(shù)據(jù)的PI1，PI2和PO糾正所需要的。如圖所示，為執(zhí)行PI1，PO和PI2糾正所要求的對RAM1818的存取次數(shù)為每ECC塊214716次，而每主幀的平均值為1033。例如，在寫入EFM+解調(diào)數(shù)據(jù)期間對RAM1818的存取次數(shù)是每主幀182次，而ECC的執(zhí)行周期長度是208字節(jié)(208個主幀)，所以每塊要求37856(＝182×208)次存取量。上述數(shù)值是通過對每個操作計算所要求的存取次數(shù)并將得到的值加在一起而得出的。
圖43A-43F是定時圖，表示通過OCTL電路1822由RAM1818輸出的糾錯結(jié)果數(shù)據(jù)ER的時序。在該圖中擴(kuò)展了對在圖35E，36E，和37E中所示的182個SDCK之前的部分的時基。SDCK(圖43A)表示用于輸出ER作為流數(shù)據(jù)的時鐘信號。SINF(圖43B)是扇區(qū)信息選通信號，在扇區(qū)的起點(diǎn)它變成H并指示傳送的信號是扇區(qū)信息(SI)、ESTB(圖43C)是糾錯結(jié)果選通信號，一旦它變成H，指示糾錯結(jié)果ER將被傳送。在每個PI行中，一字節(jié)被指定給PI1、PO以及PI2系列的每個糾錯結(jié)果ER，所以結(jié)果數(shù)據(jù)總共占據(jù)三個字節(jié)。由于該數(shù)據(jù)按照儲存它的順序輸出(圖21)，與特定結(jié)果相關(guān)的系列能通過檢驗(yàn)數(shù)據(jù)的位5和位6(圖40)來識別。對于不輸出其PO糾正結(jié)果的PI行，當(dāng)這樣的結(jié)果輸出時ESTB變成L。
DSTB(圖43D)是數(shù)據(jù)選通信號，當(dāng)信號SD[70](圖43E)是主數(shù)據(jù)時DSTB為H。SINF、ESTB、以及DSTB這三個信號由OCTL電路1822產(chǎn)生。如圖43E所示，緊接在PI行方向的數(shù)據(jù)使用182個SDCK輸出之前輸出扇區(qū)信息SI和糾錯結(jié)果ER。
OUTF(內(nèi)插標(biāo)志)(圖43F)是主數(shù)據(jù)的差錯標(biāo)志，該差錯標(biāo)志是在輸出之前根據(jù)儲存在FLAG RAM3906中的PI和PD不可糾正的差錯標(biāo)志而加到該主數(shù)據(jù)上的。
根據(jù)由SBCD電路1810產(chǎn)生的扇區(qū)信息的位4和位5(圖29)，OCTL電路1822確定在該已完成解碼的扇區(qū)中的數(shù)據(jù)是否應(yīng)當(dāng)輸出。如圖29中所示那樣，該扇區(qū)信息的位4和位5分別指示終止和起始扇區(qū)。這樣，OCTL電路1822輸出具有位4＝0而位5＝1的扇區(qū)數(shù)據(jù)，作為指定扇區(qū)中的數(shù)據(jù)(扇區(qū)中應(yīng)輸出的數(shù)據(jù))。
OCTL電路1822還確定，例如，主數(shù)據(jù)或EDC結(jié)果的差錯標(biāo)記的存在是否符合由主CPU1814預(yù)置的條件；如果是，就輸出解碼數(shù)據(jù)。否則，它中斷輸出解碼數(shù)據(jù)并將差錯通知主CPU1814。
例如，數(shù)據(jù)輸出條件最好為如下(1)數(shù)據(jù)應(yīng)當(dāng)被指定用于輸出；(2)不應(yīng)當(dāng)從ECC結(jié)果中檢測到差錯。
(3)不應(yīng)有差錯標(biāo)志加到主數(shù)據(jù)；如果設(shè)置了這些輸出條件，就最終輸出符合所有這些條件的數(shù)據(jù)。此外，雖然有這些條件，主CPU1814仍能強(qiáng)制地禁止數(shù)據(jù)輸出。
OCTL電路1822按圖44所示的扇區(qū)數(shù)據(jù)的輸出序列的順序連續(xù)地輸出主數(shù)據(jù)、扇區(qū)信息SI、以及糾錯結(jié)果ER。
在步驟SP111，OCTL電路首先分析儲存在扇區(qū)信息SI中的位4中的終止扇區(qū)檢測的結(jié)果以及儲存在位5中的起始扇區(qū)檢測的結(jié)果。結(jié)果，確定要將在其位4是0和位5是1的數(shù)據(jù)輸出。
處理進(jìn)行到步驟SP112，其中確定解碼數(shù)據(jù)是否應(yīng)當(dāng)輸出。如果否，處理進(jìn)行到步驟SP114，以中斷數(shù)據(jù)輸出操作。通過，例如由OCTL電路1822終止數(shù)據(jù)選通信號來達(dá)到中斷。另一方面，如果確定被解碼的數(shù)據(jù)符合輸出條件并準(zhǔn)備輸出，則處理進(jìn)行到步驟SP113。
在步驟SP113，OCTL電路1822產(chǎn)生輸出數(shù)據(jù)的每個選通信號并按以下順序輸出選通信號SINF，用于扇區(qū)信息SI(圖43B)；選通信號ESTB，用于糾錯結(jié)果ER(圖43C)；以及選通信號DSTB，用于主數(shù)據(jù)(圖43D)。處理進(jìn)行到SP115。在步驟SP115，OCTL電路1822按扇區(qū)信息SI、糾錯結(jié)果ER、以及主數(shù)據(jù)(D0，D1，D2……)的順序輸出數(shù)據(jù)，一旦所有扇區(qū)數(shù)據(jù)被輸出，扇區(qū)數(shù)據(jù)的輸出將被終止。
在上述實(shí)施例中，在182個MWRQ(PI1-R，PO-R，以及PI2-R)(圖35A-35E，36A-36E，以及37A-37E)數(shù)據(jù)傳送周期期間，從RAM1818傳送到ECC核心電路1820的數(shù)據(jù)按照傳送時鐘(ECCK)從該RAM中讀出。在該情況中，通過停止在數(shù)據(jù)傳送周期(PI1-R，PO-R，和PI2-R)之間使轉(zhuǎn)移時鐘(ECCK)停止一段指定的時間來在該停止期間停止數(shù)據(jù)(PI1-R，PO-R，以及PI2-R)的傳送。即能夠在數(shù)據(jù)(PI1-R，PO-R，以及PI2-R)系列之間形成一段不傳送數(shù)據(jù)的時間。
在此停止期間，RAM控制器1812通過使用在ERR FIFO(差錯寄存器)3904的差錯位置信息和差錯模式，通過將主數(shù)據(jù)經(jīng)ECC核心電路1820轉(zhuǎn)移到ECC控制器1816來從RAM1818讀出相應(yīng)數(shù)據(jù)，并通過由異或電路執(zhí)行異或邏輯加來糾正差錯，然后將糾正后的數(shù)據(jù)寫回入RAM1818以執(zhí)行ECC處理。
在執(zhí)行PI1校正(PI1-W)之后，RAM控制器1812讀出儲存在相應(yīng)于號數(shù)為0的主幀中的扇區(qū)地址信息ID的檢錯代碼IED，并將它們傳送到SBCD電路1810，其中號數(shù)為0的主幀是在SUB(圖35B，36B，以及37B)定時處儲存在RAM1818中的。如果SBCD電路1810檢測到實(shí)際的扇區(qū)地址ID，它根據(jù)由主CPU140指定的內(nèi)插標(biāo)志產(chǎn)生模式、起始扇區(qū)、以及終止扇區(qū)來產(chǎn)生扇區(qū)信息SI，并將該信息寫到RAM1818以與預(yù)定的PI行相對應(yīng)。
當(dāng)把EFM+已解調(diào)數(shù)據(jù)寫到RAM1818時，基于OUTREQ(圖41B)以及扇區(qū)信息SI和來自RAM1818的糾錯結(jié)果ER，RAM控制器1812讀出已糾錯的主數(shù)據(jù)，并將此信息轉(zhuǎn)移到OCTL電路1822。
如果OCTL電路1822確定準(zhǔn)備輸出基于扇區(qū)信息SI的已解碼扇區(qū)數(shù)據(jù)，則它產(chǎn)生該扇區(qū)信息SI的選通信號SINF、糾錯結(jié)果ER的選通信號ESTB、以及主數(shù)據(jù)的選通信號DSTB，并按此順序輸出每個信號。這樣，如在圖43A-43F所示那樣，該數(shù)據(jù)將按扇區(qū)信息SI，糾錯結(jié)果ER，以及主數(shù)據(jù)(D0，D1，D2……)的順序輸出。
如上所述，一旦輸出扇區(qū)數(shù)據(jù)，就在扇區(qū)信號SI之后輸出包括PI，PO和PI2糾正的3個字節(jié)的糾錯結(jié)果ER和輸出主數(shù)據(jù)，此時，通過分析在該糾錯結(jié)果ER中的位5和位6，能容易確定糾錯結(jié)果是PI還是PO(位6)以及PI1還是PI2。
此外，領(lǐng)先于扇區(qū)數(shù)據(jù)的主數(shù)據(jù)D0包括扇區(qū)地址信息ID，使得能容易確定相應(yīng)于糾錯結(jié)果ER的實(shí)際地址(在光盤104上的地址)。
按照以上結(jié)構(gòu)，通過在輸出被解碼的ECC塊數(shù)據(jù)之前立即輸出扇區(qū)信息SI和糾錯結(jié)果ER，能幾乎在輸出主數(shù)據(jù)的同時得到在主數(shù)據(jù)的扇區(qū)單元中的糾錯結(jié)果ER和在光盤104上的該扇區(qū)的地址信息。這樣就能容易進(jìn)行相應(yīng)于扇區(qū)地址信息的ECC差錯分析。
如上所述，按照本發(fā)明，可以這樣來實(shí)現(xiàn)數(shù)據(jù)解碼裝置和其方法，當(dāng)讀出記錄在記錄介質(zhì)上的已編碼數(shù)據(jù)并加以解碼時，能讀出相應(yīng)于記錄在記錄介質(zhì)上的已編碼數(shù)據(jù)的地址數(shù)據(jù)的已解碼數(shù)據(jù)的解碼信息。這樣，通過考慮相應(yīng)于該地址數(shù)據(jù)的解碼信息能容易地分析記錄介質(zhì)的情況。
此外，按照本發(fā)明，在用于再現(xiàn)視頻信號和/或音頻信號的數(shù)據(jù)再現(xiàn)設(shè)備中，可以這樣來實(shí)現(xiàn)一種數(shù)據(jù)再現(xiàn)裝置，當(dāng)已編碼數(shù)據(jù)從一記錄介質(zhì)讀出并被解碼時，能讀出相應(yīng)于記錄在該記錄介質(zhì)上的已編碼數(shù)據(jù)的地址數(shù)據(jù)的已解碼數(shù)據(jù)的解碼信息。這樣，就能容易通過考慮相應(yīng)于該地址數(shù)據(jù)的解碼信息來分析記錄介質(zhì)的情況。
雖然已在此詳細(xì)描述了本發(fā)明的說明性的實(shí)施例和其改型，但應(yīng)當(dāng)理解本發(fā)明并不局限于這些實(shí)施例和改型，本專業(yè)的技術(shù)人員還可以進(jìn)行其它的修改和變化而不脫離由所附權(quán)利要求確定的本發(fā)明的精神和范圍。
權(quán)利要求
1.一種數(shù)據(jù)解碼設(shè)備，用于糾錯解碼一個從記錄介質(zhì)再現(xiàn)的糾錯編碼數(shù)據(jù)，所說設(shè)備包括糾錯解碼裝置，用于糾錯解碼所說糾錯編碼數(shù)據(jù)，以便產(chǎn)生以幀為單位的已解碼數(shù)據(jù)，以及用于產(chǎn)生以幀為單位的解碼信息；存儲器裝置，用于儲存所說糾錯編碼數(shù)據(jù)、所說已解碼數(shù)據(jù)、以及所說解碼信息；以及存儲器控制裝置，它耦合到所說糾錯解碼裝置和所說存儲器裝置，用于按幀單元相對應(yīng)地控制所說存儲器裝置儲存所說已解碼數(shù)據(jù)和所說解碼信息，以及用于當(dāng)與代表在所說記錄介質(zhì)上的所說糾錯編碼數(shù)據(jù)實(shí)際位置的地址數(shù)據(jù)進(jìn)行幀同步時，從所說存儲器裝置讀出所說已解碼數(shù)據(jù)和所說解碼信息。
2.根據(jù)權(quán)利要求1的數(shù)據(jù)解碼設(shè)備，其中所說糾錯編碼數(shù)據(jù)按照C1/C2卷積Reed-Solomon代碼編碼。
3.根據(jù)權(quán)利要求2的數(shù)據(jù)解碼設(shè)備，其中所說存儲器控制裝置與所說C1/C2卷積Reed-Solomon代碼的每個糾錯碼系列相一致地儲存所說已解碼數(shù)據(jù)和所說解碼信息于所說存儲器中。
4.根據(jù)權(quán)利要求1的數(shù)據(jù)解碼設(shè)備，其中所說記錄介質(zhì)是一種盤式的儲存介質(zhì)，所說糾錯編碼數(shù)據(jù)存在其上面的扇區(qū)中。
5.根據(jù)權(quán)利要求4的數(shù)據(jù)解碼設(shè)備，其中，所說存儲器控制裝置當(dāng)與儲存在所說盤式存儲介質(zhì)上的所說糾錯編碼數(shù)據(jù)的扇區(qū)地址同步時，它從所說存儲器裝置讀出所說已解碼數(shù)據(jù)和所說解碼信息。
6.根據(jù)權(quán)利要求1的數(shù)據(jù)解碼設(shè)備，其中所說糾錯編碼數(shù)據(jù)通過利用在所說幀的一列方向中的糾錯內(nèi)代碼對用戶數(shù)據(jù)的幀進(jìn)行編碼以產(chǎn)生列編碼的幀然后通過利用在所說幀的一行方向中的糾錯外代碼對所說列編碼的幀進(jìn)行編碼來產(chǎn)生。
7.根據(jù)權(quán)利要求6的數(shù)據(jù)解碼設(shè)備，其中所說糾錯解碼裝置用一列單元中的一塊對所說糾錯編碼數(shù)據(jù)進(jìn)行解碼；其中所說糾錯解碼裝置用一行單元中的一塊對所說糾錯編碼數(shù)據(jù)進(jìn)行解碼；以及，其中所說糾錯解碼裝置再次對在所說列單元中的所說糾錯編碼數(shù)據(jù)進(jìn)行解碼。
8.根據(jù)權(quán)利要求7的數(shù)據(jù)解碼設(shè)備，其中所說糾錯解碼裝置包括糾錯裝置，用于根據(jù)差錯位置和差錯模式來對所說糾錯編碼數(shù)據(jù)進(jìn)行糾錯。
9.一種數(shù)據(jù)解碼方法，用于糾錯解碼從記錄介質(zhì)再現(xiàn)的糾錯編碼數(shù)據(jù)，所說方法包括下列步驟糾錯解碼所說糾錯編碼數(shù)據(jù)，以產(chǎn)生以幀為單位的已解碼數(shù)據(jù)；產(chǎn)生以幀為單位的解碼信息；儲存所說糾錯編碼數(shù)據(jù)、所說已解碼數(shù)據(jù)、以及所說解碼信息；在存儲器中按幀單元對應(yīng)地存貯所說已解碼數(shù)據(jù)和所說解碼信息；以及，當(dāng)與表示在所說記錄介質(zhì)上的所說糾錯編碼數(shù)據(jù)的實(shí)際位置的地址數(shù)據(jù)達(dá)到幀同步時，所說已解碼數(shù)據(jù)和所說解碼信息被從所說存儲器讀出。
10.根據(jù)權(quán)利要求9的數(shù)據(jù)解碼方法，其中所說糾錯編碼數(shù)據(jù)按照C1/C2卷積Reed_Solomon代碼編碼。
11.根據(jù)權(quán)利要求10的數(shù)據(jù)解碼方法，還包括與所說C1/C2卷積ReedSolomon代碼的每個糾錯代碼系列對應(yīng)地存貯所說已解碼數(shù)據(jù)和所說解碼信息的步驟。
12.根據(jù)權(quán)利要求9的數(shù)據(jù)解碼方法，其中所說記錄介質(zhì)是盤式存儲介質(zhì)，所說糾錯編碼數(shù)據(jù)儲存在其上扇區(qū)中。
13.根據(jù)權(quán)利要求12的數(shù)據(jù)解碼方法，還包括當(dāng)與儲存在所說盤式存儲介質(zhì)上的所說糾錯編碼數(shù)據(jù)的扇區(qū)地址進(jìn)行幀同步時，所說已解碼數(shù)據(jù)和所說解碼信息被讀出的步驟。
14.根據(jù)權(quán)利要求9的數(shù)據(jù)解碼方法，其中所說糾錯編碼數(shù)據(jù)通過利用在所說幀的一列方向中的糾錯內(nèi)代碼對用戶數(shù)據(jù)的幀進(jìn)行編碼以產(chǎn)生一個列編碼的幀，然后通過在所說幀的一行方向中的糾錯外代碼對所說列編碼的幀進(jìn)行編碼來產(chǎn)生。
15.根據(jù)權(quán)利要求14的數(shù)據(jù)解碼方法，其中所說糾錯解碼步驟包括下列步驟按在一列單元中的塊對所說糾錯編碼數(shù)據(jù)進(jìn)行解碼；按在一行單元中的塊對所說糾錯編碼數(shù)據(jù)進(jìn)行解碼；以及在所說列單元中對所說糾錯編碼數(shù)據(jù)再進(jìn)行解碼。
16.根據(jù)權(quán)利要求15的數(shù)據(jù)解碼方法，其中所說糾錯解碼步驟包括根據(jù)差錯位置和差錯模式對所說糾錯編碼數(shù)據(jù)進(jìn)行糾錯的步驟。
17.一種數(shù)據(jù)再現(xiàn)設(shè)備，用于自一記錄介質(zhì)再現(xiàn)糾錯編碼數(shù)據(jù)，包括再現(xiàn)裝置，用于自所說記錄介質(zhì)再現(xiàn)所說糾錯編碼數(shù)據(jù)；糾錯解碼裝置，它耦合到所說再現(xiàn)裝置，用于對所說糾錯編碼數(shù)據(jù)進(jìn)行糾錯解碼，以便產(chǎn)生以幀為單位的解碼數(shù)據(jù)，并用于產(chǎn)生以幀為單位的解碼信息；存儲器裝置，用于儲存所說糾錯編碼數(shù)據(jù)、所說已解碼數(shù)據(jù)、以及所說解碼信息；以及存儲器控制裝置，它耦合到所說糾錯解碼裝置和所說存儲器裝置，用于控制所說存儲器裝置以按幀單元對應(yīng)地儲存所說已解碼數(shù)據(jù)和所說解碼信息，以及用于當(dāng)與表示在所說記錄介質(zhì)上的所說糾錯編碼數(shù)據(jù)的實(shí)際位置的地址數(shù)據(jù)進(jìn)行幀同步時，從所說存儲器裝置讀出所說已解碼數(shù)據(jù)和所說解碼信息。
18.根據(jù)權(quán)利要求17的數(shù)據(jù)再現(xiàn)設(shè)備，其中所說糾錯編碼數(shù)據(jù)按照C1/C2卷積Reed_Solomon代碼編碼。
19.根據(jù)權(quán)利要求18的數(shù)據(jù)再現(xiàn)設(shè)備，其中所說存儲器控制裝置相應(yīng)地按所說C1/C2卷積Reed-Solomon代碼的每個糾錯碼系列儲存所說已解碼數(shù)據(jù)和所說解碼信息于所說存儲器裝置中。
20.根據(jù)權(quán)利要求17的數(shù)據(jù)再現(xiàn)設(shè)備，其中所說記錄介質(zhì)是盤式存儲介質(zhì)，所說糾錯編碼數(shù)據(jù)儲存在其上的扇區(qū)中。
21.根據(jù)權(quán)利要求20的數(shù)據(jù)再現(xiàn)設(shè)備，其中當(dāng)與儲存在所說盤式存儲介質(zhì)上的所說糾錯編碼數(shù)據(jù)的扇區(qū)地址同步時，所說已解碼數(shù)據(jù)和所說解碼信息被所說存儲器控制裝置自所說存儲器裝置讀出。
22.根據(jù)權(quán)利要求17的數(shù)據(jù)再現(xiàn)設(shè)備，其中所說糾錯編碼數(shù)據(jù)通過利用在所說幀的一列方向中的糾錯內(nèi)代碼對用戶數(shù)據(jù)的幀進(jìn)行編碼以產(chǎn)生列編碼的幀，然后通過利用在所說幀的一行方向中的糾錯外代碼對所說列編碼的幀進(jìn)行編碼來產(chǎn)生。
23.根據(jù)權(quán)利要求22的數(shù)據(jù)再現(xiàn)設(shè)備，其中所說糾錯解碼裝置按一列單元中的塊對所說糾錯編碼數(shù)據(jù)進(jìn)行解碼；其中所說糾錯解碼裝置按一行單元中的塊對所說糾錯編碼數(shù)據(jù)進(jìn)行解碼；以及其中所說糾錯解碼裝置對在所說列單元中的糾錯編碼數(shù)據(jù)再次進(jìn)行解碼。
24.根據(jù)權(quán)利要求23的數(shù)據(jù)再現(xiàn)設(shè)備，其中所說糾錯解碼裝置包括糾錯裝置，用于根據(jù)差錯位置和差錯模式對所說糾錯編碼數(shù)據(jù)進(jìn)行糾錯。
全文摘要
一種糾錯解碼設(shè)備，它通過對編碼數(shù)據(jù)進(jìn)行解碼以產(chǎn)生以幀為單位的解碼數(shù)據(jù)以及通過產(chǎn)生以幀內(nèi)單位的解碼信息而對從記錄介質(zhì)再現(xiàn)的糾錯編碼數(shù)據(jù)進(jìn)行解碼；該已解碼的數(shù)據(jù)以及解碼信息對應(yīng)地按幀單元儲存；當(dāng)與代表在該記錄介質(zhì)上的編碼數(shù)據(jù)的實(shí)際位置的地址數(shù)據(jù)進(jìn)行幀同步時，該已解碼數(shù)據(jù)及解碼信息在存儲器中讀出。
文檔編號G11B20/18GK1163459SQ97101290
公開日1997年10月29日 申請日期1997年1月22日 優(yōu)先權(quán)日1996年1月22日
發(fā)明者市川高廣, 增田昌三, 安田一博, 佐藤重治 申請人:索尼公司