專利名稱：在視頻ram中的自定時(shí)實(shí)時(shí)數(shù)據(jù)傳輸?shù)闹谱鞣椒?br> 技術(shù)領(lǐng)域：
本發(fā)明總體上說(shuō)與顯存子系統(tǒng)、圖形和顯示適配器系統(tǒng)及子系統(tǒng)有關(guān)，具體地說(shuō)是與半導(dǎo)體存儲(chǔ)器設(shè)備有關(guān)。更具體地說(shuō)，本發(fā)明與視頻RAM和其它類似存儲(chǔ)器設(shè)備有關(guān)。
視頻RAM(VRAM)是一種兩端口RAM(隨機(jī)訪問(wèn)存儲(chǔ)器)，它實(shí)質(zhì)上是一種帶一個(gè)額外第二端口的傳統(tǒng)DRAM，通過(guò)這個(gè)第二端口可以串行地訪問(wèn)存儲(chǔ)器中的數(shù)據(jù)。VRAM由RAM陣列、串行訪問(wèn)存儲(chǔ)器(SAM)陣列、地址/控制邏輯和傳輸門組成。RAM陣列與主(RAM)端口相連，其行為方式與DRAM或SRAM相同。而SAM陣列，有時(shí)也稱之為移位寄存器，則與VRAM的輔助(SAM或串行)端口相連，可以在稱為串行時(shí)鐘的外部異步時(shí)鐘的控制下串行地訪問(wèn)。地址/控制邏輯則管理RAM端口的地址復(fù)用并提供VRAM的控制和全局定時(shí)功能。傳輸門則用于在地址/控制邏輯的控制下在RAM陣列和SAM陣列之間傳送存儲(chǔ)數(shù)據(jù)。
VRAM的好處是，當(dāng)數(shù)據(jù)不必在RAM和SAM陣列之間傳輸時(shí)，兩個(gè)端口可以獨(dú)立并異步地操作。SAM陣列的存儲(chǔ)容量通常等于RAM陣列一行的大小，并且整個(gè)一行存儲(chǔ)器數(shù)據(jù)在RAM和SAM之間的傳送可以在單次數(shù)據(jù)傳輸訪問(wèn)中完成。兩個(gè)端口的獨(dú)立且異步的操作在顯示存儲(chǔ)器子系統(tǒng)中有極好的應(yīng)用，其中RAM端口用于更新顯示存儲(chǔ)器的內(nèi)容，而SAM端口則提供用于CRT之類的顯示器的光櫥顯示數(shù)據(jù)。RAM端口通常運(yùn)行于更新硬件(如圖形處理器)的頻率。而SAM端口的運(yùn)行頻率則通常由顯示器的要求決定。由于顯示器光櫥數(shù)據(jù)是從SAM端口取得的，所以幾乎所有的RAM端口帶寬都可用來(lái)更新顯示存儲(chǔ)器的內(nèi)容。
在顯示存儲(chǔ)器子系統(tǒng)中，VRAM通過(guò)SAM端口提供顯示數(shù)據(jù)。因?yàn)镾AM陣列只有一行顯示數(shù)據(jù)大小的容量，所以它必須在幀顯示期間不斷地加載新的顯示數(shù)據(jù)行。通常，新的顯示數(shù)據(jù)行是從比前一行地址大于一的地址處取得的。從RAM陣列向SAM陣列重新加載新的顯示數(shù)據(jù)行是通過(guò)在RAM端口執(zhí)行一個(gè)數(shù)據(jù)傳輸周期來(lái)實(shí)現(xiàn)的。RAM陣列和SAM陣列之間的數(shù)據(jù)傳輸是對(duì)RAM端口的正常DRAM訪問(wèn)周期的僅有的中斷。這些數(shù)據(jù)傳輸可分為兩種不同的類型。
1、當(dāng)SAM端口不活動(dòng)且串行時(shí)鐘停止時(shí)；2、當(dāng)SAM端口活動(dòng)且串行時(shí)鐘在運(yùn)行時(shí)。
前者通常與在顯示幀消隱期間向SAM加載下一條水平掃描線的顯示數(shù)據(jù)有關(guān)，由于串行時(shí)鐘停止了，RAM端口的數(shù)據(jù)傳輸周期不需要與串行時(shí)鐘同步。后者則通常與顯示幀的水平掃描線的活動(dòng)視頻周期有關(guān)，由于串行時(shí)鐘在運(yùn)行，RAM端口的數(shù)據(jù)傳輸周期要求與串行時(shí)鐘準(zhǔn)確地同步，以保證在SAM端口所要求的“無(wú)縫的”顯示數(shù)據(jù)流。后者在VRAM術(shù)語(yǔ)中常稱為“實(shí)時(shí)數(shù)據(jù)傳輸”，而在基于VRAM的顯示子系統(tǒng)的術(shù)語(yǔ)中常稱為“中線重載”(“Mid-Line Reload”)。
在顯示存儲(chǔ)器子系統(tǒng)的設(shè)計(jì)中，“實(shí)時(shí)數(shù)據(jù)傳輸”的控制和定時(shí)代表了主要問(wèn)題?！皩?shí)時(shí)數(shù)據(jù)傳輸”是一種定時(shí)嚴(yán)格的實(shí)時(shí)訪問(wèn)，要求RAM和SAM端口之間準(zhǔn)確地同步。這種定時(shí)嚴(yán)格的實(shí)時(shí)訪問(wèn)勢(shì)必要求具有用于同步和訪問(wèn)控制的復(fù)雜且高速的電路。正是由于這個(gè)原因，基于VRAM的顯示存儲(chǔ)器子系統(tǒng)的設(shè)計(jì)者常常為避免顯示數(shù)據(jù)“中線重載”和有關(guān)的VRAM“實(shí)時(shí)數(shù)據(jù)傳輸”而犧牲靈活性或低級(jí)地使用(under-utilize)顯示存儲(chǔ)器。
在許多基于VRAM的顯示存儲(chǔ)器子系統(tǒng)中應(yīng)用的避免中線重載的傳統(tǒng)方法有很多與顯示存儲(chǔ)器內(nèi)容如何映射至視頻顯示屏有關(guān)的限制。這些限制通常有·顯示幀的第一條水平掃描線的顯示數(shù)據(jù)的固定的開(kāi)始地址·用于產(chǎn)生每一后續(xù)水平掃描線的起始地址的地址增量，其固定地等于顯示存儲(chǔ)器子系統(tǒng)中VRAM的SAM陣列的容量，或者固定是該容量的2的整數(shù)倍分之一。
·水平掃描線長(zhǎng)度所相應(yīng)要求的顯示數(shù)據(jù)量不能大于顯示存儲(chǔ)器子系統(tǒng)中VRAM的SAM陣列的容量。
為了避免“中線重載”以及從而避免“實(shí)時(shí)數(shù)據(jù)傳輸”，所有這些限制都必須滿足。對(duì)于通用的圖形適配器或顯示控制器，這些限制是不能施行的。
一些現(xiàn)在的1Mb VRAM使用了另一種避免“實(shí)時(shí)數(shù)據(jù)傳輸”的方法。這些VRAM具有了一種稱為“分離寄存器”(Split-Register)的特點(diǎn)。這些VRAM將其SAM陣列分為兩半，這兩半可以通過(guò)所謂的“分離寄存器數(shù)據(jù)傳輸”進(jìn)行各自獨(dú)立的加載，籍此，當(dāng)其中一半執(zhí)行加載時(shí)另一半可以保持活動(dòng)。這一特點(diǎn)對(duì)緩解該問(wèn)題有很大的作用，但是它沒(méi)有充分且高效地利用SAM陣列的存儲(chǔ)容量，而且勢(shì)必要求兩倍于未采用“分離寄存器”特點(diǎn)的數(shù)據(jù)傳輸訪問(wèn)量。
另一種建議替代的方案是在VRAM內(nèi)部維護(hù)所有的傳輸定時(shí)，而不是通過(guò)控制器進(jìn)行外部定時(shí)。這種方案在維持定時(shí)嚴(yán)格的數(shù)據(jù)傳輸所要求的高準(zhǔn)確度的同時(shí)容許“實(shí)時(shí)數(shù)據(jù)傳輸”。在這里，由于所有的傳輸都是由VRAM根據(jù)預(yù)編程在VRAM中并且與串行時(shí)鐘同步的參數(shù)自動(dòng)進(jìn)行內(nèi)部初始化，所以這種傳輸很容易與串行輸出流同步。使用這一方案，就不必在定時(shí)中引入外部控制，從而可以實(shí)現(xiàn)實(shí)時(shí)數(shù)據(jù)傳輸所要求的高精確度的定時(shí)。
然而，這一方案也有多個(gè)缺點(diǎn)首先，為了適應(yīng)內(nèi)部定時(shí)傳輸?shù)囊螅@種VRAM的設(shè)計(jì)非常復(fù)雜，這使得它與傳統(tǒng)VRAM不兼容。其次，由于參數(shù)的靜態(tài)本質(zhì)使得在正常操作時(shí)重排串行數(shù)據(jù)輸出變得困難，因而這種設(shè)計(jì)缺乏靈活性。再次，VRAM必須在執(zhí)行內(nèi)部數(shù)據(jù)傳輸時(shí)向VRAM存儲(chǔ)器控制器提供忙信號(hào)或者等待狀態(tài)以避免對(duì)RAM端口同時(shí)發(fā)生訪問(wèn)。再其次，處理這種忙(信號(hào))的協(xié)議增加了視頻控制器電路的復(fù)雜性，若是有多個(gè)忙信號(hào)需要管理就尤其如此。而且，這種忙握手協(xié)議使得任何現(xiàn)存視頻控制器都不能適用于這種VRAM。
本發(fā)明通過(guò)新穎地增強(qiáng)傳統(tǒng)的視頻隨機(jī)訪問(wèn)存儲(chǔ)器(VRAM)設(shè)備，簡(jiǎn)單而高效地消除了傳統(tǒng)上與在基于VRAM的存儲(chǔ)器子系統(tǒng)中應(yīng)用的實(shí)時(shí)數(shù)據(jù)傳輸有關(guān)的復(fù)雜性和高速電路的潛在要求。而且，系統(tǒng)不會(huì)受到嚴(yán)格的映射限制，不需要犧牲SAM的效率。此外，VRAM的設(shè)計(jì)不是過(guò)份復(fù)雜，極其靈活且效能高，不必引入等待狀態(tài)握手協(xié)議因而與現(xiàn)存視頻控制器完全兼容，是對(duì)傳統(tǒng)VRAM數(shù)據(jù)傳輸?shù)囊环N自然擴(kuò)展。
根據(jù)本發(fā)明，視頻RAM半導(dǎo)體存儲(chǔ)器設(shè)備包括帶有用于輸入行、列和目標(biāo)地址的地址輸入(設(shè)施)的RAM陣列；帶有串行輸出端口的串行訪問(wèn)陣列。視頻RAM含有地址/控制邏輯，能檢測(cè)RAS時(shí)鐘之類的激勵(lì)。RAS時(shí)鐘來(lái)自于外部控制器，指示了用于RAM陣列和串行訪問(wèn)陣列之間數(shù)據(jù)傳輸?shù)拇致詴r(shí)序位置。該控制邏輯接著將提供控制信號(hào)，這些控制信號(hào)內(nèi)部地與串行時(shí)鐘同步，而且是在引出指針(tap pointer)等于某個(gè)特定值的周期內(nèi)發(fā)生的。這個(gè)特定值就是比可編程的目標(biāo)值或輸入目標(biāo)地址少1的那個(gè)值。這將使得RAM陣列中相應(yīng)于某個(gè)輸入行地址的行在RAM陣列與串行訪問(wèn)陣列中傳輸。
本發(fā)明的上述及其他目標(biāo)、特點(diǎn)和優(yōu)點(diǎn)將在以下書(shū)面細(xì)節(jié)描述中變得更清楚。
本發(fā)明的可信的新特點(diǎn)在附后的權(quán)利要求中進(jìn)行了闡述。本發(fā)明自身、其較佳的使用模式及其更多的目標(biāo)和優(yōu)點(diǎn)，通過(guò)結(jié)合下述附圖，參閱后面關(guān)于一個(gè)說(shuō)明性的實(shí)施例的詳細(xì)描述就能最好地理解。


圖1根據(jù)本發(fā)明的一個(gè)較佳實(shí)施例刻畫(huà)了VRAM的模塊圖。
圖2給出了串行時(shí)鐘非活動(dòng)時(shí)傳統(tǒng)的讀數(shù)據(jù)傳送周期的時(shí)序圖。
圖3給出了串行時(shí)鐘活動(dòng)時(shí)傳統(tǒng)的讀數(shù)據(jù)傳送周期的時(shí)序圖，即所謂的“實(shí)時(shí)數(shù)據(jù)傳輸”。
圖4根據(jù)本發(fā)明的較佳實(shí)施例刻畫(huà)了帶有三個(gè)參數(shù)的一般情形下自定時(shí)數(shù)據(jù)傳輸(STDT)實(shí)時(shí)讀數(shù)據(jù)傳送周期的時(shí)序圖。
圖5根據(jù)本發(fā)明的較佳實(shí)施例給出了帶有兩個(gè)參數(shù)的情形下STDT(自定時(shí)數(shù)據(jù)傳輸)實(shí)時(shí)讀數(shù)據(jù)傳送周期的時(shí)序圖。
參閱附圖特別是圖1，其中根據(jù)本發(fā)明的較佳實(shí)施例刻畫(huà)了VRAM的模塊圖。該VRAM由RAM陣列10、SAM陣列20、地址/控制邏輯30、傳輸門40和引出指針(TAP)50組成。RAM陣列10與VRAM的主(RAM)端口相連，并且在地址/控制邏輯30的控制下的運(yùn)行方式與DRAM或SRAM相同。SAM陣列20，有時(shí)亦稱移位寄存器，與VRAM的從(SAM或串行)端口相連，并且可以在外部異步時(shí)鐘(串行時(shí)鐘)的控制下串行地訪問(wèn)。對(duì)SAM20的串行訪問(wèn)是由引出指針(TAP)50控制的。引出指針從一個(gè)計(jì)數(shù)器中產(chǎn)生一個(gè)地址送至SAM20，這個(gè)計(jì)數(shù)器每過(guò)一個(gè)串行時(shí)鐘周期增加。引出指針(TAP)50在地址/控制邏輯30的控制下加載一個(gè)初始地址，并且每經(jīng)歷一個(gè)串行時(shí)鐘周期就將其計(jì)數(shù)器加一個(gè)值，直到到達(dá)計(jì)數(shù)上限為止，到達(dá)上限時(shí)就繞回到初始值。地址/控制邏輯30管理地址復(fù)用和RAM端口上的數(shù)據(jù)流，并為VRAM提供全部的控制和全局定時(shí)功能。傳輸門40用于在地址/控制邏輯30的控制下的RAM陣列10和SAM陣列20之間的存儲(chǔ)器數(shù)據(jù)傳送。
現(xiàn)在參照?qǐng)D2，其中給出了串行時(shí)鐘不活動(dòng)時(shí)傳統(tǒng)的讀數(shù)據(jù)傳送周期的時(shí)序圖。在傳統(tǒng)的VRAM中，讀數(shù)據(jù)周期通過(guò)在行地址選通(RAS)信號(hào)下降沿設(shè)置為低電平的數(shù)據(jù)傳輸/輸出允許(DT/0E)來(lái)指示。在RAS的下降沿，行地址(R)可從地址輸入中得到，行R被激活。在列地址選通信號(hào)(CAS)的下降沿，從地址輸入中得到的是列地址(C)。其后，實(shí)際的RAM→SAM的數(shù)據(jù)傳送在DT/OE的上升沿發(fā)生。在數(shù)據(jù)傳送發(fā)生時(shí)，SAM20中加載了RAM陣列10中行R的內(nèi)容，而引出指針(TAP)50中則加載了列地址C。在實(shí)際數(shù)據(jù)傳送之后的串行時(shí)鐘的第一個(gè)上升沿，開(kāi)始于由第一個(gè)串行時(shí)鐘上升沿時(shí)刻的引出指針值所給出的SAM地址處的SAM20中的新內(nèi)容就可從SAM端口中獲得。這些串行數(shù)據(jù)的第一項(xiàng)就是來(lái)自于行R且列地址為C(該數(shù)據(jù)項(xiàng)可用簡(jiǎn)化的標(biāo)記{R；C}表示，為了簡(jiǎn)便，本文將通篇使用這種標(biāo)記)。串行時(shí)鐘的各后繼上升沿將使得引出指針50增加，并在SAM端口串行地給出SAM20的內(nèi)容{R；C}后跟{R；C＋1}，{R；C＋2}；依此類推。
圖3顯示了串行時(shí)鐘活動(dòng)時(shí)傳統(tǒng)的讀數(shù)據(jù)傳送(所謂的“實(shí)時(shí)數(shù)據(jù)傳送”)周期的時(shí)序圖。如圖3所示，如果讀數(shù)據(jù)傳輸是在串行時(shí)鐘運(yùn)行時(shí)執(zhí)行的，那么為了維護(hù)SAM端口上正確的數(shù)據(jù)序列，由DT/OE上升沿激發(fā)的數(shù)據(jù)傳輸必須在正確的串行時(shí)鐘周期內(nèi)準(zhǔn)確地定時(shí)。
目前的VRAMs的串行時(shí)鐘的最小周期為15ns而且常常要求DT/OE的上升沿的出現(xiàn)不能早于前次串行時(shí)鐘上升沿之后的5ns時(shí)刻也不能晚于下一次串行時(shí)鐘上升沿之前的5ns時(shí)刻。這意味著傳輸必須定時(shí)在小至5ns的“窗口”之中，要求有極為高速的電路。而且將來(lái)VRAMs可能會(huì)有更快的串行時(shí)鐘(傳送)“窗口”也就會(huì)相應(yīng)變得更小了。
本發(fā)明的自定時(shí)實(shí)時(shí)數(shù)據(jù)傳送VRAM能夠在非常狹小的定時(shí)“窗口”中對(duì)實(shí)時(shí)數(shù)據(jù)傳送進(jìn)行準(zhǔn)確的定時(shí)，而不需要高速的外部控制電路。該VRAM不需要外部控制器提供傳送定時(shí)，而是通過(guò)內(nèi)部定時(shí)的數(shù)據(jù)傳輸來(lái)獲得高精確度的，這種內(nèi)部定時(shí)的數(shù)據(jù)傳輸能夠簡(jiǎn)單且高效地同步定時(shí)嚴(yán)格的實(shí)時(shí)訪問(wèn)。
現(xiàn)在參閱圖4，其中刻畫(huà)了正如本發(fā)明的較佳實(shí)施例所描述的，在帶三個(gè)參數(shù)的一般情況下自定時(shí)數(shù)據(jù)傳輸(STDT)實(shí)時(shí)讀數(shù)據(jù)傳送周期的時(shí)序圖。它說(shuō)明了一種STDT功能的有利的控制方法。正如那些本領(lǐng)域的技術(shù)人員所知，通過(guò)改變相對(duì)時(shí)序、序列、極性和控制輸入的操作功能，可以設(shè)計(jì)出其他的控制方法。實(shí)際的STDT的訪問(wèn)操作將依賴于許多因素，包括STDT特點(diǎn)是用以替代還是附加到傳統(tǒng)的實(shí)時(shí)數(shù)據(jù)傳輸訪問(wèn)之上。
在STDT的大多數(shù)情形下，要求有3個(gè)參數(shù)，它們是·R-行地址·C-列地址·T-STDT目標(biāo)地址通過(guò)將“STDT目標(biāo)”(T)限制為永遠(yuǎn)等于列地址(C)可以將所需的三個(gè)參數(shù)減至兩個(gè)。這里要討論的是帶有三個(gè)參數(shù)的STDT功能的一般情形，其后兩參數(shù)情形(C＝T)將作為有用的STDT變種的實(shí)例予以討論。這些變種和簡(jiǎn)化物的細(xì)節(jié)和應(yīng)用對(duì)那些本領(lǐng)域的技術(shù)人員來(lái)說(shuō)很容易辨識(shí)出來(lái)。
在RAS的下降沿，行地址(R)可從地址輸入中得到，行R被激活。另外，在RAS的下降沿DT/OE的低電平指示了該訪問(wèn)是讀數(shù)據(jù)傳輸(與傳統(tǒng)VRAMs一樣)。在CAS的下降沿，可從地址輸入取得列地址(C)。在DT/OE的上升沿，從地址輸入取得目標(biāo)地址，并且STDT目標(biāo)設(shè)置成與目標(biāo)地址相等。當(dāng)引出指針到達(dá)一個(gè)比STDT目標(biāo)小于1的值(TAP＝T－1)，且將要增加至STDT目標(biāo)(T)時(shí)，數(shù)據(jù)傳送就會(huì)作為對(duì)串行時(shí)鐘上升沿的響應(yīng)而發(fā)生。在數(shù)據(jù)傳送時(shí)，數(shù)據(jù)在行R和SAM之間傳送，而且引出指針加載了列地址(C)。
作為對(duì)數(shù)據(jù)傳送之后的串行時(shí)鐘第一個(gè)上升沿的響應(yīng)，使SAM中的新內(nèi)容可從串行端口上訪問(wèn)。引出指針響應(yīng)串行時(shí)鐘，在整個(gè)數(shù)據(jù)傳送中順次沿著以下序列T－2、T－1、C、C＋1，C＋2。SAM端口的串行數(shù)據(jù)流已無(wú)縫地流過(guò)了該數(shù)據(jù)傳輸，其數(shù)據(jù)序列相應(yīng)為{Q；T－2}，{Q，T-1}、{R；C}、{R，C＋1}，{R；C＋2}。在大多數(shù)情況下，該序列很可能在存儲(chǔ)器地址空間中是連續(xù)的，這時(shí)Q＝R－1且C＝T＝0。然而，這種三參數(shù)情形的STDT提供了極其有利的應(yīng)用靈活性和實(shí)用性。
正如所見(jiàn)，來(lái)自視頻顯示系統(tǒng)的外部控制器的時(shí)鐘激勵(lì)，包括RAS、CAS和DT/OE，粗粒度地指示了數(shù)據(jù)傳輸?shù)臅r(shí)序。VRAM一旦接收到該激勵(lì)，當(dāng)引出指針抵達(dá)比目標(biāo)地址小于1的值時(shí)，就使數(shù)據(jù)傳輸與串行時(shí)鐘內(nèi)部同步。這樣，本發(fā)明的VRAM就能在極為狹小的時(shí)序“窗口”中以進(jìn)行傳輸所需的細(xì)的時(shí)序粒度實(shí)現(xiàn)高精度的自定時(shí)數(shù)據(jù)傳送，并且實(shí)時(shí)地從串行端口無(wú)縫地傳送串行數(shù)據(jù)。
圖5給出了本發(fā)明一個(gè)較佳實(shí)施例的兩參數(shù)情形(C＝T)的STDT實(shí)時(shí)讀數(shù)據(jù)周期的時(shí)序圖。該圖說(shuō)明了這種STDT功能變種的控制的有利方法。同前，通過(guò)改變相對(duì)時(shí)序、序列、極性和控制輸入的操作功能，可以設(shè)計(jì)出其他有利的控制方法。在兩參數(shù)情形中(C＝T)，只需要提供行地址和列地址，面DT/OE的上升沿時(shí)序因在該STDT變種中無(wú)關(guān)故可以保持不變，在這些方面本情形與傳統(tǒng)讀數(shù)據(jù)傳送有一定的協(xié)作。
在RAS的下降沿，行地址(R)可從地址輸入得到且行R被激活。另外，在RAS的下降沿，DT/OE的低電平表明該訪問(wèn)是讀數(shù)據(jù)傳送(與傳統(tǒng)VRAM相似)。這是在STDT的C＝T變種中對(duì)DT/OE的僅有的時(shí)序與功能要求。所以，如圖5所示，DT/OE時(shí)序的上升沿是無(wú)關(guān)的。在CAS的下降沿，從地址輸入得到列地址(C)。在該兩參數(shù)變種中，列地址(C)同時(shí)也是STDT目標(biāo)(C＝T)。當(dāng)引出指針到達(dá)比STDT目標(biāo)小于1的值(TAP＝C－1)且將要增加至STDT目標(biāo)(C)時(shí)，數(shù)據(jù)傳送便作為對(duì)串行時(shí)鐘的上升沿的響應(yīng)而發(fā)生了。在數(shù)據(jù)傳送時(shí)，數(shù)據(jù)是在行R與SAM之間進(jìn)行。在數(shù)據(jù)傳送時(shí)，可以向引出指針加載列地址(C)，然而，由于引出指針可由串行時(shí)鐘而增加這個(gè)值，所以是不必要的。
作為對(duì)在數(shù)據(jù)傳送之后的串行時(shí)鐘的第一個(gè)上升沿的響應(yīng)，SAM的新內(nèi)容可從串行端口取得。作為對(duì)串行時(shí)鐘的響應(yīng)，引出指針以下列序列進(jìn)行數(shù)據(jù)傳送C－2，C－1，C，C＋1，C＋2。在SAM端口上的串行數(shù)據(jù)流已無(wú)縫地穿越了該數(shù)據(jù)傳送，其數(shù)據(jù)序列為{Q；C－2}，{Q；C－1}，{R；C}，{R；C＋1}，{R；C＋2}。在大多數(shù)情形下，該序列很可能在存儲(chǔ)器地址空間中是連續(xù)的，這時(shí)Q＝R－1且C＝T＝0。
當(dāng)只輸入行地址和目標(biāo)地址時(shí)，可得到另外一種兩參數(shù)情形。列地址假設(shè)為0或其他編程在VRAM之中的預(yù)先選定值，且STDT目標(biāo)設(shè)置為等于該目標(biāo)地址。當(dāng)引出指針到達(dá)比STDT目標(biāo)小1的值(TAP＝T－1)且即將增加到STDT目標(biāo)(T)時(shí)，數(shù)據(jù)傳送便作為對(duì)串行時(shí)鐘上升沿的響應(yīng)而發(fā)生。在數(shù)據(jù)傳送時(shí)，數(shù)據(jù)是在行R與SAM之間進(jìn)行傳送的，而且向引出指針加載預(yù)先選定的列地址(C)。
也有實(shí)現(xiàn)STDT一參數(shù)甚至無(wú)參數(shù)變種的可能性。對(duì)于一參數(shù)的情形，只提供行地址R，而列地址及STDT目標(biāo)可設(shè)置為預(yù)選值。例如，對(duì)于512位長(zhǎng)的SAM，STDT目標(biāo)可設(shè)置為零(0)而列地址可設(shè)置為十二(12)。當(dāng)引出指針到達(dá)比STDT目標(biāo)小1的值且即將增加至STDT目標(biāo)時(shí)，數(shù)據(jù)傳送便作為對(duì)串行時(shí)鐘上升沿的響應(yīng)而發(fā)生。在本例中，當(dāng)引出指針到達(dá)其滿計(jì)數(shù)值(即511，或二進(jìn)制“111111111”(9位TAP))且即將在下次增加時(shí)繞回到零(0)，數(shù)據(jù)傳輸便作為對(duì)串行時(shí)鐘的響應(yīng)而發(fā)生。該數(shù)據(jù)傳送中，數(shù)據(jù)是在行R和SAM之間傳送的，而且引出指針被加載列地址(C)，例如十二(12)。
在無(wú)參數(shù)情形中，列地址和STDT目標(biāo)可假定為零(0)或其他預(yù)先選定值，而要作為SAM的新內(nèi)容的數(shù)據(jù)的行地址可假定為比用以加載SAM先前內(nèi)容的先前行地址大于1的地址。在該零參數(shù)情形中，必須具備某些啟動(dòng)或重啟行地址序列的方法。仍需要外部控制器的時(shí)序激勵(lì)來(lái)提供數(shù)據(jù)傳送的粗時(shí)序位置。另外，如果需要，也有可能提供多于三個(gè)參數(shù)的STDT變種。
在上述各情形中，該VRAM設(shè)備對(duì)數(shù)據(jù)傳送已進(jìn)行了內(nèi)部定時(shí)使數(shù)據(jù)傳送與串行時(shí)鐘流同步。與傳統(tǒng)的實(shí)時(shí)數(shù)據(jù)傳送不同，STDT數(shù)據(jù)傳送不是由在RAM端口施加控制信號(hào)的外部電路來(lái)定時(shí)，而是由VRAM設(shè)備自身來(lái)定時(shí)。對(duì)外部控制信號(hào)的僅有的時(shí)序要求是STDT訪問(wèn)已經(jīng)開(kāi)始且所需的STDT參數(shù)已在數(shù)據(jù)傳送之前提供了，以及STDT訪問(wèn)在數(shù)據(jù)傳送之后結(jié)束。由于其時(shí)序粒度比在高速串行時(shí)鐘流中同步所要求的粒度粗得多，所以滿足這些要求并不需要復(fù)雜或高速的電路。
對(duì)傳統(tǒng)的VRAM設(shè)計(jì)進(jìn)行增加修改以實(shí)現(xiàn)本發(fā)明會(huì)稍微增加VRAM的總的大小。在VRAM設(shè)計(jì)中實(shí)現(xiàn)STDT僅需對(duì)VRAM地址/控制邏輯作很小的增加修改，以檢測(cè)并控制STDT功能。另外，需要增加與TAP計(jì)數(shù)器電路連接的比較器；比較器的位數(shù)與TAP計(jì)數(shù)器的位數(shù)相等，(對(duì)于長(zhǎng)度為512的SAM是9位)。上述STDT功能的任何一個(gè)變種或全部變種都可在當(dāng)前的VRAM中作為對(duì)傳統(tǒng)數(shù)據(jù)傳送訪問(wèn)的替代物或附加物而提供。此外，雖然本發(fā)明主要討論的是有關(guān)用于顯示存儲(chǔ)器子系統(tǒng)的讀數(shù)據(jù)傳送(RAM→SAM)，它也可在有關(guān)的在一些當(dāng)前VRAM中使用的寫(xiě)數(shù)據(jù)傳送(SAM→RAM)獲得應(yīng)用。
盡管對(duì)本發(fā)明已參照一個(gè)較佳實(shí)施例進(jìn)行了描述和說(shuō)明，對(duì)那些本領(lǐng)域的技術(shù)人員來(lái)說(shuō)能夠理解到，在不偏離本發(fā)明的精神和范圍的情況下，其中的形式和細(xì)節(jié)可以有多種多樣的改變。
權(quán)利要求
1.帶有RAM、串行訪問(wèn)存儲(chǔ)器和引出指針(tap pointer)的視頻RAM半導(dǎo)體存儲(chǔ)器設(shè)備中自定時(shí)實(shí)時(shí)數(shù)據(jù)傳送方法，該方法其特征在于包括從控制數(shù)據(jù)傳輸?shù)耐獠靠刂破鹘邮占?lì)；并執(zhí)行數(shù)據(jù)傳輸，該數(shù)據(jù)傳輸內(nèi)部地與串行時(shí)鐘同步，并且是在引出指針等于可編程的目標(biāo)值期間，數(shù)據(jù)從RAM的一行傳送到串行訪問(wèn)存儲(chǔ)器之中。
2.根據(jù)權(quán)利要求1的在視頻RAM半導(dǎo)體存儲(chǔ)器設(shè)備中的自定時(shí)實(shí)時(shí)數(shù)據(jù)傳送方法，其特征在于激勵(lì)是數(shù)據(jù)傳送信號(hào)的狀態(tài)轉(zhuǎn)換。
3.根據(jù)權(quán)利要求1的在視頻RAM半導(dǎo)體存儲(chǔ)器設(shè)備中的自定時(shí)實(shí)時(shí)數(shù)據(jù)傳送方法，其特征在于所傳送的數(shù)據(jù)包含在行地址比先前串行訪問(wèn)存儲(chǔ)器內(nèi)容大于1的RAM行中。
4.根據(jù)權(quán)利要求1的在視頻RAM半導(dǎo)體存儲(chǔ)器設(shè)備中的自定時(shí)實(shí)時(shí)數(shù)據(jù)傳送方法，其特征在于還包括讀取已存在于地址輸入中的行地址的步驟。
5.根據(jù)權(quán)利要求4的在視頻RAM半導(dǎo)體存儲(chǔ)器設(shè)備中的自定時(shí)實(shí)時(shí)數(shù)據(jù)傳送方法，其特征在于所傳送的數(shù)據(jù)是包含在與該行地址相對(duì)應(yīng)的RAM行中。
6.根據(jù)權(quán)利要求4的在視頻RAM半導(dǎo)體存儲(chǔ)器設(shè)備中的自定時(shí)實(shí)時(shí)數(shù)據(jù)傳送方法，其特征在于激勵(lì)是當(dāng)數(shù)據(jù)傳送信號(hào)處于允許狀態(tài)時(shí)RAS的狀態(tài)轉(zhuǎn)換。
7.根據(jù)權(quán)利要求4的在視頻RAM半導(dǎo)體存儲(chǔ)器設(shè)備中的自定時(shí)實(shí)時(shí)數(shù)據(jù)傳送方法，其特征在于可編程的目標(biāo)值被設(shè)置為預(yù)先選定值。
8.根據(jù)權(quán)利要求4的在視頻RAM半導(dǎo)體存儲(chǔ)器設(shè)備中的自定時(shí)實(shí)時(shí)數(shù)據(jù)傳送方法，其特征在于執(zhí)行數(shù)據(jù)傳送的步驟包括將列地址設(shè)置為一個(gè)預(yù)先選定值并向引出指針加載這個(gè)列地址。
9.根據(jù)權(quán)利要求4的在視頻RAM半導(dǎo)體存儲(chǔ)器設(shè)備中的自定時(shí)實(shí)時(shí)數(shù)據(jù)傳送方法，其特征在于包括讀取已存在于地址輸入上的列地址的步驟。
10.根據(jù)權(quán)利要求9的在視頻RAM半導(dǎo)體存儲(chǔ)器設(shè)備中的自定時(shí)實(shí)時(shí)數(shù)據(jù)傳送方法，其特征在于可編程的目標(biāo)值被設(shè)置為預(yù)先選定值。
11.根據(jù)權(quán)利要求9的在視頻RAM半導(dǎo)體存儲(chǔ)器設(shè)備中的自定時(shí)實(shí)時(shí)數(shù)據(jù)傳送方法，其特征在于可編程的目標(biāo)值被設(shè)置為比該列地址小1的值。
12.根據(jù)權(quán)利要求11的在視頻RAM半導(dǎo)體存儲(chǔ)器設(shè)備中的自定時(shí)實(shí)時(shí)數(shù)據(jù)傳送方法，其特征在于該列地址為零。
13.根據(jù)權(quán)利要求9的在視頻RAM半導(dǎo)體存儲(chǔ)器設(shè)備中的自定時(shí)實(shí)時(shí)數(shù)據(jù)傳送方法，其特征在于讀取列地址的步驟的發(fā)生是對(duì)第一個(gè)輸入信號(hào)狀態(tài)改變的響應(yīng)。
14.根據(jù)權(quán)利要求13的在視頻RAM半導(dǎo)體存儲(chǔ)器設(shè)備中的自定時(shí)實(shí)時(shí)數(shù)據(jù)傳送方法，其特征在于該第一個(gè)輸入信號(hào)是CAS
15.根據(jù)權(quán)利要求9的在視頻RAM半導(dǎo)體存儲(chǔ)器設(shè)備中的自定時(shí)實(shí)時(shí)數(shù)據(jù)傳送方法，其特征在于執(zhí)行數(shù)據(jù)傳輸?shù)牟襟E包括用列地址加載引出指針。
16.根據(jù)權(quán)利要求4的在視頻RAM半導(dǎo)體存儲(chǔ)器設(shè)備中的自定時(shí)實(shí)時(shí)數(shù)據(jù)傳送方法，其特征在于還包括讀取已存在于地址輸入中的目標(biāo)地址的步驟。
17.根據(jù)權(quán)利要求16的在視頻RAM半導(dǎo)體存儲(chǔ)器設(shè)備中的自定時(shí)實(shí)時(shí)數(shù)據(jù)傳送方法，其特征在于該可編程目標(biāo)值被設(shè)置為比目標(biāo)地址小1的值。
18.根據(jù)權(quán)利要求17的在視頻RAM半導(dǎo)體存儲(chǔ)器設(shè)備中的自定時(shí)實(shí)時(shí)數(shù)據(jù)傳送方法，其特征在于執(zhí)行數(shù)據(jù)傳送的步驟包括將列地址設(shè)置為一個(gè)預(yù)先選定值并且用該列地址加載引出指針。
19.根據(jù)權(quán)利要求17的在視頻RAM半導(dǎo)體存儲(chǔ)器設(shè)備中的自定時(shí)實(shí)時(shí)數(shù)據(jù)傳送方法，其特征在于該目標(biāo)值等于零。
20.根據(jù)權(quán)利要求17的在視頻RAM半導(dǎo)體存儲(chǔ)器設(shè)備中的自定時(shí)實(shí)時(shí)數(shù)據(jù)傳送方法，其特征在于還包括讀取已存在于地址輸入中的列地址的步驟。
21.根據(jù)權(quán)利要求20的在視頻RAM半導(dǎo)體存儲(chǔ)器設(shè)備中的自定時(shí)實(shí)時(shí)數(shù)據(jù)傳送方法，其特征在于讀取列地址的步驟是在響應(yīng)第一個(gè)輸入信號(hào)狀態(tài)的改變時(shí)發(fā)生的。
22.根據(jù)權(quán)利要求21的在視頻RAM半導(dǎo)體存儲(chǔ)器設(shè)備中的自定時(shí)實(shí)時(shí)數(shù)據(jù)傳送方法，其特征在于該第一輸入信號(hào)是CAS
23.根據(jù)權(quán)利要求20的在視頻RAM半導(dǎo)體存儲(chǔ)器設(shè)備中的自定時(shí)實(shí)時(shí)數(shù)據(jù)傳送方法，其特征在于執(zhí)行數(shù)據(jù)傳輸?shù)牟襟E包括用該列地址加載引出指針。
24.根據(jù)權(quán)利要求16的在視頻RAM半導(dǎo)體存儲(chǔ)器設(shè)備中的自定時(shí)實(shí)時(shí)數(shù)據(jù)傳送方法，其特征在于讀取目標(biāo)地址的步驟是在第二個(gè)輸入信號(hào)改變狀態(tài)時(shí)發(fā)生的。
25.根據(jù)權(quán)利要求24的在視頻RAM半導(dǎo)體存儲(chǔ)器設(shè)備中的自定時(shí)實(shí)時(shí)數(shù)據(jù)傳送方法，其特征在于第二個(gè)輸入信號(hào)是一個(gè)數(shù)據(jù)傳輸信號(hào)。
26.根據(jù)權(quán)利要求4的在視頻RAM半導(dǎo)體存儲(chǔ)器設(shè)備中的自定時(shí)實(shí)時(shí)數(shù)據(jù)傳送方法，其特征在于行地址讀取是在第三個(gè)輸入信號(hào)改變狀態(tài)時(shí)發(fā)生的。
27.根據(jù)權(quán)利要求26的在視頻RAM半導(dǎo)體存儲(chǔ)器設(shè)備中的自定時(shí)實(shí)時(shí)數(shù)據(jù)傳送方法，其特征在于該第三個(gè)輸入信號(hào)是RAS。
28.根據(jù)權(quán)利要求4的在視頻RAM半導(dǎo)體存儲(chǔ)器設(shè)備中的自定時(shí)實(shí)時(shí)數(shù)據(jù)傳送方法，其特征在于還包括從串行端口輸出該串行訪問(wèn)存儲(chǔ)器中內(nèi)容的步驟。
29.根據(jù)權(quán)利要求28的在視頻RAM半導(dǎo)體存儲(chǔ)器設(shè)備中的自定時(shí)實(shí)時(shí)數(shù)據(jù)傳送方法，其特征在于該輸出步驟是在響應(yīng)執(zhí)行了數(shù)據(jù)傳送步驟之后出現(xiàn)的第一個(gè)串行時(shí)鐘周期的上升沿時(shí)開(kāi)始的。
30.一種視頻RAM半導(dǎo)體存儲(chǔ)器設(shè)備，其組成如下一個(gè)RAM陣列；一個(gè)帶有串行輸出端口的串行訪問(wèn)陣列；一個(gè)用于輸入地址的地址輸入；用于檢測(cè)來(lái)自外部控制器的激勵(lì)的傳感裝置，這種激勵(lì)為在RAM陣列與串行訪問(wèn)陣列之間傳送數(shù)據(jù)指明了粗時(shí)序位置；提供控制信號(hào)的控制邏輯，該控制信號(hào)與串行時(shí)鐘同步，并且這些控制信號(hào)是在引出指針值等于比可編程目標(biāo)值小1的值的期間發(fā)生的，其中該控制邏輯響應(yīng)檢測(cè)激勵(lì)的傳感裝置而輸出控制信號(hào)，控制RAM陣列與串行訪問(wèn)陣列之間的數(shù)據(jù)傳送；以及響應(yīng)該控制邏輯所提供的控制信號(hào)用于在RAM和串行訪問(wèn)陣列之間傳送數(shù)據(jù)的傳輸門。
31.根據(jù)權(quán)利要求30的一種視頻RAM半導(dǎo)體存儲(chǔ)器設(shè)備，其特征在于該激勵(lì)是數(shù)據(jù)傳送信號(hào)的狀態(tài)轉(zhuǎn)換。
32.根據(jù)權(quán)利要求30的一種視頻RAM半導(dǎo)體存儲(chǔ)器設(shè)備，其特征在于所傳送的數(shù)據(jù)包含在行地址為比先前串行訪問(wèn)存儲(chǔ)器內(nèi)容大1的RAM行中。
33.根據(jù)權(quán)利要求30的一種視頻RAM半導(dǎo)體存儲(chǔ)器設(shè)備，其特征在于所傳送的數(shù)據(jù)包含在對(duì)應(yīng)于地址輸入中的所讀的行地址的RAM行中。
34.根據(jù)權(quán)利要求30的一種視頻RAM半導(dǎo)體存儲(chǔ)器設(shè)備，其特征在于該激勵(lì)是當(dāng)數(shù)據(jù)傳送信號(hào)為允許狀態(tài)時(shí)RAS的狀態(tài)轉(zhuǎn)換。
35.根據(jù)權(quán)利要求30的一種視頻RAM半導(dǎo)體存儲(chǔ)器設(shè)備，其特征在于該可編程的目標(biāo)值被設(shè)置為一個(gè)預(yù)選值。
36.根據(jù)權(quán)利要求30的一種視頻RAM半導(dǎo)體存儲(chǔ)器設(shè)備，其特征在于該可編程的目標(biāo)值被設(shè)置為比從地址輸入中所讀的列地址小1的值。
37.根據(jù)權(quán)利要求36的一種視頻RAM半導(dǎo)體存儲(chǔ)器設(shè)備，其特征在于該到地址為零。
38.根據(jù)權(quán)利要求36的一種視頻RAM半導(dǎo)體存儲(chǔ)器設(shè)備，其特征在于該列地址是在響應(yīng)第一個(gè)輸入信號(hào)的狀態(tài)改變時(shí)讀取的。
39.根據(jù)權(quán)利要求38的一種視頻RAM半導(dǎo)體存儲(chǔ)器設(shè)備，其特征在于該第一個(gè)輸入信號(hào)是CAS。
40.根據(jù)權(quán)利要求36的一種視頻RAM半導(dǎo)體存儲(chǔ)器設(shè)備，其特征在于該控制邏輯在輸出控制信號(hào)控制數(shù)據(jù)傳輸?shù)耐瑫r(shí)用該列地址加載引出指針。
41.根據(jù)權(quán)利要求33的一種視頻RAM半導(dǎo)體存儲(chǔ)器設(shè)備，其特征在于該可編程目標(biāo)值被設(shè)置為比從地址輸入中所讀取的目標(biāo)地址小1的值。
42.根據(jù)權(quán)利要求41的一種視頻RAM半導(dǎo)體存儲(chǔ)器設(shè)備，其特征在于該目標(biāo)地址為零。
43.根據(jù)權(quán)利要求41的一種視頻RAM半導(dǎo)體存儲(chǔ)器設(shè)備，其特征在于該目標(biāo)地址的讀取是在響應(yīng)第二個(gè)輸入信號(hào)的狀態(tài)改變時(shí)進(jìn)行的。
44.根據(jù)權(quán)利要求43的一種視頻RAM半導(dǎo)體存儲(chǔ)器設(shè)備，其特征在于該第二個(gè)輸入信號(hào)是數(shù)據(jù)傳送信號(hào)。
45.根據(jù)權(quán)利要求41的一種視頻RAM半導(dǎo)體存儲(chǔ)器設(shè)備，其特征在于列地址是從地址輸入上讀取的。
46.根據(jù)權(quán)利要求45的一種視頻RAM半導(dǎo)體存儲(chǔ)器設(shè)備，其特征在于該控制邏輯在輸出控制信號(hào)控制數(shù)據(jù)傳送的同時(shí)用該列地址加載該引出指針。
47.根據(jù)權(quán)利要求45的一種視頻RAM半導(dǎo)體存儲(chǔ)器設(shè)備，其特征在于該列地址是在響應(yīng)第一個(gè)輸入信號(hào)的狀態(tài)改變時(shí)讀取的。
48.根據(jù)權(quán)利要求47的一種視頻RAM半導(dǎo)體存儲(chǔ)器設(shè)備，其特征在于該第一個(gè)輸入信號(hào)是CAS。
49.根據(jù)權(quán)利要求33的一種視頻RAM半導(dǎo)體存儲(chǔ)器設(shè)備，其特征在于該行地址是在響應(yīng)第三個(gè)輸入信號(hào)的狀態(tài)改變時(shí)讀取的。
50.根據(jù)權(quán)利要求49的一種視頻RAM半導(dǎo)體存儲(chǔ)器設(shè)備，其特征在于該第三個(gè)輸入信號(hào)是RAS。
51.根據(jù)權(quán)利要求30的一種視頻RAM半導(dǎo)體存儲(chǔ)器設(shè)備，其特征在于該串行端口是響應(yīng)數(shù)據(jù)傳送之后出現(xiàn)的第一個(gè)串行時(shí)鐘周期的上升沿而開(kāi)始輸出該串行訪問(wèn)陣列內(nèi)容的。
52.一種在含有RAM、串行訪問(wèn)存儲(chǔ)器和引出指針的視頻RAM半導(dǎo)體存儲(chǔ)器設(shè)備中進(jìn)行自定時(shí)實(shí)時(shí)數(shù)據(jù)傳送的方法，該方法包括讀取已存在于地址輸入上的行地址；讀取已存在于地址輸入上的列地址；當(dāng)數(shù)據(jù)傳送信號(hào)為允許狀態(tài)時(shí)檢測(cè)RAS的狀態(tài)轉(zhuǎn)換；以及執(zhí)行數(shù)據(jù)傳輸，該數(shù)據(jù)傳輸內(nèi)部地與串行時(shí)鐘同步，而且數(shù)據(jù)是在該引出指針等于一個(gè)比該列地址小1的值的期間，從該行地址相對(duì)應(yīng)的RAM中的一行向串行訪問(wèn)存儲(chǔ)器傳送的，這里所傳輸?shù)臄?shù)據(jù)包含在該行地址所對(duì)應(yīng)的RAM行中。
53.根據(jù)權(quán)利要求52的一種在視頻RAM半導(dǎo)體存儲(chǔ)器設(shè)備中進(jìn)行自定時(shí)實(shí)時(shí)數(shù)據(jù)傳送的方法，其特征在于該列地址為零。
54.根據(jù)權(quán)利要求52的一種在視頻RAM半導(dǎo)體存儲(chǔ)器設(shè)備中進(jìn)行自定時(shí)實(shí)時(shí)數(shù)據(jù)傳送的方法，其特征在于讀取該列地址的步驟是在響應(yīng)CAS狀態(tài)的改變時(shí)發(fā)生的。
55.根據(jù)權(quán)利要求52的一種在視頻RAM半導(dǎo)體存儲(chǔ)器設(shè)備中進(jìn)行自定時(shí)實(shí)時(shí)數(shù)據(jù)傳送的方法，其特征在于讀取該行地址的步驟是在響應(yīng)RAS狀態(tài)的改變時(shí)發(fā)生的。
全文摘要
一種由帶有用于輸入行、列和目標(biāo)地址的地址輸入的RAM陣列以及帶有串行輸出端口的串行訪問(wèn)陣列組成的視頻RAM半導(dǎo)體存儲(chǔ)器設(shè)備。該視頻RAM含有地址/控制邏輯，該控制邏輯提供內(nèi)部地與串行時(shí)鐘同步的控制信號(hào)，這是在引出指針等于比可編程的目標(biāo)值或輸入目標(biāo)地址小1的值的期間出現(xiàn)的。這將使得與輸入行地址對(duì)應(yīng)的RAM陣列中的一行在該RAM陣列與該串行訪問(wèn)陣列之間傳輸。
文檔編號(hào)G11C11/401GK1114457SQ94119270
公開(kāi)日1996年1月3日 申請(qǐng)日期1994年12月19日 優(yōu)先權(quán)日1993年12月30日
發(fā)明者M·D·貝斯, R·M·韋斯特 申請(qǐng)人:國(guó)際商業(yè)機(jī)器公司