專(zhuān)利名稱(chēng)：一種可校正因符號(hào)間相互干擾的信號(hào)波形失真的數(shù)據(jù)識(shí)別設(shè)備的制作方法
技術(shù)領(lǐng)域：
本發(fā)明一般涉及一種數(shù)字?jǐn)?shù)據(jù)記錄/重放設(shè)備，以便在高記錄密度上記錄數(shù)字?jǐn)?shù)據(jù)，特別涉及一種數(shù)據(jù)識(shí)別設(shè)備，可用來(lái)校正受在相鄰二進(jìn)制數(shù)之間產(chǎn)生干擾的重放信號(hào)，相當(dāng)?shù)南噜彽亩M(jìn)制數(shù)根據(jù)輸入數(shù)據(jù)型式發(fā)生變化(信號(hào)電平或在符號(hào)＂1＂和緊接的符號(hào)＂1＂之間的間隔變化的次數(shù))。
在一種例如使用盤(pán)式記錄媒介的磁記錄設(shè)備(即磁盤(pán)設(shè)備)的數(shù)字?jǐn)?shù)據(jù)記錄/重放設(shè)備中，人們知道，由于所謂在相鄰二進(jìn)制數(shù)之間產(chǎn)生的符號(hào)間相互干擾，重放信號(hào)波形遭遇到一種非線(xiàn)性失真或者幅度下降，這些相鄰的二進(jìn)制數(shù)在記錄的信號(hào)中彼此是靠緊的。當(dāng)媒介記錄密度更高時(shí)，這種情況是特重要的。
一種用在自適應(yīng)平衡器中的波形平衡技術(shù)或一種判別—反饋平衡器是現(xiàn)有技術(shù)中補(bǔ)償信號(hào)波形的非線(xiàn)性失真(例如水平非對(duì)稱(chēng)波形)以及由于干擾引起的幅度下降的途徑。在JP NO.4-207708的日本申請(qǐng)(公開(kāi))中表示出了一個(gè)自適應(yīng)平衡器的例子，其中當(dāng)橫向?yàn)V波器輸出信號(hào)中的一個(gè)代碼不同于緊接前面的或隨后的碼時(shí)，從該輸出信號(hào)得到一個(gè)判別誤差，以便修正該平衡器的分支系數(shù)(tap coefficients).在JP NO.3-284014的日本申請(qǐng)(公開(kāi))中表示出了一個(gè)判別—反饋平衡器的例子，其中，每一個(gè)分支系數(shù)根據(jù)在判別單元輸入和輸出端之間的一個(gè)誤差信號(hào)和前后向平衡器各個(gè)分支的信號(hào)，使用LMS(最小均方)算法確定并加以校正。
參照

圖14，它表示出一種自適應(yīng)平衡器的結(jié)構(gòu)。用＂x＂，＂y＂和h分別代表該平衡器的輸入和輸出端以及分支系數(shù)，作出這樣一種假定，就是輸入和輸出數(shù)據(jù)x和y被看作在相同時(shí)間點(diǎn)的數(shù)據(jù)，而＂K＂是參考時(shí)間點(diǎn)。標(biāo)記＂ADAPTIVE ALGORITHM＂的方塊用來(lái)根據(jù)誤差數(shù)據(jù)e(k)＝d(k)-y(k)去修正分支系數(shù)ho-hN-1，這里d(k)表示一個(gè)期望值。同時(shí)還假定在該方塊中沒(méi)有時(shí)鐘延時(shí)發(fā)生。該平衡器按這樣修正的分支系數(shù)ho-hN-1所得到的輸出是在一個(gè)時(shí)鐘之后的一個(gè)時(shí)間上的數(shù)據(jù)y(k＋1)，它對(duì)應(yīng)輸入數(shù)據(jù)x(k＋1)。
這些現(xiàn)有技術(shù)具有如下缺陷在一般的約50k fci的記錄密度(每英寸通量變化)的情況下，無(wú)論是相鄰二進(jìn)制數(shù)的松散的還是精細(xì)的間隔在相當(dāng)?shù)母蓴_條件下幾乎沒(méi)有差別。但是，當(dāng)記錄密度在今后越來(lái)越高時(shí)，在精細(xì)間隔情況下產(chǎn)生的干擾將增強(qiáng)，而松散間隔將保持原狀。因此，相當(dāng)?shù)母蓴_賴(lài)于輸入數(shù)據(jù)型式而發(fā)生變化，由此導(dǎo)致信號(hào)波形非線(xiàn)性失真以及幅度下降的更大的變化。
如上所述，現(xiàn)有技術(shù)的平衡器控制分支系數(shù)(即平衡器特性)去減少期望值如該平衡器輸出之間的誤差。反饋的作用不是根據(jù)用作判別的數(shù)據(jù)，即根據(jù)期望值和該平衡器的輸出，而是根據(jù)在參考時(shí)間之后更晚的時(shí)間上的數(shù)據(jù)，x(k＋1)。這里，術(shù)語(yǔ)＂反饋＂是用來(lái)表示分支系數(shù)已被修正并影響到該平衡器的輸出。使用現(xiàn)有技術(shù)平衡器裝置，不可能按照一位接一位的方式去校正信號(hào)波形的非線(xiàn)性失真或幅度的下降，該信號(hào)波形賴(lài)于輸入數(shù)據(jù)型式而發(fā)生變化。
在說(shuō)明書(shū)中，＂相鄰二進(jìn)制數(shù)＂意指在一定的二進(jìn)制數(shù)數(shù)量范圍內(nèi)彼此靠近的二個(gè)成更多的符號(hào)＂1＂。
本發(fā)明的一個(gè)目的是提供一種數(shù)據(jù)識(shí)別設(shè)備，它能根據(jù)相當(dāng)?shù)脑谟涗洈?shù)據(jù)的相鄰二進(jìn)制數(shù)之間產(chǎn)生的符號(hào)間相互干擾的變化，按照一位接一位的方式校正該相當(dāng)?shù)姆?hào)間相互干擾。
按照本發(fā)明的一個(gè)方面，提供的用于響應(yīng)代表雙電平數(shù)據(jù)的一個(gè)輸入信號(hào)，輸出包含邏輯＂1＂和＂0＂的二進(jìn)制數(shù)流的一種數(shù)據(jù)識(shí)別設(shè)備包括一個(gè)判別電路，用它檢測(cè)在常規(guī)取樣間隔情況下輸入信號(hào)的幅度，以便首先根據(jù)被檢測(cè)的幅度將該輸入信號(hào)的每個(gè)輸入信號(hào)的取樣部分分類(lèi)成為指示大幅度部分的一個(gè)符號(hào)＂1＂和指示小幅度部分的一個(gè)符號(hào)＂0＂，以及為了判別，恰當(dāng)?shù)娜硬糠譃榉?hào)＂1＂，而不管至少在時(shí)間上提前于該恰當(dāng)取樣部分的每個(gè)取樣部分的予定數(shù)是符號(hào)＂1＂還是＂0＂；一個(gè)校正值差產(chǎn)生電路，它響應(yīng)于該判別電路的一個(gè)輸出，用于產(chǎn)生輸入信號(hào)的幅度校正值中一個(gè)，該校正值按照予定的取樣部分?jǐn)?shù)的符號(hào)的不同組合進(jìn)行予定；一個(gè)延時(shí)電路，用于將輸入信號(hào)延遲一予定時(shí)間；一個(gè)運(yùn)算電路，用它將指示由校正值產(chǎn)生電路產(chǎn)生的一校正值的信號(hào)加到被該延時(shí)電路延遲的輸入信號(hào)；以及一個(gè)識(shí)別電路，它響應(yīng)于該運(yùn)算電路的一個(gè)輸出，用于識(shí)別該輸入信號(hào)，輸出包括邏輯＂1＂和＂0＂的二進(jìn)制數(shù)流。
校正值產(chǎn)生電路根據(jù)輸入信號(hào)型式確定一校正值，即根據(jù)予定的取樣部分?jǐn)?shù)的不同的符號(hào)組合來(lái)提供相應(yīng)輸入信號(hào)單獨(dú)部分的校正值。延時(shí)電路延遲輸入信號(hào)的時(shí)間與該校正值從校正值產(chǎn)生電路輸出所花費(fèi)的時(shí)間相同。延時(shí)電路的輸出被該校正值所校正，以校正用于確定該校正值的二進(jìn)制數(shù)自身，從而達(dá)到本發(fā)明上述目的。識(shí)別電路識(shí)別轉(zhuǎn)化成雙電平數(shù)字?jǐn)?shù)據(jù)的邏輯＂1＂或＂0＂的校正輸入信號(hào)的每個(gè)取樣部分。
圖1表示按本發(fā)明的一種數(shù)字?jǐn)?shù)據(jù)重放電路實(shí)施例的方塊圖；圖2表示一種判別電路實(shí)例；圖3表示定時(shí)圖，用于說(shuō)明首先對(duì)一輸入數(shù)據(jù)進(jìn)行分類(lèi)的方法；圖4用具體方式表示圖2中所示電路的方塊圖；圖5表示一種在圖1中所示的校正值產(chǎn)生電路的一個(gè)例子；圖6表示一種在圖1中所示的運(yùn)算電路的一個(gè)例子；圖7表示用于說(shuō)明校正幅度數(shù)據(jù)的定時(shí)圖；圖8表示本發(fā)明另外一個(gè)實(shí)施例，具有別的示范性判別電路和校正值產(chǎn)生電路的結(jié)構(gòu)；圖9表示用于說(shuō)明確定在圖8所示的一個(gè)解調(diào)器中的地址數(shù)目表；圖10表示一種LSI的方塊圖，它包括提供判別能力和校正能力的Viterbi-識(shí)別電路；圖11表示一種LSI的方塊圖，它包括提供判別能力和校正能力的一數(shù)據(jù)識(shí)別電路；圖12表示一種磁盤(pán)驅(qū)動(dòng)器的方塊圖，該驅(qū)動(dòng)器使用圖10或11中所示的數(shù)據(jù)識(shí)別LSI；圖13表示用于說(shuō)明確定一輸入信號(hào)幅度校正值的定時(shí)圖；以及圖14表示現(xiàn)有技術(shù)中的一種自適應(yīng)平衡器的方塊圖。
首先參照?qǐng)D1，它表示一種數(shù)字?jǐn)?shù)據(jù)重放電路的方塊圖，下面將說(shuō)明該本發(fā)明的第一實(shí)施例。
在圖1中，參考號(hào)數(shù)1，2和3分別表示記錄媒介，磁頭和一個(gè)予放。參考號(hào)數(shù)4，5和6分別表示一低通濾波器(LPF)，模數(shù)轉(zhuǎn)換器(A/D)和(1＋D)運(yùn)算電路，這里D是一個(gè)單位延遲算符。該(1＋D)運(yùn)算電路6是一個(gè)用于予處理以下將描述的一種Viterbi識(shí)別電路13的電路。參考號(hào)數(shù)7，8和9分別表示一個(gè)平衡器電路，一個(gè)可變頻率振蕩器(VFO)和一個(gè)判別電路。同樣，參考號(hào)數(shù)10，11，12和13表示一個(gè)延時(shí)電路，一個(gè)校正值產(chǎn)生電路，一個(gè)運(yùn)算電路，和一個(gè)Viterbi識(shí)別電路。該Viterbi識(shí)別電路13是已知的一種Viterbi解調(diào)器，此解調(diào)器最初的設(shè)計(jì)是用于解調(diào)一種卷積代碼，之后，同屬于現(xiàn)有技術(shù)電路的重放電路14一起用在數(shù)字?jǐn)?shù)據(jù)重放設(shè)備之中。這種Viterbi解調(diào)器和數(shù)字?jǐn)?shù)據(jù)重放設(shè)備的組合揭示在文獻(xiàn)NikkeiElectronics中(1991，9.30(no.537)，PP.90-92)。
這是一個(gè)實(shí)施例，在該實(shí)施例中，本發(fā)明已應(yīng)用到一種數(shù)字磁盤(pán)驅(qū)動(dòng)器的重放電路，并在下列設(shè)想的基礎(chǔ)上進(jìn)行設(shè)計(jì)在該磁盤(pán)驅(qū)動(dòng)器中，磁頭2的模擬數(shù)據(jù)輸出按在模數(shù)轉(zhuǎn)換器5中的取樣時(shí)鐘在常規(guī)間隔條件下進(jìn)行取樣，以產(chǎn)生出進(jìn)行識(shí)別的數(shù)字?jǐn)?shù)據(jù)，該模數(shù)轉(zhuǎn)換器5放置在磁頭2的后一級(jí)處。模擬數(shù)據(jù)的幅度下降或非線(xiàn)性失真以在取樣點(diǎn)處的分散的取樣值的方式被包含在該數(shù)字?jǐn)?shù)據(jù)之中，這樣，有可能借助于提供的用于校正數(shù)字?jǐn)?shù)據(jù)或取樣值的幅度的裝置去消除非線(xiàn)性失真。
為此，首先，判別電路9被用來(lái)將平衡器7的數(shù)據(jù)輸出予先分為符號(hào)＂0＂和＂1＂，以便得到該符號(hào)＂0＂的操作長(zhǎng)度，該平衡器7是現(xiàn)有技術(shù)中的一個(gè)波形整形電路。其次，在校正值產(chǎn)生電路11中備有存儲(chǔ)器51(圖5)，它存儲(chǔ)對(duì)應(yīng)于所有可能的操作長(zhǎng)度值的校正值。校正值產(chǎn)生電路11響應(yīng)判別電路給出的一操作長(zhǎng)度值，以便從存儲(chǔ)器51中讀出一相應(yīng)的校正值。此外，延時(shí)電路10從延遲平衡器7提供延時(shí)數(shù)據(jù)輸出，其延遲的時(shí)間與判別電路9和校正值產(chǎn)生電路11用于它們順序處理的時(shí)間相同。即，延時(shí)電路10提供的延時(shí)等于一個(gè)二進(jìn)制位從平衡器7輸出到用于該二進(jìn)制位的一個(gè)校正值從校正值產(chǎn)生電路11得出的時(shí)間，由此在平衡器輸出和校正值輸出之間保證了合適的定時(shí)。此外，運(yùn)算電路12將延時(shí)電路10的輸出附加到校正值產(chǎn)生電路11的輸出(即一個(gè)被選擇的校正值)。用這些電路，就有可能用一校正值去校正一被取樣的二進(jìn)制數(shù)的值，該被取樣的二進(jìn)制數(shù)正好是為獲得那個(gè)校正值而已經(jīng)被用作目標(biāo)二進(jìn)制數(shù)的相同的二進(jìn)制數(shù)。
再參照?qǐng)D1，該實(shí)施例將被詳細(xì)加以說(shuō)明。在該實(shí)施例中，數(shù)據(jù)以不恢復(fù)到零的轉(zhuǎn)換格式(NRZI)記錄在數(shù)字磁盤(pán)上。磁頭2上產(chǎn)生的信號(hào)由予放3進(jìn)行放大，并在低通濾波器4中進(jìn)行處理，以消除在一高頻段的噪聲。然后被處理的信號(hào)加到模-數(shù)轉(zhuǎn)換器5，在此，信號(hào)按由VFO8產(chǎn)生的VFO時(shí)鐘進(jìn)行取樣。取樣數(shù)據(jù)在(1＋D)運(yùn)算電路6中進(jìn)行處理，在(1＋D)電路中，電流取樣數(shù)據(jù)同超前該電流取樣數(shù)據(jù)一個(gè)時(shí)鐘的取樣數(shù)據(jù)相加。(1＋D)電路的輸出在平衡器7中進(jìn)行波形平衡，其輸出加到VFO8，判別電路9和延時(shí)電路10。VFO8從平衡的數(shù)據(jù)輸出產(chǎn)生VFO時(shí)。判別電路9予先將在平衡數(shù)據(jù)中的取樣為雙電平數(shù)據(jù)或符號(hào)＂1＂和＂0＂(換種方法，分為三電平數(shù)據(jù)或符號(hào)＂1＂，＂0＂和＂-1＂)，然后對(duì)接續(xù)的符號(hào)＂0＂進(jìn)行計(jì)數(shù)(即計(jì)＂0＂的操作長(zhǎng)度)。如上所述，校正值產(chǎn)生電路11中包含相應(yīng)所有可能出現(xiàn)在平衡數(shù)據(jù)中的符號(hào)＂0＂的操作長(zhǎng)度的可能值，并輸出一個(gè)相應(yīng)于從判別電路9產(chǎn)生的一個(gè)操作長(zhǎng)度值的選擇校正值。在延時(shí)電路10中所延遲的時(shí)間是用于順序處理判別電路9和校正值產(chǎn)生電路11進(jìn)行順序處理所需要的時(shí)間，該平衡數(shù)據(jù)同來(lái)自校正值產(chǎn)生電路11的選擇的校正值相加。這樣，校正的數(shù)據(jù)在Viterbi識(shí)別電路13中用于數(shù)據(jù)識(shí)別處理。上述每個(gè)電路都同來(lái)自VFO8的VFO時(shí)鐘同步。
圖1中所示的實(shí)施例使得將相應(yīng)于符號(hào)＂0＂的操作長(zhǎng)度的一個(gè)值的一個(gè)校正值加到二進(jìn)制數(shù)數(shù)據(jù)成為可能，該二進(jìn)制數(shù)數(shù)據(jù)正好被用于獲得該校正值，為的是使用該校正的數(shù)據(jù)用于數(shù)據(jù)識(shí)別。使用這種裝置，在高密度記錄狀態(tài)下，由于千變?nèi)f化的數(shù)據(jù)型式所引起的相當(dāng)?shù)姆?hào)間干擾的變化將被消除。并且，附加校正值將增加取樣數(shù)據(jù)的幅度，從而改善了信/雜比(S/N)。結(jié)果，將降低在Viterbi識(shí)別電路13中的識(shí)別誤差產(chǎn)生率。
現(xiàn)在參照?qǐng)D2和相繼的圖，在圖1中所示的若干方塊將接著詳細(xì)加以描述。需指出的是，VFO時(shí)鐘的信號(hào)線(xiàn)未表示在除圖1外的其他圖中。
圖2表示判別電路9的一個(gè)具體例子的方塊圖。該判別電路9包括一個(gè)幅度檢測(cè)電路20和一個(gè)計(jì)數(shù)器電路21。來(lái)自平衡器7(圖1)的平衡數(shù)據(jù)，開(kāi)始在該幅度檢測(cè)電路20中被予先分為符號(hào)＂1＂和＂0＂(或＂1＂，＂0＂和＂-1＂)。一個(gè)在該幅度檢測(cè)電路20中執(zhí)行分類(lèi)的具體例子將結(jié)合圖3在下面說(shuō)明。
在圖3中，設(shè)閾值電壓為＂a＂和＂-a＂，假定在圖3中用黑圓圈表示的幅度值x(T)-x(5T)的信號(hào)數(shù)據(jù)分別在時(shí)間T-5T收到，這里＂T＂表示一個(gè)取樣間隔，＂x(nT)＂表示一個(gè)幅度數(shù)據(jù)值，而＂n＂表示一個(gè)整數(shù)。該幅度數(shù)據(jù)x(nT)同兩個(gè)閾值電壓電平＂a＂和＂-a＂進(jìn)行比較。如果x(nT)＞a或x(nT)＜-a，則該幅度數(shù)據(jù)的取樣值被予先分為符號(hào)＂1＂，表示該取樣值是輸入信號(hào)的一個(gè)大幅度部分。另一方面，如果-a≤x(nT)≤a，則取樣值被予先分為符號(hào)＂0＂，表示該取樣值是輸入信號(hào)的一個(gè)小幅度部分。分類(lèi)結(jié)果為＂10001＂，作為例子表示在圖3中。反過(guò)來(lái)，當(dāng)分類(lèi)這樣執(zhí)行，即如果x(nT)＞a，則符號(hào)是＂1＂，如果-a≤x(nT)≤a，則符號(hào)是＂0＂，而如果x(nT)＜-a，符號(hào)是＂-1＂，則結(jié)果為＂1000-1＂。
再參見(jiàn)圖2，根據(jù)接收到這樣一種分類(lèi)結(jié)果，計(jì)數(shù)器電路21對(duì)若干接續(xù)的符號(hào)＂0＂或該＂0＂符號(hào)操作長(zhǎng)度進(jìn)行計(jì)數(shù)。在對(duì)＂0＂計(jì)數(shù)的一段時(shí)間內(nèi)，計(jì)數(shù)器電路21輸出超出該操作長(zhǎng)度可能值的一個(gè)值，而當(dāng)該操作長(zhǎng)度的值為穩(wěn)定的時(shí)候，輸出值＂3＂(在圖3情況)，直到下一個(gè)時(shí)鐘到來(lái)。例如在該操作長(zhǎng)度的可能值是0-4的情況下，值＂5＂被用作超出該范圍的值。當(dāng)接收到符號(hào)＂1＂或＂-1＂時(shí)，計(jì)數(shù)器21復(fù)位。
參照?qǐng)D4，它表示判別電路9的方塊圖，其中，用更詳細(xì)的方式描繪了這個(gè)在圖2中的電路。數(shù)據(jù)輸入端和閾值輸入端分別表示在40和41處，幅度檢測(cè)電路20包括一個(gè)求補(bǔ)電路42，比較器43A和43B以及一個(gè)異或電路NOR44。計(jì)數(shù)器21包括一個(gè)計(jì)數(shù)器45，一個(gè)保持電路46和一個(gè)開(kāi)關(guān)電路47，在幅度檢測(cè)電路20中，求補(bǔ)電路42產(chǎn)生在輸入端41提供的閾值＂a＂的互補(bǔ)值(＂-a＂)。比較器43A將在輸入端40上的一個(gè)幅度數(shù)據(jù)值＂x＂同閾值＂a＂進(jìn)行比較，并且當(dāng)x＞a時(shí)產(chǎn)生一個(gè)高(HIGH)電平信號(hào)，而在相反情況下產(chǎn)生一個(gè)低(LOW)電平信號(hào)，同樣，比較器43B將在輸入端40上的一個(gè)幅度數(shù)據(jù)值＂X＂同閾值＂-a＂進(jìn)行比較，并且當(dāng)x＜-a時(shí)產(chǎn)生一個(gè)高(HIGH)電平信號(hào)而在相反情況下產(chǎn)生一個(gè)低(LOW)電平信號(hào)。比較器43A和43B的輸出是按邏輯進(jìn)行操作的，或由NOR電路44進(jìn)行異或操作。結(jié)果，響應(yīng)符合條件-a≤x≤a的輸入幅度數(shù)據(jù)，該幅度檢測(cè)電路20的輸出變成高電平，而響應(yīng)符合條件x＞a或x＜-a的輸入幅度數(shù)據(jù)，該幅度檢測(cè)電路20的輸出變成低電平。在計(jì)數(shù)器電路21中，當(dāng)其DATA輸入停留在高電平(相應(yīng)符號(hào)＂0＂)時(shí)，根據(jù)CLOCK輸入信號(hào)，計(jì)算器45將其計(jì)數(shù)增加1。當(dāng)DATA輸入變成低電平時(shí)，計(jì)數(shù)器45復(fù)位到零。當(dāng)其CLOCK輸入端從NOR電路44接收一個(gè)低電平信號(hào)(相應(yīng)符號(hào)＂1＂)時(shí)，保持電路46保持并輸出該計(jì)數(shù)器45的這個(gè)計(jì)數(shù)。幅度檢測(cè)電路20的一個(gè)高電平輸出，使開(kāi)關(guān)電路47去選擇超出操作長(zhǎng)度的可能值的范圍的一個(gè)值＂C＂，而一個(gè)低電平輸出使該電路去選擇保持電路46的輸出值。按照這種方式，判別電路9執(zhí)行數(shù)據(jù)的予先分類(lèi)，以產(chǎn)生一個(gè)＂0＂符號(hào)操作長(zhǎng)度值。
接著參照?qǐng)D5，將對(duì)表示在圖1中的校正值產(chǎn)生電路11進(jìn)行說(shuō)明。圖5表示電路11的一種具體的示范性結(jié)構(gòu)，其中，平衡數(shù)據(jù)取0，1，2，3或4作為＂0＂符號(hào)操作長(zhǎng)度的一個(gè)值。參考號(hào)碼50和51分別表示解碼電路50和存儲(chǔ)器51。存儲(chǔ)器51在地址0-4包含校正值b0，b1，……b4，它們分別對(duì)應(yīng)＂0＂符號(hào)操作長(zhǎng)度的各個(gè)可能值。在地址5，存儲(chǔ)器51還包含值＂0＂，相應(yīng)于超出可能值范圍的操作長(zhǎng)度值。校正值b0-b4是校正由符號(hào)＂1＂和＂-1＂表示的幅度數(shù)據(jù)，而對(duì)由符號(hào)＂0＂表示的幅度數(shù)據(jù)不進(jìn)行校正。通常，處在兩相反極性符號(hào)，即符號(hào)＂1＂和＂-1＂之間的一個(gè)更大的值將產(chǎn)生少量的符號(hào)間相互干擾，從而保持平衡數(shù)據(jù)的幅度，保證了在Viterbi識(shí)別電路13中準(zhǔn)確的數(shù)據(jù)識(shí)別。為此，校正值b0-b4具有表示成這樣的關(guān)系b0＞b1＞b2＞b3＞b4。順便說(shuō)說(shuō)，由于(1+D)操作，將可能發(fā)生這種情況，即相同的符號(hào)＂1＂或＂-1＂接續(xù)兩次出現(xiàn)在平衡數(shù)據(jù)中，這樣，相對(duì)于第二個(gè)符號(hào)＂1＂將提供＂0＂符號(hào)操作長(zhǎng)度的一個(gè)值＂0＂。但是由于附加的校正值增加了幅度數(shù)據(jù)，從而提高了Viterbi識(shí)別電路13的性能。這將不會(huì)產(chǎn)生什么問(wèn)題。
現(xiàn)在將說(shuō)明校正值b0-b4是如何與＂0＂符號(hào)操作長(zhǎng)度相一致的。如上所述，假定操作長(zhǎng)度的范圍從0-4。每一個(gè)校正值取決于緊接前面的一給定符號(hào)＂1＂的接續(xù)符號(hào)＂0＂的數(shù)目。因此，在購(gòu)買(mǎi)出磁盤(pán)設(shè)備產(chǎn)品之前要用測(cè)試數(shù)據(jù)進(jìn)行測(cè)試，以確定相對(duì)于＂0＂符號(hào)操作長(zhǎng)度可能值的幅度數(shù)據(jù)誤差。對(duì)于相應(yīng)平衡器7輸出波形符號(hào)＂1＂和＂-1＂的幅度數(shù)據(jù)的電壓被設(shè)計(jì)為分別等于+1伏和-1伏的情況，在相應(yīng)符號(hào)＂1＂或＂-1＂的幅度數(shù)據(jù)的實(shí)際測(cè)試電壓和+1伏或-1伏之間所確定的誤差是分別有差異的。這樣，對(duì)于操作長(zhǎng)度的可能值，該校正值被確定為正比于該誤差的值。圖13提供了說(shuō)明確定該校正值的方法。該測(cè)試數(shù)據(jù)的選擇包括所有＂0＂符號(hào)操作長(zhǎng)度的可能值。在這種測(cè)試中，測(cè)量平衡器7產(chǎn)生的波形的負(fù)峰幅度值，而在該被測(cè)電壓和-1之間得到的差為誤差e0-e4。根據(jù)這種測(cè)量，校正值b0-b4被確定為b0＝K0×e0，b1＝K1×e1，……，b4＝K4×e4，這里K0-K4是加權(quán)系數(shù)。不論K0＝K1＝K2＝K3＝K4，還是K0≠K1≠K3≠K4都是按統(tǒng)計(jì)方法確定的。
這樣確定的校正值能在其他的產(chǎn)品中使用而不加以改變。另一方面，有可能對(duì)個(gè)別產(chǎn)品確定校正值，或者對(duì)磁盤(pán)的個(gè)別柱體或磁盤(pán)設(shè)備的個(gè)別磁頭改變其校正值。這種選擇取決于需要怎樣的可靠性程度，或者存儲(chǔ)器的容量(圖5中的51)。
參照?qǐng)D5，解調(diào)器電路50接收從判別電路9輸出的指示一操作長(zhǎng)度值的數(shù)據(jù)。解調(diào)器電路50響應(yīng)該操作長(zhǎng)度值選擇存儲(chǔ)器51的一個(gè)地址。例如，判別電路9的一輸出值＂3＂將使解調(diào)器50選擇一地址＂3＂，校正值b3就儲(chǔ)存在存儲(chǔ)器51的這個(gè)地址上。同樣，判別電路9輸出一個(gè)表示超出范圍的值將使該解調(diào)器電路選擇一地址＂5＂，校正值＂0＂存儲(chǔ)在這個(gè)地址上。當(dāng)這樣的一個(gè)地址被指定后，存儲(chǔ)器51輸出＂b3＂或＂0＂這樣的校正值。
如上所述，借助于判別電路9和校正值產(chǎn)生電路11的結(jié)合，一個(gè)數(shù)據(jù)型式可由一個(gè)＂0＂符號(hào)操作長(zhǎng)度值表示，并且響應(yīng)該操作長(zhǎng)度值可對(duì)應(yīng)由符號(hào)＂1＂或＂-1＂表示的幅度值加以確定。用這個(gè)校正值，由不同的數(shù)據(jù)型式所引起的相當(dāng)?shù)姆?hào)間干擾的變化能夠得到緩沖。
以下參照?qǐng)D6，將詳盡地描述圖1中所示的運(yùn)算電路12。圖6表示該運(yùn)算電路12的一個(gè)具體而典型的結(jié)構(gòu)，它包括一個(gè)延時(shí)數(shù)據(jù)輸入端60，一個(gè)校正值輸入端61，一個(gè)符號(hào)檢測(cè)電路62，一個(gè)求補(bǔ)電路63，一個(gè)開(kāi)關(guān)電路64，以及一個(gè)相加器65。輸入端60接收由平衡器7經(jīng)延時(shí)電路10延遲的輸出。該延遲數(shù)據(jù)(取樣數(shù)據(jù))的符號(hào)在符號(hào)檢測(cè)電路62中受檢。另一方面，輸入端61從校正值產(chǎn)生電路11(圖1)接收一校正位校正值的補(bǔ)值由求補(bǔ)電路63產(chǎn)生。開(kāi)關(guān)電路64接收該校正值和其補(bǔ)數(shù)，并根據(jù)符號(hào)檢測(cè)電路62的作為結(jié)果的輸出，選擇其兩個(gè)值中之一個(gè)值。更具體地說(shuō)，如果延遲數(shù)據(jù)的取樣是正號(hào)，則選擇校正值本身。而如果取樣是負(fù)號(hào)，則選擇該校正值的補(bǔ)甄相加器65將開(kāi)關(guān)電路64的輸出同在端60上接收到的延遲數(shù)據(jù)的取樣相加，其和作為該運(yùn)算電路12的輸出。
圖7表示用于說(shuō)明幅度數(shù)據(jù)校正的具體例子的定時(shí)圖。參考號(hào)碼70表示由VFO電路8產(chǎn)生的VFO時(shí)鐘，它是用來(lái)同步設(shè)備運(yùn)轉(zhuǎn)的參考時(shí)鐘。參考號(hào)碼71表示包含欲被校正的平衡誤差的平衡器7(圖1)的輸出。值＂a＂和＂-a＂表示上述閾值。參考號(hào)碼72表示判別電路9(圖1)中幅度檢測(cè)電路20(圖2)的輸出波形，在該情況下將波形71的取樣值予先分成為雙電平信號(hào)或符號(hào)＂1＂和＂0＂。參考號(hào)碼73表示判別電路9(圖1)中計(jì)數(shù)器電路21(圖2)的輸出，它代表＂0＂符號(hào)操作長(zhǎng)度值。在輸出為＂C＂的時(shí)間，計(jì)數(shù)器電路21對(duì)符號(hào)＂0＂進(jìn)行計(jì)數(shù)。參考號(hào)碼74表示校正值產(chǎn)生電路11(圖1)的輸出，它代表按操作長(zhǎng)度73選擇的變化的校正值。參考號(hào)碼75表示和71所表示的波形相同的延時(shí)電路10(圖1)的輸出，參考號(hào)碼76表示已經(jīng)用校正值加以校正的運(yùn)算電路12的輸出，這里白圓圈表示未校正的取樣值，而黑圓圈表示校正的取樣值。應(yīng)當(dāng)指出，為得到那個(gè)校正值，一個(gè)校正值被加到正好是已被用作為一個(gè)目標(biāo)二進(jìn)制數(shù)的數(shù)據(jù)。按此方式，校正是按＂0＂符號(hào)操作長(zhǎng)度值取樣由符號(hào)＂1＂和＂-1＂表示的數(shù)據(jù)進(jìn)行的。
對(duì)于在平衡器7處的平衡誤差大的情況，由判別電路9得到的＂0＂符號(hào)操作長(zhǎng)度的值可能是有誤差的。然而這可能是被分為符號(hào)＂1＂或＂-1＂的取樣數(shù)據(jù)的幅度值降低并被錯(cuò)誤地分為符號(hào)＂0＂的情況。即使分為＂1＂或＂-1＂的取樣數(shù)據(jù)被錯(cuò)誤地分為符號(hào)＂0＂，也并不會(huì)導(dǎo)致什么事情發(fā)生，這是由于在本實(shí)施例中對(duì)分為符號(hào)＂0＂的數(shù)據(jù)是不進(jìn)行校正的緣故。
如上所述，有可能借助于反饋一校正值的方法來(lái)改善數(shù)據(jù)的S/N比，這種方法可以抵消由取決于變化數(shù)據(jù)型式產(chǎn)生的相當(dāng)?shù)姆?hào)間干擾相對(duì)被用來(lái)得到該校正值的二進(jìn)制數(shù)的變化。同樣，這將降低Viterbi識(shí)別電路中的畢特誤差率。
數(shù)據(jù)識(shí)別是由上述實(shí)施例中的Viterbi識(shí)別電路執(zhí)行的。但也可用例如一個(gè)電平限制電路這樣的數(shù)據(jù)識(shí)別電路，它是借助于將取樣數(shù)據(jù)的幅度電平同閾值電平相比較的方法來(lái)識(shí)別二進(jìn)制數(shù)。此外，雖然輸入到該Viterbi識(shí)別電路的信號(hào)是在上述實(shí)施例中加以校正的，用于該識(shí)別電路中的判別水平也是可以加以校正的。
在以上描述的第一實(shí)施例中，用于校正符號(hào)＂1＂或＂-1＂的一個(gè)目標(biāo)二進(jìn)制數(shù)的一個(gè)校正值是由在時(shí)間上是超前于該目標(biāo)二進(jìn)制數(shù)的數(shù)據(jù)符號(hào)＂0＂，或相對(duì)于該目標(biāo)二進(jìn)制數(shù)是以前的二進(jìn)制數(shù)數(shù)據(jù)產(chǎn)生的?，F(xiàn)在參照?qǐng)D8，將討論本發(fā)明的第二實(shí)施例，其中，該目標(biāo)二進(jìn)制數(shù)的校正是按照或超前于目標(biāo)二進(jìn)制數(shù)的數(shù)據(jù)，或接續(xù)于目標(biāo)二進(jìn)制數(shù)來(lái)進(jìn)行的，即按照相對(duì)于該目標(biāo)二進(jìn)制數(shù)以前的或接續(xù)的數(shù)據(jù)進(jìn)行校正。
在圖8中，判別電路9包括用于圖4中所示的幅度檢測(cè)電路20，還包括一個(gè)位移寄存器82。校正值產(chǎn)生電路11包括解碼電路83和存儲(chǔ)器84。在該實(shí)施例中，＂0＂符號(hào)操作長(zhǎng)度的可能值是0，1和2。數(shù)據(jù)輸入端40接收平衡器7(圖1)的一個(gè)輸出x，而閾值輸入端41接收閾值電平＂a＂和＂-a＂。如前所述，在幅度檢測(cè)電路20中，如果輸入取樣數(shù)據(jù)符合條件-a≤x≤a，指示符號(hào)＂0＂，則產(chǎn)生一高電平信號(hào)。如果輸入取樣數(shù)據(jù)符合條件x＞a或x＜-a，指示符號(hào)＂1＂或＂-1＂，則產(chǎn)生一低電平信號(hào)。這些電平信號(hào)連續(xù)地被儲(chǔ)存到位移寄存器82中。位移寄存器82總計(jì)適于儲(chǔ)存五位二進(jìn)制數(shù)，包括兩位以前的二進(jìn)制數(shù)，一位現(xiàn)在的二進(jìn)制數(shù)，以及二位接續(xù)的二進(jìn)制數(shù)。這相應(yīng)于在該實(shí)施例中，＂0＂的操作長(zhǎng)度的最大值是2。如果這個(gè)最大值是變化的，移位寄存器82的二進(jìn)制數(shù)位數(shù)也隨之變化，根據(jù)接收到移位寄存器82的作為結(jié)果的輸出，解碼器83產(chǎn)生一個(gè)地址數(shù)加到存儲(chǔ)器84。存儲(chǔ)器84包括校正值b0-b4(b0＞b1＞b2＞b3＞b4)，對(duì)應(yīng)地址＂0＂-＂4＂，并還包括對(duì)應(yīng)地址＂5＂的一個(gè)校正值＂0＂。存儲(chǔ)器84響應(yīng)解碼器電路83的輸出地址，輸出一個(gè)校正值。延時(shí)電路10(圖1)延遲平衡器7的輸出x。這樣，平衡器的輸出在時(shí)間上對(duì)應(yīng)置于移位寄存器82的中心位0的二進(jìn)制數(shù)數(shù)據(jù)。運(yùn)算電路12(圖1)將此校正值加到該延遲的數(shù)據(jù)，以便校正為相同的值。
參照?qǐng)D9，將說(shuō)明在解碼電路83中確定地址數(shù)的方法。在圖9中，所有儲(chǔ)存在移位寄存器82中的二進(jìn)制位數(shù)據(jù)值的組合對(duì)應(yīng)地址值列表。對(duì)每一個(gè)組合的地址數(shù)隨后加以確定。對(duì)于目前二進(jìn)制數(shù)(0)是處低電平(L)的情況，得到的地址數(shù)是分別由從寄存器82中的數(shù)據(jù)的以前部分(位(-1)和(-2))和接續(xù)部分(位(+1)和(+2))產(chǎn)生的第一和第二個(gè)值的和加以確定的。如果以前的位(-1)和(-2)都是處在高電平(H)，則第一值是2。如果位(-1)處高電平而位(-2)處低電平，則第一值是1。如果位(-1)處低電平，則第一值是0。類(lèi)似地，如果接續(xù)位(+1)和(+2)都處高電平，則第二值是2。如果位(+1)處高電平，而位(+2)處低電平，則第二值是1。如果位(+1)處低電平，則第二值是0。第一第二值的和形成移位寄存器82中二進(jìn)制數(shù)數(shù)據(jù)組合的地址數(shù)。如果目前的位(0)處高電平，選擇的地址數(shù)為＂5＂，這意味對(duì)該目前位不進(jìn)行校正。
現(xiàn)在將簡(jiǎn)要說(shuō)明對(duì)應(yīng)于＂0＂的操作長(zhǎng)度的校正值是如何在第二實(shí)施例中加以確定的。在該實(shí)施例中，測(cè)試數(shù)據(jù)如果同圖13中所示的相比較是有些復(fù)雜的，為的是符合校正值是在目標(biāo)符號(hào)＂1＂的前和后從＂0＂的操作長(zhǎng)度產(chǎn)生的結(jié)構(gòu)。然而，用于確定校正值的基本思想是相同的。
這樣，第二實(shí)施例使校正使用在時(shí)間上超前和接續(xù)符號(hào)＂1＂或＂-1＂的一個(gè)目標(biāo)二進(jìn)制數(shù)的＂0＂的操作長(zhǎng)度成為可能(即以前的和接續(xù)的二進(jìn)制數(shù)數(shù)據(jù))。這將保證干擾的準(zhǔn)確校正，從而減少了在后面的數(shù)據(jù)識(shí)別電路級(jí)中的識(shí)別誤差。解碼電路83和存儲(chǔ)器84可以這樣來(lái)構(gòu)成，即所有儲(chǔ)存在移位寄存器82中的二進(jìn)制數(shù)數(shù)據(jù)的不同的型式用它們各自的地址號(hào)碼和校正值賦值。由此保證更準(zhǔn)確的干擾校正，減少了識(shí)別誤差。
現(xiàn)在參照?qǐng)D10和11，將對(duì)大規(guī)模集成電路(LSI)方式的數(shù)據(jù)識(shí)別設(shè)備的典型結(jié)構(gòu)進(jìn)行說(shuō)明，如在第一和第二實(shí)施例中所描述的那樣，它具有予分二進(jìn)制數(shù)數(shù)據(jù)的判別能力，以及根據(jù)判別結(jié)果，校正輸入數(shù)據(jù)的能力。
圖10表示描繪一種LSI結(jié)構(gòu)的方塊圖，它包括的Viterbi識(shí)別電路具有予分二進(jìn)制數(shù)據(jù)的判別能力，以及根據(jù)判別結(jié)果校正輸入數(shù)據(jù)的能力。一個(gè)LSI100包括一個(gè)數(shù)據(jù)輸入端101，一個(gè)判別電路102，一個(gè)校正值產(chǎn)生電路103，一個(gè)遲延電路104，一個(gè)運(yùn)算電路105，一個(gè)Viterbi識(shí)別電路106，以及一個(gè)數(shù)據(jù)輸出端107。這種Viterbi識(shí)別電路可以是一般形式的電路。單元102-105都是上面對(duì)于第一和第二實(shí)施例所描述的單元，因此將省略其結(jié)構(gòu)和操作方面的詳細(xì)說(shuō)明。
圖11表示描繪一種LSI結(jié)構(gòu)的方塊圖，它包括數(shù)據(jù)識(shí)別電路112，例如一種電平限制電路，具有予分二進(jìn)制數(shù)數(shù)據(jù)的判別能力和根據(jù)判別結(jié)果校正輸入數(shù)據(jù)的能力。一個(gè)LSI110包括一個(gè)數(shù)據(jù)輸入端111，一個(gè)判別電路102，一個(gè)校正值產(chǎn)生電路103，一個(gè)延時(shí)電路104，一個(gè)運(yùn)算電路105，一個(gè)數(shù)據(jù)識(shí)別電路112(例如電平限制電路)，以及一個(gè)數(shù)據(jù)輸出端113。該LSI110的操作和圖10中表示的LSI100的操作實(shí)質(zhì)上是相同的。
根據(jù)圖10和圖11中所示的第三實(shí)施例，提供了一個(gè)Viterbi識(shí)別LSI和數(shù)據(jù)識(shí)別LSI，該數(shù)據(jù)識(shí)別電路分別包括一般的Viterbi識(shí)別電路和數(shù)據(jù)識(shí)別電路(如電平限制電路)，并同判別電路和校正值產(chǎn)生電路在一起。這些是數(shù)據(jù)-型式-無(wú)關(guān)的數(shù)據(jù)識(shí)別LSIs，它們不要求修改在它們之外的外電路。
參照?qǐng)D12，這里表示一種磁盤(pán)驅(qū)動(dòng)器結(jié)構(gòu)，圖10或11中所示的數(shù)據(jù)識(shí)別LSI施加到該驅(qū)動(dòng)器。磁盤(pán)驅(qū)動(dòng)器120包括一個(gè)記錄媒介121，一個(gè)磁頭122，一個(gè)紡錘形電機(jī)123，一個(gè)話(huà)音線(xiàn)圈電機(jī)(VCM)124，一個(gè)讀/寫(xiě)放大器(R/W AMP)125，一個(gè)自動(dòng)增益控制電路(AGC)，一個(gè)低通濾波器(LPF)127，一個(gè)模擬-數(shù)字轉(zhuǎn)換器(A/D)128，一個(gè)(1＋D)運(yùn)算電路129，一個(gè)平衡器130，一個(gè)可變頻率振蕩器(VFO)131，一個(gè)數(shù)據(jù)識(shí)別電路132，一個(gè)誤差校正電路(ECC)133，一個(gè)編碼/解碼器(ENDEC)134，一個(gè)硬盤(pán)控制器(HDC)135，以及一個(gè)伺服處理器136。根據(jù)從主控計(jì)算機(jī)接收到的一個(gè)讀出指令，HDC135通過(guò)伺服處理器136啟動(dòng)VCM124，以便移動(dòng)磁頭，使它放置在一個(gè)目標(biāo)圓柱上。磁頭122從記錄媒介121讀出數(shù)據(jù)。該讀出的數(shù)據(jù)通過(guò)131在單元125中按序處理，然后在數(shù)據(jù)識(shí)別電路132中進(jìn)行數(shù)據(jù)識(shí)別。數(shù)據(jù)識(shí)別電路132的作為結(jié)果的輸出在ECC133中進(jìn)行處理，在ENDEC134中解調(diào)，之后送到HDC135，將按序把數(shù)據(jù)返回到主控計(jì)算機(jī)。
如參照?qǐng)D12所述，在磁盤(pán)驅(qū)動(dòng)器中借助于應(yīng)用圖10或11中所示的LSI，將減小數(shù)據(jù)識(shí)別誤差，因此改善了設(shè)備的可靠性。本發(fā)明的數(shù)據(jù)識(shí)別LSI呈現(xiàn)出對(duì)于外電路不改變例如平衡器和ECC的輸入/輸出條件，由此不必需要設(shè)計(jì)專(zhuān)用的這些電路，并不影響設(shè)計(jì)這種磁盤(pán)驅(qū)動(dòng)器的工時(shí)。
雖然LSI只包括數(shù)據(jù)識(shí)別設(shè)備，它可進(jìn)而包括(1＋D)運(yùn)算電路，平衡電路130，VFO131和ECC133。
如上所述，按本發(fā)明，在數(shù)字?jǐn)?shù)據(jù)記錄/重放設(shè)備，如一個(gè)高密度磁盤(pán)驅(qū)動(dòng)器中，有可能根據(jù)平衡器輸出的數(shù)據(jù)型式，按一位接一位的方式得到用于校正符號(hào)間干擾的校正值。同樣有可能校正一個(gè)二進(jìn)制數(shù)的數(shù)據(jù)，該二進(jìn)制數(shù)恰好已被用作為一個(gè)目標(biāo)二進(jìn)制數(shù)，以用于得到該校正值。結(jié)果，能夠消除在高密度記錄中取決于數(shù)據(jù)型式的相當(dāng)?shù)母蓴_變化，通過(guò)校正增加了數(shù)據(jù)的幅度，改善了數(shù)據(jù)的S/N比，因此減少了經(jīng)由數(shù)據(jù)識(shí)別電路的識(shí)別誤差。而且，用LSI提高了數(shù)據(jù)識(shí)別的性能，該LSI包括例如Viterbi或數(shù)據(jù)識(shí)別電路這樣的數(shù)據(jù)識(shí)別電路，與用于校正的裝置一起，不必改變同外電路的接口。此外，應(yīng)用了這種數(shù)據(jù)識(shí)別設(shè)備的數(shù)字?jǐn)?shù)據(jù)記錄/重放設(shè)備將獲得該設(shè)備的改善了的特性。
權(quán)利要求
1.一種用于相應(yīng)表示雙電平數(shù)據(jù)的一輸入信號(hào)，輸出包括邏輯＂1＂和＂0＂的一個(gè)二進(jìn)制數(shù)串的數(shù)據(jù)識(shí)別設(shè)備，所說(shuō)的數(shù)據(jù)識(shí)別設(shè)備包括一個(gè)判別電路，用于以常規(guī)取樣間隔檢測(cè)輸入信號(hào)的幅度，以便根據(jù)檢測(cè)幅度將該輸入信號(hào)的每個(gè)取樣部分予分為表示一大幅度部分的符號(hào)＂1＂的部分以及表示一小幅度部分的符號(hào)＂0＂的部分，而且為了判別，就一個(gè)適當(dāng)?shù)娜硬糠譃榉?hào)＂1＂而論，不管每一個(gè)至少在時(shí)間上超前該適當(dāng)?shù)娜硬糠值娜硬糠值囊挥瓒〝?shù)是符號(hào)＂1＂還是＂0＂。一個(gè)校正值產(chǎn)生電路，用于響應(yīng)判別電路的一個(gè)輸出，產(chǎn)生輸入信號(hào)幅度的校正值中之一個(gè)校正值，該校正值相應(yīng)取樣部分予定數(shù)的符號(hào)的不同組合予先加以確定；一個(gè)延時(shí)電路，用于延遲該輸入信號(hào)一予定時(shí)間；一個(gè)運(yùn)算電路，用于將一個(gè)表示由校正值產(chǎn)生電路產(chǎn)生的校正值中之一個(gè)校正值的信號(hào)附加到由延時(shí)電路延遲的輸入信號(hào)；以及一個(gè)識(shí)別電路，用于響應(yīng)運(yùn)算電路的一個(gè)輸出，識(shí)別該輸入信號(hào)，輸出包括邏輯＂1＂和＂0＂的二進(jìn)制位串。
2.根據(jù)權(quán)利要求1的一種數(shù)據(jù)識(shí)別設(shè)備，其中，所說(shuō)的判別電路包括一個(gè)幅度檢測(cè)電路，用于檢測(cè)輸入信號(hào)的幅度，以輸出一串＂1＂和＂0＂的符號(hào)，以及一個(gè)計(jì)數(shù)器電路，按操作長(zhǎng)度對(duì)在時(shí)間上超前包括在該符號(hào)串中的每一個(gè)符號(hào)＂1＂的接續(xù)的符號(hào)＂0＂計(jì)數(shù)，所說(shuō)的校正值產(chǎn)生電路包括一存儲(chǔ)器裝置，用它來(lái)儲(chǔ)存相應(yīng)由計(jì)數(shù)器電路得到的操作長(zhǎng)度的可能不同值的校正值。
3.根據(jù)權(quán)利要求1的一種數(shù)據(jù)識(shí)別設(shè)備，其中所說(shuō)判別電路包括一個(gè)幅度檢測(cè)電路，用于檢測(cè)輸入信號(hào)的幅度，以輸出一串＂1＂和＂0＂的符號(hào)，以及一個(gè)移位寄存器，用于按數(shù)據(jù)型式得到在時(shí)間上超前或接續(xù)包括在一串符號(hào)內(nèi)的每一個(gè)符號(hào)＂1＂的符號(hào)的予定數(shù)，并且其中所說(shuō)的校正值產(chǎn)生電路包括一個(gè)存儲(chǔ)器，用于儲(chǔ)存相應(yīng)在移位寄存器中得到的可能不同的數(shù)據(jù)型式的校正值。
4.根據(jù)權(quán)利要求1的一種數(shù)據(jù)識(shí)別設(shè)備，其中所說(shuō)識(shí)別電路是一個(gè)Viterbi識(shí)別電路，它根據(jù)運(yùn)算電路輸出，執(zhí)行Viterbi解碼操作。
5.根據(jù)權(quán)利要求1的一種數(shù)據(jù)識(shí)別設(shè)備，其中所說(shuō)識(shí)別電路包括一個(gè)電平限制電路，用于根據(jù)運(yùn)算電路輸出的幅度電平直接執(zhí)行數(shù)據(jù)識(shí)別。
6.根據(jù)權(quán)利要求1的一種數(shù)據(jù)識(shí)別設(shè)備，其中所說(shuō)運(yùn)算電路包括一個(gè)符號(hào)檢測(cè)電路，用于檢測(cè)輸入信號(hào)取樣部分的符號(hào)，以及一個(gè)求補(bǔ)電路，主要用于反轉(zhuǎn)一給定的校正值中之一個(gè)校正值的符號(hào)。
7.根據(jù)權(quán)利要求2的一種數(shù)據(jù)識(shí)別設(shè)備，其中儲(chǔ)存在所說(shuō)存儲(chǔ)器中的校正值在由符號(hào)＂1＂表示的取樣部分的幅度值和它們相應(yīng)校正幅度值之間存在著誤差，它們實(shí)際上是相應(yīng)＂0＂符號(hào)的操作長(zhǎng)度的所有可能值進(jìn)行測(cè)量的。
8.根據(jù)權(quán)利要求3的一種數(shù)據(jù)識(shí)別設(shè)備，其中儲(chǔ)存在所說(shuō)存儲(chǔ)器中的校正值在由符號(hào)＂1＂表示的取樣部分的幅度值和它們相應(yīng)校正幅度值之間存在著誤差，它們實(shí)際上是相應(yīng)包括符號(hào)＂1＂和＂0＂組合的所有可能的數(shù)據(jù)型式進(jìn)行測(cè)量的。
9.根據(jù)權(quán)利要求1的一種數(shù)據(jù)識(shí)別設(shè)備，其中包括在所說(shuō)數(shù)據(jù)識(shí)別設(shè)備中的每一個(gè)電路都包括一個(gè)大規(guī)模集成電路。
10.一種磁盤(pán)驅(qū)動(dòng)器，包括一個(gè)記錄媒介，數(shù)字信號(hào)記錄于上；一個(gè)磁頭，用于讀出記錄在所說(shuō)記錄媒介上的信號(hào)；一個(gè)前置放大器，用于對(duì)已由所說(shuō)磁頭讀出的信號(hào)進(jìn)行放大；一個(gè)模擬-數(shù)字轉(zhuǎn)換器，用于對(duì)已由所說(shuō)前置放大器進(jìn)行放大的信號(hào)進(jìn)行取樣并數(shù)字化；一個(gè)子處理電路，用于根據(jù)所說(shuō)模擬-數(shù)字轉(zhuǎn)換器的輸出，執(zhí)行Viterbi解碼予處理；一個(gè)平衡電路，用于成形所說(shuō)予處理電路輸出的波形，以及一個(gè)按權(quán)利要求4的數(shù)據(jù)識(shí)別設(shè)備，它接收所說(shuō)平衡電路的輸出。
全文摘要
一種數(shù)據(jù)識(shí)別設(shè)備，用校正值校正被識(shí)別數(shù)據(jù)信號(hào)的幅度下降，以校正目標(biāo)位本身以確定該校正值。判別電路將平衡器輸出預(yù)分為符號(hào)“0”和“1”，得到關(guān)于給定符號(hào)“1”的符號(hào)“0”的操作長(zhǎng)度。校正值產(chǎn)生電路包括的存儲(chǔ)器包含與所有操作長(zhǎng)度可能值一致的校正值，并響應(yīng)判別電路的輸出，輸出校正值。延時(shí)電路時(shí)時(shí)間輸出校正值。運(yùn)算電路將它們校正為相同值。校正的平衡器輸出在數(shù)據(jù)識(shí)別電路中的數(shù)據(jù)識(shí)別誤差率低。
文檔編號(hào)G11B20/10GK1116349SQ94118639
公開(kāi)日1996年2月7日 申請(qǐng)日期1994年10月8日 優(yōu)先權(quán)日1993年10月8日
發(fā)明者石田嘉輝, 巖淵一則, 山川秀之, 松重博實(shí) 申請(qǐng)人:株式會(huì)社日立制作所