本公開總體上涉及存儲器設(shè)備和操作該存儲器設(shè)備的方法。更具體地，本公開涉及一種被配置為執(zhí)行擦除操作的存儲器設(shè)備和一種操作該存儲器設(shè)備的方法。

背景技術(shù)：

1、存儲器設(shè)備可以包括：在其中存儲數(shù)據(jù)的存儲器單元陣列；外圍電路，其被配置為執(zhí)行編程、讀取和擦除操作；以及控制電路，其被配置為控制外圍電路。

2、存儲器單元陣列可以包括多個存儲器塊。多個存儲器塊中的每個存儲器塊可以包括多個存儲器單元。

3、具有三維結(jié)構(gòu)的存儲器設(shè)備可以包括堆疊在襯底上的存儲器單元。例如，具有三維結(jié)構(gòu)的存儲器設(shè)備可以包括垂直于襯底的插塞。插塞可以包括連接在位線與源極線之間的選擇晶體管和連接在選擇晶體管之間的存儲器單元。位線與源極線之間的存儲器單元和選擇晶體管可以構(gòu)成串。

4、根據(jù)閾值電壓，存儲器單元可以具有編程狀態(tài)或擦除狀態(tài)。例如，具有高于參考電壓的閾值電壓的存儲器單元可以具有編程狀態(tài)，并且具有低于參考電壓的閾值電壓的存儲器單元可以具有擦除狀態(tài)。

5、編程操作是將處于擦除狀態(tài)的存儲器單元的閾值電壓增大到對應(yīng)于編程狀態(tài)的閾值電壓的操作。由于存儲器單元具有不同的電特性，所以即使當(dāng)在編程操作中將相同的編程電壓施加到存儲器單元時，閾值電壓的電平也可以彼此不同。因此，存儲器單元可以具有閾值電壓分布。存儲器單元的閾值電壓形成分布意味著閾值電壓對于每個存儲器單元變化。這是因?yàn)榇鎯ζ鲉卧拈撝惦妷阂圆煌俣茸兏呋蜃兊?。也就是說，當(dāng)關(guān)于任一存儲器單元的閾值電壓改變的速度而將兩個存儲器單元彼此比較時，其閾值電壓改變比對應(yīng)存儲器單元的閾值電壓慢的存儲器單元被稱為慢單元，并且其閾值電壓改變比對應(yīng)存儲器單元的閾值電壓快的存儲器單元被稱為快單元。因此，在編程的存儲器單元當(dāng)中，慢單元在閾值電壓分布中具有相對低的閾值電壓，并且快單元在閾值電壓分布中具有相對高的閾值電壓。至于擦除的存儲器單元，慢單元在閾值電壓分布中具有相對高的閾值電壓，并且快單元在閾值電壓分布中具有相對低的閾值電壓。因此，在擦除的存儲器塊的編程操作中，隨著包括在擦除的存儲器塊中的慢單元與快單元的閾值電壓之間的差變得更大，存儲器塊的編程操作時間可能增加。

技術(shù)實(shí)現(xiàn)思路

1、實(shí)施例提供一種能夠在存儲器單元的擦除操作中使存儲器單元的閾值電壓分布寬度變窄的存儲器設(shè)備，以及一種該存儲器設(shè)備的操作方法。

2、根據(jù)本公開的一個方面，提供一種操作存儲器設(shè)備的方法，該方法包括：在存儲器塊的擦除操作中將第一擦除電壓施加到源極線，存儲器塊連接在源極線與位線之間，第一擦除電壓具有第一幅值并且被施加到源極線達(dá)第一時間段；在第一時間段結(jié)束時，將第二擦除電壓施加到源極線，第二擦除電壓具有小于第一幅值的第二幅值并且被施加到源極線達(dá)第二時間段；在第二時間段結(jié)束時，將第三擦除電壓施加到源極線達(dá)第三時間段。

3、根據(jù)本公開的另一方面，提供一種操作存儲器設(shè)備的方法，該方法包括：在第一時間段期間，減小慢單元的閾值電壓和快單元的閾值電壓，慢單元和快單元被包括在被選擇的存儲器塊中；在第一時間段結(jié)束時開始的第二時間段期間，在第一階段之后降低慢單元與快單元之間的閾值電壓差；以及在第二時間段結(jié)束時開始的第三時間段期間，在第二階段之后減小慢單元的閾值電壓和快單元的閾值電壓。

4、根據(jù)本公開的又一方面，提供一種存儲器設(shè)備，該存儲器設(shè)備包括：時段管理器，被配置為響應(yīng)于擦除命令而依次輸出關(guān)于以下項(xiàng)的時間信息：a)擦除電壓上升時段，b)包括多個子時段的擦除時段，以及c)放電時段；電壓電平管理器，被配置為響應(yīng)于時間信息而輸出操作碼；以及電壓生成器，被配置為響應(yīng)于操作碼而依次輸出具有不同電平的擦除電壓，其中在擦除操作中，電壓生成器被配置為依次輸出第一擦除電壓，輸出低于第一擦除電壓的第二擦除電壓，并且輸出高于第二擦除電壓的第三擦除電壓，第一、第二和第三擦除電壓全部響應(yīng)于操作碼而被輸出。

技術(shù)特征：

1.一種操作存儲器設(shè)備的方法，所述方法包括：

2.如權(quán)利要求1所述的方法，其中所述第三擦除電壓具有第三幅值，并且所述第三幅值高于所述第二幅值但低于所述第一幅值。

3.如權(quán)利要求1所述的方法，其中所述第三擦除電壓基本上等于所述第一擦除電壓。

4.如權(quán)利要求1所述的方法，其中在所述第一擦除電壓被施加到所述源極線之后，所述第一擦除電壓被維持基本上恒定達(dá)第一時間量。

5.如權(quán)利要求1所述的方法，其中在所述第二擦除電壓被施加到所述源極線之后，所述第二擦除電壓被維持基本上恒定達(dá)第二時間量。

6.如權(quán)利要求1所述的方法，其中在所述第二擦除電壓被施加到所述源極線之后，所述第二擦除電壓逐漸增大到所述第三擦除電壓。

7.如權(quán)利要求6所述的方法，其中在其內(nèi)所述第二擦除電壓逐漸增大到所述第三擦除電壓的時間段長于在其期間所述第一擦除電壓逐漸減小到所述第二擦除電壓的時間段。

8.如權(quán)利要求1所述的方法，其中當(dāng)所述第一擦除電壓、所述第二擦除電壓和所述第三擦除電壓中的至少一者被施加到所述源極線時，

9.如權(quán)利要求8所述的方法，其中接通電壓被施加到與所述選擇晶體管的柵極連接的選擇線，并且

10.如權(quán)利要求9所述的方法，其中所述接通電壓是具有大于零伏的幅值的正電壓；并且

11.如權(quán)利要求9所述的方法，其中所述接通電壓是具有大于0v的幅值的正電壓，并且

12.一種操作存儲器設(shè)備的方法，所述方法包括：

13.如權(quán)利要求12所述的方法，其中在所述第一時間段期間，具有正電壓電平的第一擦除電壓被施加到與所述被選擇的存儲器塊連接的源極線或位線。

14.如權(quán)利要求13所述的方法，其中在所述第二時間段期間，具有比所述第一擦除電壓的所述正電壓電平低的正電壓電平的第二擦除電壓被施加到與所述被選擇的存儲器塊連接的所述源極線或所述位線。

15.如權(quán)利要求14所述的方法，其中在所述第三時間段期間，高于所述第二擦除電壓的第三擦除電壓被施加到與所述被選擇的存儲器塊連接的所述源極線或所述位線。

16.如權(quán)利要求15所述的方法，其中所述第三擦除電壓是以下中的至少一者：a)基本上等于所述第一擦除電壓；以及b)小于所述第一擦除電壓。

17.一種存儲器設(shè)備，包括：

18.如權(quán)利要求17所述的存儲器設(shè)備，其中所述時段管理器包括處理器，所述處理器運(yùn)行與編程、讀取和擦除操作相對應(yīng)的算法，并且

19.如權(quán)利要求17所述的存儲器設(shè)備，其中所述電壓電平管理器被配置為生成并輸出與包括在所述時間信息中的所述擦除電壓上升時段、包括所述多個子時段的所述擦除時段或所述放電時段相對應(yīng)的碼，以及包括與電壓電平相對應(yīng)的碼的所述操作碼。

20.如權(quán)利要求17所述的存儲器設(shè)備，其中所述電壓生成器被配置為將具有所述不同電平的所述擦除電壓依次輸出到與存儲器塊的源極線相對應(yīng)的全局線。

技術(shù)總結(jié)
本公開涉及存儲器設(shè)備和操作該存儲器設(shè)備的方法。一種操作存儲器設(shè)備的方法包括在連接在源極線與位線之間的存儲器塊的擦除操作中將第一擦除電壓施加到源極線。該方法還包括將向其施加第一擦除電壓的源極線的電壓減小到第二擦除電壓，以及然后將向其施加第二擦除電壓的源極線的電壓增大到第三擦除電壓。第二擦除電壓的幅值在第一擦除電壓的幅值與第三擦除電壓的幅值之間。

技術(shù)研發(fā)人員：徐文植
受保護(hù)的技術(shù)使用者：愛思開海力士有限公司
技術(shù)研發(fā)日：
技術(shù)公布日：2024/11/14