本發(fā)明涉及半導體制造領域，尤其涉及一種閃存單元、閃存單元的編程方法及閃存單元的擦除方法。

背景技術(shù)：

閃存(flash)是一種非易失性存儲器，其特點是在斷電后仍可保存存儲的數(shù)據(jù)，閃存包括多個閃存單元，現(xiàn)有的對閃存單元的編程大多采用溝道熱電子注入方式(channelhotelectroninjection，chei)，在所述柵極和所述漏極施加高電壓以產(chǎn)生熱電子，由于熱電子注入本身的物理特性，其耗電大，載流子注入效率低。

為了提高載流子注入效率，現(xiàn)有的n型溝道閃存器件采用了分柵結(jié)構(gòu)的源端熱電子注入方法(source-sidechannelhotelectron，ssche)進行編程。但是現(xiàn)有的n型溝道閃存器件為了形成熱電子其溝道長度就不可能他太短，與當今市場對不斷縮小的器件尺寸需求相悖。

技術(shù)實現(xiàn)要素：

本發(fā)明的目的在于提供一種閃存單元、閃存單元的編程方法及閃存單元的擦除方法，以實現(xiàn)提高讀取速度、降低功耗、增加存儲的狀態(tài)和減小擦除電壓的目的。

為了達到上述目的，本發(fā)明提供了一種閃存單元、閃存單元的編程方法及閃存單元的擦除方法；

所述閃存單元包括：

p型襯底，所述p型襯底內(nèi)形成有n阱，所述n阱中形成有p型摻雜區(qū)，所述p型摻雜區(qū)作為源極和漏極，所述n阱的p型摻雜區(qū)上形成有第一位線和第二位線，所述源極與所述第一位線連接，所述漏極與所述第二位線連接；

位于所述n阱上的柵極結(jié)構(gòu)，所述柵極結(jié)構(gòu)包括第一存儲位、第二存儲位和字線柵，所述第一存儲位包括第一控制柵和第一浮柵，所述第二存儲位包括第二控制柵和第二浮柵；

所述第一存儲位、所述字線柵和所述第二存儲位依次并排排列在所述源極和所述漏極之間；

可選的，所述第一浮柵位于所述第一控制柵和所述n阱之間，所述第二浮柵位于所述第二控制柵和所述n阱之間；

可選的，所述第一存儲位和所述第二存儲位對稱分布于所述字線柵兩側(cè)；

可選的，所述第一控制柵和所述第二控制柵對稱分布于所述字線柵兩側(cè)；

可選的，所述第一浮柵和所述第二浮柵對稱分布于所述字線柵兩側(cè)；

可選的，所述源極和所述漏極關(guān)于所述柵極結(jié)構(gòu)的中心對稱；

所述閃存單元的編程方法包括：

對所述第一存儲位編程時，在所述第一控制柵上施加第一電壓，在所述第二控制柵上施加第二電壓，在所述第一位線上施加零電壓，在所述第二位線上施加第三電壓，在所述字線柵上施加第四電壓，在所述n阱上施加第五電壓；

對所述第二存儲位編程時，在所述第一控制柵上施加第二電壓，在所述第二控制柵上施加第一電壓，在所述第一位線上施加第三電壓，在所述第二位線上施加零電壓，在所述字線柵上施加第四電壓，在所述n阱上施加第五電壓；

可選的，所述第一電壓的范圍為4v至10v；

可選的，所述第二電壓的范圍為1v至3v；

可選的，所述第三電壓的范圍為5v至10v；

可選的，所述第四電壓的范圍為1v至4v；

可選的，所述第五電壓的范圍為5v至10v；

可選的，所述閃存單元的擦除方法包括：

所述閃存單元的擦除方法包括：

在所述字線柵上施加正電壓，在所述第一控制柵和所述第二控制柵上同時施加負電壓；

可選的，在所述字線柵上施加正電壓的范圍為4v至14v；

可選的，在所述第一控制柵和所述第二控制柵上施加負電壓的范圍為-9v至0v。

在本發(fā)明提供的閃存單元、閃存單元的編程方法及閃存單元的擦除方法中，所述閃存單元包括形成有n阱的p型襯底和所述n阱上的柵極結(jié)構(gòu)，并且在n阱中柵極結(jié)構(gòu)的兩側(cè)摻雜p+以形成源極和漏極，構(gòu)成了p溝道閃存結(jié)構(gòu)，與傳統(tǒng)的n溝道閃存相比，p溝道閃存利用空穴的碰撞離化產(chǎn)生電子進而產(chǎn)生熱電子，其碰撞離化率更高，因此器件的尺寸可以進一步縮小。所述柵極結(jié)構(gòu)包括第一存儲位和第二存儲位，所述第一存儲位和所述第二存儲位共享一個字線柵，與傳統(tǒng)的p溝道閃存相比，本發(fā)明提供的閃存單元有兩個存儲位，存儲的狀態(tài)更多。通過對閃存單元的控制柵、字線柵、位線、n阱進行電壓配置，n阱的空穴在夾斷點處強電場的作用下獲得很高的能量，高能的空穴與硅晶格發(fā)生碰撞產(chǎn)生高能電子，在控制柵上施加電壓，這些高能電子在控制柵電壓所產(chǎn)生的強電場作用下進入浮柵，從而達到編程的操作。通過在字線柵上施加正電壓，在兩個存儲位的控制柵上施加負電壓，快速擦除信息，所述字線柵的結(jié)構(gòu)產(chǎn)生增強型電子隧穿效應，使用較低的電壓就可實現(xiàn)快速擦除的目的。

附圖說明

圖1為實施例提供的閃存單元的示意圖；

其中，1-柵極結(jié)構(gòu)，11-第一存儲位，111-第一浮柵，112-第一控制柵，12-第二存儲位，121-第二浮柵，122-第二控制柵，13-字線柵，2-p型襯底，21-n阱，22-源極，23-漏極，3-第一位線，4-第二位線。

具體實施方式

下面將結(jié)合示意圖對本發(fā)明的具體實施方式進行更詳細的描述。根據(jù)下列描述和權(quán)利要求書，本發(fā)明的優(yōu)點和特征將更清楚。需說明的是，附圖均采用非常簡化的形式且均使用非精準的比例，僅用以方便、明晰地輔助說明本發(fā)明實施例的目的。

參閱圖1，其為實施例提供的閃存單元的示意圖，如圖1所示，所述閃存單元包括：p型襯底2，所述p型襯底2內(nèi)形成有n阱21，所述n阱21中形成有p型摻雜區(qū)，所述p型摻雜區(qū)作為源極22和漏極23，所述n阱的p型摻雜區(qū)上形成有第一位線3和第二位線4，所述源極22與所述第一位線3連接，所述漏極23與所述第二位線4連接；位于所述n阱21上的柵極結(jié)構(gòu)1，所述柵極結(jié)構(gòu)1包括第一存儲位11、第二存儲位12和字線柵13，所述第一存儲位11包括第一控制柵112和第一浮柵111，所述第二存儲位12包括第二控制柵122和第二浮柵121；所述第一存儲位11、所述字線柵13和所述第二存儲位12依次并排排列在所述源極22和所述漏極23之間。所述閃存單元的襯底為p型襯底2，并在p型襯底2中形成n阱21，所述閃存單元包括兩個存儲位，并且共用一個字線柵13，存儲的狀態(tài)更多。

如圖1所示，所述閃存單元具有兩個存儲位，所述第一存儲位11和所述第二存儲位12對稱分布于所述字線柵13的兩側(cè)。所述第一存儲位11和所述第二存儲位12均包括控制柵和浮柵，可以認識到，所述第一控制柵112和第二控制柵122對稱分布于所述字線柵13的兩側(cè)；所述第一浮柵111和第二浮柵121對稱分布于所述字線柵13的兩側(cè)；并且所述第一控制柵112和第二控制柵122并排排列；所述第一浮柵111和第二浮柵121并排排列。所述源極22與漏極23位于所述柵極結(jié)構(gòu)1的兩側(cè)，并且關(guān)于所述柵極結(jié)構(gòu)1的中心對稱。

所述p型襯底2內(nèi)部具有n阱21，在所述n阱21中摻雜p+以形成源極區(qū)域和漏極區(qū)域，所述源極區(qū)域?qū)谒鲈礃O22，所述漏極區(qū)域?qū)谒雎O23。其中，所述源極22和所述漏極23形成于所述n阱21的內(nèi)部；所述源極22與所述第一位線3耦接，所述漏極23與所述第二位線4耦接。

本實施例還提供了一種閃存單元的編程方法，所述閃存單元的編程方法包括：對所述第一存儲位11編程時，在所述第一控制柵112上施加第一電壓，在所述第二控制柵122上施加第二電壓，在所述第一位線3上施加零電壓，在所述第二位線4上施加第三電壓，在所述字線柵13上施加第四電壓，在所述n阱上21施加第五電壓；對所述第二存儲位12編程時，在所述第一控制柵112上施加第二電壓，在所述第二控制柵122上施加第一電壓，在所述第一位線3上施加第三電壓，在所述第二位線4上施加零電壓，在所述字線柵13上施加第四電壓，在所述n阱上21施加第五電壓，通過對閃存單元的控制柵、字線柵13、位線、n阱21進行電壓配置，pmos溝道中的空穴在夾斷點處強電場的作用下獲得很高的能量，高能的空穴與硅晶格發(fā)生碰撞產(chǎn)生高能電子，在控制柵上施加電壓，這些高能電子在控制柵電壓所產(chǎn)生的強電場作用下進入浮柵，從而達到編程的操作。

優(yōu)選的，對所述第一存儲位11編程時，在所述第一控制柵112上施加5v的電壓，在所述第二控制柵122上施加1v的電壓，在所述第一位線3上施加零電壓，在所述第二位線4上施加6v的電壓，在所述字線柵13上施加2v的電壓，在所述n阱上21施加6v的電壓；對所述第二存儲12位編程時，在所述第一控制柵112上施加1v的電壓，在所述第二控制柵122上施加5v的電壓，在所述第一位線3上施加6v的電壓，在所述第二位線4上施加零電壓，在所述字線柵13上施加2v的電壓，在所述n阱上21施加6v的電壓。當然，本領域技術(shù)人員應當認識到，施加的所述第一電壓至第五電壓并非固定，所述第一電壓的范圍為4v至10v，例如是5v、6v、8v；所述第二電壓的范圍為1v至3v，例如是2v；所述第三電壓的范圍為5v至10v，例如是6v、8v；所述第四電壓的范圍為1v至4v，例如是2v、3v；所述第五電壓的范圍為5v至10v，例如是6v、8v，在這里需要說明一下，為了防止在編程過程中pn結(jié)正向偏置，所施加的第五電壓必須大于等于第三電壓。

本實施例還提供了一種閃存單元的擦除方法，所述閃存單元的擦除方法包括：在所述字線柵13上施加第二正電壓，在所述第一控制柵11和所述第二控制柵12上施加第二負電壓。通過在字線柵11上施加正電壓，在兩個存儲位的控制柵上施加負電壓，能夠快速擦除信息，所述字線柵11的結(jié)構(gòu)產(chǎn)生增強型電子隧穿效應，使用較低的電壓就可實現(xiàn)快速擦除的目的。

優(yōu)選的，在所述字線柵13上施加8v的電壓，在所述第一控制柵11和所述第二控制柵12上施加-7.5v的電壓，所述第一位線3、第二位線4和n阱21施加0v的電壓，字線柵13作為擦除柵快速存儲位上的信息?？梢哉J識到，所述第二正電壓的范圍為4v至14v，例如是7v、8v、10v、12v和14v，所述第二負電壓的范圍為-9v至0v，例如是-8v、-6v、-4v和-2v。

綜上，在本發(fā)明實施例提供的閃存單元、閃存單元的編程方法及閃存單元的擦除方法中，具有如下的優(yōu)點：所述閃存單元包括形成有n阱的p型襯底和所述n阱上的柵極結(jié)構(gòu)，并且在n阱中柵極結(jié)構(gòu)的兩側(cè)摻雜p+以形成源極和漏極，構(gòu)成了p溝道閃存結(jié)構(gòu)，與傳統(tǒng)的n溝道閃存相比，p溝道閃存利用空穴的碰撞離化產(chǎn)生電子進而產(chǎn)生熱電子，其碰撞離化率更高，因此器件的尺寸可以進一步縮小。所述柵極結(jié)構(gòu)包括第一存儲位和第二存儲位，所述第一存儲位和所述第二存儲位共享一個字線柵，與傳統(tǒng)的p溝道閃存相比，本發(fā)明提供的閃存單元有兩個存儲位，存儲的狀態(tài)更多。通過對閃存單元的控制柵、字線柵、位線、n阱進行電壓配置，pmos溝道中的空穴在夾斷點處強電場的作用下獲得很高的能量，高能的空穴與硅晶格發(fā)生碰撞產(chǎn)生高能電子，在控制柵上施加電壓，這些高能電子在控制柵電壓所產(chǎn)生的強電場作用下進入浮柵，從而達到編程的操作。通過在字線柵上施加正電壓，在兩個存儲位的控制柵上施加負電壓，快速擦除信息，所述字線柵的結(jié)構(gòu)產(chǎn)生增強型電子隧穿效應，使用較低的電壓就可實現(xiàn)快速擦除的目的。

上述僅為本發(fā)明的優(yōu)選實施例而已，并不對本發(fā)明起到任何限制作用。任何所屬技術(shù)領域的技術(shù)人員，在不脫離本發(fā)明的技術(shù)方案的范圍內(nèi)，對本發(fā)明揭露的技術(shù)方案和技術(shù)內(nèi)容做任何形式的等同替換或修改等變動，均屬未脫離本發(fā)明的技術(shù)方案的內(nèi)容，仍屬于本發(fā)明的保護范圍之內(nèi)。