1.一種三維存儲器讀出電路，其特征在于，所述三維存儲器讀出電路至少包括：
三維存儲單元陣列，所述三維存儲單元陣列至少包括連接于同一位線的上下兩列存儲單元，其中，第一列存儲單元中的非易失材料與第二列存儲單元中的選通管連接同一位線，所述第一列存儲單元中的選通管與所述第二列存儲單元中的非易失材料分別連接一字線；
配置模塊，連接所述位線及各字線，用于在所述三維存儲單元陣列進行讀出和擦寫操作時對位線及各字線分別進行電壓配置，使得所述位線上半選通的存儲單元兩端的電壓之差小于讀取電壓的一半；
位線控制模塊，連接于所述位線，接收位線控制信號，用于控制所述位線上的存儲單元進行讀出或擦寫操作。
2.根據(jù)權(quán)利要求1所述的三維存儲器讀出電路，其特征在于：所述配置模塊包括字線譯碼單元、字線驅(qū)動單元及位線驅(qū)動單元；所述字線譯碼單元接收地址信號，對地址信號進行譯碼后輸出多路字線控制信號；所述字線驅(qū)動單元的輸出端與各字線一一對應(yīng)連接，接收各字線控制信號以控制各字線被選中或不被選中，當(dāng)被選中時對應(yīng)字線接地，當(dāng)未被選中時對應(yīng)字線連接讀不選擇字線電壓或?qū)懖贿x擇字線電壓；所述位線驅(qū)動單元的輸出端連接所述位線，接收所述位線控制信號以控制所述位線被選中或不被選中，當(dāng)未被選中時所述位線連接讀不選擇位線電壓或?qū)懖贿x擇位線電壓。
3.根據(jù)權(quán)利要求2所述的三維存儲器讀出電路，其特征在于：所述字線驅(qū)動單元包括第一NMOS管及第一PMOS管；所述第一NMOS管的源端接地、漏端連接字線、柵端與所述第一PMOS管的柵端相連；所述第一PMOS管的源端連接讀不選擇字線電壓或?qū)懖贿x擇字線電壓、漏端連接字線、柵端連接一字線控制信號。
4.根據(jù)權(quán)利要求2所述的三維存儲器讀出電路，其特征在于：所述位線驅(qū)動單元包括第二NMOS管，所述第二NMOS管的源端連接讀不選擇位線電壓或?qū)懖贿x擇位線電壓、漏端連接所述位線、柵端連接所述位線控制信號的反信號。
5.根據(jù)權(quán)利要求1所述的三維存儲器讀出電路，其特征在于：所述位線控制模塊包括第一與門、第二與門、傳輸門、反相器及第三NMOS管，所述第一與門的輸入端連接所述位線控制信號及寫信號、輸出端連接所述傳輸門的第一控制端，所述第一與門的輸出端還通過所述反相器連接所述傳輸門的第二控制端，所述傳輸門的兩端分別連接所述位線及寫位線，當(dāng)所述位線控制信號及所述寫信號均起效時所述傳輸門導(dǎo)通；所述第二與門的輸入端連接所述位線控制信號及讀信號、輸出端連接所述第三NMOS管的柵端，所述第三NMOS管的源端連接所述位線、漏端連接讀位線。
6.一種三維存儲器字線與位線電壓配置方法，其特征在于，所述三維存儲器字線與位線電壓配置方法至少包括：
在對三維存儲單元陣列進行讀操作時，將所述三維存儲單元陣列中的所有位線置為讀不選擇位線電壓，將所述三維存儲單元陣列中的所有字線置為讀不選擇字線電壓；
待脈沖信號到來后，將要讀取的存儲單元所在的位線置為讀取電壓Vread，將要讀取的存儲單元所在的字線置為0V；
其中，所述讀不選擇位線電壓介于Vread/2與Vread之間；所述讀不選擇字線電壓介于Vread/2與Vread之間。
7.根據(jù)權(quán)利要求6所述的三維存儲器字線與位線電壓配置方法，其特征在于：所述讀取電壓高于存儲單元或選通管的閾值電壓。
8.根據(jù)權(quán)利要求6所述的三維存儲器字線與位線電壓配置方法，其特征在于：所述讀取電壓介于存儲單元的晶態(tài)閾值電壓和非晶態(tài)閾值電壓之間。
9.根據(jù)權(quán)利要求6所述的三維存儲器字線與位線電壓配置方法，其特征在于：所述讀不選擇字線電壓與所述讀不選擇位線電壓相等。
10.根據(jù)權(quán)利要求6所述的三維存儲器字線與位線電壓配置方法，其特征在于：所述三維存儲器字線與位線電壓配置方法還包括：
在對三維存儲單元陣列進行擦寫操作時，將所述三維存儲單元陣列中的所有位線置為寫不選擇位線電壓，將所述三維存儲單元陣列中的所有字線置為寫不選擇字線電壓；
待脈沖信號到來后，將要擦寫的存儲單元所在的位線置為擦寫電壓Vwrite，將要擦寫的存儲單元所在的字線置為0V。
11.根據(jù)權(quán)利要求6所述的三維存儲器字線與位線電壓配置方法，其特征在于：所述三維存儲器字線與位線電壓配置方法還包括：
在對三維存儲單元陣列進行擦寫操作時，將所述三維存儲單元陣列中的所有位線置為寫不選擇位線電壓，將所述三維存儲單元陣列中的所有字線置為寫不選擇字線電壓；
待脈沖信號到來后，將要擦寫的存儲單元所在的位線置為0V，將要擦寫的存儲單元所在的字線置為擦寫電壓Vwrite。
12.根據(jù)權(quán)利要求10或11所述的三維存儲器字線與位線電壓配置方法，其特征在于：所述擦寫電壓Vwrite被設(shè)置為高于存儲單元或選通管的閾值電壓，且能使存儲單元發(fā)生狀態(tài)的變化。
13.根據(jù)權(quán)利要求10或11所述的三維存儲器字線與位線電壓配置方法，其特征在于：所述寫不選擇位線電壓設(shè)置為Vwrite/2。
14.根據(jù)權(quán)利要求10或11所述的三維存儲器字線與位線電壓配置方法，其特征在于：所述寫不選擇字線電壓設(shè)置為Vwrite/2。