技術(shù)特征：

技術(shù)總結(jié)
本申請公開一種用于FRAM的時間跟蹤電路。公開了用于讀取和/或?qū)懭隖RAM存儲器的方法和設(shè)備。示例存儲器電路(100)包括：控制器(102)，其向驅(qū)動器(106、108)的輸入端輸出信號；晶體管(107、109)，其耦合驅(qū)動器(106、108)的輸出端；驅(qū)動器(106、108)，其響應(yīng)于接收信號，向晶體管(107、109)輸出第一電壓；以及晶體管(107、109)，其響應(yīng)于接收第一電壓，在晶體管延遲之后向位單元(120)輸出第二電壓，晶體管(107、109)基于存儲器電路(100)的尺寸被選擇。

技術(shù)研發(fā)人員：D·J·托普斯
受保護(hù)的技術(shù)使用者：德克薩斯儀器股份有限公司
技術(shù)研發(fā)日：2017.02.24
技術(shù)公布日：2017.09.08