公開領(lǐng)域

所公開的各方面涉及用于電阻式存儲器的讀/寫電路。更具體地，各示例性方面涉及被配置成用于讀取電阻式存儲器位單元的電路，其克服了工藝變動的非理想性。

背景技術(shù)：

存儲器設(shè)備通常包括各自存儲數(shù)據(jù)位的位單元陣列。每個數(shù)據(jù)位可表示邏輯零(“0”)或邏輯一(“1”)，其可對應(yīng)于該位單元的狀態(tài)。在所選擇的位單元的讀操作期間，接近于地的電壓電平可表示“0”而相對較高的電壓電平可表示“1”。位線被耦合至存儲器陣列中的各個位單元并且這些位線將這些位單元耦合至在讀/寫操作中使用的其他組件。

磁阻式隨機存取存儲器(mram)是一種非易失性存儲器技術(shù)，其中數(shù)據(jù)是基于位單元的磁化極性來存儲的。與將數(shù)據(jù)存儲為電荷或電流的常規(guī)ram技術(shù)形成對比，mram使用磁性元件。常規(guī)用作mram技術(shù)的存儲元件或位單元的磁隧道結(jié)(mtj)可由兩個各自能保持磁矩的由絕緣(隧道勢壘)層分開的磁層形成。常規(guī)地，固定層被設(shè)置成特定極性。自由層的極性能自由地改變以匹配可能被施加的外部磁場的極性。自由層極性的改變將改變mtj位單元的電阻。例如，當(dāng)磁化極性是對準(zhǔn)或者“平行”時，存在低阻狀態(tài)，其對應(yīng)于邏輯“0”。當(dāng)磁化極性沒有對準(zhǔn)或者是“反平行”時，存在高阻狀態(tài)，其對應(yīng)于邏輯“1”。

因而，mram或mtj位單元具有基于該位單元表示邏輯零(“0”)還是邏輯一(“1”)的電阻值。具體地，位單元的電阻(rdata)與存儲在該位單元中的數(shù)據(jù)相關(guān)。對于流過位單元的相同或恒定電流，如果rdata的值相對于參考電阻(rref)為高，則跨該位單元將出現(xiàn)相對高的電壓，從而表示邏輯“1”。如果rdata的值相對于rref為低，則跨該位單元將出現(xiàn)相對低的電壓，從而表示邏輯“0”?？鐁data的電壓(vdata)與跨rref的電壓(vref)之差因而指示該位單元的邏輯狀態(tài)(δv1＝vdata–vref)。

由此，為了寫入邏輯“0”或邏輯“1”，對應(yīng)的寫電流傳遞通過mtj位單元以實現(xiàn)自由層和固定層的相應(yīng)對準(zhǔn)，或者換言之以將mtj位單元編程為對應(yīng)的電阻狀態(tài)。

為了讀取該位單元，常規(guī)上使用感測電路來確定差分電壓δv1并且使用感測放大器來將該差分電壓δv1放大為經(jīng)放大電壓δv2。感測放大器的輸出被用于確定或讀取該位單元的邏輯狀態(tài)。如圖1所示，讀電路100包括感測放大器110，感測放大器110包括由兩個p溝道金屬氧化物半導(dǎo)體(pmos)晶體管m1和m2以及兩個n溝道金屬氧化物半導(dǎo)體(nmos)晶體管m3和m4形成的一對交叉耦合反相器。該交叉耦合反相器對類似于用于存儲數(shù)字值的鎖存器，并且由此被稱為鎖存電路或鎖存器。由于工藝變動，感測放大器110中的鎖存器可能產(chǎn)生被稱為“鎖存器偏移電壓”或者簡稱感測放大器的“偏移電壓”的偏移電壓，這將在下文中說明。

如圖1所示，pmos晶體管m1和nmos晶體管m3被串聯(lián)耦合在供電電壓(經(jīng)由pmos晶體管)與接地(經(jīng)由nmos晶體管或腳晶體管tf)之間。在晶體管m1與m3之間是節(jié)點a。晶體管m2和m4被同樣地串聯(lián)耦合在供電電壓(經(jīng)由pmos晶體管)與接地(經(jīng)由nmos晶體管)之間。在晶體管m2與m4之間是節(jié)點b。

節(jié)點a與b被連接到感測電路120，現(xiàn)在將進行說明。感測電路包括耦合至負反饋晶體管t9的負載晶體管t7以及耦合至節(jié)點a以及第一復(fù)用器晶體管t5(其連接到該位單元(由可變電阻器rdata表示))的鉗位晶體管t3。感測電路120還包括連接到負反饋晶體管t10的另一負載晶體管t8以及連接到節(jié)點b以及第二復(fù)用器晶體管t6(其連接到參考單元(由可變電阻器rref表示))的鉗位晶體管t4。

負載晶體管t7和t8被二極管式連接。鉗位晶體管t3和t4受到電壓vclamp控制，電壓vclamp是用于控制通過位單元和參考單元的電流的鉗位電壓。復(fù)用器晶體管t5和t6受到vmux的控制，vmux是用于在讀操作期間從包括該位單元的存儲器陣列中的其他位單元之中選擇該位單元(和參考單元)的控制信號。在第一階段中，腳晶體管tf被‘關(guān)斷’，而vmux和vclamp為高，從而導(dǎo)致復(fù)用器晶體管和鉗位晶體管被‘導(dǎo)通’。結(jié)果，電流從供電電壓vdd流經(jīng)rdata和rref兩者。相應(yīng)地，分別在節(jié)點a與b處生成電壓vdata和vref。vdata與vref之差表示差分電壓δv1。

在第二階段中，復(fù)用器晶體管t5和t6被關(guān)斷，而腳晶體管tf被導(dǎo)通，這使感測放大器工作。如果rdata具有比rref更高的電阻值(表示邏輯“1”)，則vdata將高于vref，并且δv1在第一階段結(jié)束時將為正。如果rdata具有比rref更低的電阻值(表示邏輯高“0”)，則vdata將低于vref，并且δv1在第一階段結(jié)束時將為負。

在其中δv1為正的場景中，pmos晶體管m2將比pmos晶體管m1傳遞相對較少的電流，而nmos晶體管m4將比nmos晶體管m3傳遞相對較多的電流。結(jié)果，節(jié)點b上的電壓(在第二階段開始時的vref)將朝接地下降，并且節(jié)點a上的電壓(第二階段開始時的vdata)將朝供電電壓vdd上升。節(jié)點a和節(jié)點b處結(jié)果所得的電壓被分別示為vout-a和vout-b，它們是感測放大器的輸出。vout-a與vout-b之差表示差分電壓δv2。在其中δv1為負的場景中，將發(fā)生相反的情況。具體地，節(jié)點a上的電壓將朝接地下降，而節(jié)點b上的電壓將朝供電電壓vdd上升。

在理想的感測放大器中，如果δv1在第一階段結(jié)束時為正，則δv2在第二階段結(jié)束時將相對正得更多。同樣地，如果δv1在第一階段結(jié)束時為負，則δv2在第二階段結(jié)束時將相對負得更多。然而，如先前所提及的，由于例如工藝變動導(dǎo)致的晶體管失配可能引發(fā)問題。當(dāng)兩個晶體管具有預(yù)期相等但實際不相等的參數(shù)時，出現(xiàn)晶體管失配。例如，晶體管的閾值電壓(vth)是在被施加到該晶體管的柵極的情況下將引起電流在源極與漏極之間流動的電壓。如果感測放大器110的晶體管m1和m3的閾值電壓不匹配m2和m4的對應(yīng)閾值電壓，則出現(xiàn)偏移電壓，其中可能在節(jié)點a與節(jié)點b之間生成感測放大器110的偏移電壓vos。如果偏移電壓vos使電壓差δv1減小，則δv1將無法在晶體管m1、m2、m3和m4的相應(yīng)柵極上正確地起作用。在此情景中，電路100的感測放大器110將無法正確地生成如預(yù)期的經(jīng)放大電壓差δv2，并且位單元將無法被正確讀取。

概述

一個示例性方面涉及一種操作磁阻式隨機存取存儲器(mram)位單元的方法。該方法包括：在感測電路階段中，使用感測電路來確定跨mram位單元的數(shù)據(jù)電壓與參考電壓之間的第一差分電壓。而且，在預(yù)放大階段中，第一差分電壓被預(yù)放大以生成沒有偏移電壓的經(jīng)預(yù)放大的差分電壓，并且在感測放大器階段中，經(jīng)預(yù)放大的差分電壓在感測放大器中被放大，其中經(jīng)預(yù)放大的差分電壓抵消感測放大器的偏移電壓。

另一示例性方面涉及一種裝置，包括：磁阻式隨機存取存儲器(mram)位單元和電路。在不同的操作階段中，該電路被配置為：用于確定跨mram位單元的數(shù)據(jù)電壓與參考電壓之間的第一差分電壓的感測電路，用于預(yù)放大第一差分電壓以生成沒有偏移電壓的經(jīng)預(yù)放大的差分電壓的預(yù)放大電路，以及用于放大經(jīng)預(yù)放大的差分電壓的感測放大器，其中經(jīng)預(yù)放大的差分電壓抵消感測放大器的偏移電壓。

又一示例性方面涉及一種系統(tǒng)，包括：用于確定跨磁阻式隨機存取存儲器(mram)位單元的數(shù)據(jù)電壓與參考電壓之間的第一差分電壓的裝置，用于預(yù)放大第一差分電壓以生成沒有偏移電壓的經(jīng)預(yù)放大的差分電壓的裝置，以及用于放大經(jīng)預(yù)放大的差分電壓的裝置，其中經(jīng)預(yù)放大的差分電壓抵消由于該用于放大的裝置中的工藝變動引起的偏移電壓。

附圖簡要說明

給出附圖以幫助描述各示例性方面，并且提供附圖僅僅是為了解說各實施例而非對其構(gòu)成限定。

圖1解說了常規(guī)mram讀電路的電路圖。

圖2解說了包括可獨立重配置的開關(guān)的mram讀/寫電路的電路圖。

圖3解說了用于操作存儲器設(shè)備的系統(tǒng)的高級示意圖。

圖4解說了用于在讀規(guī)程期間操作mram讀/寫電路的流程圖。

圖5解說了用于在寫規(guī)程期間操作mram讀/寫電路的流程圖。

圖6解說了包括開關(guān)的mram讀/寫電路的示意圖。

圖7解說了用于操作圖6的感測放大器中的開關(guān)的控制表。

圖8解說了在讀規(guī)程的均衡階段期間圖6的mram讀/寫電路。

圖9解說了在讀規(guī)程的感測電路階段期間圖6的mram讀/寫電路。

圖10解說了在讀規(guī)程的預(yù)放大階段期間圖6的mram讀/寫電路。

圖11解說了在讀規(guī)程的感測放大器階段期間圖6的mram讀/寫電路。

圖12解說了在寫規(guī)程的寫階段期間圖6的mram讀/寫電路。

圖13解說了根據(jù)一示例性方面的操作mram位單元的流程圖。

圖14解說了其中可以有利地采用示例性方面的無線設(shè)備的高級示圖。

詳細描述

在以下針對本發(fā)明的具體實施例的描述和有關(guān)附圖中公開了本發(fā)明的各方面?？梢栽O(shè)計出替換實施例而不會脫離本發(fā)明的范圍。另外，本發(fā)明中眾所周知的元素將不被詳細描述或?qū)⒈皇∪ヒ悦怃螞]本發(fā)明的相關(guān)細節(jié)。

措辭“示例性”和/或“示例”在本文中用于意指“用作示例、實例或解說”。本文描述為“示例性”和/或“示例”的任何實施例不必被解釋為優(yōu)于或勝過其他實施例。同樣，術(shù)語“本發(fā)明的各實施例”并不要求本發(fā)明的所有實施例都包括所討論的特征、優(yōu)點、或工作模式。

本文中所使用的術(shù)語僅出于描述特定實施例的目的，而并不旨在限定本發(fā)明的實施例。如本文所使用的，單數(shù)形式的“一”、“某”和“該”旨在也包括復(fù)數(shù)形式，除非上下文另有明確指示。還將理解，術(shù)語“包括”、“具有”、“包含”和/或“含有”在本文中使用時指明所陳述的特征、整數(shù)、步驟、操作、元素、和/或組件的存在，但并不排除一個或多個其他特征、整數(shù)、步驟、操作、元素、組件和/或其群組的存在或添加。

此外，許多實施例是根據(jù)將由例如計算設(shè)備的元件執(zhí)行的動作序列來描述的。將認識到，本文描述的各種動作能由專用電路(例如，專用集成電路(asic))、由正被一個或多個處理器執(zhí)行的程序指令、或由這兩者的組合來執(zhí)行。另外，本文描述的這些動作序列可被認為是完全體現(xiàn)在任何形式的計算機可讀存儲介質(zhì)內(nèi)，其內(nèi)存儲有一經(jīng)執(zhí)行就將使相關(guān)聯(lián)的處理器執(zhí)行本文所描述的功能性的相應(yīng)計算機指令集。由此，本發(fā)明的各個方面可以用數(shù)種不同的形式來體現(xiàn)，所有這些形式都已被構(gòu)想落在所要求保護的主題內(nèi)容的范圍內(nèi)。另外，對于本文描述的每個實施例，任何此類實施例的對應(yīng)形式可在本文中被描述為例如被配置成執(zhí)行所描述的動作的“邏輯”。

圖2概括地解說了用作電阻式存儲器(例如，mram)的讀/寫電路的電路200。電路200可以針對讀操作被配置成實現(xiàn)感測電路階段中的感測電路201、預(yù)放大階段中的預(yù)放大電路202、以及感測放大器階段中的感測放大器203。電路200還可針對寫操作被配置成實現(xiàn)寫階段中的寫驅(qū)動器204。電路200的感測放大器203具有布置在由電路200定義的各個節(jié)點之間的充當(dāng)開關(guān)的傳輸門。通過將傳輸門獨立地重配置以使電流通過(在‘導(dǎo)通’配置中)或阻止電流通過(在‘關(guān)斷’配置中)，電路200可以被控制成不同地操作。

例如，在感測電路201中實現(xiàn)的感測電路階段中，電路200的傳輸門可以被控制以使得它用作感測電路。如圖2中可見，電路200在感測電路的輸出端(節(jié)點a與節(jié)點b)之間產(chǎn)生差分電壓，從而表示vdata與vref之差(δv1＝vdata–vref)。然而，如先前所述，由于感測放大器中的晶體管的晶體管失配(尤其是閾值電壓失配)，可能產(chǎn)生偏移電壓vos。如先前所提及的，這一偏移電壓可以被稱為鎖存器偏移電壓或感測放大器的偏移電壓。為了克服或抵消這一偏移電壓，示例性電路200在多階段操作中被如下配置：

在預(yù)放大電路202中實現(xiàn)的預(yù)放大階段中，電路200的傳輸門可以被控制以使得它用作類似鎖存器電路的一對交叉耦合的反相器。由于使用所示出的pmos晶體管來實現(xiàn)鎖存器，在本公開中預(yù)放大電路202也被稱為pmos交叉耦合鎖存器(pcl)。pmos交叉耦合鎖存器可以比較和放大δv1而沒有偏移電壓vos，因為在生成和預(yù)放大階段兩者中使用相同的晶體管。在本說明書中，這也可被稱為使用pcl的鎖存器偏移抵消(loc)。在感測放大器203中實現(xiàn)的感測放大器階段中，電路200的傳輸門可以被控制以使得它用作電壓鎖存感測放大器(vlsa)。而且，電路200的傳輸門可以被控制以使得它在寫階段期間用作寫驅(qū)動器204。

圖3概括地解說了用于讀和/或?qū)懘鎯ζ?20(例如，mram)的系統(tǒng)300。在系統(tǒng)300中，控制設(shè)備310將存儲器控制信號發(fā)送到存儲器320以及將讀/寫控制信號發(fā)送到電路330，電路330可一般地被配置為存儲器320的讀/寫電路。存儲器控制信號可包括讀命令、寫命令、數(shù)據(jù)地址、和/或?qū)е麓鎯ζ?20操作的其他信號。感測信號可包括階段改變信號和/或?qū)е码娐?30操作的其他信號。在這一解說中，存儲器320的位單元可以被電路300中的感測電路讀取以生成差分信號δv1，差分信號δv1被提供給電路330中的感測放大器。感測放大器根據(jù)從控制設(shè)備300接收到的控制信號來放大δv1并且輸出經(jīng)放大差分信號δv2。

圖4概括地解說了用于在讀操作期間操作感測放大器(諸如電路330中的感測放大器)的感測放大器讀規(guī)程400。讀規(guī)程400可以由控制設(shè)備(諸如控制設(shè)備310)控制?？刂圃O(shè)備310通過將控制信號發(fā)送到與感測放大器相關(guān)聯(lián)的各個開關(guān)來控制讀規(guī)程400。讀規(guī)程400將參考圖6中示出的電路330來組合地描述。

在均衡階段410中，皆被選擇性地設(shè)置為參考電壓但可能由于它們的負載電容失配而不相等的節(jié)點a和節(jié)點b被彼此耦合以使得電壓被均衡。均衡第一和第二節(jié)點是在感測電路階段中確定第一差分電壓之前通過選擇性地將第一和第二節(jié)點(節(jié)點a和節(jié)點b)彼此耦合來執(zhí)行的。

在感測電路階段420中，電路330中的感測電路生成差分電壓信號δv1。差分電壓信號δv1反映位單元的電阻(rdata)與參考電阻(rref)之間的電阻差。作為電阻差的結(jié)果，電壓vdata出現(xiàn)在節(jié)點a處而電壓vref出現(xiàn)在節(jié)點b處。差分電壓信號δv1表示vdata與vref之差。

與常規(guī)實現(xiàn)形成對比，在示例性方面中，引入預(yù)放大階段430。在預(yù)放大階段430，電路330被配置成預(yù)放大差分電壓信號δv1，這克服了可存在于感測放大器中的偏移電壓vos。如先前所述，偏移電壓vos可以由例如組成感測放大器的晶體管的閾值電壓變動引起，并且由于感測放大器中的晶體管的鎖存器電路結(jié)構(gòu)，該偏移電壓也可被稱為感測放大器的鎖存器偏移電壓。大的鎖存器偏移電壓vos可以不利地影響位單元被正確讀取的概率或者換言之降低讀存取通過率(rapy)。因而，在示例性方面中，通過預(yù)放大差分電壓信號δv1，電路330可以減小可存在于感測放大器中的鎖存器偏移電壓vos的影響。這也被稱為鎖存器偏移抵消(loc)。預(yù)放大過程將vdata和vref中的較大者朝供電電壓vdd驅(qū)動，而將vdata和vref中的較小者朝接地驅(qū)動。預(yù)放大階段430因此通過放大差分電壓信號δv1來生成經(jīng)預(yù)放大的差分電壓信號δvp。

在感測放大器階段440中，感測放大器使用鎖存器結(jié)構(gòu)來放大經(jīng)預(yù)放大的差分電壓信號δvp以跨電路330的感測放大器的節(jié)點a與節(jié)點b生成輸出差分電壓信號δv2，鎖存器結(jié)構(gòu)的偏移可以由于大的電壓信號δvp而被忽略。差分電壓信號δv2包括來自預(yù)放大階段430可用的經(jīng)預(yù)放大的差分電壓信號δvp的經(jīng)放大版本。

圖5概括地解說了根據(jù)一示例性方面用于在寫操作期間操作電路330的感測放大器寫規(guī)程500。寫規(guī)程400可以由控制設(shè)備310控制?？刂圃O(shè)備310通過將控制信號發(fā)送到與電路330相關(guān)聯(lián)的各個開關(guān)來控制寫規(guī)程500。

在寫階段510中，電路330接收要將指定數(shù)據(jù)寫入存儲器320的命令。電路330被配置為寫驅(qū)動器以便實施指定數(shù)據(jù)到存儲器320的寫操作。

再次參考圖6，現(xiàn)在將描述在上述各個階段中的電路330的詳細操作。電路330包括感測放大器，感測放大器包括由第一晶體管對和第二晶體管對形成的鎖存器。第一晶體管對包括串聯(lián)的pmos晶體管m1和nmos晶體管m3。鎖存器具有出現(xiàn)在pmos晶體管m1與nmos晶體管m3之間的第一節(jié)點(節(jié)點a)。同樣地，第二晶體管對包括串聯(lián)的pmos晶體管m2和nmos晶體管m4。第二節(jié)點(節(jié)點b)出現(xiàn)在pmos晶體管m1與nmos晶體管m3之間。附加地，電路330包括第一開關(guān)s1、第二開關(guān)s2、第三開關(guān)s3、第四開關(guān)s4、第五開關(guān)s5、以及第六開關(guān)s6。這些開關(guān)要么‘導(dǎo)通’(在這種情形中它們使電流通過)，要么‘關(guān)斷’(在這種情形中它們不使電流通過)。根據(jù)各示例性方面，控制設(shè)備310將信號發(fā)送到電路330以控制這些開關(guān)。各開關(guān)可包括例如晶體管柵極或任何其他恰適的機構(gòu)。

電路330還包括兩個負反饋pmos晶體管t1和t2，它們在讀和寫規(guī)程期間被導(dǎo)通以便允許電路330連接到正供電電壓vdd。開關(guān)s4用作下拉晶體管以在被導(dǎo)通時將感測放大器的鎖存器耦合到接地。開關(guān)s4可以通過導(dǎo)通并將電路330耦合至接地來選擇性地使電路330用作鎖存器。替換地，開關(guān)s4可以被關(guān)斷，藉此選擇性地禁用鎖存器并且允許電路330跨節(jié)點a和節(jié)點b生成經(jīng)預(yù)放大的差分電壓。

在各示例性方面中，感測放大器的晶體管m1和m3的相應(yīng)柵極彼此耦合并且被耦合至開關(guān)s3。開關(guān)s3被耦合至感測放大器的節(jié)點b。晶體管m2和m4的相應(yīng)柵極彼此耦合并且被耦合至開關(guān)s1。開關(guān)s1被耦合至感測放大器的節(jié)點a。

晶體管m1和m3的相應(yīng)柵極彼此耦合并且被耦合至開關(guān)s5。晶體管m2和m4的相應(yīng)柵極彼此耦合并且被耦合至開關(guān)s6。開關(guān)s5和s6被分別耦合至寫輸入vwrite-a和vwrite-b。

晶體管m1和m3的相應(yīng)柵極彼此耦合并且被耦合至開關(guān)s2。晶體管m2和m4的相應(yīng)柵極彼此耦合并且被耦合至開關(guān)s2。當(dāng)處于‘導(dǎo)通’位置時，開關(guān)s2鏈接晶體管m1、m2、m3和m4的相應(yīng)柵極。

電路330還包括感測電路。感測電路包括耦合至節(jié)點a以及復(fù)用器晶體管t5(其連接到位單元(由可變電阻器rdata表示))的鉗位晶體管t3。感測電路還包括連接到節(jié)點b以及另一復(fù)用器晶體管t6(其連接到參考單元(由可變電阻器rref表示))的另一鉗位晶體管t4。

鉗位晶體管t3和t4受到電壓vclamp控制，電壓vclamp是用于控制通過位單元和參考單元的電流的鉗位電壓。復(fù)用器晶體管t4和t6受到vmux的控制，vmux是用于在讀和寫操作期間從包括該位單元的存儲器陣列中的其他位單元之中選擇該位單元(和參考單元)的控制信號。

如先前所述，rdata表示要經(jīng)歷讀或?qū)懖僮鞯奈粏卧碾娮?。參考單元具有電阻rref，這表示參考電阻。該電阻可能相對較大，從而指示位單元存儲邏輯“1”，或者該電阻可能相對較小，從而指示位單元存儲邏輯“0”。當(dāng)給定電流被施加到位單元時，指示邏輯“1”的相對較大的電阻將由跨位單元的比跨電阻rref的電壓vref更大的電壓vdata反映。另一方面，指示邏輯“0”的相對較小的電阻將由跨位單位的比跨電阻rref的電壓vref更小的vdata反映。通過將電流施加到位單元和參考單元，可以跨位單元在節(jié)點a處獲得數(shù)據(jù)電壓vdata，并且可以跨參考單元在節(jié)點b處獲得參考電壓vref。

圖7概括地解說了諸如可以被控制設(shè)備310用來執(zhí)行感測放大器讀規(guī)程400和/或感測放大器寫規(guī)程500的控制表700。控制設(shè)備310可以通過根據(jù)表700控制開關(guān)s1、s2、s3、s4、s5和s6中的每一者來執(zhí)行讀規(guī)程400和/或?qū)懸?guī)程500。

例如，控制設(shè)備310可以通過首先完成均衡階段410、接著感測電路階段420、然后預(yù)放大階段430、以及最終感測放大器階段440來控制讀規(guī)程400。在讀規(guī)程400的均衡階段410期間，開關(guān)s1、s2和s3被‘導(dǎo)通’，并且開關(guān)s4、s5和s6被‘關(guān)斷’，如圖8中所示。在感測電路階段420期間，開關(guān)s2和s3被‘導(dǎo)通’，并且開關(guān)s1、s4、s5和s6被‘關(guān)斷’，如圖9中所示。在預(yù)放大階段430期間，開關(guān)s1和s3被‘導(dǎo)通’，并且開關(guān)s2、s4、s5和s6被‘關(guān)斷’，如圖10中所示。在感測放大器階段440期間，開關(guān)s1、s3和s4被‘導(dǎo)通’，并且開關(guān)s2、s5和s6被‘關(guān)斷’，如圖11中所示。

在另一示例中，控制設(shè)備310可以通過完成寫階段510來控制寫規(guī)程500。在寫階段510期間，開關(guān)s4、s5和s6被‘導(dǎo)通’，并且開關(guān)s1、s2和s3被‘關(guān)斷’，如圖12中所示。如圖4和圖5所解說的，感測放大器讀規(guī)程400和感測放大器寫規(guī)程500是被獨立實現(xiàn)的獨立規(guī)程。

圖8概括性解說了在均衡階段410中的電路330，在均衡階段410中，開關(guān)s1、s2和s3被‘導(dǎo)通’，并且開關(guān)s4、s5和s6被‘關(guān)斷’。在均衡階段410中，節(jié)點a和節(jié)點b經(jīng)由開關(guān)s1、s2和s3被耦合，開關(guān)s1、s2和s3中的每一者處于‘導(dǎo)通’配置。信號vclamp和vmux被導(dǎo)通，如先前針對讀操作描述的。結(jié)果，節(jié)點a和節(jié)點b處的電壓被均衡。而且，節(jié)點a和節(jié)點b處的均衡電壓被施加到pmos晶體管m1和m2的柵極。

圖9概括性解說了在感測電路階段420中的電路330，在感測電路階段420中，開關(guān)s2和s3被‘導(dǎo)通’，并且開關(guān)s1、s4、s5和s6被‘關(guān)斷’。在感測電路階段420期間，晶體管m1和m2的柵極保持經(jīng)由開關(guān)s2彼此耦合，并且保持經(jīng)由開關(guān)s3耦合至節(jié)點b。然而，由于開關(guān)s1被設(shè)置為‘關(guān)斷’位置，因此節(jié)點a現(xiàn)在與節(jié)點b隔離或解耦。結(jié)果，節(jié)點a基于位單元的電阻值rdata生成電壓vdata。節(jié)點b同時并且獨立地基于電阻值rref生成電壓vref。而且，節(jié)點b處的電壓被施加到晶體管m1和m2的柵極。在感測電路階段420期間，分別在節(jié)點a與節(jié)點b之間生成被定義為電壓vdata與vref之差的差分電壓δv1。

圖10概括性解說了在預(yù)放大階段430中的電路330，在預(yù)放大階段430中，開關(guān)s1和s3被‘導(dǎo)通’，并且開關(guān)s2、s4、s5和s6被‘關(guān)斷’。結(jié)果，節(jié)點a處的電壓vdata被施加到晶體管m2的柵極(經(jīng)由開關(guān)s1)并且節(jié)點b處的電壓vref被施加到晶體管m1的柵極(經(jīng)由開關(guān)s3)。由于開關(guān)s2處于‘關(guān)斷’配置，因此電壓vref(施加到晶體管m1的柵極)與電壓vdata(施加到晶體管m2的柵極)解耦。結(jié)果，取決于δv1是正還是負，晶體管m1與晶體管m2相比將使相對更多或更少的電流通過。

m1與m2之間的電流差不受m1和m2的閾值電壓失配的影響，因為感測電路階段420和預(yù)放大階段430中使用的晶體管是相同的。m1和m2的相應(yīng)閾值電壓已經(jīng)在vdata和vref中反映出來。因而，δv1被放大而沒有偏移電壓。

在一種可能的場景中，位單元存儲邏輯“1”。這一狀態(tài)由具有高電阻值的電阻rdata來表示。在這一場景中，vdata將相對于vref為高，并且δv1將在進入預(yù)放大階段430之際為正。相應(yīng)地，施加到pmos晶體管m2的柵極的電壓(vdata)將相對于施加到pmos晶體管m1的柵極的電壓(vref)為高，并且與通過pmos晶體管m1流向節(jié)點a的電流相比，較少的電流將通過pmos晶體管m2流向節(jié)點b。結(jié)果，節(jié)點a處的電壓將會上升，并且節(jié)點b處的電壓將會下降。因為這些電壓被分別反饋回到晶體管m2和m1的柵極，因此將出現(xiàn)正反饋。結(jié)果，節(jié)點a和節(jié)點b處的電壓將分別被驅(qū)動得更靠近vdd和vss。

在上述場景中，預(yù)放大階段430的結(jié)果是正差分電壓δv1被預(yù)放大，從而得到幅值比δv1更大的經(jīng)預(yù)放大的差分電壓δvp。將理解，如果δv1在上述場景中為負(即，如果位單元已經(jīng)存儲了邏輯“0”)，則電壓vdata和vref將對晶體管m1和m2具有相反效果，并且節(jié)點a與節(jié)點b處的電壓將被分別驅(qū)動得更靠近vss和vdd。因而，預(yù)放大階段430將使經(jīng)預(yù)放大的負差分電壓δv1成為負得更多的經(jīng)預(yù)放大的差分電壓δvp。

圖11概括性解說了在感測放大器階段440中的電路330，在感測放大器階段440中，開關(guān)s1、s3和s4被‘導(dǎo)通’，并且開關(guān)s2、s5和s6被‘關(guān)斷’。在感測放大器階段440中，節(jié)點a和節(jié)點b與位單元和rref解耦。節(jié)點a和b提供大到足以抑制鎖存器階段中的偏移電壓的經(jīng)預(yù)放大的差分電壓δvp。在其中經(jīng)預(yù)放大的差分電壓δvp為正的場景中，節(jié)點a處的電壓將高于節(jié)點b處的電壓，這將導(dǎo)致vout-a通過晶體管m1和t1朝vdd快速上升。電壓vout-b將類似地通過晶體管m4和s4朝接地或vss快速下降。結(jié)果，差分電壓δv2＝vout-a-vout-b將更快速地可用并且將是正確地為正的。在其中經(jīng)預(yù)放大的差分電壓δvp為負的場景中，晶體管各自處于相反配置中，并且感測放大器的輸出δv2按照快速且穩(wěn)定的方式被類似地獲得而沒有鎖存器偏移的影響。

盡管電路300的實現(xiàn)已經(jīng)在上文參考讀操作的各個階段來進行描述，但電路330還可被配置成用于根據(jù)各示例性方面的寫操作，如圖12所示。將注意到，實現(xiàn)寫操作涉及重用上文針對讀操作討論的組件，這將導(dǎo)致成本節(jié)省。在圖12中，電路330被解說為處于寫階段510中，其中開關(guān)s4、s5和s6被‘導(dǎo)通’，并且開關(guān)s1、s2和s3被‘關(guān)斷’。在寫階段510中，寫信號vwrite-a經(jīng)由開關(guān)s5被施加到晶體管m1和m3的柵極。附加地或替換地，寫信號vwrite-b經(jīng)由開關(guān)s6被施加到晶體管m2和m4的柵極。如先前所提及的，為了寫入mtj位單元，電流傳遞通過該位單元以實現(xiàn)自由層和固定層的相應(yīng)對齊，這改變了電阻以反映正被寫入的邏輯值。因而，為了在位單元或參考單元中寫入邏輯值“1”，vwrite-a或vwrite-b將分別被驅(qū)動到高電壓。這些電壓分別被驅(qū)動通過開關(guān)s5和s6。對于在位單元或參考單元中寫入“0”，將在vwrite-a和vwrite-b上驅(qū)動相反的電壓，從而實現(xiàn)低電阻以被編程到位單元或參考單元中。

因此，將領(lǐng)會，諸方面包括用于執(zhí)行本文中所公開的過程、功能和/或算法的各種方法。例如，如圖13所解說的，一方面可包括一種操作磁阻式隨機存取存儲器(mram)位單元的方法(1300)。該方法包括：在感測電路階段中，使用感測電路來確定跨位單元的數(shù)據(jù)電壓與參考電壓之間的第一差分電壓——框1302；在預(yù)放大階段中，預(yù)放大第一差分電壓以生成沒有偏移電壓的經(jīng)預(yù)放大的差分電壓——框1304；以及在感測放大器階段中，在感測放大器中放大經(jīng)預(yù)放大的差分電壓，其中該經(jīng)預(yù)放大的差分電壓抵消了感測放大器的鎖存器中的偏移電壓——框1306。

參照圖14，描繪了根據(jù)各示例性方面配置的無線設(shè)備1400的特定解說性方面的框圖。無線設(shè)備1400包括耦合至存儲器1432的處理器1464。在一個方面，存儲器1432可包括mram陣列，并且處理器1464和存儲器1432可被耦合至圖2的電路200以用于操作mram陣列的mram位單元。圖14還示出了耦合至處理器1464和顯示器1428的顯示器控制器1426。編碼器/解碼器(codec)1434(例如，音頻和/或語音codec)可被耦合至處理器1464。還解說了其它組件，諸如無線控制器1440(其可包括調(diào)制解調(diào)器)。揚聲器1436和話筒1438可耦合至codec1434。圖14還指示無線控制器1440可耦合至無線天線1442。在一特定方面，處理器1464、顯示器控制器1426、存儲器1432、codec1434以及無線控制器1440被包括在系統(tǒng)級封裝或片上系統(tǒng)設(shè)備1422中。

在一特定方面，輸入設(shè)備1430和電源1444被耦合至片上系統(tǒng)設(shè)備1422。此外，在一特定方面，如圖14中所解說的，顯示器1428、輸入設(shè)備1430、揚聲器1436、話筒1438、無線天線1442和電源1444在片上系統(tǒng)設(shè)備1422的外部。然而，顯示器1428、輸入設(shè)備1430、揚聲器1436、話筒1438、無線天線1442和電源1444中的每一者可被耦合至片上系統(tǒng)設(shè)備1422的組件，諸如接口或控制器。

應(yīng)當(dāng)注意到，盡管圖14描繪了無線通信設(shè)備，但處理器1464和存儲器1432也可集成到機頂盒、音樂播放器、視頻播放器、娛樂單元、導(dǎo)航設(shè)備、個人數(shù)字助理(pda)、固定位置的數(shù)據(jù)單元、移動電話、智能電話或計算機中。

本領(lǐng)域技術(shù)人員將領(lǐng)會，信息和信號可使用各種不同技術(shù)和技藝中的任何一種來表示。例如，貫穿上面說明始終可能被述及的數(shù)據(jù)、指令、命令、信息、信號、比特/位、碼元、和碼片可由電壓、電流、電磁波、磁場或磁粒子、光場或光粒子、或其任何組合來表示。

相應(yīng)地，一示例性方面可包括實施操作mram位單元的方法的計算機可讀介質(zhì)。因此，本發(fā)明并不限于所解說的示例且任何用于執(zhí)行本文所描述的功能性的手段均被包括在本發(fā)明的實施例中。

此外，本領(lǐng)域技術(shù)人員將領(lǐng)會，結(jié)合本文所公開的各實施例描述的各種解說性邏輯框、模塊、電路和算法步驟可被實現(xiàn)為電子硬件、計算機軟件、或兩者的組合。為清楚地解說硬件與軟件的這一可互換性，各種解說性組件、塊、模塊、電路、以及步驟在上面是以其功能性的形式作一般化描述的。此類功能性是被實現(xiàn)為硬件還是軟件取決于具體應(yīng)用和施加于整體系統(tǒng)的設(shè)計約束。技術(shù)人員可針對每種特定應(yīng)用以不同方式來實現(xiàn)所描述的功能性，但此類實現(xiàn)決策不應(yīng)被解讀為致使脫離本發(fā)明的范圍。

結(jié)合本文公開的實施例描述的各個解說性邏輯框、模塊、以及電路可用設(shè)計成執(zhí)行本文中描述的功能的通用處理器、數(shù)字信號處理器(dsp)、專用集成電路(asic)、現(xiàn)場可編程門陣列(fpga)或其他可編程邏輯器件、分立的門或晶體管邏輯、分立的硬件組件、或其任何組合來實現(xiàn)或執(zhí)行。通用處理器可以是微處理器，但在替換方案中，該處理器可以是任何常規(guī)的處理器、控制器、微控制器、或狀態(tài)機。處理器還可以被實現(xiàn)為計算設(shè)備的組合，例如dsp與微處理器的組合、多個微處理器、與dsp核心協(xié)同的一個或多個微處理器、或任何其它此類配置。

結(jié)合本文公開的各實施例描述的方法、序列和/或算法可直接在硬件中、在由處理器執(zhí)行的軟件模塊中、或在這兩者的組合中體現(xiàn)。軟件模塊可駐留在ram存儲器、閃存、rom存儲器、eprom存儲器、eeprom存儲器、寄存器、硬盤、可移動盤、cd-rom或者本領(lǐng)域中所知的任何其他形式的存儲介質(zhì)中。示例性存儲介質(zhì)耦合到處理器以使得該處理器能從/向該存儲介質(zhì)讀寫信息。在替換方案中，存儲介質(zhì)可以被整合到處理器。處理器和存儲介質(zhì)可駐留在asic中。asic可駐留在用戶終端(例如，ue)中。替換地，處理器和存儲介質(zhì)可作為分立組件駐留在用戶終端中。

在一個或多個示例性實施例中，所描述的功能可在硬件、軟件、固件或其任何組合中實現(xiàn)。如果在軟件中實現(xiàn)，則各功能可以作為一條或多條指令或代碼存儲在計算機可讀介質(zhì)上或藉其進行傳送。計算機可讀介質(zhì)包括計算機存儲介質(zhì)和通信介質(zhì)兩者，包括促成計算機程序從一地向另一地轉(zhuǎn)移的任何介質(zhì)。存儲介質(zhì)可以是能被計算機訪問的任何可用介質(zhì)。作為示例而非限定，此類計算機可讀介質(zhì)可包括ram、rom、eeprom、cd-rom或其他光盤存儲、磁盤存儲或其他磁存儲設(shè)備、或能用于攜帶或存儲指令或數(shù)據(jù)結(jié)構(gòu)形式的期望程序代碼且能被計算機訪問的任何其他介質(zhì)。任何連接也被正當(dāng)?shù)胤Q為計算機可讀介質(zhì)。例如，如果軟件是使用同軸電纜、光纖電纜、雙絞線、數(shù)字訂戶線(dsl)、或諸如紅外、無線電、以及微波之類的無線技術(shù)從web網(wǎng)站、服務(wù)器、或其他遠程源傳送而來，則該同軸電纜、光纖電纜、雙絞線、dsl、或諸如紅外、無線電、以及微波之類的無線技術(shù)就被包括在介質(zhì)的定義之中。如本文所用的盤(disk)和碟(disc)包括壓縮碟(cd)、激光碟、光碟、數(shù)字多功能碟(dvd)、軟盤和藍光碟，其中盤(disk)通常以磁的方式再現(xiàn)數(shù)據(jù)，而碟(disc)通常用激光以光學(xué)方式再現(xiàn)數(shù)據(jù)。上述的組合應(yīng)當(dāng)也被包括在計算機可讀介質(zhì)的范圍內(nèi)。

盡管上述公開示出了本發(fā)明的解說性實施例，但是應(yīng)當(dāng)注意到，在其中可作出各種變更和修改而不會脫離如所附權(quán)利要求定義的本發(fā)明的范圍。根據(jù)本文中所描述的本發(fā)明實施例的方法權(quán)利要求的功能、步驟和/或動作不必按任何特定次序來執(zhí)行。此外，盡管本發(fā)明的要素可能是以單數(shù)來描述或主張權(quán)利的，但是復(fù)數(shù)也是已料想了的，除非顯式地聲明了限定于單數(shù)。