本發(fā)明涉及一種動態(tài)隨機存取存儲器(DRAM)模塊，特別涉及一種DRAM字元線電壓控制電路。

背景技術(shù)：

借由低成本及高密度的優(yōu)勢，DRAM被廣泛地使用于各式電子產(chǎn)品(例如：筆記本電腦、平板電腦及智能型手機)。然而，為了維持存取其中的資料，DRAM需要頻繁地(每秒數(shù)百次)被更新。因此，包含DRAM模塊的電子產(chǎn)品將需要額外的功耗。

為了達到移動裝置對低功耗的要求，如何降低DRAM模塊的功耗實屬當(dāng)前重要研發(fā)課題之一。

技術(shù)實現(xiàn)要素：

根據(jù)本發(fā)明提供的動態(tài)隨機存取存儲器字元線電壓控制電路、動態(tài)隨機存取存儲器模塊及動態(tài)隨機存取存儲器字元線電壓控制方法，從而克服現(xiàn)有技術(shù)的上述缺陷。

根據(jù)本發(fā)明的一個實施例，本發(fā)明內(nèi)容公開一種DRAM字元線電壓控制電路。DRAM字元線電壓控制電路包括感測模塊、振蕩器以及充電泵。感測模塊用于接收第一控制信號及對應(yīng)于字元線電壓信號的回授信號，并根據(jù)第一控制信號及對應(yīng)于字元線電壓信號的回授信號產(chǎn)生第二控制信號。振蕩器電性連接至感測模塊。振蕩器用于接收第二控制信號，并當(dāng)?shù)诙刂菩盘柋恢履軙r輸出振蕩信號。充電泵電性連接至振蕩器。充電泵用于當(dāng)振蕩器輸出振蕩信號時增加字元線電壓信號的電壓值。

優(yōu)選地，上述技術(shù)方案中，感測模塊還用于在第一控制信號被致能且對應(yīng)于字元線電壓信號的回授信號小于臨界電壓時，致能第二控制信號。

優(yōu)選地，上述技術(shù)方案中，第一控制信號在至少一個動態(tài)隨機存取存儲器更新周期的期間被致能。

優(yōu)選地，上述技術(shù)方案中，第一控制信號被致能長達至少一個動態(tài)隨機存取存儲器更新周期中的一段時間。

優(yōu)選地，上述技術(shù)方案中，第一控制信號在至少一個動態(tài)隨機存取存儲器自我更新周期的期間被禁能。

優(yōu)選地，上述技術(shù)方案中，第一控制信號被禁能長達至少一個動態(tài)隨機存取存儲器自我更新周期中的一段時間。

優(yōu)選地，上述技術(shù)方案中，動態(tài)隨機存取存儲器字元線電壓控制電路進一步包括：控制模塊，其電性連接至感測模塊，控制模塊用于產(chǎn)生第一控制信號。

優(yōu)選地，上述技術(shù)方案中，控制模塊進一步用于在至少一個動態(tài)隨機存取存儲器更新周期的期間致能第一控制信號。

優(yōu)選地，上述技術(shù)方案中，控制模塊用于在至少一個動態(tài)隨機存取存儲器自我更新周期的期間禁能第一控制信號。

根據(jù)本發(fā)明的一個實施例，本發(fā)明內(nèi)容公開一種DRAM字元線電壓控制方法，包含以下步驟：接收第一控制信號及對應(yīng)于字元線電壓信號的回授信號；根據(jù)第一控制信號及對應(yīng)于字元線電壓信號的回授信號，產(chǎn)生第二控制信號；接收第二控制信號，并在第二控制信號被致能時輸出振蕩信號；以及當(dāng)振蕩器輸出振蕩信號時，增加字元線電壓信號的電壓值。

優(yōu)選地，上述技術(shù)方案中，根據(jù)第一控制信號及對應(yīng)于字元線電壓信號的回授信號產(chǎn)生第二控制信號進一步包括：當(dāng)?shù)谝豢刂菩盘柋恢履芮覍?yīng)于字元線電壓信號的回授信號小于臨界電壓時，致能第二控制信號。

優(yōu)選地，上述技術(shù)方案中，第一控制信號在至少一個動態(tài)隨機存取存儲器更新周期的期間被致能。

優(yōu)選地，上述技術(shù)方案中，第一控制信號在至少一個動態(tài)隨機存取存儲器自我更新周期的期間被禁能。

根據(jù)本發(fā)明的另一個實施例，本發(fā)明內(nèi)容公開一種DRAM模塊。DRAM模塊包括感測模塊、振蕩器及充電泵。感測模塊用于接收第一控制信號及對應(yīng)于字元線電壓信號的回授信號，并根據(jù)第一控制信號及對應(yīng)于字元線電壓信號的回授信號產(chǎn)生第二控制信號。振蕩器電性連接至感測模塊。振蕩器系用于接收第二控制信號并于第二控制信號被致能時輸出振蕩信號。充電泵電性連接至振蕩器。充電泵系用于當(dāng)振蕩器輸出振蕩信號時增加字元線電壓信號的電壓值。

優(yōu)選地，上述技術(shù)方案中，感測模塊進一步用于當(dāng)?shù)谝豢刂菩盘柋恢履芮覍?yīng)于字元線電壓信號的回授信號小于臨界電壓時，致能第二控制信號。

優(yōu)選地，上述技術(shù)方案中，第一控制信號在至少一個動態(tài)隨機存取存儲器更新周期的期間被致能。

優(yōu)選地，上述技術(shù)方案中，第一控制信號在至少一個動態(tài)隨機存取存儲器自我更新周期的期間被禁能。

優(yōu)選地，上述技術(shù)方案中，動態(tài)隨機存取存儲器模塊進一步包括：控制模塊，其電性連接至感測模塊，控制模塊用于產(chǎn)生第一控制信號。

優(yōu)選地，上述技術(shù)方案中，控制模塊進一步用于在至少一個動態(tài)隨機存取存儲器更新周期的期間致能所述第一控制信號。

優(yōu)選地，上述技術(shù)方案中，控制模塊用于在至少一個動態(tài)隨機存取存儲器自我更新周期的期間禁能所述第一控制信號。

借由本發(fā)明所公開的技術(shù)，DRAM字元線電壓控制電路的功耗可被降低25.8％。如此一來，DRAM中IDD6的功耗也可有效地被降低。

以下將以實施方式對上述的說明作詳細(xì)的描述，并對本發(fā)明的技術(shù)方案提供進一步的解釋。

附圖說明

為了讓本發(fā)明的上述和其他目的、特征、優(yōu)點與實施例更明顯易懂，所附附圖的說明如下：

圖1為根據(jù)本發(fā)明一個實施例所描述的DRAM字元線電壓控制電路的示意圖；

圖2為根據(jù)本發(fā)明一個實施例所描述的DRAM字元線電壓控制電路的示意圖；

圖3為字元線電壓及傳統(tǒng)DRAM字元線電壓控制電路中用于增加字元線電壓的電壓值的振蕩器輸出信號的示意圖；

圖4為根據(jù)本發(fā)明一個實施例所描述的第一控制信號、字元線電壓及用于增加字元線電壓的電壓值的振蕩器輸出信號的示意圖；以及

圖5為根據(jù)本發(fā)明一個實施例所描述的DRAM字元線控制方法的流程圖。

具體實施方式

下文舉實施例配合所附附圖作詳細(xì)說明，但所提供的實施例并非用于限制本發(fā)明所涵蓋的范圍，而結(jié)構(gòu)操作的描述非用于限制其執(zhí)行的順序，任何由元件重新組合的結(jié)構(gòu)，所產(chǎn)生具有均等功效的裝置，皆為本發(fā)明所涵蓋的范圍。此外，附圖僅以說明為目的，并未根據(jù)原尺寸作圖。為使便于理解，下述說明中相同元件將以相同的符號標(biāo)示來說明。

關(guān)于本文中所使用的“第一”、“第二”、...等，并非特別指稱次序或順位的意思，也非用于限定本發(fā)明，其僅僅是為了區(qū)別以相同技術(shù)用語描述的元 件或操作而已。

另外，關(guān)于本文中所使用的“耦接”或“連接”，均可指兩個或多個元件相互直接作實體或電性接觸，或是相互間接作實體或電性接觸，也可指兩個或多個元件相互操作或動作。

請參照圖1。圖1為根據(jù)本發(fā)明內(nèi)容一個實施例所描述的DRAM字元線電壓控制電路100的示意圖。在此實施例中，DRAM字元線電壓控制電路100置于DRAM模塊(未圖示)中。DRAM字元線電壓控制電路100包括感測模塊110、振蕩器120及充電泵130。

感測模塊110用于接收第一控制信號105及對應(yīng)于字元線電壓信號(未圖示)的回授信號107，并根據(jù)第一控制信號105及對應(yīng)在字元線電壓信號的回授信號107產(chǎn)生第二控制信號115。

振蕩器120電性連接至感測模塊110。振蕩器120用于接收第二控制信號115，并當(dāng)?shù)诙刂菩盘?15被致能時輸出振蕩信號125。振蕩信號125可以是周期脈波，但不以此為限。

充電泵130電性連接至振蕩器120。充電泵130用于當(dāng)振蕩器120輸出振蕩信號125時增加上述字元線電壓信號的電壓值。

在本發(fā)明內(nèi)容一個實施例中，感測模塊110進一步用于當(dāng)?shù)谝豢刂菩盘?05被致能且對應(yīng)于字元線電壓信號的回授信號107小于臨界電壓時，致能第二控制信號115。臨界電壓可以是3.2伏特，但不以此為限。因此，當(dāng)?shù)谝豢刂菩盘?05被致能，且對應(yīng)于字元線電壓信號的回授信號107小于臨界電壓時，由振蕩器120接收的第二控制信號115被致能。如此一來，振蕩器120輸出振蕩信號125，且充電泵130增加字元線電壓信號的電壓值。

在本發(fā)明內(nèi)容一個實施例中，第一控制信號105在至少一個DRAM更新周期的期間被致能。在本發(fā)明內(nèi)容另一個實施例中，第一控制信號被致能長達至少一個DRAM更新周期中的一段期間。如此一來，倘若在至少一個DRAM更新周期的期間，對應(yīng)于字元線電壓信號的回授信號107小于臨界電壓，則 感測模塊110致能第二控制信號115，且充電泵130增加字元線電壓信號的電壓值。

在本發(fā)明內(nèi)容一個實施例中，第一控制信號105在至少一個DRAM自我更新周期的期間被禁能。在本發(fā)明內(nèi)容另一個實施例中，第一控制信號105被禁能長達至少一個DRAM自我更新周期中的一段期間。因此，即使在至少一個DRAM自我更新周期的期間，對應(yīng)于字元線電壓信號的回授信號107小于臨界電壓，振蕩器120也不會輸出振蕩信號，且充電泵也不會增加字元線電壓信號的電壓值。如此一來，在至少一個DRAM自我更新周期的期間中，增加字元線電壓信號電壓所需的功耗可被節(jié)約。

請參照圖2。圖2為根據(jù)本發(fā)明一個實施例所描述的DRAM字元線電壓控制電路110a的示意圖。與描述于圖1的DRAM字元線電壓控制電路110相比，DRAM字元線電壓控制電路110a進一步包括控制模塊210。

控制模塊210電性連接至感測模塊110。控制模塊210用于產(chǎn)生第一控制信號105。

在本發(fā)明內(nèi)容一個實施例中，控制模塊210進一步用于在至少一個DRAM更新周期的期間致能第一控制信號105。在本發(fā)明內(nèi)容另一個實施例中，控制模塊210用于在至少一個DRAM自我更新周期的期間禁能第一控制信號105。

請參照圖3。圖3為描述字元線電壓300及傳統(tǒng)DRAM字元線電壓控制電路中用于增加字元線電壓300的電壓值的振蕩器所輸出的信號310的示意圖。

在圖3中時間周期5微秒至25微秒?yún)^(qū)間，振蕩器輸出8次振蕩信號(圖3箭頭所指處)，且字元線電壓300的電壓值因而增加8次。

請參照圖4。圖4為根據(jù)本發(fā)明一個實施例所描述的第一控制信號420、字元線電壓400及用于增加字元線電壓400的電壓值的振蕩器輸出的信號410的示意圖。

在圖4中時間周期5微秒至25微秒?yún)^(qū)間，第一控制信號在時間周期A、B間被致能(時間周期A、B區(qū)間可以是DRAM更新周期的期間或DRAM更新周期中的一段時間)。如此一來，振蕩器僅輸出2次振蕩信號(圖4箭頭所指處)，且字元線電壓400的電壓值僅因而增加2次。根據(jù)實驗結(jié)果，DRAM字元線電壓控制電路的功耗可被降低25.8％。

請參照圖5。圖5為根據(jù)本發(fā)明一個實施例所描述的DRAM字元線控制方法的流程圖。DRAM字元線電壓控制方法可以用圖1的DRAM字元線電壓控制電路100實現(xiàn)，但不以此為限。為了方便及清楚說明起見，在此假設(shè)DRAM字元線控制方法由圖1的DRAM字元線電壓控制電路100實現(xiàn)。

在步驟502中，感測模塊110接收第一控制信號105及對應(yīng)于字元線電壓信號的回授信號107。在步驟504中，感測模塊110根據(jù)第一控制信號105及對應(yīng)于字元線電壓信號的回授信號107產(chǎn)生第二控制信號115。

在步驟506中，振蕩器120接收第二控制信號115，并當(dāng)?shù)诙刂菩盘?15被致能時，輸出振蕩信號125。在步驟508中，當(dāng)振蕩器120輸出振蕩信號125時，充電泵130增加字元線電壓信號的電壓值。

借由本發(fā)明所公開的技術(shù)，DRAM字元線電壓控制電路的功耗可被降低25.8％。如此一來，可有效降低DRAM模塊中自我刷新電流(self-refresh current,IDD6)的功耗。

盡管本文已參閱附圖詳細(xì)描述了本發(fā)明的說明性實施例，但應(yīng)了解，本發(fā)明并不限于彼等相同的實施例。在不脫離由所附申請專利范圍定義的本發(fā)明的范疇及精神的情況下，本領(lǐng)域技術(shù)人員可對本發(fā)明進行各種改變及修改。