一種采用靜態(tài)寫技術減小寫功耗的靜態(tài)隨機存儲器的制造方法
【專利摘要】本實用新型提供一種采用靜態(tài)寫技術減小寫功耗的靜態(tài)隨機存儲器，位線預沖電信號產生電路在時鐘的上升沿檢測寫使能是否有效，如果寫使能信號有效，則位線預沖電信號無效；否則，位線預充電信號有效，即在寫操作時位線預沖電信號無效。靜態(tài)寫驅動器的由反相器和三態(tài)門組成，當寫使能有效時，靜態(tài)寫驅動器的輸出直接驅動位線。與傳統(tǒng)的靜態(tài)隨機存儲器相比，本實用新型在寫操作時，不需要對位線進行預充電操作。當出現連續(xù)的寫“0”或寫“1”操作時，由于位線上保持的數據與需要寫入的數據相同，因此位線不發(fā)生反轉，從而節(jié)省功耗。在寫數據的翻轉概率為二分之一的情況，本實用新型與傳統(tǒng)的設計相比，寫位線翻轉功耗降低50%。
【專利說明】一種采用靜態(tài)寫技術減小寫功耗的靜態(tài)隨機存儲器
【【技術領域】】
[0001]本實用新型涉及靜態(tài)隨機存儲器設計領域，特別涉及一種采用靜態(tài)寫技術減小寫功耗的靜態(tài)隨機存儲器。
【【背景技術】】
[0002]根據國際半導體技術藍圖(ITRS)預測，靜態(tài)隨機存儲器的面積將越來越大，到2014年，將占到整個片上系統(tǒng)(SOC)面積的94%以上。因此，靜態(tài)隨機存儲器的功耗，將直接影響到整個SOC的功耗。
[0003]請參閱圖1所示，圖1為典型靜態(tài)隨機存儲器寫數據通路原理圖。該典型數據通路包括位線預充電與均衡電路，存儲單元和寫驅動器。
[0004]位線預充電與均衡電路由PMOS晶體管101~103構成。存儲單元由一對交叉耦合的反相器105、107以及NMOS傳輸管104，106構成。寫驅動器由NMOS管108、109，反相器110~112組成。
[0005]在靜態(tài)隨機存儲器的寫操作開始之前，必須對位線115 (BL)和位線反118 (BLB)進行預沖電操作，使其達到位線預充電電平(本原理圖中為VDD)。位線預沖電操作時，字線114 (WL)關閉，存儲單元處于保持模式。
[0006]在靜態(tài)隨機存儲器的寫操作時，輸入數據122通過反向器110~112將數據和數據的反分別傳輸到寫位線120與寫位線反121上。寫使能119 (WE)有效，NMOS晶體管108-109打開，將寫位線120與寫位線反121分別與位線115與118相連。寫位線120與寫位線反121中為低電平的一端將與之相連的位線由預充電電平VDD放電至低電平。字線114(WL)有效，NMOS傳輸管104，105打開，將存儲節(jié)點116，117分別與位線115，位線反118相連。如果存儲節(jié)點116，117的電平分別與位線115和位線反118的電平相同，則存儲節(jié)點116，117的電平不改變。反之，位線115和位線反118將改寫存儲節(jié)點116，117的電平。
[0007]由于每一次寫操作都要先將位線115和位線反118中為低電平的一端預沖電至VDD，再將位線115和位線反118中的一端放電至O。假設位線上的負載電容為C%，每一次寫操作時位線上的平均翻轉能量為CbJDD2,且與寫數據翻轉的概率無關。在寫數據出現連續(xù)的“O”或“I”時，即當位線115和位線反118上保持的值與寫位線120與寫位線反121的值相同時，預沖電操作和放電操作意味著額外的能量損耗。因此，設計一種在此種情況下，采用某種技術以降低寫功耗的靜態(tài)隨機存儲器是很有意義的。
【實用新型內容】
[0008]本實用新型的目的在于提出一種采用靜態(tài)寫技術減小寫功耗的靜態(tài)隨機存儲器，該存儲器在寫操作時，不需要對位線進行預充電操作，以降低存儲器不必要的能量損耗。
[0009]為了實現上述目的，本實用新型采用如下技術方案:
[0010]一種采用靜態(tài)寫技術減小寫功耗的靜態(tài)隨機存儲器，包括譯碼器、存儲陣列、控制電路與預譯碼器、位線預沖電信號產生電路、位線預沖電與均衡電路和靜態(tài)寫驅動器；[0011]譯碼器通過多條字線連接存儲陣列，譯碼器還通過多條預譯碼器輸出連接控制電路與預譯碼器；
[0012]存儲陣列通過多條位線連接位線預沖電與均衡電路和靜態(tài)寫驅動器；
[0013]控制電路與預譯碼器還通過本地時鐘和寫使能連接預沖電信號產生電路；控制電路與預譯碼器還通過寫驅動器使能連接靜態(tài)寫驅動器；
[0014]位線預沖電與均衡電路通過位線預沖電信號連接預沖電信號產生電路。
[0015]本實用新型進一步的改進在于:位線預沖電信號產生電路在外部時鐘的上升沿檢測寫使能是否有效，如果寫使能信號有效，則位線預沖電信號無效；否則，位線預充電信號有效。
[0016]本實用新型進一步的改進在于:如果寫使能信號有效，靜態(tài)寫驅動器將輸入數據直接連接到位線上；根據譯碼器的字線譯碼結果，位線上數據被寫入存儲陣列中相應的存儲單元。
[0017]本實用新型進一步的改進在于:在寫操作時，如果寫入數據與位線上保持的值相等，則位線不發(fā)生翻轉；如果寫入數據與位線上保持的值相反，則位線發(fā)生翻轉。
[0018]本實用新型進一步的改進在于:靜態(tài)寫驅動器包括反相器、第一三態(tài)反相器和第二三態(tài)反相器；反相器的輸入端和第二三態(tài)反相器的輸入端連接寫入數據；反相器的輸出端連接第一三態(tài)反相器的輸入端，第一三態(tài)反相器的輸出端連接位線，第二三態(tài)反相器的輸出端連接位線反；第一 三態(tài)反相器的使能端和第二三態(tài)反相器的使能端連接寫使能信號；當寫使能信號有效時，寫入數據和寫數據反分別經過第二三態(tài)反相器和第一三態(tài)反相器驅動位線反和位線；當寫使能信號無效時，位線和位線反浮空。
[0019]本實用新型進一步的改進在于:位線預沖電信號產生電路由反相器鏈和三輸入與非門構成；反相器鏈由奇數個依次連接的反相器構成；本地時鐘連接反相器鏈的輸入端和三輸入與非門的第二輸入端，寫使能信號經過反相器反相后連接三輸入與非門的第一輸入端，三輸入與非門的第三輸入端連接反相器鏈的輸出端；三輸入與非門的輸出端輸出位線預沖電信號；當寫使能信號有效時，位線預充電信號無效；當寫使能信號無效時，位線預充電信號有效。
[0020]本實用新型進一步的改進在于:靜態(tài)寫驅動器的由反相器和三態(tài)門組成，當寫使能有效時，靜態(tài)寫驅動器的輸出直接驅動位線。
[0021]相對于現有技術，本實用新型具有以下優(yōu)點:當出現連續(xù)的寫“O”或寫“I”操作時，由于位線上保持的數據與需要寫入的數據相同，因此位線不發(fā)生反轉，從而節(jié)省功耗。在寫數據的翻轉概率為二分之一的情況，本實用新型與傳統(tǒng)的設計相比，寫位線翻轉功耗降低50%ο
【【專利附圖】

【附圖說明】】
[0022]圖1為典型的靜態(tài)隨機存儲器寫數據通路原理圖。
[0023]圖2為根據本實用新型實施的一個靜態(tài)隨機存儲器的示意圖。
[0024]圖3為靜態(tài)寫驅動器的原理圖。
[0025]圖4為位線預沖電信號產生電路原理圖?！尽揪唧w實施方式】】
[0026]下面結合附圖對本實用新型的實施方式做進一步描述。
[0027]如圖2所示，圖2為根據本實用新型實施的一種采用靜態(tài)寫技術減小寫功耗的靜態(tài)隨機存儲器實例。該靜態(tài)隨機存儲器包括譯碼器201、存儲陣列202、控制電路與預譯碼器204、位線預沖電信號產生電路205、位線預沖電與均衡電路206和靜態(tài)寫驅動器207。
[0028]譯碼器201通過多條字線(WL) 208連接存儲陣列202，譯碼器201還通過多條預譯碼器輸出線(PRE_DEC) 210連接控制電路與預譯碼器204 ；
[0029]存儲陣列202還通過多條位線(BL)209連接位線預沖電與均衡電路206和靜態(tài)寫驅動器207 ；
[0030]控制電路與預譯碼器204通過本地時鐘(LCLK)213和寫使能(WE)212連接預沖電信號產生電路205 ;控制電路與預譯碼器204還通過寫驅動器使能(WE) 212連接靈敏放大器與靜態(tài)寫驅動器207 ；
[0031]位線預沖電與均衡電路205通過位線預沖電信號(PRE_N)連接預沖電信號產生電路；
[0032]本實用新型一種采用靜態(tài)寫技術減小寫功耗的靜態(tài)隨機存儲器的具體工作原理如下:
[0033]在外部時鐘214(CLK)的上升沿，控制電路與譯碼器204產生寫使能信號212(WE)和本地時鐘213 (LCLK)0在本地時鐘213 (LCLK)的上升沿，位線預沖電信號產生電路205檢測寫使能信號212 (WE)，如果寫使能信號212 (WE)無效，位線預沖電信號211 (PRE_N)有效(低電平有效);否則，位線預沖電信號211 (PRE_N)無效。如果寫使能信號212 (WE)有效，靜態(tài)寫驅動器207將輸入數據215 (D)直接連接到位線209 (BL)上。根據譯碼器201的字線208 (WL)譯碼結果，位線209 (BL)上數據被寫入存儲陣列中202中相應的存儲單
J Li ο
[0034]在寫操作時，如果寫入數據215 (D)與位線209 (BL)上保持的值相等，則位線209(BL)不發(fā)生翻轉，翻轉能量為O;如果寫入數據215 (D)與位線209 (BL)上保持的值相反，則位線209 (BL)發(fā)生翻轉，翻轉能量為CbJDD2。如果寫入數據215 (D)與位線209 (BL)上保持的值相等的概率為50%，則寫操作時，位線的翻轉能量的平均值為0.5C&VDD2。
[0035]請參閱圖3，圖3為靜態(tài)寫驅動器的設計原理。靜態(tài)寫驅動器207包括反相器303、第一三態(tài)反相器301和第二三態(tài)反相器302。反相器303的輸入端和第二三態(tài)反相器302的輸入端連接寫入數據(D);反相器303的輸出端連接第一三態(tài)反相器301的輸入端，第一三態(tài)反相器301的輸出端連接位線BL，第二三態(tài)反相器302的輸出端連接位線反BLB ;第一三態(tài)反相器301的使能端和第二三態(tài)反相器302的使能端連接寫使能信號212(WE)。當寫使能信號212 (WE)有效時(WE=I )，寫入數據(D)和寫數據反307 (DB)分別經過第二三態(tài)反相器302和第一三態(tài)反相器301驅動位線反(BLB)和位線(BL)。當寫使能信號212無效時(WE=0)，位線(BL)和位線反(BLB)浮空。
[0036]請參閱圖4，圖4為位線預沖電信號產生電路設計原理圖。位線預沖電信號產生電路205由反相器鏈404和三輸入與非門405構成。反相器鏈404由奇數個依次連接的反相器401~403構成。本地時鐘LCLK連接反相器鏈404的輸入端和三輸入與非門405的第二輸入端，寫使能信號(WE) 212經過反相器406反相后連接三輸入與非門405的第一輸入端，三輸入與非門405的第三輸入端連接反相器鏈404的輸出端；三輸入與非門405的輸出端輸出位線預沖電信號211 (PRE_N)。當寫使能信號有效時(WE=1)，此時為寫操作，位線預充電信號(PRE_N)無效(低電平有效)；當寫使能信號無效時(WE=0)，此時為讀操作，位線預充電信號(PRE_N)有效；其脈沖寬度由反相鏈404的延時決定。
【權利要求】
1.一種采用靜態(tài)寫技術減小寫功耗的靜態(tài)隨機存儲器，其特征在于，包括譯碼器、存儲陣列、控制電路與預譯碼器、位線預沖電信號產生電路、位線預沖電與均衡電路和靜態(tài)寫驅動器； 譯碼器通過多條字線(WL)連接存儲陣列，譯碼器還通過多條預譯碼器輸出(PRE_DEC)連接控制電路與預譯碼器； 存儲陣列通過多條位線(BL)連接位線預沖電與均衡電路和靜態(tài)寫驅動器； 控制電路與預譯碼器還通過本地時鐘(LCLK)和寫使能(WE)連接預沖電信號產生電路；控制電路與預譯碼器還通過寫驅動器使能(WE)連接靜態(tài)寫驅動器； 位線預沖電與均衡電路通過位線預沖電信號(PRE_N)連接預沖電信號產生電路。
2.根據權利要求1所述的一種采用靜態(tài)寫技術減小寫功耗的靜態(tài)隨機存儲器，其特征在于，靜態(tài)寫驅動器包括反相器(303)、第一三態(tài)反相器(301)和第二三態(tài)反相器(302);反相器(303)的輸入端和第二三態(tài)反相器(302)的輸入端連接寫入數據(D);反相器(303)的輸出端連接第一三態(tài)反相器(301)的輸入端,第一三態(tài)反相器(301)的輸出端連接位線(BL)，第二三態(tài)反相器(302)的輸出端連接位線反(BLB);第一三態(tài)反相器(301)的使能端和第二三態(tài)反相器(302)的使能端連接寫使能信號(WE);當寫使能信號(WE)有效時，寫入數據(D)和寫數據反(DB)分別經過第二三態(tài)反相器(302)和第一三態(tài)反相器(301)驅動位線反(BLB)和位線(BL);當寫使能信號(WE)無效時，位線(BL)和位線反(BLB)浮空。
3.根據權利要求1所述的一種采用靜態(tài)寫技術減小寫功耗的靜態(tài)隨機存儲器，其特征在于，位線預沖電信號產生電路由反相器鏈(404)和三輸入與非門(405)構成；反相器鏈(404)由奇數個依次連接的反相器構成；本地時鐘(LCLK)連接反相器鏈(404)的輸入端和三輸入與非門(405)的第二輸入端，寫使能信號(WE)經過反相器(406)反相后連接三輸入與非門(405)的第一輸入端，三輸入與非門(405)的第三輸入端連接反相器鏈(404)的輸出端；三輸入與非門(405)的輸出端輸出位線預沖電信號(PRE_N);當寫使能信號(WE)有效時，位線預充電信號(PRE_N)無效；當寫使能信號(WE)無效時，位線預充電信號(PRE_N)有效。
【文檔編號】G11C11/419GK203799669SQ201420151870
【公開日】2014年8月27日 申請日期:2014年3月31日 優(yōu)先權日:2014年3月31日
【發(fā)明者】熊保玉, 拜福君 申請人:西安華芯半導體有限公司