移位寄存器及其驅(qū)動方法、移位掃描電路和顯示裝置制造方法
【專利摘要】本發(fā)明提供了一種移位寄存器及其驅(qū)動方法、移位掃描電路和顯示裝置，該移位寄存器包括：輸入開關(guān)單元、反相單元、輸出開關(guān)單元、第一節(jié)點(diǎn)電壓維持單元；所述輸入開關(guān)單元的輸出端與第一節(jié)點(diǎn)相連；所述第一節(jié)點(diǎn)電壓維持單元的穩(wěn)壓端與所述第一節(jié)點(diǎn)相連，適于在所述輸入開關(guān)單元導(dǎo)通時(shí)記錄所述第一節(jié)點(diǎn)的電平，并在所述輸入開關(guān)單元關(guān)斷時(shí)將所述反相單元的輸入端維持為所記錄的電平；所述反相單元的輸出端與第二節(jié)點(diǎn)相連；所述輸出開關(guān)單元的控制端與所述第二節(jié)點(diǎn)相連。本發(fā)明提供的移位寄存器可以采用PMOS結(jié)構(gòu)實(shí)現(xiàn)對正邏輯的掃描信號進(jìn)行移位并輸出正邏輯的掃描信號，使得PMOS結(jié)構(gòu)能夠用于對LTPS AMOLED進(jìn)行掃描驅(qū)動。
【專利說明】移位寄存器及其驅(qū)動方法、移位掃描電路和顯示裝置

【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及顯示【技術(shù)領(lǐng)域】，特別涉及一種移位寄存器及其驅(qū)動方法、移位掃描電路、顯示裝置。

【背景技術(shù)】
[0002]有機(jī)發(fā)光二極管(Organic Light Emitting D1de,0LED)作為一種電流型發(fā)光器件，因其所具有的自發(fā)光、快速響應(yīng)、寬視角和可制作在柔性襯底上等特點(diǎn)而越來越多地被應(yīng)用于高性能顯示領(lǐng)域當(dāng)中。OLED顯示裝置按照驅(qū)動方式的不同可分為PMOLED (PassiveMatrix Driving 0LED,無源矩陣驅(qū)動有機(jī)發(fā)光二極管)和AMOLED (Active Matrix Driving0LED，有源矩陣驅(qū)動有機(jī)發(fā)光二極管)兩種，由于AMOLED顯示器具有低制造成本、高應(yīng)答速度、省電、可用于便攜式設(shè)備的直流驅(qū)動、工作溫度范圍大等等優(yōu)點(diǎn)而可望成為取代IXD(liquid crystal display,液晶顯示器)的下一代新型平面顯示器。因此，具有內(nèi)嵌式觸控功能的AMOLED顯示面板已得到越來越多人們的青睞。
[0003]LTPS AMOLED(Low Temperature Poly-silicon AM0LED，低溫多晶硅有源矩陣有機(jī)發(fā)光二極體)一般米用正脈沖用于像素的驅(qū)動?，F(xiàn)有技術(shù)中的移位寄存器一般是對輸入信號直接進(jìn)行移位并輸出，而由于 PMOS (positive channel Metal Oxide Semiconductor, P型金屬氧化物半導(dǎo)體)一般用于輸出負(fù)邏輯(負(fù)脈沖信號)，因此，現(xiàn)有技術(shù)中的移位寄存器如果采用PMOS結(jié)構(gòu)則無法輸出正邏輯(正脈沖信號)，不能應(yīng)用于LTPS AMOLED中。


【發(fā)明內(nèi)容】

[0004]本發(fā)明的目的是提供一種可以采用PMOS結(jié)構(gòu)輸出正脈沖信號的移位寄存器。
[0005]為了達(dá)到上述目的，本發(fā)明提供了一種移位寄存器，包括:輸入開關(guān)單元、反相單元、輸出開關(guān)單元、第一節(jié)點(diǎn)電壓維持單元；
[0006]所述輸入開關(guān)單元的輸出端與第一節(jié)點(diǎn)相連，根據(jù)自身控制端施加的控制信號導(dǎo)通；
[0007]所述第一節(jié)點(diǎn)電壓維持單元的穩(wěn)壓端與所述第一節(jié)點(diǎn)相連，適于在所述輸入開關(guān)單元導(dǎo)通時(shí)記錄所述第一節(jié)點(diǎn)的電平，并在所述輸入開關(guān)單元關(guān)斷時(shí)將所述反相單元的輸入端維持為所記錄的電平；
[0008]所述反相單元的輸出端與第二節(jié)點(diǎn)相連，適于響應(yīng)于自身控制端所接入的控制信號將所述第一節(jié)點(diǎn)的電平反相并輸出到第二節(jié)點(diǎn)；
[0009]所述輸出開關(guān)單元的控制端與所述第二節(jié)點(diǎn)相連，根據(jù)所述第二節(jié)點(diǎn)的電平狀態(tài)導(dǎo)通。
[0010]進(jìn)一步的，還包括漏電保護(hù)開關(guān)單元，所述漏電保護(hù)開關(guān)單元的輸入端與所述輸出開關(guān)單元的輸出端相連，控制端與所述第一節(jié)點(diǎn)相連，根據(jù)所述第一節(jié)點(diǎn)的電平狀態(tài)導(dǎo)通。
[0011]進(jìn)一步的，還包括:
[0012]第一鎖定開關(guān)單元和第二鎖定開關(guān)單元，所述第一鎖定開關(guān)單元和第二鎖定開關(guān)單元根據(jù)其控制端的電平狀態(tài)導(dǎo)通；其中，
[0013]所述第一鎖定開關(guān)單元的輸出端連接第二鎖定開關(guān)單元的輸入端，控制端連接第二節(jié)點(diǎn)；所述第二鎖定開關(guān)單元的輸出端連接第一節(jié)點(diǎn)。
[0014]進(jìn)一步的，還包括:
[0015]第二節(jié)點(diǎn)電壓維持單元，所述第二節(jié)點(diǎn)電壓維持單元的穩(wěn)壓端與所述第二節(jié)點(diǎn)相連，適于在所述反相單元工作時(shí)記錄所述第一節(jié)點(diǎn)的電平，并在所述反相單元停止工作時(shí)將所述第二節(jié)點(diǎn)維持為所記錄的電平。
[0016]進(jìn)一步的，所述反相單元包括:第一反相開關(guān)單元，所述第二反相開關(guān)單元、第三反相開關(guān)單元、第三節(jié)點(diǎn)電壓維持單元；其中，各個(gè)反相開關(guān)單元均根據(jù)自身控制端的電平狀態(tài)導(dǎo)通，所述反相單元的控制端為所述第一反相開關(guān)單元的控制端；
[0017]所述第一反相開關(guān)單元的輸出端以及第二反相開關(guān)單元的控制端與第三節(jié)點(diǎn)相連，第二反相開關(guān)單元的輸出端與所述第三反相開關(guān)單元的輸入端以及第二節(jié)點(diǎn)相連；所述第三反相開關(guān)單元的輸出端與第一節(jié)點(diǎn)相連；
[0018]所述第三節(jié)點(diǎn)電壓維持單元的穩(wěn)壓端與所述第三節(jié)點(diǎn)相連，適于在所述第一反相開關(guān)單元導(dǎo)通時(shí)記錄所述第三節(jié)點(diǎn)的電平，并在所述第一反相開關(guān)單元關(guān)斷時(shí)將所述第三節(jié)點(diǎn)維持為所記錄的電平。
[0019]進(jìn)一步的，所述反相單元包括:第一反相開關(guān)單元，所述第二反相開關(guān)單元、第三反相開關(guān)單元、第四反相開關(guān)單元；其中，各個(gè)反相開關(guān)單元均根據(jù)自身控制端的電平狀態(tài)，所述反相單元的控制端為所述第一反相開關(guān)單元的控制端；
[0020]所述第一反相開關(guān)單元的輸出端以及第二反相開關(guān)單元的控制端、第四反相開關(guān)單元的輸入端與第三節(jié)點(diǎn)相連，第二反相開關(guān)單元的輸出端與所述第三反相開關(guān)單元的輸入端以及第二節(jié)點(diǎn)相連；所述第三反相開關(guān)單元的輸出端與第一節(jié)點(diǎn)相連。
[0021]進(jìn)一步的，各個(gè)開關(guān)單元均為P溝道型晶體管，穩(wěn)壓單元為電容。
[0022]本發(fā)明還提供了一種移位掃描電路，包括:多個(gè)級聯(lián)的如上述任一項(xiàng)所述的移位寄存器。
[0023]進(jìn)一步的，還包括:至少一條時(shí)鐘信號線；其中，各個(gè)移位寄存中的輸入開關(guān)單元的控制端連接同一時(shí)鐘信號線，輸出開關(guān)單元的輸入端連接同一時(shí)鐘信號線；且本級移位寄存器中輸入開關(guān)單兀的輸入端與上一級移位寄存器中的輸出端相連。
[0024]進(jìn)一步的，當(dāng)所述反相單元包括:第一反相開關(guān)單元，所述第二反相開關(guān)單元、第三反相開關(guān)單元、第三節(jié)點(diǎn)電壓維持單元時(shí)，各個(gè)移位寄存器中的第一反相開關(guān)單元的控制端連接同一時(shí)鐘信號線，且該時(shí)鐘信號線不同于輸入開關(guān)單元的控制端所連接的時(shí)鐘信號線。
[0025]進(jìn)一步的，當(dāng)所述反相單元包括第一反相開關(guān)單元，所述第二反相開關(guān)單元、第三反相開關(guān)單元、第四反相開關(guān)單元時(shí)，本級移位寄存器中的第一反相開關(guān)單元的控制端與上一級移位寄存器中的輸出端相連，輸入端連接上一級移位寄存器的第二節(jié)點(diǎn)。
[0026]進(jìn)一步的，當(dāng)各個(gè)移位寄存器包括第一鎖定開關(guān)單元和第二鎖定開關(guān)單元時(shí)，各個(gè)移位寄存器中的第二鎖定開關(guān)單元的控制端連接同一時(shí)鐘信號線，且該時(shí)鐘信號線不同于輸入開關(guān)單元的控制端所連接的時(shí)鐘信號線。
[0027]進(jìn)一步的，所述輸出開關(guān)單元的輸入端所連接的時(shí)鐘信號線與輸入開關(guān)單元的控制端所連接的時(shí)鐘信號線為同一時(shí)鐘信號線。
[0028]本發(fā)明還提供了一種移位寄存器的驅(qū)動方法，用于驅(qū)動上述任一項(xiàng)所述的移位寄存器，其特征在于，該方法包括:
[0029]在輸入開關(guān)單元的控制端施加控制信號使輸入開關(guān)單元在第一時(shí)鐘周期導(dǎo)通，并在第二時(shí)鐘周期關(guān)斷；其中，第一時(shí)鐘周期為向輸入開關(guān)單元的輸入端輸入高電平信號的時(shí)鐘周期；
[0030]在反相單元的控制端施加控制信號使反相單元在第一時(shí)鐘周期和第二時(shí)鐘周期內(nèi)對第一節(jié)點(diǎn)的電壓進(jìn)行反相并輸出到第二節(jié)點(diǎn)；
[0031]在第一時(shí)鐘周期和第二時(shí)鐘周期內(nèi)中的其中一個(gè)時(shí)鐘周期內(nèi)，在輸出開關(guān)單元的輸入端施加高電平信號，另一個(gè)時(shí)鐘周期內(nèi)施加低電平信號。
[0032]本發(fā)明還提供了一種顯示裝置，包括上述任一項(xiàng)所述的移位掃描電路。
[0033]本發(fā)明提供的移位寄存器可以采用PMOS結(jié)構(gòu)實(shí)現(xiàn)對正邏輯的掃描信號進(jìn)行移位并輸出正邏輯的掃描信號，使得PMOS結(jié)構(gòu)能夠用于對LTPS AMOLED進(jìn)行掃描驅(qū)動。

【專利附圖】

【附圖說明】
[0034]圖1是本發(fā)明提供的一種移位寄存器的結(jié)構(gòu)示意圖；
[0035]圖2為圖1中的移位寄存器的一種可選結(jié)構(gòu)的結(jié)構(gòu)示意圖；
[0036]圖3是一種用于對圖2中的移位寄存器進(jìn)行驅(qū)動的方法中關(guān)鍵信號以及節(jié)點(diǎn)的電位圖；
[0037]圖4是再一種用于對圖2中的移位寄存器進(jìn)行驅(qū)動的方法中關(guān)鍵信號以及節(jié)點(diǎn)的電位圖；
[0038]圖5為圖1中的移位寄存器的再一種可選結(jié)構(gòu)的結(jié)構(gòu)示意圖；
[0039]圖6是一種用于對圖5中的移位寄存器進(jìn)行驅(qū)動的方法中關(guān)鍵信號以及節(jié)點(diǎn)的電位圖；
[0040]圖7為一種包含圖5中的移位寄存器的移位掃描電路的結(jié)構(gòu)不意圖。

【具體實(shí)施方式】
[0041]下面結(jié)合附圖和實(shí)施例，對本發(fā)明的【具體實(shí)施方式】作進(jìn)一步詳細(xì)描述。以下實(shí)施例用于說明本發(fā)明，但不用來限制本發(fā)明的范圍。
[0042]本發(fā)明提供了一種移位寄存器，如圖1所示，該移位寄存器包括:
[0043]輸入開關(guān)單元、反相單元、輸出開關(guān)單元、第一節(jié)點(diǎn)電壓維持單元；為了方便說明，各個(gè)單元的輸入端在圖中表示為I，輸出端表示為0，控制端表示為CON ；
[0044]輸入開關(guān)單元的輸出端與第一節(jié)點(diǎn)NI相連，根據(jù)自身控制端施加的控制信號導(dǎo)通；
[0045]第一節(jié)點(diǎn)電壓維持單元的穩(wěn)壓端與第一節(jié)點(diǎn)NI相連，適于在輸入開關(guān)單元導(dǎo)通時(shí)記錄第一節(jié)點(diǎn)的電平，并在輸入開關(guān)單元關(guān)斷時(shí)將反相單元的輸入端維持為所記錄的電平；
[0046]反相單元的輸出端與第二節(jié)點(diǎn)相連，適于響應(yīng)于自身控制端所接入的控制信號將第一節(jié)點(diǎn)NI的電平反相并輸出到第二節(jié)點(diǎn)N2 ；
[0047]輸出開關(guān)單元的控制端與第二節(jié)點(diǎn)NI相連，根據(jù)第二節(jié)點(diǎn)NI的電平狀態(tài)導(dǎo)通。
[0048]本發(fā)明還提供了一種可用于驅(qū)動上述移位寄存器的方法，該方法包括:
[0049]在輸入開關(guān)單元的控制端施加控制信號使輸入開關(guān)單元在第一時(shí)鐘周期和第三時(shí)鐘周期導(dǎo)通，并在第二時(shí)鐘周期關(guān)斷；其中，第一時(shí)鐘周期為向輸入開關(guān)單元的輸入端輸入高電平信號的時(shí)鐘周期；
[0050]在反相單元的控制端施加控制信號使反相單元在第一時(shí)鐘周期和第二時(shí)鐘周期內(nèi)對第一節(jié)點(diǎn)的電壓進(jìn)行反相并輸出到第二節(jié)點(diǎn)，在第三時(shí)鐘周期停止工作；
[0051 ] 在第一時(shí)鐘周期和第二時(shí)鐘周期內(nèi)中的一個(gè)時(shí)鐘周期內(nèi)，在輸出開關(guān)單元的輸入端施加高電平，另一個(gè)時(shí)鐘周期內(nèi)施加低電平。
[0052]本發(fā)明提供的移位寄存器及其驅(qū)動方法，能夠使得采用PMOS結(jié)構(gòu)的移位寄存器對正邏輯的掃描信號進(jìn)行移位并輸出正邏輯的掃描信號，下面結(jié)合一些具體的實(shí)施結(jié)構(gòu)和驅(qū)動方法對本發(fā)明提供的移位寄存器的工作原理進(jìn)行說明。
[0053]如圖2所示，為圖1中的移位寄存器的一種可選結(jié)構(gòu)的結(jié)構(gòu)示意圖，包括9個(gè)PMOS晶體管和兩個(gè)電容Cl和C2，其中，第一晶體管Tl的漏極、第二晶體管T2的源極、第四晶體管T4的柵極均連接第三節(jié)點(diǎn)N3，第二晶體管T2的柵極和漏極相連，第三晶體管T3的漏極、第五晶體管T5的柵極、第七晶體管T7的漏極、第九晶體管T9的柵極、電容Cl的一端連接第一節(jié)點(diǎn)NI ;第四晶體管T4的源極、第五晶體管T5的漏極、第八晶體管T8的柵極以及電容C2的一端連接第二節(jié)點(diǎn)N2 ;第八晶體管T8的漏極、第九晶體管T9的源極電容Cl不與節(jié)點(diǎn)NI相連的一端相連。
[0054]同樣參考圖2，在上述的移位寄存器進(jìn)行驅(qū)動時(shí)，可以使第一晶體管Tl的柵極、第三晶體管T3的源極接入掃描信號STV，使第一晶體管Tl的源極、第五晶體管T5的源極、以及電容C2不與節(jié)點(diǎn)N2相連的一端連接接入高電平VGH，使第四晶體管T4的漏極、第二晶體管T2的漏極連接一個(gè)低電平VGL、第一晶體管Tl的柵極連接的一個(gè)第一時(shí)鐘信號CK1，第七晶體管T7的柵極連接一個(gè)第二時(shí)鐘信號CK2。第八晶體管T8的源極可接入CKl或者接入CK2中的一個(gè)。第八晶體管T8的漏極構(gòu)成該移位寄存器的輸出端Eout。
[0055]當(dāng)?shù)诎司w管T8的源極接入CKl時(shí)，對圖2中的移位寄存器中進(jìn)行驅(qū)動的方法中關(guān)鍵信號以及節(jié)點(diǎn)的電位圖可以如圖3所示；
[0056]在STV為高電平的第一階段，CKl為低電平，CK2為與CKl相反的高電平。此時(shí)第三晶體管T3導(dǎo)通，節(jié)點(diǎn)NI的電平為高電平，導(dǎo)致第五晶體管T5、第九晶體管T9關(guān)斷。第一晶體管Tl也被關(guān)斷，此時(shí)節(jié)點(diǎn)N3被拉低，為低電平，進(jìn)而導(dǎo)致第四晶體管T4開啟，使得節(jié)點(diǎn)N2的電平為低電平。此時(shí)，第八晶體管T8導(dǎo)通，Eout (第八晶體管T8的漏極)輸出的高電平信號(正脈沖信號)。由于CK2為高電平，第七晶體管T7關(guān)斷。
[0057]在第一階段之后的第二階段，STV變?yōu)榈碗娖?，CKl為高電平，CK2為低電平。此時(shí)第三晶體管T3被關(guān)斷，電容Cl將節(jié)點(diǎn)NI的電壓維持為高電平，第五晶體管T5仍然關(guān)斷。另一方面，第一晶體管Tl導(dǎo)通，使節(jié)點(diǎn)N3的電平拉高，此時(shí)第四晶體管T4關(guān)斷。節(jié)點(diǎn)N2的電壓維持不變，仍為低電平。第八晶體管T8仍然導(dǎo)通，但是由于此時(shí)CK2為低電平，Eout拉低為低電平。另外，由于節(jié)點(diǎn)N2為低電平，CK2也為低電平，第六晶體管T6和第七晶體管T7導(dǎo)通，此時(shí)即使電容Cl發(fā)生故障不能將節(jié)點(diǎn)NI的電平維持為高電平，節(jié)點(diǎn)NI仍會被VGH拉高，保證第九晶體管T9關(guān)斷。第六晶體管T6和第七晶體管T7起到了鎖定第九晶體管T9的作用。
[0058]至此，圖2中的移位寄存器完成了對正邏輯信號的移位并輸出正邏輯信號。
[0059]在第二階段之后的第三階段，STV為低電平，CKl為低電平，CK2為高電平。此時(shí)，第三晶體管T3導(dǎo)通，由于STV為低電平，節(jié)點(diǎn)NI的電壓被拉低，將第五晶體管T5、第九晶體管T9打開，節(jié)點(diǎn)N2的電壓被拉高。第一晶體管Tl、第四晶體管T4的狀態(tài)維持不變。由于CK2為高電平，節(jié)點(diǎn)N2也為高電平，第六晶體管T6和第七晶體管T7均關(guān)斷。第三階段相當(dāng)于完成了對各個(gè)節(jié)點(diǎn)的電壓的復(fù)位。
[0060]另外，在第三階段之后，可以停止在第五晶體管T5上施加高電平，由于電容C2的存在，節(jié)點(diǎn)N2仍可以被維持為高電平。保證第八晶體管T8的關(guān)斷，使輸出端Eout不會再次輸出高電平?？梢娫O(shè)置電容C2可以避免在完成正邏輯信號的輸出后繼續(xù)在第五晶體管的源極施加高電壓，降低移位寄存器的功耗。當(dāng)然在實(shí)際應(yīng)用中，即使不設(shè)置電容C2，上述的移位寄存器仍可以完成對正邏輯信號的移位并輸出正邏輯信號，本發(fā)明優(yōu)選的實(shí)施方案不能理解為對本發(fā)明保護(hù)范圍的限定。
[0061]設(shè)置第九晶體管T9的好處是:即使Eout端有漏電流存在，也會經(jīng)第九晶體管T9流入低電壓端，而不會在此輸出高電平信號，這樣就能很好的保證第二階段之后不會輸出高電平信號。但是在實(shí)際應(yīng)用中，即使不設(shè)置這里的第九晶體管T9，由于節(jié)點(diǎn)N2在第二階段之后維持為高電平，在不漏電的情況下，Eout端一般也不會有高電平信號輸出。不設(shè)置第九晶體管T9，并不影響本發(fā)明的移位寄存器對正邏輯信號的移位并輸出正邏輯信號，相應(yīng)的技術(shù)方案也應(yīng)該落入本發(fā)明的保護(hù)范圍。
[0062]同時(shí)，需要指出的是，圖2中的第六晶體管T6和第七晶體管T7也不是必然設(shè)置的結(jié)構(gòu)。在電容Cl能夠正常將節(jié)點(diǎn)NI維持為高電平的情況下，在輸出正邏輯信號的第二階段，第九晶體管T9不會被導(dǎo)通，相應(yīng)的也不會影響本發(fā)明的移位寄存器實(shí)現(xiàn)移位輸出的功倉泛。
[0063]需要指出的是，實(shí)際應(yīng)用中，電容C2不與節(jié)點(diǎn)N2連接的一端也可以不連接VGH，相應(yīng)的，電容Cl不連接節(jié)點(diǎn)NI的一端也不必然需要連接Eout，相應(yīng)的方案也不會影響本發(fā)明的實(shí)施。
[0064]當(dāng)?shù)诎司w管T8的源極接入CK2時(shí)，對圖2中的移位寄存器中的移位寄存器進(jìn)行驅(qū)動的方法中關(guān)鍵信號以及節(jié)點(diǎn)的電位圖可以如圖4所示；
[0065]在STV為高電平的第一階段，CKl為低電平，CK2也為低電平。此時(shí)第三晶體管T3導(dǎo)通，節(jié)點(diǎn)NI的電平為高電平，導(dǎo)致第五晶體管T5、第九晶體管T9關(guān)斷。第一晶體管Tl也被關(guān)斷，此時(shí)節(jié)點(diǎn)N3被拉低，為低電平，進(jìn)而導(dǎo)致第四晶體管T4開啟，使得節(jié)點(diǎn)N2的電平為低電平。此時(shí)，第八晶體管T8導(dǎo)通，是由于CK2為低電平，Eout端輸出低電平。
[0066]在第二階段，CKl為高電平，CK2仍為低電平，此時(shí)節(jié)點(diǎn)NI和節(jié)點(diǎn)N2的電壓維持不變，第八晶體管T8仍處于導(dǎo)通狀態(tài)，由于CK2為低電平，Eout端仍輸出低電平。
[0067]在第三階段，CKl為高電平，CK2也為高電平，此時(shí)節(jié)點(diǎn)NI和節(jié)點(diǎn)N2的電壓維持不變，第八晶體管T8處于導(dǎo)通狀態(tài)。但是由于CK2為高電平，Eout端仍輸出高電平。至此完成了正邏輯信號的移位輸出。
[0068]在上述的移位寄存器工作的工作過程中，第三晶體管T3實(shí)現(xiàn)對正邏輯信號的輸入控制，充當(dāng)了輸入開關(guān)單元。第八晶體管T8實(shí)現(xiàn)對正邏輯信號的輸出控制，充當(dāng)了輸出開關(guān)單元。第一晶體管Tl、第二晶體管T2、第四晶體管T4、第五晶體管T5共同對節(jié)點(diǎn)NI的電平進(jìn)行反相并輸出，構(gòu)成反相單元。第九晶體管T9起到漏電保護(hù)開關(guān)的功能，充當(dāng)了漏電保護(hù)開關(guān)單元。第六晶體管T6、第七晶體管T7則起到了鎖定第九晶體管T9在的作用，充當(dāng)了鎖定開關(guān)單元。電容Cl和電容C2起到了維持節(jié)點(diǎn)NI或N2電平的作用，構(gòu)成電壓維持單元。
[0069]本發(fā)明還提供了一種由多級的圖2中的移位寄存器級聯(lián)形成的移位掃描電路，該移位寄存器還包括多條的時(shí)鐘信號線，參考圖2，在該移位掃描電路中，各個(gè)移位寄存器的第三晶體管T3的柵極連接同一時(shí)鐘信號線CK1，第六晶體管T6連接于CKl不同的時(shí)鐘信號線CK2，第八晶體管T8的源極可連接CKl或CK2。本級移位寄存器中第八晶體管T8的漏極與下一級移位寄存器中第三晶體管T3的源極以及第一晶體管Tl的柵極相連，向第三晶體管T3的源極和第一晶體管Tl的柵極提供輸入正邏輯信號。不難看出，如果不設(shè)置第六晶體管T6和第七晶體管T7,該移位掃描電路可以僅包含一條時(shí)鐘信號線。
[0070]如圖5所示，為圖1中的移位寄存器的再一種可選結(jié)構(gòu)的結(jié)構(gòu)示意圖，與圖2中的移位寄存器不同的是，在圖5中使用一個(gè)電容C3代替第二晶體管T2連接在節(jié)點(diǎn)N3。其他結(jié)構(gòu)和連接關(guān)系不變。
[0071]此時(shí)，在對圖5中的移位寄存器進(jìn)行驅(qū)動時(shí)，可以在第一晶體管Tl的柵極施加CK2，并使其源極連接上一級移位寄存器的節(jié)點(diǎn)N2’。此時(shí)，施加在圖5中的移位寄存器上的關(guān)鍵信號以及關(guān)鍵節(jié)點(diǎn)的電位圖可以如圖6所示，其中CK1、CK2、節(jié)點(diǎn)N1、節(jié)點(diǎn)N2、Eout、STV的電位時(shí)序與圖3 —致。與圖3中不同的是，由于上一級移位寄存器的節(jié)點(diǎn)N2’僅在第一階段為低電平，第一階段之后維持為高電平。則在第二階段CK2為低電平時(shí)，可以引入N2’節(jié)點(diǎn)的電壓對電容C3與節(jié)點(diǎn)N3相連的一端進(jìn)行充電。這樣后續(xù)過程中，無論在第一晶體管Tl時(shí)是否導(dǎo)通，節(jié)點(diǎn)N3的電壓都會維持為高電平(導(dǎo)通時(shí)，與N2’點(diǎn)等電位，同為高電平，不導(dǎo)通時(shí)，維持為高電平)。相比與圖2中在第一階段之后需要對第一晶體管Tl的源極持續(xù)輸出高電壓維持節(jié)點(diǎn)N3為高電平的方式，能夠進(jìn)一步降低功耗。
[0072]本發(fā)明還提供了一種由多級的圖5中的移位寄存器級聯(lián)形成的移位掃描電路，該移位掃描電路還包括至少一條的時(shí)鐘信號線，如圖7所示，為第m級和第m+1級兩級的移位寄存器級聯(lián)的結(jié)構(gòu)示意圖，各個(gè)移位寄存器的第一晶體管Tl連接同一時(shí)鐘信號線CK2，第三晶體管T3的柵極連接同一時(shí)鐘信號線CK1，第六晶體管T6連接于CKl不同的時(shí)鐘信號線CK2，第八晶體管T8的源極可連接CKl或CK2。第m級移位寄存器中第八晶體管T8的漏極與第m+1級移位寄存器中第三晶體管T3的源極相連，向該第三晶體管T3的源極輸入正邏輯信號。第m級移位寄存器中的節(jié)點(diǎn)N2與第m+1級移位寄存器中的第一晶體管Tl的源極相連。
[0073]本發(fā)明還提供了一種包括上述任一項(xiàng)所述的移位掃描電路的顯示裝置，該顯示裝置可以為:手機(jī)、平板電腦、電視機(jī)、顯示器、筆記本電腦、數(shù)碼相框、導(dǎo)航儀等任何具有顯示功能的廣品或部件。
[0074]以上實(shí)施方式僅用于說明本發(fā)明，而并非對本發(fā)明的限制，有關(guān)【技術(shù)領(lǐng)域】的普通技術(shù)人員，在不脫離本發(fā)明的精神和范圍的情況下，還可以做出各種變化和變型，因此所有等同的技術(shù)方案也屬于本發(fā)明的范疇，本發(fā)明的專利保護(hù)范圍應(yīng)由權(quán)利要求限定。
【權(quán)利要求】
1.一種移位寄存器，其特征在于，包括:輸入開關(guān)單元、反相單元、輸出開關(guān)單元、第一節(jié)點(diǎn)電壓維持單元； 所述輸入開關(guān)單元的輸出端與第一節(jié)點(diǎn)相連，根據(jù)自身控制端施加的控制信號導(dǎo)通； 所述第一節(jié)點(diǎn)電壓維持單元的穩(wěn)壓端與所述第一節(jié)點(diǎn)相連，適于在所述輸入開關(guān)單元導(dǎo)通時(shí)記錄所述第一節(jié)點(diǎn)的電平，并在所述輸入開關(guān)單元關(guān)斷時(shí)將所述反相單元的輸入端維持為所記錄的電平； 所述反相單元的輸出端與第二節(jié)點(diǎn)相連，適于響應(yīng)于自身控制端所接入的控制信號將所述第一節(jié)點(diǎn)的電平反相并輸出到第二節(jié)點(diǎn)； 所述輸出開關(guān)單元的控制端與所述第二節(jié)點(diǎn)相連，根據(jù)所述第二節(jié)點(diǎn)的電平狀態(tài)導(dǎo)通。
2.如權(quán)利要求1所述的移位寄存器，其特征在于，還包括:漏電保護(hù)開關(guān)單元，所述漏電保護(hù)開關(guān)單元的輸入端與所述輸出開關(guān)單元的輸出端相連，控制端與所述第一節(jié)點(diǎn)相連，根據(jù)所述第一節(jié)點(diǎn)的電平狀態(tài)導(dǎo)通。
3.如權(quán)利要求2所述的移位寄存器，其特征在于，還包括: 第一鎖定開關(guān)單元和第二鎖定開關(guān)單元，所述第一鎖定開關(guān)單元和第二鎖定開關(guān)單元根據(jù)其控制端的電平狀態(tài)導(dǎo)通；其中， 所述第一鎖定開關(guān)單元的輸出端連接第二鎖定開關(guān)單元的輸入端，控制端連接第二節(jié)點(diǎn)；所述第二鎖定開關(guān)單元的輸出端連接第一節(jié)點(diǎn)。
4.如權(quán)利要求1所述的移位寄存器，其特征在于，還包括: 第二節(jié)點(diǎn)電壓維持單元，所述第二節(jié)點(diǎn)電壓維持單元的穩(wěn)壓端與所述第二節(jié)點(diǎn)相連，適于在所述反相單元工作時(shí)記錄所述第一節(jié)點(diǎn)的電平，并在所述反相單元停止工作時(shí)將所述第二節(jié)點(diǎn)維持為所記錄的電平。
5.如權(quán)利要求1所述的移位寄存器，其特征在于，所述反相單元包括:第一反相開關(guān)單元，所述第二反相開關(guān)單元、第三反相開關(guān)單元、第三節(jié)點(diǎn)電壓維持單元；其中，各個(gè)反相開關(guān)單元均根據(jù)自身控制端的電平狀態(tài)導(dǎo)通，所述反相單元的控制端為所述第一反相開關(guān)單元的控制端； 所述第一反相開關(guān)單元的輸出端以及第二反相開關(guān)單元的控制端與第三節(jié)點(diǎn)相連，第二反相開關(guān)單元的輸出端與所述第三反相開關(guān)單元的輸入端以及第二節(jié)點(diǎn)相連；所述第三反相開關(guān)單元的輸出端與第一節(jié)點(diǎn)相連； 所述第三節(jié)點(diǎn)電壓維持單元的穩(wěn)壓端與所述第三節(jié)點(diǎn)相連，適于在所述第一反相開關(guān)單元導(dǎo)通時(shí)記錄所述第三節(jié)點(diǎn)的電平，并在所述第一反相開關(guān)單元關(guān)斷時(shí)將所述第三節(jié)點(diǎn)維持為所記錄的電平。
6.如權(quán)利要求1所述的移位寄存器，其特征在于，所述反相單元包括:第一反相開關(guān)單元，所述第二反相開關(guān)單元、第三反相開關(guān)單元、第四反相開關(guān)單元；其中，各個(gè)反相開關(guān)單元均根據(jù)自身控制端的電平狀態(tài)，所述反相單元的控制端為所述第一反相開關(guān)單元的控制端; 所述第一反相開關(guān)單元的輸出端以及第二反相開關(guān)單元的控制端、第四反相開關(guān)單元的輸入端與第三節(jié)點(diǎn)相連，第二反相開關(guān)單元的輸出端與所述第三反相開關(guān)單元的輸入端以及第二節(jié)點(diǎn)相連；所述第三反相開關(guān)單元的輸出端與第一節(jié)點(diǎn)相連。
7.如權(quán)利要求1-6任一項(xiàng)所述的移位寄存器，其特征在于，各個(gè)開關(guān)單元均為P溝道型晶體管，穩(wěn)壓單元為電容。
8.—種移位掃描電路,其特征在于,包括:多個(gè)級聯(lián)的如權(quán)利要求1-7任一項(xiàng)所述的移位寄存器。
9.如權(quán)利要求8所述的移位掃描電路，其特征在于，還包括:至少一條時(shí)鐘信號線；其中，各個(gè)移位寄存中的輸入開關(guān)單元的控制端連接同一時(shí)鐘信號線，輸出開關(guān)單元的輸入端連接同一時(shí)鐘信號線；且本級移位寄存器中輸入開關(guān)單元的輸入端與上一級移位寄存器中的輸出端相連。
10.如權(quán)利要求9所述的移位掃描電路，其特征在于，當(dāng)各個(gè)移位寄存器為如權(quán)利要求5所述的移位寄存器時(shí)，各個(gè)移位寄存器中的第一反相開關(guān)單元的控制端連接同一時(shí)鐘信號線，且該時(shí)鐘信號線不同于輸入開關(guān)單元的控制端所連接的時(shí)鐘信號線。
11.如權(quán)利要求9所述的移位掃描電路，其特征在于，當(dāng)各個(gè)移位寄存器為如權(quán)利要求6所述的移位寄存器時(shí)，本級移位寄存器中的第一反相開關(guān)單元的控制端與上一級移位寄存器中的輸出端相連，輸入端連接上一級移位寄存器的第二節(jié)點(diǎn)。
12.如權(quán)利要求9所述的移位掃描電路，其特征在于，當(dāng)各個(gè)移位寄存器為如權(quán)利要求3所述的移位寄存器時(shí)，各個(gè)移位寄存器中的第二鎖定開關(guān)單元的控制端連接同一時(shí)鐘信號線，且該時(shí)鐘信號線不同于輸入開關(guān)單元的控制端所連接的時(shí)鐘信號線。
13.如權(quán)利要求9所述的移位掃描電路，其特征在于，所述輸出開關(guān)單元的輸入端所連接的時(shí)鐘信號線與輸入開關(guān)單元的控制端所連接的時(shí)鐘信號線為同一時(shí)鐘信號線。
14.一種移位寄存器的驅(qū)動方法，用于驅(qū)動如權(quán)利要求1-7任一項(xiàng)所述的移位寄存器，其特征在于，該方法包括: 在輸入開關(guān)單元的控制端施加控制信號使輸入開關(guān)單元在第一時(shí)鐘周期導(dǎo)通，并在第二時(shí)鐘周期關(guān)斷；其中，第一時(shí)鐘周期為向輸入開關(guān)單元的輸入端輸入高電平信號的時(shí)鐘周期； 在反相單元的控制端施加控制信號使反相單元在第一時(shí)鐘周期和第二時(shí)鐘周期內(nèi)對第一節(jié)點(diǎn)的電壓進(jìn)行反相并輸出到第二節(jié)點(diǎn)； 在第一時(shí)鐘周期和第二時(shí)鐘周期內(nèi)中的其中一個(gè)時(shí)鐘周期內(nèi)，在輸出開關(guān)單元的輸入端施加高電平信號，另一個(gè)時(shí)鐘周期內(nèi)施加低電平信號。
15.一種顯示裝置，其特征在于，包括如權(quán)利要求8-13任一項(xiàng)所述的移位掃描電路。
【文檔編號】G11C19/28GK104409045SQ201410759198
【公開日】2015年3月11日 申請日期:2014年12月10日 優(yōu)先權(quán)日:2014年12月10日
【發(fā)明者】孫拓 申請人:京東方科技集團(tuán)股份有限公司