一種移位寄存器、柵極驅(qū)動電路及顯示裝置制造方法
【專利摘要】本發(fā)明公開了一種移位寄存器、柵極驅(qū)動電路及顯示裝置，包括：預(yù)充電模塊、上拉控制模塊、下拉控制模塊、下拉模塊和上拉模塊；該移位寄存器只需通過改變輸入信號的時(shí)間即可以實(shí)現(xiàn)對柵極掃描線進(jìn)行充電時(shí)間的改變，而不需要進(jìn)行時(shí)鐘信號的改變以及進(jìn)行電路的改動和工藝的改變。從而可以實(shí)現(xiàn)在大尺寸、超高分辨率和高幀掃描頻率窄邊框產(chǎn)品上的應(yīng)用，有效降低實(shí)現(xiàn)大尺寸、超高分辨率和高幀掃描頻率窄邊框產(chǎn)品柵極驅(qū)動的難度，從而降低生產(chǎn)成本和提高產(chǎn)品競爭力。
【專利說明】一種移位寄存器、柵極驅(qū)動電路及顯示裝置

【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及顯示【技術(shù)領(lǐng)域】，尤指一種移位寄存器、柵極驅(qū)動電路及顯示裝置。

【背景技術(shù)】
[0002]在科技發(fā)展日新月異的現(xiàn)今時(shí)代中，液晶顯示器已經(jīng)廣泛地應(yīng)用在電子顯示產(chǎn)品上，如電視機(jī)、計(jì)算機(jī)、手機(jī)及個(gè)人數(shù)字助理等。液晶顯示器包括數(shù)據(jù)驅(qū)動電路(SourceDriver)、柵極驅(qū)動電路(Gate Driver)及液晶顯示屏等。其中，液晶顯示屏中具有像素陣列，而柵極驅(qū)動電路用以依序開啟像素陣列中對應(yīng)的像素行，以將數(shù)據(jù)驅(qū)動電路輸出的像素?cái)?shù)據(jù)傳輸至像素，進(jìn)而顯示待顯圖像。目前，柵極驅(qū)動電路多被集成于液晶顯示屏內(nèi)部以實(shí)現(xiàn)液晶顯示器件的窄邊框設(shè)計(jì)和節(jié)省IC成本。
[0003]隨著科學(xué)技術(shù)的發(fā)展和消費(fèi)者對高畫質(zhì)的需求，顯示屏在朝著大尺寸、高分辨率和高的幀掃描頻率的方向發(fā)展。然而，顯示屏尺寸的增加會發(fā)生電阻電容的延遲問題，從而使得LCD在關(guān)機(jī)時(shí)在畫面中會出現(xiàn)殘影現(xiàn)象。而分辨率的提高和幀掃描頻率的增加則會使得掃描每一像素行的時(shí)間大幅下降，這就意味著在有限的行掃描時(shí)間內(nèi)，柵極驅(qū)動電壓不能夠完成對所選像素行的全部充電。
[0004]目前，一般使用預(yù)充電技術(shù)來解決大尺寸顯示屏電阻電容的延遲問題和實(shí)現(xiàn)對高分辨率和高幀掃描頻率顯示屏的完全充電。但是，這需要使用多個(gè)時(shí)鐘控制器，并且如果相鄰兩像素行之間的充電時(shí)間不同，導(dǎo)致所需的時(shí)序控制也可能不同，并且柵極驅(qū)動電路中移位寄存器的級聯(lián)關(guān)系也不同。從而導(dǎo)致柵極驅(qū)動技術(shù)在大尺寸、高分辨率和高幀掃描頻率的產(chǎn)品上的應(yīng)用難度增加，生產(chǎn)成本增高，使得該產(chǎn)品不具備競爭力。


【發(fā)明內(nèi)容】

[0005]有鑒于此，本發(fā)明實(shí)施例提供一種移位寄存器、柵極驅(qū)動電路及顯示裝置，用于解決現(xiàn)有的柵極驅(qū)動電路在大尺寸、高分辨率和高幀掃描頻率的產(chǎn)品上的應(yīng)用難度大、生產(chǎn)成本高的問題。
[0006]因此，本發(fā)明實(shí)施例提供了一種移位寄存器，包括:預(yù)充電模塊、上拉控制模塊、下拉控制模塊、下拉模塊和上拉模塊；其中，
[0007]所述預(yù)充電模塊，用于在輸入信號的控制下，向上拉節(jié)點(diǎn)輸出低電位上拉信號；在所述輸入信號和第一時(shí)鐘信號的控制下，向所述上拉節(jié)點(diǎn)輸出高電位上拉信號；以及在復(fù)位信號、或所述復(fù)位信號、所述輸入信號、所述第一時(shí)鐘信號和第二時(shí)鐘信號的控制下處于不工作狀態(tài)；所述上拉節(jié)點(diǎn)位于連接所述預(yù)充電模塊、所述上拉控制模塊、所述上拉模塊和所述下拉控制模塊的導(dǎo)線上；所述第一時(shí)鐘信號和所述第二時(shí)鐘信號相位相反；
[0008]所述下拉控制模塊，用于在所述輸入信號、或所述輸入信號和所述復(fù)位信號的控制下，向下拉節(jié)點(diǎn)輸出低電位下拉信號；在所述復(fù)位信號的控制下，向所述下拉節(jié)點(diǎn)輸出低電位下拉信號；以及在所述復(fù)位信號和所述第一時(shí)鐘信號的控制下，向所述下拉節(jié)點(diǎn)輸出高電位下拉信號，向所述上拉節(jié)點(diǎn)輸出低電位上拉信號；所述下拉節(jié)點(diǎn)位于連接所述下拉控制模塊和所述下拉模塊的導(dǎo)線上；
[0009]所述上拉控制模塊，用于在所述下拉節(jié)點(diǎn)的信號為所述低電位下拉信號時(shí)，在所述復(fù)位信號的控制下，向所述上拉節(jié)點(diǎn)輸出高電位上拉信號；
[0010]所述上拉模塊，用于在所述高電位上拉信號和高電位信號的控制下，向信號輸出端輸出高電位柵極驅(qū)動信號；
[0011]所述下拉模塊，用于在所述高電位下拉信號和低電位信號的控制下，向所述信號輸出端輸出低電位柵極驅(qū)動信號；
[0012]且在所述上拉節(jié)點(diǎn)的信號為所述低電位上拉信號，所述下拉節(jié)點(diǎn)的信號為所述低電位下拉信號時(shí)，所述信號輸出端輸出低電位柵極驅(qū)動信號。
[0013]在一種可能的實(shí)施方式中，在本發(fā)明實(shí)施例提供的上述移位寄存器中，所述預(yù)充電模塊，具體包括:第一晶體管、第二晶體管、第三晶體管、第四晶體管和第五晶體管；其中，
[0014]所述第一晶體管，其源極和柵極均與所述輸入信號相連，其漏極與所述第二晶體管的源極相連；
[0015]所述第二晶體管，其漏極與所述上拉節(jié)點(diǎn)相連，其柵極分別與所述第三晶體管的漏極和所述第四晶體管的漏極相連；
[0016]所述第三晶體管，其源極與所述第一時(shí)鐘信號相連，其柵極與所述輸入信號相連；
[0017]所述第四晶體管，其源極與所述第五晶體管的漏極相連，其柵極與所述復(fù)位信號相連；
[0018]所述第五晶體管，其源極與所述第二時(shí)鐘信號相連，其柵極與所述輸入信號相連。
[0019]在一種可能的實(shí)施方式中，在本發(fā)明實(shí)施例提供的上述移位寄存器中，所述上拉控制模塊，具體包括:電容；其中，
[0020]所述電容連接于所述復(fù)位信號與所述上拉節(jié)點(diǎn)之間。
[0021]在一種可能的實(shí)施方式中，在本發(fā)明實(shí)施例提供的上述移位寄存器中，所述下拉控制模塊，具體包括:第六晶體管、第七晶體管和第八晶體管；其中，
[0022]所述第六晶體管，其源極與所述第一時(shí)鐘信號相連，其漏極與所述下拉節(jié)點(diǎn)相連，其柵極與所述復(fù)位信號相連；
[0023]所述第七晶體管，其源極分別與所述第八晶體管的源極和所述低電位信號相連，其漏極與所述下拉節(jié)點(diǎn)相連，其柵極與所述輸入信號相連；
[0024]所述第八晶體管，其漏極與所述上拉節(jié)點(diǎn)相連，其柵極與所述下拉節(jié)點(diǎn)相連。
[0025]在一種可能的實(shí)施方式中，在本發(fā)明實(shí)施例提供的上述移位寄存器中，所述下拉模塊，具體包括:第九晶體管、第十晶體管和第十一晶體管；其中，
[0026]所述第九晶體管，其源極與所述高電位信號相連，其漏極分別與所述第十晶體管的漏極和所述第十一晶體管的柵極相連，其柵極與所述下拉節(jié)點(diǎn)相連；
[0027]所述第十晶體管，其源極分別與所述第十一晶體管的源極和所述低電位信號相連，其柵極與所述上拉節(jié)點(diǎn)相連；
[0028]所述第十一晶體管，其漏極與所述信號輸出端相連。
[0029]或者，在一種可能的實(shí)施方式中，在本發(fā)明實(shí)施例提供的上述移位寄存器中，所述下拉模塊，具體包括:第十三晶體管；其中，
[0030]所述第十三晶體管，其源極與所述低電位信號相連，其漏極與所述信號輸出端相連，其柵極與所述下拉節(jié)點(diǎn)相連。
[0031]在一種可能的實(shí)施方式中，在本發(fā)明實(shí)施例提供的上述移位寄存器中，所述上拉模塊，具體包括:第十二晶體管；其中，
[0032]所述第十二晶體管，其源極與所述高電位信號相連，其漏極與所述信號輸出端相連，其柵極與所述上拉節(jié)點(diǎn)相連。
[0033]較佳地，在本發(fā)明實(shí)施例提供的上述移位寄存器中，所有晶體管均為N型晶體管。
[0034]相應(yīng)地，本發(fā)明實(shí)施例還提供了一種柵極驅(qū)動電路，包括串聯(lián)的多個(gè)本發(fā)明實(shí)例提供的上述任一種移位寄存器；
[0035]除第一級移位寄存器之外，其余每一級移位寄存器的信號輸出端分別向與其相鄰的上一級移位寄存器輸入復(fù)位信號；除最后一級移位寄存器之外，其余每一級移位寄存器的信號輸出端分別向與其相鄰的下一級移位寄存器輸入輸入信號；所述第一級移位寄存器的輸入信號由幀起始信號端輸入；
[0036]所述柵極驅(qū)動電路順序地輸出各級移位寄存器的信號輸出端輸出的柵極驅(qū)動信號。
[0037]相應(yīng)地，本發(fā)明實(shí)施例還提供了一種顯示裝置，所述顯示裝置包含至少一個(gè)本發(fā)明實(shí)施例提供的上述任一種柵極驅(qū)動電路。
[0038]較佳地，在本發(fā)明實(shí)施例提供的上述顯示裝置中，所述柵極驅(qū)動電路為兩個(gè)，且分別位于所述顯示裝置的顯示區(qū)域的兩側(cè)。
[0039]較佳地，在本發(fā)明實(shí)施例提供的上述顯示裝置中，位于所述顯示區(qū)域兩側(cè)的所述柵極驅(qū)動電路同時(shí)向所述顯示裝置上顯示區(qū)域的柵極掃描線輸出相同的柵極驅(qū)動信號。
[0040]較佳地，在本發(fā)明實(shí)施例提供的上述顯示裝置中，所述顯示區(qū)域一側(cè)的所述柵極驅(qū)動電路依次向所述顯示裝置上顯示區(qū)域的奇數(shù)行的柵極掃描線輸出柵極驅(qū)動信號；所述顯示區(qū)域另一側(cè)的所述柵極驅(qū)動電路依次向所述顯示裝置上顯示區(qū)域的偶數(shù)行的柵極掃描線輸出柵極驅(qū)動信號。
[0041]本發(fā)明實(shí)施例提供的上述移位寄存器、柵極驅(qū)動電路及顯示裝置，只需通過改變輸入信號的時(shí)間即可以實(shí)現(xiàn)對柵極掃描線進(jìn)行充電時(shí)間的改變，而不需要進(jìn)行時(shí)鐘信號的改變以及進(jìn)行電路的改動和工藝的改變。從而可以實(shí)現(xiàn)在大尺寸、超高分辨率和高幀掃描頻率窄邊框產(chǎn)品上的應(yīng)用，有效降低實(shí)現(xiàn)大尺寸、超高分辨率和高幀掃描頻率窄邊框產(chǎn)品柵極驅(qū)動的難度，從而降低生產(chǎn)成本和提高產(chǎn)品競爭力。

【專利附圖】

【附圖說明】
[0042]圖1為本發(fā)明實(shí)施例提供的移位寄存器的結(jié)構(gòu)示意圖；
[0043]圖2a至圖2c分別為本發(fā)明實(shí)施例提供的移位寄存器的電路時(shí)序圖；
[0044]圖3a和圖3b分別為本發(fā)明實(shí)施例提供的移位寄存器的具體結(jié)構(gòu)示意圖；
[0045]圖4a為圖3a所不的移位寄存器的電路時(shí)序圖之一；
[0046]圖4b為圖3a所不的移位寄存器的電路時(shí)序圖之_.；
[0047]圖5為本發(fā)明實(shí)施例提供的柵極驅(qū)動電路的結(jié)構(gòu)示意圖；
[0048]圖6a和圖6b分別為本發(fā)明實(shí)施例提供的柵極驅(qū)動電路的電路時(shí)序圖；
[0049]圖7a為本發(fā)明實(shí)施例提供的單邊驅(qū)動型顯示裝置的柵極驅(qū)動電路的結(jié)構(gòu)示意圖；
[0050]圖7b為本發(fā)明實(shí)施例提供的雙邊單驅(qū)動型顯示裝置的柵極驅(qū)動電路的結(jié)構(gòu)示意圖；
[0051]圖7c為本發(fā)明實(shí)施例提供的雙邊雙驅(qū)動型顯示裝置的柵極驅(qū)動電路的結(jié)構(gòu)示意圖；
[0052]圖8a為圖7a和圖7c所不的顯不裝直的棚極驅(qū)動電路對應(yīng)的電路時(shí)序圖；
[0053]圖8b為圖7b所示的顯示裝置的柵極驅(qū)動電路對應(yīng)的電路時(shí)序圖。

【具體實(shí)施方式】
[0054]下面結(jié)合附圖，對本發(fā)明實(shí)施例提供的移位寄存器、柵極驅(qū)動電路及顯示裝置的【具體實(shí)施方式】進(jìn)行詳細(xì)地說明。
[0055]本發(fā)明實(shí)施例提供的一種移位寄存器，如圖1所示，包括:預(yù)充電模塊、上拉控制模塊、下拉控制模塊、上拉模塊和下拉模塊；其中，
[0056]預(yù)充電模塊，用于在輸入信號Input的控制下，向上拉節(jié)點(diǎn)F1U輸出低電位上拉信號；在輸入信號Input和第一時(shí)鐘信號CK的控制下，向上拉節(jié)點(diǎn)輸出高電位上拉信號；以及在復(fù)位信號Reset、或復(fù)位信號Reset、輸入信號Input、第一時(shí)鐘信號CK和第二時(shí)鐘信號CKB的控制下處于不工作狀態(tài)；上拉節(jié)點(diǎn)PU位于連接預(yù)充電模塊、上拉控制模塊、上拉模塊和下拉控制模塊的導(dǎo)線上；第一時(shí)鐘信號CK和第二時(shí)鐘信號CKB相位相反；
[0057]下拉控制模塊,用于在輸入信號Input、或輸入信號Input和復(fù)位信號Reset的控制下，向下拉節(jié)點(diǎn)H)輸出低電位下拉信號；在復(fù)位信號Reset的控制下，向下拉節(jié)點(diǎn)H)輸出低電位下拉信號；以及在復(fù)位信號Reset和第一時(shí)鐘信號CK的控制下，向下拉節(jié)點(diǎn)F1D輸出高電位下拉信號，向上拉節(jié)點(diǎn)PU輸出低電位上拉信號；下拉節(jié)點(diǎn)H)位于連接下拉控制模塊和下拉模塊的導(dǎo)線上；
[0058]上拉控制模塊，用于在下拉節(jié)點(diǎn)ro的信號為低電位下拉信號時(shí)，在復(fù)位信號Reset的控制下，向上拉節(jié)點(diǎn)I3U輸出高電位上拉信號；
[0059]上拉模塊，用于在高電位上拉信號和高電位信號VGH的控制下，向信號輸出端Output輸出高電位柵極驅(qū)動信號；
[0060]下拉模塊，用于在高電位下拉信號和低電位信號VGL的控制下，向信號輸出端Output輸出低電位柵極驅(qū)動信號；
[0061]且在上拉節(jié)點(diǎn)PU的信號為所述低電位上拉信號，下拉節(jié)點(diǎn)ro的信號為低電位下拉信號時(shí)，信號輸出端Output輸出低電位柵極驅(qū)動信號。
[0062]本發(fā)明實(shí)施例提供的上述移位寄存器，該移位寄存器只需通過改變輸入信號的時(shí)間即可以實(shí)現(xiàn)對柵極掃描線進(jìn)行充電時(shí)間的改變，而不需要進(jìn)行時(shí)鐘信號的改變以及進(jìn)行電路的改動和工藝的改變。從而可以實(shí)現(xiàn)在大尺寸、超高分辨率和高幀掃描頻率窄邊框產(chǎn)品上的應(yīng)用，有效降低實(shí)現(xiàn)大尺寸、超高分辨率和高幀掃描頻率窄邊框產(chǎn)品柵極驅(qū)動的難度，從而降低生產(chǎn)成本和提高產(chǎn)品競爭力。
[0063]下面結(jié)合電路時(shí)序圖對本發(fā)明實(shí)施例提供的上述移位寄存器的工作原理進(jìn)行簡要介紹。
[0064]具體地，本發(fā)明實(shí)施例提供的上述移位寄存器的工作可以有六個(gè)階段，如圖2a至圖2c所示，分別為:預(yù)充電階段Tl、上拉階段T2、第一上拉節(jié)點(diǎn)上拉階段T3、第二上拉節(jié)點(diǎn)上拉階段T3’、下拉階段T4、以及下拉維持階段T5 ;其中，
[0065]如圖2a至圖2c所示，在預(yù)充電階段Tl:在輸入信號Input的控制下，預(yù)充電模塊向上拉節(jié)點(diǎn)PU輸出低電位上拉信號，下拉控制模塊向下拉節(jié)點(diǎn)ro輸出低電位下拉信號；此時(shí)，在低電位上拉信號和低電位下拉信號的控制下，信號輸出端Output輸出低電位柵極驅(qū)動信號；
[0066]如圖2a至圖2c所不,在上拉階段T2:在輸入信號Input和第一時(shí)鐘信號CK的控制下，預(yù)充電模塊向上拉節(jié)點(diǎn)PU輸出高電位上拉信號；在輸入信號Input的控制下，下拉控制模塊向下拉節(jié)點(diǎn)H)輸出低電位下拉信號；此時(shí)，在高電位上拉信號和高電位信號VGH的控制下，上拉模塊向信號輸出端Output輸出高電位柵極驅(qū)動信號；
[0067]如圖2a至圖2c所示所示，在第一上拉節(jié)點(diǎn)上拉階段T3:即有復(fù)位信號Reset，沒有輸入信號Input的階段，此時(shí)，在復(fù)位信號Reset的控制下，預(yù)充電模塊處于不工作狀態(tài)即預(yù)充電模塊使上拉節(jié)點(diǎn)I3U處于懸空狀態(tài)，下拉控制模塊向下拉節(jié)點(diǎn)H)輸出低電位下拉信號；由于下拉節(jié)點(diǎn)ro的信號為低電位下拉信號，因此上拉控制模塊在復(fù)位信號Reset的控制下，將上拉節(jié)點(diǎn)PU的電位拉高，使上拉節(jié)點(diǎn)PU輸出高電位上拉信號；此時(shí)，在高電位上拉信號和高電位信號VGH的控制下,上拉模塊向信號輸出端Output輸出高電位柵極驅(qū)動信號;
[0068]如圖2b和圖2c所示，在第二上拉節(jié)點(diǎn)上拉階段T3’:即既有復(fù)位信號Reset，又有輸入信號Input的階段,此時(shí),在復(fù)位信號Reset、輸入信號Input、第一時(shí)鐘信號CK和第二時(shí)鐘信號CKB的控制下，預(yù)充電模塊處于不工作狀態(tài)即預(yù)充電模塊使上拉節(jié)點(diǎn)PU處于懸空狀態(tài)；在輸入信號Input和復(fù)位信號Reset的控制下,下拉控制模塊向下拉節(jié)點(diǎn)F1D輸出低電位下拉信號；由于下拉節(jié)點(diǎn)H)的信號為低電位下拉信號，因此上拉控制模塊在復(fù)位信號Reset的控制下，將上拉節(jié)點(diǎn)的電位拉高，使上拉節(jié)點(diǎn)PU輸出高電位上拉信號；此時(shí)，在高電位上拉信號和高電位信號VGH的控制下，上拉模塊向信號輸出端Output輸出高電位柵極驅(qū)動信號；
[0069]如圖2a至圖2c所示，在下拉階段T4:在復(fù)位信號Reset的控制下，預(yù)充電模塊處于不工作狀態(tài)即預(yù)充電模塊使上拉節(jié)點(diǎn)PU處于懸空狀態(tài)；在復(fù)位信號Reset和第一時(shí)鐘信號CK的控制下，下拉控制模塊向下拉節(jié)點(diǎn)H)輸出高電位下拉信號，向上拉節(jié)點(diǎn)PU輸出低電位上拉信號；此時(shí)，在高電位下拉信號和低電位信號VGL的控制下，下拉模塊向信號輸出端Output輸出低電位柵極驅(qū)動信號；
[0070]如圖2a至圖2c所示，在下拉維持階段T5:即既沒有輸入信號Input，又沒有復(fù)位信號Reset的階段，此階段中，預(yù)充電模塊，上拉控制模塊和下拉控制模塊均處于不工作狀態(tài)、即上拉節(jié)點(diǎn)PU和下拉節(jié)點(diǎn)H)均處于懸空狀態(tài)，此時(shí)上拉節(jié)點(diǎn)I3U的信號為低電位上拉信號，下拉節(jié)點(diǎn)ro的信號為低電位下拉信號，在低電位上拉信號和低電位下拉信號的控制下，信號輸出端Output輸出低電位柵極驅(qū)動信號。
[0071]需要說明的是，本發(fā)明實(shí)施例提供的上述移位寄存器，雖然可以有六個(gè)階段，但是由于第二上拉節(jié)點(diǎn)上拉階段只有在輸入輸入信號Input的時(shí)間大于一個(gè)時(shí)鐘周期時(shí)才會有，且當(dāng)有第二上拉節(jié)點(diǎn)上拉階段時(shí)，第二上拉節(jié)點(diǎn)上拉階段在時(shí)序上在第一上拉節(jié)點(diǎn)上拉階段之前。通過時(shí)序圖可以看出上述移位寄存器，在時(shí)序圖如圖2a所示時(shí)，輸入輸入信號Input的時(shí)間較短只有一個(gè)時(shí)鐘周期，信號輸出端Output輸出的高電位柵極驅(qū)動信號的時(shí)間也較短，等于輸入輸入信號Input的時(shí)間，在時(shí)序圖如圖2b和圖2c所示時(shí)，輸入輸入信號Input的時(shí)間較長大于一個(gè)時(shí)鐘周期,信號輸出端Output輸出的高電位柵極驅(qū)動信號的時(shí)間也較長，等于輸入輸入信號Input的時(shí)間。所以上述移位寄存器只需通過改變輸入輸入信號的時(shí)間即可以實(shí)現(xiàn)對柵極掃描線進(jìn)行充電時(shí)間的改變，而不需要進(jìn)行時(shí)鐘信號的改變以及進(jìn)行電路的改動和工藝的改變。
[0072]下面結(jié)合具體實(shí)施例，對本發(fā)明進(jìn)行詳細(xì)說明。需要說明的是，本實(shí)施例中是為了更好的解釋本發(fā)明，但不限制本發(fā)明。
[0073]較佳地，為了便于實(shí)施，在本發(fā)明實(shí)施例提供的上述移位寄存器中，如圖3a和圖3b所示，預(yù)充電模塊，具體可以包括:第一晶體管Tl、第二晶體管T2、第三晶體管T3、第四晶體管T4和第五晶體管T5 ;其中，
[0074]第一晶體管Tl，其源極和柵極均與輸入信號Input相連，其漏極與第二晶體管T2的源極相連；
[0075]第二晶體管T2，其漏極與上拉節(jié)點(diǎn)PU相連，其柵極分別與第三晶體管T3的漏極和第四晶體管T4的漏極相連；
[0076]第三晶體管T3,其源極與第一時(shí)鐘信號CK相連,其柵極與輸入信號Input相連；
[0077]第四晶體管T4，其源極與第五晶體管T5的漏極相連，其柵極與復(fù)位信號Reset相連；
[0078]第五晶體管T5,其源極與第二時(shí)鐘信號CKB相連,其柵極與輸入信號Input相連。
[0079]以上僅是舉例說明移位寄存器中預(yù)充電模塊的具體結(jié)構(gòu)，在具體實(shí)施時(shí)，預(yù)充電模塊的具體結(jié)構(gòu)不限于本發(fā)明實(shí)施例提供的上述結(jié)構(gòu)，還可以是本領(lǐng)域技術(shù)人員可知的其他結(jié)構(gòu)，在此不做限定。
[0080]較佳地，為了便于實(shí)施，在本發(fā)明實(shí)施例提供的上述移位寄存器中，如圖3a和圖3b所示，上拉控制模塊，具體可以包括:電容Cl ;其中，
[0081]電容Cl連接于復(fù)位信號Reset與上拉節(jié)點(diǎn)I3U之間。
[0082]以上僅是舉例說明移位寄存器中上拉控制模塊的具體結(jié)構(gòu)，在具體實(shí)施時(shí)，上拉控制模塊的具體結(jié)構(gòu)不限于本發(fā)明實(shí)施例提供的上述結(jié)構(gòu)，還可以是本領(lǐng)域技術(shù)人員可知的其他結(jié)構(gòu)，在此不做限定。
[0083]較佳地，為了便于實(shí)施，在本發(fā)明實(shí)施例提供的上述移位寄存器中，如圖3a和圖3b所示，下拉控制模塊，具體可以包括:第六晶體管T6、第七晶體管T6和第八晶體管T8 ;其中，
[0084]第六晶體管T6，其源極與第一時(shí)鐘信號CK相連，其漏極與下拉節(jié)點(diǎn)ro相連，其柵極與復(fù)位信號Reset相連；
[0085]第七晶體管T7，其源極分別與第八晶體管T8的源極和低電位信號VGL相連，其漏極與下拉節(jié)點(diǎn)H)相連,其柵極與輸入信號Input相連；
[0086]第八晶體管T8，其漏極與上拉節(jié)點(diǎn)PU相連，其柵極與下拉節(jié)點(diǎn)ro相連。
[0087]以上僅是舉例說明移位寄存器中下拉控制模塊的具體結(jié)構(gòu)，在具體實(shí)施時(shí)，下拉控制模塊的具體結(jié)構(gòu)不限于本發(fā)明實(shí)施例提供的上述結(jié)構(gòu)，還可以是本領(lǐng)域技術(shù)人員可知的其他結(jié)構(gòu)，在此不做限定。
[0088]較佳地，為了便于實(shí)施，在本發(fā)明實(shí)施例提供的上述移位寄存器中，上拉模塊，具體可以包括:第十二晶體管T12 ;其中，
[0089]第十二晶體管T12，其源極與高電位信號VGH相連，其漏極與信號輸出端Output相連，其柵極與上拉節(jié)點(diǎn)PU相連。
[0090]以上僅是舉例說明移位寄存器中上拉模塊的具體結(jié)構(gòu)，在具體實(shí)施時(shí)，上拉模塊的具體結(jié)構(gòu)不限于本發(fā)明實(shí)施例提供的上述結(jié)構(gòu)，還可以是本領(lǐng)域技術(shù)人員可知的其他結(jié)構(gòu)，在此不做限定。
[0091]較佳地，為了便于實(shí)施，在本發(fā)明實(shí)施例提供的上述移位寄存器中，如圖3a所示，下拉模塊，具體可以包括:第九晶體管T9、第十晶體管TlO和第十一晶體管Tll ;其中，
[0092]第九晶體管T9，其源極與高電位信號VGH相連，其漏極分別與第十晶體管TlO的漏極和第十一晶體管Tii的柵極相連，其柵極與下拉節(jié)點(diǎn)ro相連；
[0093]第十晶體管T10，其源極分別與第十一晶體管Tll的源極和低電位信號VGL相連，其柵極與上拉節(jié)點(diǎn)I3U相連；
[0094]第H 晶體管Tll,其漏極與信號輸出端Output相連。
[0095]或者，較佳地，為了簡化電路結(jié)構(gòu)，在本發(fā)明實(shí)施例提供的上述移位寄存器中，如圖3b所示，下拉模塊，具體可以包括:第十三晶體管T13 ;其中，
[0096]第十三晶體管T13，其源極與低電位信號VGL相連，其漏極與信號輸出端Output相連，其柵極與下拉節(jié)點(diǎn)ro相連。
[0097]以上僅是舉例說明移位寄存器中下拉模塊的具體結(jié)構(gòu)，在具體實(shí)施時(shí)，下拉模塊的具體結(jié)構(gòu)不限于本發(fā)明實(shí)施例提供的上述結(jié)構(gòu)，還可以是本領(lǐng)域技術(shù)人員可知的其他結(jié)構(gòu)，在此不做限定。
[0098]較佳地，在本發(fā)明實(shí)施例提供的上述移位寄存器中，晶體管一般均采用相同材質(zhì)的晶體管，在具體實(shí)施時(shí)，上述所有晶體管均采用N型晶體管。各N型晶體管在低電平作用下截止，在高電平作用下導(dǎo)通。
[0099]需要說明的是本發(fā)明上述實(shí)施例中提到的開關(guān)晶體管可以是薄膜晶體管(TFT，Thin Film Transistor),也可以是金屬氧化物半導(dǎo)體場效應(yīng)管(MOS, Metal OxideSemiconductor)，在此不做限定。在具體實(shí)施中，這些晶體管的源極和漏極根據(jù)晶體管類型以及輸入信號的不同，其功能可以互換，在此不做具體區(qū)分。
[0100]下面結(jié)合圖3a所不的移位寄存器以及分別以圖4a和圖4b所不的圖3a的輸入輸出時(shí)序圖為例對本發(fā)明實(shí)施例移位寄存器的工作過程作以描述。下述描述中以I表示高電平信號，O表不低電平信號。
[0101]實(shí)例一:
[0102]以圖4a所示的輸入輸出時(shí)序圖為例對圖3a所示的移位寄存器的工作過程作以描述，具體地，選取如圖4a所不的輸入輸出時(shí)序圖中的Tl?T5五個(gè)階段。
[0103]在Tl 階段，Input = I, Reset = O, CK = O, CKB = I。由于 Input = I,因此第一晶體管Tl、第三晶體管T3、第五晶體管T5和第七晶體管T7導(dǎo)通，下拉節(jié)點(diǎn)ro的信號為低電位上拉信號，第八晶體管T8截止；由于Reset = O,因此第四晶體管T4和第六晶體管T6截止；由于CK = O，因此A點(diǎn)的電位為低電位，第二晶體管T2截止，上拉節(jié)點(diǎn)I3U的信號為低電位上拉信號；由于上拉節(jié)點(diǎn)PU的信號為低電位上拉信號，因此第十晶體管TlO和第十二晶體管T12截止；由于下拉節(jié)點(diǎn)ro的信號為低電位上拉信號，因此第九晶體管T9和第十一晶體管Tll截止；由于第十一晶體管Tll和第十二晶體管T12均截止，因此信號輸出端Output輸出低電位柵極驅(qū)動信號。
[0104]在T2 階段，Input = I, Reset = O, CK = I, CKB = O。由于 Input = I,因此第一晶體管Tl、第三晶體管T3、第五晶體管T5和第七晶體管T7導(dǎo)通，下拉節(jié)點(diǎn)ro的信號為低電位上拉信號，第八晶體管T8截止；由于Reset = O,因此第四晶體管T4和第六晶體管T6截止；由于CK = I，因此A點(diǎn)的電位為高電位，第二晶體管T2導(dǎo)通，上拉節(jié)點(diǎn)I3U的信號為高電位上拉信號；由于上拉節(jié)點(diǎn)PU的信號為高電位上拉信號，第十晶體管TlO和第十二晶體管T12導(dǎo)通；由于下拉節(jié)點(diǎn)ro的信號為低電位上拉信號，因此第九晶體管T9和第十一晶體管Tll截止；由于第十一晶體管Tll截止，第十二晶體管T12導(dǎo)通，因此信號輸出端Output輸出高電位柵極驅(qū)動信號。
[0105]在T3 階段，Input = O, Reset = I, CK = O, CKB = I。由于 Input = O,因此第一晶體管Tl、第三晶體管T3、第五晶體管T5和第七晶體管T7截止；由于Reset = 1，因此第四晶體管T4和第六晶體管T6導(dǎo)通；由于第三晶體管T3和第五晶體管T5截止，因此A點(diǎn)的電位為低電位，第二晶體管T2截止，使上拉節(jié)點(diǎn)處于懸空狀態(tài)；由于Reset = I，根據(jù)電容Cl的自舉作用，上拉節(jié)點(diǎn)的電位被進(jìn)一步拉高，使上拉節(jié)點(diǎn)PU輸出高電位上拉信號；由于CK = O,因下拉節(jié)點(diǎn)H)的信號為低電位下拉信號，第八晶體管T8截止；由于上拉節(jié)點(diǎn)PU的信號為高電位上拉信號，第十晶體管T1和第十二晶體管T12導(dǎo)通；由于下拉節(jié)點(diǎn)ro的信號為低電位上拉信號，因此第九晶體管T9和第十一晶體管Tll截止；由于第十一晶體管Tll截止，第十二晶體管T12導(dǎo)通，因此信號輸出端Output輸出高電位柵極驅(qū)動信號。
[0106]在T4 階段，Input = O, Reset = I, CK = I, CKB = O。由于 Input = O,因此第一晶體管Tl、第三晶體管T3、第五晶體管T5和第七晶體管T7截止；由于Reset = 1，因此第四晶體管T4和第六晶體管T6導(dǎo)通；由于第三晶體管T3和第五晶體管T5截止，因此A點(diǎn)的電位為低電位，第二晶體管T2截止；由于CK = 1，因此下拉節(jié)點(diǎn)H)的信號為高電位下拉信號；由于下拉節(jié)點(diǎn)ro的信號為高電位下拉信號，因此第八晶體管T8和第九晶體管T9導(dǎo)通，上拉節(jié)點(diǎn)PU的信號為低電位上拉信號，第十晶體管TlO和第十二晶體管T12截止；由于第九晶體管T9導(dǎo)通，第十晶體管TlO截止，第十一晶體管Tll導(dǎo)通；由于第十一晶體管Tll導(dǎo)通，第十二晶體管T12截止，因此信號輸出端Output輸出低電位柵極驅(qū)動信號。
[0107]在T5階段，Input = O, Reset = O。由于Input = O,因此第一晶體管Tl、第三晶體管T3、第五晶體管T5和第七晶體管T7截止；由于Reset = O,因此第四晶體管T4和第六晶體管T6截止；由于第三晶體管T3和第五晶體管T5截止，因此A點(diǎn)的電位為低電位，第二晶體管T2截止，此階段，不管是CK = 1，CKB = 0，還是CK = O, CKB = 1，下拉節(jié)點(diǎn)H)的信號都為低電位下拉信號，上拉節(jié)點(diǎn)PU的信號都為低電位下拉信號；由于上拉節(jié)點(diǎn)PU的信號為低電位上拉信號，因此第十晶體管T1和第十二晶體管T12截止；由于下拉節(jié)點(diǎn)ro的信號為低電位上拉信號，因此第八晶體管T8、第九晶體管T9和第十一晶體管Tll截止；由于第十一晶體管Tll和第十二晶體管T12均截止，因此信號輸出端Output輸出低電位柵極驅(qū)動信號。
[0108]實(shí)例二:
[0109]以圖4b所示的輸入輸出時(shí)序圖為例對圖3a所示的移位寄存器的工作過程作以描述，具體地，選取如圖4b所示的輸入輸出時(shí)序圖中的Tl、T2、T3’、T4和T5五個(gè)階段。
[0110]在Tl階段，Input = I, Reset = O, CK = O, CKB = I。具體工作過程與實(shí)例一中Tl階段相同。
[0111]在T2階段，Input = I, Reset = O, CK = I, CKB = O。具體工作過程與實(shí)例一中T2階段相同。
[0112]在T3’階段，Input = I, Reset = I。由于Input = I,因此第一晶體管Tl、第三晶體管T3、第五晶體管T5和第七晶體管T7導(dǎo)通；由于Reset = 1，因此第四晶體管T4和第六晶體管T6導(dǎo)通；由于第三晶體管T3、第四晶體管T4和第五晶體管T5均導(dǎo)通，CK和CKB的共同作用，因此不管是在CK = 1，CKB = O的階段，還是在CK = O, CKB = I的階段，A點(diǎn)的電位都為低電位，第二晶體管T2截止，使上拉節(jié)點(diǎn)處于懸空狀態(tài)；由于Reset = 1，根據(jù)電容Cl的自舉作用，上拉節(jié)點(diǎn)的電位被進(jìn)一步拉高，使上拉節(jié)點(diǎn)輸出高電位上拉信號；由于第七晶體管導(dǎo)通，因下拉節(jié)點(diǎn)H)的信號為低電位下拉信號，第八晶體管T8截止；由于上拉節(jié)點(diǎn)PU的信號為高電位上拉信號，第十晶體管TlO和第十二晶體管T12導(dǎo)通；由于下拉節(jié)點(diǎn)ro的信號為低電位上拉信號，因此第九晶體管T9和第十一晶體管TII截止；由于第十一晶體管Tll截止，第十二晶體管T12導(dǎo)通，因此信號輸出端Output輸出高電位柵極驅(qū)動信號。
[0113]在T3階段，Input = O, Reset = I, CK = O, CKB = I。具體工作過程與實(shí)例一中T3階段相同。
[0114]在T4階段，Input = O, Reset = I, CK = I, CKB = O。具體工作過程與實(shí)例一中T4階段相同。
[0115]在T5階段，Input = O, Reset = O。具體工作過程與實(shí)例一中T5階段相同。
[0116]通過上述實(shí)例一和實(shí)例二可以看出本發(fā)明實(shí)施例提供的上述移位寄存器，只需通過改變Input的時(shí)間即可以實(shí)現(xiàn)對柵極掃描線進(jìn)行充電時(shí)間的改變，而不需要進(jìn)行時(shí)鐘信號的改變以及進(jìn)行電路的改動和工藝的改變。從而可以實(shí)現(xiàn)在大尺寸、超高分辨率和高幀掃描頻率窄邊框產(chǎn)品上的應(yīng)用，有效降低實(shí)現(xiàn)大尺寸、超高分辨率和高幀掃描頻率窄邊框產(chǎn)品柵極驅(qū)動的難度，從而降低生產(chǎn)成本和提高產(chǎn)品競爭力。
[0117]基于同一發(fā)明構(gòu)思，本發(fā)明實(shí)施例還提供了一種柵極驅(qū)動電路，如圖5所示，包括串聯(lián)的多個(gè)本發(fā)明實(shí)例提供的上述任一種移位寄存器:SR (I)、SR⑵…SR (η)…SR (N-1)、SR(N)(共N個(gè)移位寄存器，I Sn SN)，除第一級移位寄存器SR(I)之外，其余每一級移位寄存器SR (η)的信號輸出端0utput_n(l彡η彡N)分別向與其相鄰的上一級移位寄存器SR(n-l)輸入復(fù)位信號Reset ;除最后一級移位寄存器SR(N)之外，其余每一級移位寄存器SR (η)的信號輸出端0utput_n(l彡η彡N)分別向與其相鄰的下一級移位寄存器SR(n+l)輸入輸入信號Input，第一級移位寄存器SR(I)的輸入信號Input由幀起始信號STV端輸A ；
[0118]柵極驅(qū)動電路順序地輸出各級移位寄存器SR(N)的信號輸出端0utput_n輸出的柵極驅(qū)動信號。
[0119]進(jìn)一步地，在本發(fā)明實(shí)施例提供的上述柵極驅(qū)動電路中，第一時(shí)鐘信號CK、第二時(shí)鐘信號CKB、低電位信號VGL和高電位信號VGH均輸入各級移位寄存器中。
[0120]具體地，以實(shí)例一和實(shí)例二中的移位寄存器及其時(shí)序圖為例，對應(yīng)的本發(fā)明實(shí)施例提供的棚極驅(qū)動電路的時(shí)序圖分別如圖6a和圖6b所不。從圖6a和圖6b可以看出，本發(fā)明實(shí)施提供的柵極驅(qū)動電路，由于構(gòu)成柵極驅(qū)動電路的各移位寄存器單元只需通過改變Input的時(shí)間即改變幀起始信號STV端輸入的幀起始信號STV的時(shí)間，就可以實(shí)現(xiàn)對柵極掃描線進(jìn)行充電時(shí)間的改變，而不需要進(jìn)行時(shí)鐘信號的改變以及進(jìn)行電路的改動和工藝的改變。因此上述柵極驅(qū)動電路可以，有效解決大尺寸、超高分辨率和高幀掃描頻率產(chǎn)品柵極驅(qū)動難度大的問題，從而可以降低生產(chǎn)成本和提高產(chǎn)品競爭力。
[0121]需要說明的是，本實(shí)施例提供的柵極驅(qū)動電路，其輸出的柵極驅(qū)動信號中高電位柵極驅(qū)動信號為有效的脈沖信號，當(dāng)顯示裝置中與柵極掃描線電連接的各薄膜晶體管(Thin Film Transistor, TFT)的開啟需要低電平信號時(shí)，可以使各移位寄存器的輸出端OutputJ至0UtpUt_N輸出的柵極驅(qū)動信號在輸入到各柵極掃描線之前均由反相器進(jìn)行反相，以向各條柵極掃描線提供以低電位柵極驅(qū)動信號為有效的脈沖信號。若顯示裝置中柵極掃描線電連接的各TFT的開啟需要高電平信號時(shí)，則不需要對輸出端0utput_l至0utput_N輸出的柵極驅(qū)動信號進(jìn)行反相。
[0122]基于同一發(fā)明構(gòu)思，本發(fā)明實(shí)施例還提供了一種顯示裝置，該顯示裝置包含至少一個(gè)本發(fā)明實(shí)施例提供的上述任一種柵極驅(qū)動電路。
[0123]較佳地，本發(fā)明實(shí)施例提供的上述顯示裝置可以是單邊驅(qū)動型顯示裝置，如圖7a所示，柵極驅(qū)動電路中的各級移位寄存器SR (η)的信號輸出端0utput_n(l ^ n ^ N)分別對應(yīng)顯示裝置上對應(yīng)行的柵極掃描線GL_n，柵極驅(qū)動電路依次向顯示裝置上的各柵極掃描線GL_n輸出的柵極驅(qū)動信號，對應(yīng)的時(shí)序圖可以如圖8a所示，具體時(shí)序圖不限于此，只是以圖8a為例不意。
[0124]當(dāng)然較佳地，本發(fā)明實(shí)施例提供的上述顯示裝置也可以是雙邊驅(qū)動型顯示裝置。當(dāng)本發(fā)明實(shí)施例提供的上述顯示裝置為雙邊驅(qū)動型顯示裝置時(shí)，柵極驅(qū)動電路為兩個(gè)，且分別位于顯示裝置的顯示區(qū)域的兩側(cè)。
[0125]具體地，當(dāng)本發(fā)明實(shí)施例提供的上述顯示裝置為雙邊驅(qū)動型顯示裝置時(shí)，可以為雙邊單驅(qū)動型，如圖7b所示，位于顯示區(qū)域A—側(cè)的柵極驅(qū)動電路中各級移位寄存器SR (η)的信號輸出端0utput_n(l彡η彡N)分別對應(yīng)顯示裝置上顯示區(qū)域A的奇數(shù)行的一條柵極掃描線GL_2n-l，位于顯示區(qū)域A另一側(cè)的柵極驅(qū)動電路中各級移位寄存器SR (η)的信號輸出端0utput_n均分別對顯示裝置上顯示區(qū)域A的偶數(shù)行的一條柵極掃描線GL_2n，顯示區(qū)域A —側(cè)的柵極驅(qū)動電路依次向奇數(shù)行的柵極掃描線GL_2n-l輸出柵極驅(qū)動信號，顯示區(qū)域A另一側(cè)的柵極驅(qū)動電路依次向偶數(shù)行的柵極掃描線GL_2n輸出柵極驅(qū)動信號。對應(yīng)的時(shí)序圖可以如圖8b所不，具體時(shí)序圖不限于此，只是以圖8b為例不意。
[0126]具體地，當(dāng)本發(fā)明實(shí)施例提供的上述顯示裝置為雙邊驅(qū)動型顯示裝置時(shí)，還可以為雙邊雙驅(qū)動型，如圖7c所示，位于顯示區(qū)域A兩側(cè)的柵極驅(qū)動電路中的各級移位寄存器SR (η)的信號輸出端0utput_n(l彡η彡N)均分別對應(yīng)顯示裝置上顯示區(qū)域A的一條柵極掃描線GL_n，顯示區(qū)域A兩側(cè)的柵極驅(qū)動電路同時(shí)向顯示裝置上的柵極掃描線GL_n輸出相同的柵極驅(qū)動信號。對應(yīng)的時(shí)序圖可以如圖8a所示，具體時(shí)序圖不限于此，只是以圖8a為例示意。
[0127]本發(fā)明實(shí)施例提供的一種移位寄存器、柵極驅(qū)動電路及顯示裝置，包括:預(yù)充電模塊、上拉控制模塊、下拉控制模塊、下拉模塊和上拉模塊；該移位寄存器只需通過改變輸入信號的時(shí)間即可以實(shí)現(xiàn)對柵極掃描線進(jìn)行充電時(shí)間的改變，而不需要進(jìn)行時(shí)鐘信號的改變以及進(jìn)行電路的改動和工藝的改變。從而可以實(shí)現(xiàn)在大尺寸、超高分辨率和高幀掃描頻率窄邊框產(chǎn)品上的應(yīng)用，有效降低實(shí)現(xiàn)大尺寸、超高分辨率和高幀掃描頻率窄邊框產(chǎn)品柵極驅(qū)動的難度，從而降低生產(chǎn)成本和提高產(chǎn)品競爭力。
[0128]顯然，本領(lǐng)域的技術(shù)人員可以對本發(fā)明進(jìn)行各種改動和變型而不脫離本發(fā)明的精神和范圍。這樣，倘若本發(fā)明的這些修改和變型屬于本發(fā)明權(quán)利要求及其等同技術(shù)的范圍之內(nèi)，則本發(fā)明也意圖包含這些改動和變型在內(nèi)。
【權(quán)利要求】
1.一種移位寄存器，其特征在于，包括:預(yù)充電模塊、上拉控制模塊、下拉控制模塊、下拉模塊和上拉模塊；其中， 所述預(yù)充電模塊，用于在輸入信號的控制下，向上拉節(jié)點(diǎn)輸出低電位上拉信號；在所述輸入信號和第一時(shí)鐘信號的控制下，向所述上拉節(jié)點(diǎn)輸出高電位上拉信號；以及在復(fù)位信號、或所述復(fù)位信號、所述輸入信號、所述第一時(shí)鐘信號和第二時(shí)鐘信號的控制下處于不工作狀態(tài)；所述上拉節(jié)點(diǎn)位于連接所述預(yù)充電模塊、所述上拉控制模塊、所述上拉模塊和所述下拉控制模塊的導(dǎo)線上；所述第一時(shí)鐘信號和所述第二時(shí)鐘信號相位相反； 所述下拉控制模塊，用于在所述輸入信號、或所述輸入信號和復(fù)位信號的控制下，向下拉節(jié)點(diǎn)輸出低電位下拉信號；在所述復(fù)位信號的控制下，向所述下拉節(jié)點(diǎn)輸出低電位下拉信號；以及在所述復(fù)位信號和所述第一時(shí)鐘信號的控制下，向所述下拉節(jié)點(diǎn)輸出高電位下拉信號，向所述上拉節(jié)點(diǎn)輸出低電位上拉信號；所述下拉節(jié)點(diǎn)位于連接所述下拉控制模塊和所述下拉模塊的導(dǎo)線上； 所述上拉控制模塊，用于在所述下拉節(jié)點(diǎn)的信號為所述低電位下拉信號時(shí)，在所述復(fù)位信號的控制下，向所述上拉節(jié)點(diǎn)輸出高電位上拉信號； 所述上拉模塊，用于在所述高電位上拉信號和高電位信號的控制下，向信號輸出端輸出高電位柵極驅(qū)動信號； 所述下拉模塊，用于在所述高電位下拉信號和低電位信號的控制下，向所述信號輸出端輸出低電位柵極驅(qū)動信號； 且在所述上拉節(jié)點(diǎn)的信號為所述低電位上拉信號，所述下拉節(jié)點(diǎn)的信號為所述低電位下拉信號時(shí)，所述信號輸出端輸出低電位柵極驅(qū)動信號。
2.如權(quán)利要求1所述的移位寄存器，其特征在于，所述預(yù)充電模塊，具體包括:第一晶體管、第二晶體管、第三晶體管、第四晶體管和第五晶體管；其中， 所述第一晶體管，其源極和柵極均與所述輸入信號相連，其漏極與所述第二晶體管的源極相連； 所述第二晶體管，其漏極與所述上拉節(jié)點(diǎn)相連，其柵極分別與所述第三晶體管的漏極和所述第四晶體管的漏極相連； 所述第三晶體管，其源極與所述第一時(shí)鐘信號相連，其柵極與所述輸入信號相連； 所述第四晶體管，其源極與所述第五晶體管的漏極相連，其柵極與所述復(fù)位信號相連； 所述第五晶體管，其源極與所述第二時(shí)鐘信號相連，其柵極與所述輸入信號相連。
3.如權(quán)利要求1所述的移位寄存器，其特征在于，所述上拉控制模塊，具體包括:電容；其中， 所述電容連接于所述復(fù)位信號與所述上拉節(jié)點(diǎn)之間。
4.如權(quán)利要求1所述的移位寄存器，其特征在于，所述下拉控制模塊，具體包括:第六晶體管、第七晶體管和第八晶體管；其中， 所述第六晶體管，其源極與所述第一時(shí)鐘信號相連，其漏極與所述下拉節(jié)點(diǎn)相連，其柵極與所述復(fù)位信號相連； 所述第七晶體管，其源極分別與所述第八晶體管的源極和所述低電位信號相連，其漏極與所述下拉節(jié)點(diǎn)相連，其柵極與所述輸入信號相連； 所述第八晶體管，其漏極與所述上拉節(jié)點(diǎn)相連，其柵極與所述下拉節(jié)點(diǎn)相連。
5.如權(quán)利要求1所述的移位寄存器，其特征在于，所述下拉模塊，具體包括:第九晶體管、第十晶體管和第十一晶體管；其中， 所述第九晶體管，其源極與所述高電位信號相連，其漏極分別與所述第十晶體管的漏極和所述第十一晶體管的柵極相連，其柵極與所述下拉節(jié)點(diǎn)相連； 所述第十晶體管，其源極分別與所述第十一晶體管的源極和所述低電位信號相連，其柵極與所述上拉節(jié)點(diǎn)相連； 所述第十一晶體管，其漏極與所述信號輸出端相連。
6.如權(quán)利要求1所述的移位寄存器，其特征在于，所述下拉模塊，具體包括:第十三晶體管；其中， 所述第十三晶體管，其源極與所述低電位信號相連，其漏極與所述信號輸出端相連，其柵極與所述下拉節(jié)點(diǎn)相連。
7.如權(quán)利要求1所述的移位寄存器，其特征在于，所述上拉模塊，具體包括:第十二晶體管；其中， 所述第十二晶體管，其源極與所述高電位信號相連，其漏極與所述信號輸出端相連，其柵極與所述上拉節(jié)點(diǎn)相連。
8.如權(quán)利要求1-7任一項(xiàng)所述的移位寄存器，其特征在于，所有晶體管均為N型晶體管。
9.一種柵極驅(qū)動電路，其特征在于，包括串聯(lián)的多個(gè)如權(quán)利要求1-8任一項(xiàng)所述的移位寄存器； 除第一級移位寄存器之外，其余每一級移位寄存器的信號輸出端分別向與其相鄰的上一級移位寄存器輸入復(fù)位信號；除最后一級移位寄存器之外，其余每一級移位寄存器的信號輸出端分別向與其相鄰的下一級移位寄存器輸入輸入信號；所述第一級移位寄存器的輸入信號由幀起始信號端輸入； 所述柵極驅(qū)動電路順序地輸出各級移位寄存器的信號輸出端輸出的柵極驅(qū)動信號。
10.一種顯示裝置，其特征在于，所述顯示裝置包含至少一個(gè)如權(quán)利要求9所述的柵極驅(qū)動電路。
11.如權(quán)利要求10所述的顯示裝置，其特征在于，所述柵極驅(qū)動電路為兩個(gè)，且分別位于所述顯示裝置的顯示區(qū)域的兩側(cè)。
12.如權(quán)利要求11所述的顯示裝置，其特征在于，位于所述顯示區(qū)域兩側(cè)的所述柵極驅(qū)動電路同時(shí)向所述顯示裝置上顯示區(qū)域的柵極掃描線輸出相同的柵極驅(qū)動信號。
13.如權(quán)利要求12所述的顯示裝置，其特征在于: 所述顯示區(qū)域一側(cè)的所述柵極驅(qū)動電路依次向所述顯示裝置上顯示區(qū)域的奇數(shù)行的柵極掃描線輸出柵極驅(qū)動信號； 所述顯示區(qū)域另一側(cè)的所述柵極驅(qū)動電路依次向所述顯示裝置上顯示區(qū)域的偶數(shù)行的柵極掃描線輸出柵極驅(qū)動信號。
【文檔編號】G11C19/28GK104134430SQ201410318214
【公開日】2014年11月5日 申請日期:2014年7月4日 優(yōu)先權(quán)日:2014年7月4日
【發(fā)明者】周全國, 祁小敬 申請人:京東方科技集團(tuán)股份有限公司, 成都京東方光電科技有限公司