專利名稱：移位寄存器電路和顯示裝置及移位寄存器電路的驅(qū)動方法
技術(shù)領(lǐng)域：
本發(fā)明涉及在顯示面板形成為單片電路的移位寄存器電路。
背景技術(shù)：
近年來，在液晶面板上由非晶硅形成柵極驅(qū)動器實(shí)現(xiàn)成本削減的柵極單片電路化正在進(jìn)行。柵極單片電路也被稱為無柵極驅(qū)動器(gatedrive less)、面板內(nèi)置柵極驅(qū)動器、內(nèi)柵極面板(gate-in panel)等。圖13表示構(gòu)成由柵極單片電路形成的柵極驅(qū)動器的移位寄存器電路100的結(jié)構(gòu)例。在該移位寄存器電路100中，各級(移位寄存器級)SRk(k為I彡k彡η的自然數(shù)) 具有設(shè)置端子SET、輸出端子GOUT、重置端子RESET、低(Low)電源輸入端子VSS、和時鐘輸入端子CLKl、CLK2。在各級SRk (k ^ 2)中，設(shè)置端子SET被輸入前ー級SRk-I的輸出信號Gk-I。第一級SRl的設(shè)置端子SET被輸入柵極開始脈沖信號GSP。在各級SRk (k ^ I)中，輸出端子GOUT對配置在有源區(qū)域101的對應(yīng)的掃描信號線輸出輸出信號Gk。在各級SRk (k彡η-l)中，重置端子RESET被輸入下ー級SRk + I的輸出信號Gk + I。最終級SRn的重置端子RESET被輸入清零(clear)信號CLR。低電源輸入端子VSS被輸入各級SRk中的低電位側(cè)的電源電壓即低電源電壓VSS。時鐘輸入端子CLKl和時鐘端子CLK2中的一方被輸入時鐘信號CKA1,并且另一方被輸入時鐘信號CKA2,在相鄰的級之間,被輸入到時鐘輸入端子CLKl的時鐘信號和被輸入到時鐘輸入端子CLK2的時鐘信號交替(相互)替換。時鐘信號CKAl和時鐘信號CKA2具有圖14所示的有源的時鐘脈沖期間(在此，高電平期間)相互不重疊的互補(bǔ)的相位關(guān)系。時鐘信號CKA1、CKA2的高電平側(cè)(有源側(cè))的電壓為VGH，低電平側(cè)(非有源側(cè))的電壓為VGL。低電源電壓VSS與時鐘信號CKAl、CKA2的低電平側(cè)的電壓VGL相等。在該例中，時鐘信號CKAl和時鐘信號CKA2相互為反相的關(guān)系，但也能夠?yàn)椹`個時鐘信號的有源的時鐘脈沖期間包含于另ー個時鐘信號的非有源的期間內(nèi)的關(guān)系(即時鐘負(fù)載比不足1/2)。柵極開始脈沖信號GSP是在I幀期間(1F)的最初的時鐘脈沖期間成為有源的信號。清零信號CLR是在I幀期間(IF)的最后的時鐘脈沖期間成為有源(在此為高)的信號。圖15表示圖13的移位寄存器電路100的各級SRk的結(jié)構(gòu)例。各級SRk具有5個晶體管T1、T2、T3、T4、T5和電容Cl。上述晶體管全部都是η溝道型的TFT。在晶體管Tl中，柵極和漏極與設(shè)置端子SET連接，源極與晶體管T5的柵極連接。在作為各級SRk的輸出晶體管的晶體管T5中，漏極與時鐘輸入端子CLKl連接，源極與輸出端子GOUT連接。即，晶體管T5作為柵極，進(jìn)行被輸入至?xí)r鐘輸入端子CLKl的時鐘信號的通過和遮斷。電容Cl連接到晶體管T5的柵極和源極之間。將與晶體管T5的柵極連接的節(jié)點(diǎn)稱為netA。
在晶體管T3中，柵極與重置端子RESET連接，漏極與節(jié)點(diǎn)netA連接，源極與低電源輸入端子VSS連接。在晶體管T4中，柵極與重置端子RESET連接，漏極與輸出端子GOUT連接，源極與低電源輸入端子VSS連接。在晶體管T2中，柵極與時鐘端子CLK2連接，漏極與輸出端子GOUT連接，源極與低電源輸入端子VSS連接。接著，使用圖16對各級SRk的動作進(jìn)行說明。在I幀期間的最初，柵極開始脈沖信號GSP作為移位寄存器電路100的移位脈沖被輸入第一級SRl的設(shè)置端子SET。移位寄存器電路100，通過級聯(lián)連接的各級SRk依次接收該移位脈沖，輸出輸出信號Gk的有源的脈沖。在各級SRk中，至移位脈沖被輸入設(shè)置端子SET為止，晶體管T4、T5為高阻抗?fàn)?態(tài)，并且，晶體管T2當(dāng)每次從時鐘輸入端子CLK2輸入的時鐘信號為高電平時變?yōu)閷?dǎo)通(ON)狀態(tài)，輸出端子GOUT為保持低電平的期間。當(dāng)設(shè)置端子SET被輸入移位脈沖時，級SRk成為生成作為輸出信號Gk的有源的脈沖的柵極脈沖的期間，晶體管Tl成為導(dǎo)通狀態(tài)，對電容Cl進(jìn)行充電。由于電容Cl被充電，設(shè)柵極脈沖的高電平為VGH，設(shè)晶體管Tl的閾值電壓為Vth，節(jié)點(diǎn)netA的電位上升至VGH-Vth。其結(jié)果，晶體管T5成為導(dǎo)通狀態(tài)，從時鐘輸入端子CLKl輸入的時鐘信號出現(xiàn)在晶體管T5的源極，但時鐘輸入端子CLKl被輸入有時鐘脈沖(高電平)的瞬間，由于電容Cl的自舉作用，節(jié)點(diǎn)netA的電位被抑制,所以晶體管T5獲得大的過度激勵(overdrive)電壓。由此，輸入至?xí)r鐘輸入端子CLKl的時鐘脈沖的VGH大體全振幅被傳送至級SRk的輸出端子GOUT并被輸出，成為柵極脈沖。當(dāng)移位脈沖向設(shè)置端子SET的輸入結(jié)束時，晶體管Tl成為截止(OFF)狀態(tài)。而且，節(jié)點(diǎn)netA和級SRk的輸出端子GOUT為了解除成為浮動的電荷的保持，下ー級SRk + I的柵極脈沖作為重置脈沖被輸入至重置端子RESET。由此，晶體管T3、T4成為導(dǎo)通狀態(tài)，節(jié)點(diǎn)netA和輸出端子GOUT與低電源電壓VSS連接。所以，晶體管T5成為截止?fàn)顟B(tài)。當(dāng)重置脈沖的輸入結(jié)束吋，級SRk生成柵極脈沖的期間結(jié)束，輸出端子GOUT再次成為保持低電平的期間。這樣，如圖17所示，對各柵極線依次輸出輸出信號Gk的柵極脈沖。在專利文獻(xiàn)I等也記載有上述的這種柵極單片電路技術(shù)的移位寄存器電路。現(xiàn)有技術(shù)文獻(xiàn)專利文獻(xiàn)專利文獻(xiàn)I :日本國公開專利公報“特開2005— 50502 (2005年2月24日公開)”

發(fā)明內(nèi)容
發(fā)明要解決的課題但是，由于顯示裝置的大型化和高精細(xì)化，驅(qū)動顯示面板的信號配線彼此的交叉電容(cross capacitive)、和與移位寄存器級SRk的輸出連接的負(fù)載増大。與生成柵極脈沖的電源連接的全負(fù)載為低負(fù)載的情況下，如圖18的(a)所示，柵極脈沖的形狀相當(dāng)接近方形脈沖。當(dāng)交叉電容或負(fù)載增大時，如圖18的(b)所示，由于配線延遲而在柵極脈沖的波形產(chǎn)生波動。當(dāng)柵極脈沖的波形波動時，引起高電平期間的減少和子像素TFT的動作時機(jī)(定時)的偏移等，因此，當(dāng)想要消除這些問題時，増大移位寄存器電路100所使用的晶體管的尺寸(溝道寬度W/溝道長L)，如圖18的(C)所示，必須通過在本來想由柵極脈沖105使其動作時替代為振幅大的柵極脈沖106而供給，能夠獲取確保柵極脈沖的充足的高電平期間和正確的脈沖時機(jī)等的方法。以下，對這種生成柵極脈沖的電源的負(fù)載進(jìn)行說明。如圖13所示，作為驅(qū)動移位寄存器電路100的信號的配線，柵極開始脈沖信號GSP的配線100a、時鐘信號CKAl的配線100b、時鐘信號CKA2的配線100c、低電源電壓VSS的配線100d、和清零信號CLR的配線IOOe等的多個配線形成在顯示面板上。這些配線IOOa IOOe中特別是配線IOOb IOOd具有以從各電源或者各信號源至各移位寄存器級SRk的附近為止的方式引回的主配線；和從主配線被引入各個移位寄存器級SRk的支配線。圖13作為ー個例子，表示配線IOOb的主配線IOOb (I)以及支配線IOOb (2)、和配線IOOc的主配線IOOc (I)以及支配線IOOc (2)。所以，具有主配線和支配線的配線IOObUOOc的各自具有與其它的配線交叉的部位，其結(jié)果，具有配線間的交叉電容。這對于其它的配線而言也同樣。另外，配線100b、IOOc的各自也具有自身的配線電容。特別是，交叉電容的形成部位與隨著面板的高精細(xì)化的子像素行數(shù)的增大成比例變大。另外，在由同一顏色的子像素構(gòu)成各子像素行的情況下，各種顔色需要子像素行，因此，行數(shù)變的非常多，交叉電容的形成部位顯著增加。這種配線100b、100c的各配線，當(dāng)經(jīng)由時鐘輸入端子CLKl連接的移位寄存器級SRk輸出柵極脈沖時，與對應(yīng)的柵極線GLk連接。即，時鐘電源為生成柵極脈沖的電源，配線 IOObUOOc的配線電容和交叉電容為生成柵極脈沖的電源的負(fù)載。圖19表示圖13的有源區(qū)域101中的各像素(PIX)的等效電路。各像素(PIX)與柵極線GLk和源極線SLj (j為自然數(shù))的各交點(diǎn)對應(yīng)設(shè)置。像素(PIX)具有作為選擇元件的TFT110、液晶電容Clc和保持電容Ccs。TFTllO的柵極與柵極線GLk連接，源極與源極線SLj連接，漏極IlOd與子像素電極111連接。液晶電容Clc構(gòu)成為在子像素電極111和共通電極COM之間配置有液晶層。保持電容Ccs構(gòu)成為在漏極Illd和保持電容線CSL之間配置有絕緣膜。柵極線GLk與移位寄存器級SRk的輸出端子GOUT連接，從圖15可知，在晶體管T5成為導(dǎo)通狀態(tài)的期間經(jīng)由圖13的時鐘信號CKAl或者CKA2與時鐘電源連接。即，柵極線GLk成為時鐘電源的負(fù)載。另外，柵極線GLk，當(dāng)移位寄存器級SRk重置時，與低電源電壓VSS的電源連接。即，柵極線GLk成為低電源電壓VSS的電源的負(fù)載另外，柵極線GLk在與源極線SLj的交叉部位，與兩配線間的交叉電容Csgx連接。該交叉電容Csgx，當(dāng)TFTllO為導(dǎo)通吋，與液晶電容Clc和保持電容Ccs相連。即，交叉電容Csgx、液晶電容Clc、和保持電容Ccs成為時鐘電源和低電源電壓VSS的電源的負(fù)載。這包含有與源極線SLj連接的全子像素PIX。另外，柵極線GLk與作為TFTllO的寄生電容的柵極、源極間電容Cgs和柵極、漏極間電容Cgd連接。柵極、漏極間電容Cgd也包含形成在柵極線GLk和子像素電極111之間的寄生電容。即，柵極、源極間電容Cgs和柵極、漏極間電容Cgd成為時鐘電源和低電源電壓VSS的電源的負(fù)載。圖19所示的這種負(fù)載是顯示區(qū)域內(nèi)的負(fù)載。
接著，圖20表示時鐘信號CKA1、CKA2的配線IOObUOOc和移位寄存器級SRk內(nèi)的
晶體管的連接狀態(tài)。例如當(dāng)為圖15的結(jié)構(gòu)的移位寄存器級SRk時，配線100b、100c與時鐘輸入端子CKA、CKB連接。所以，配線100b、IOOc與作為晶體管T2、T5的柵極、源極間電容或柵極、漏極間電容的寄生電容115、116、117、118連接。以上的那種負(fù)載電容都與生成柵極脈沖的電源連接，因此，柵極脈沖波形的圓整相當(dāng)大。波動變大，柵極脈沖的高電平期間變短時，不能確保盡可能能夠?qū)σ壕щ娙軨lc充分充電的期間，給顯示的高精細(xì)化帶來阻礙。所以，為了改善波動而增大晶體管的尺寸吋，由晶體管T5表示的輸出晶體管，為了具有大的電流供給能力，原來具有非常大的溝道 寬度，因此變?yōu)榉浅４蟮某叽纭Ｔ跂艠O單片電路技術(shù)中，使用載流子移動度小的元件(特別是非晶硅)，因此，特別需要大的尺寸。這與顯示面板的狹框緣化相悖。另外，大尺寸的元件在其某處發(fā)生制造缺陷的概率高，所以，對面板制造的高成品率化成為障礙。另外，為了如圖18的(C)的方式供給振幅大的柵極脈沖106而增大時鐘信號CKA1、CKA2的振幅時，使時鐘電源電壓上升，所以與為了低消耗電カ化和高速動作化而實(shí)現(xiàn)電源電壓的降低的現(xiàn)狀相悖。根據(jù)這種情況，作為對柵極脈沖波形的圓整現(xiàn)實(shí)地能夠獲得的應(yīng)對方法，實(shí)施盡可能確保最低限的電流供給能力的晶體管尺寸的不充分的増大化、或用于極カ抑制消耗電カ的電源電壓的不充分的上升。在前者的方法中，晶體管的電流供給能力具有的余量(margin，邊界)變小，能夠驅(qū)動的負(fù)載的上限變低。在后者的方法中，生成柵極脈沖的電源電壓，能夠充分驅(qū)動晶體管的余量將不再存在。如上所述，現(xiàn)有的移位寄存器電路存在不能確保充分的動作余量的問題。本發(fā)明是鑒于上述現(xiàn)有的問題點(diǎn)而完成的，其目的在于實(shí)現(xiàn)能夠確保充分的動作余量的移位寄存器電路、具有其的顯示裝置、以及移位寄存器電路的驅(qū)動方法。解決課題的技術(shù)手段本發(fā)明的移位寄存器電路，具有第i電路部，其級聯(lián)連接有多個移位寄存器級，各所述第i電路部通過所述第i電路部各自專用的供給配線被供給驅(qū)動各所述移位寄存器級的驅(qū)動信號；和上述供給配線，其中，i為各個I彡i彡N的整數(shù)，N為2以上的整數(shù)。根據(jù)上述的發(fā)明，驅(qū)動信號的供給配線的其它的配線的交叉部位大幅度減少，所以，能夠大幅度減少驅(qū)動信號的供給配線平均一根的交叉電容。另外，驅(qū)動信號的供給配線平均一根的移位寄存器級的連接數(shù)大幅度減少，所以，在與移位寄存器級的連接部中的寄生電容的合計大幅度減少。由此，能夠使從驅(qū)動信號源供給至驅(qū)動信號的供給配線的驅(qū)動信號的波形、即移位寄存器級的輸出信號的波形為比現(xiàn)有的波動小的波形。所以，即使不增大驅(qū)動信號源的電壓范圍和增大晶體管尺寸(溝道寬度)，也能夠提高負(fù)載的充電率，能夠増大移位寄存器級的動作余量。如上所述，起到能夠?qū)崿F(xiàn)能夠確保充分的動作余量的移位寄存器電路的效果。本發(fā)明的移位寄存器電路的驅(qū)動方法中，移位寄存器電路包括級聯(lián)連接有多個移位寄存器級的各個第i電路部，通過上述第i電路部各自專用的供給配線供給驅(qū)動各上述移位寄存器級的驅(qū)動信號，其中，i為I < i < N的整數(shù)，N為2以上的整數(shù)。根據(jù)上述的發(fā)明，起到能夠?qū)崿F(xiàn)能夠確保充分的動作余量的移位寄存器電路的驅(qū)動方法的效果。發(fā)明的效果本發(fā)明的移位寄存器電路，具有 第i電路部，其級聯(lián)連接有多個移位寄存器級，各所述第i電路部通過所述第i電路部各自專用的供給配線被供給驅(qū)動各所述移位寄存器級的驅(qū)動信號；和上述供給配線，其中，i為各個I彡i彡N的整數(shù)，N為2以上的整數(shù)。
如上所述，起到能夠?qū)崿F(xiàn)能確保充分的動作余量的移位寄存器電路的效果。本發(fā)明的移位寄存器電路的驅(qū)動方法中，移位寄存器電路包括級聯(lián)連接有多個移位寄存器級的各個第i電路部，通過上述第i電路部各自專用的供給配線供給驅(qū)動各上述移位寄存器級的驅(qū)動信號，其中，i為I彡i彡N的整數(shù)，N為2以上的整數(shù)。如上所述，起到能夠?qū)崿F(xiàn)能夠確保充分的動作余量的移位寄存器電路的驅(qū)動方法的效果。


圖I是表示本發(fā)明的實(shí)施方式的圖，是表示第一實(shí)施例中的移位寄存器電路的結(jié)構(gòu)的框圖。圖2是說明圖I的移位寄存器電路的信號的時序圖。圖3是表示本發(fā)明的實(shí)施方式的圖，是表示第二實(shí)施例中的移位寄存器電路的結(jié)構(gòu)的框圖。圖4是說明圖3的移位寄存器電路的信號的時序圖。圖5是表示本發(fā)明的實(shí)施方式的圖，是表示第3實(shí)施例中的移位寄存器電路的結(jié)構(gòu)的框圖。圖6是說明圖5的移位寄存器電路的信號的時序圖。圖7是表示本發(fā)明的實(shí)施方式的圖，是表示第4實(shí)施例中的移位寄存器電路的結(jié)構(gòu)的框圖。圖8是說明圖7的移位寄存器電路的信號的時序圖。圖9是表示本發(fā)明的實(shí)施方式的圖，是表示第5實(shí)施例中的移位寄存器電路的結(jié)構(gòu)的框圖。圖10是說明圖9的移位寄存器電路的/[目號的時序圖。圖11是表示本發(fā)明的實(shí)施方式的圖，是表示顯示裝置的結(jié)構(gòu)的框圖。圖12是表示本發(fā)明的實(shí)施方式的圖，是說明顯示裝置的柵極掃描(scan)方向和數(shù)據(jù)信號的供給方向的圖，(a)至(c)是表示各自供給方向的變化的圖。圖13是表示現(xiàn)有技術(shù)的圖，是表示移位寄存器的結(jié)構(gòu)的框圖。圖14是說明圖13的移位寄存器電路的信號的時序圖。圖15是表示圖13的移位寄存器級的結(jié)構(gòu)的電路圖。圖16是表示圖15的移位寄存器級的動作的時序圖。
圖17是表示圖13的移位寄存器電路的動作的時序圖。圖18是表示現(xiàn)有技術(shù)的圖，是說明波動的波形圖，Ca)是表示波動小的波形的波形圖，(b)是表示波動大的波形的波形圖，(c)是用于改善波動的波形圖。圖19是表示現(xiàn)有技術(shù)的圖，是說明子像素周邊的寄生電容的電路圖。圖20是表示現(xiàn)有技術(shù)的圖，是說明驅(qū)動信號的供給配線和移位寄存器級的連接部中的寄生電容的電路圖。
具體實(shí)施例方式使用圖I 圖12對本發(fā)明的實(shí)施方式進(jìn)行說明時，如下所示。圖11表示作為本實(shí)施方式的顯示裝置的液晶顯示裝置11的結(jié)構(gòu)。液晶顯示裝置11具有顯示面板12、可撓性印刷基板13、和控制基板14。顯示面板12在玻璃基板上采用使用非晶硅的制作的TFT形成有有源區(qū)域(顯示區(qū)域)12a、多個柵極線(掃描信號線)GL···、多個源極線(數(shù)據(jù)信號線)SL···、和柵極驅(qū)動器(掃描信號線驅(qū)動電路)15的有源矩陣型的顯示面板。使用采用多晶硅、CG硅、微晶硅、非晶氧化物半導(dǎo)體(IGZ0等)等制作的TFT，也能夠制作顯示面板12。有源區(qū)域12a為矩陣狀配置有多個子像素PIX···的區(qū)域。子像素PIX具有作為子像素的選擇元件的TFT21、液晶電容CL、和輔助電容Cs。TFT21的柵極與柵極線GL連接，TFT21的源極與源極線SL連接。液晶電容CL和輔助電容Cs與TFT21的漏極連接。多個柵極線GL·..包括柵極線GLl、GL2、GL3、…、GLn，各自與柵極驅(qū)動器(掃描信號線驅(qū)動電路)15的輸出連接。多個源極線SL···包括源極線SL1、SL2、SL3、…、SLm，各自與后述的源極驅(qū)動器16的輸出連接。另外，雖然未圖示，但形成有對子像素(PIX)…的各輔助電容Cs供給輔助電容電壓的輔助電容配線。柵極驅(qū)動器15在顯示面板12上相對有源區(qū)域12a設(shè)置在與柵極線GL···的延伸的方向的一側(cè)相鄰的區(qū)域，通過內(nèi)部所具備的移位寄存器電路對柵極線GL···的各自依次供給柵極脈沖(掃描脈沖)。還有，其它的柵極驅(qū)動器在顯示面板12上相對有源區(qū)域12a設(shè)置在與柵極線GL···的延伸的方向的另ー側(cè)相鄰的區(qū)域，也可以對與上述柵極驅(qū)動器15相互不同的柵極線GL進(jìn)行掃描。這些的柵極驅(qū)動器在顯示面板12使用非晶硅、多晶硅、CG硅、微晶硅、非晶氧化物半導(dǎo)體(IGZO =IN-Ga-ZN-O等)的至少ー個，形成在有源區(qū)域12a和單片電路，柵極單片電路、通過稱為無柵極驅(qū)動器、面板內(nèi)置柵極驅(qū)動器、內(nèi)柵極面板等的技術(shù)制作的柵極驅(qū)動器全都包含于柵極驅(qū)動器15。可撓性印刷基板13具有源極驅(qū)動器16。源極驅(qū)動器16對源極線SL···的各自供給數(shù)據(jù)信號?？刂苹?4與可撓性印刷基板13連接，對柵極驅(qū)動器15和源極驅(qū)動器16供給需要的信號和電源。從控制基板14輸出的向柵極驅(qū)動器15供給的信號和電源，經(jīng)由可撓性印刷基板13在顯示面板12上向柵極驅(qū)動器15供給。顯示面板12中的有源區(qū)域12a的外側(cè)的區(qū)域成為框緣區(qū)域12b。柵極驅(qū)動器15形成在該框緣區(qū)域12b，可撓性印刷基板13與該框緣區(qū)域12b連接。在如柵極驅(qū)動器15的方式利用柵極單片電路技術(shù)構(gòu)成柵極驅(qū)動器的情況下，全部由同色子像素構(gòu)成一行量的子像素PIX···，柵極驅(qū)動器15適合按RGB的顏色對柵極線GL···進(jìn)行驅(qū)動。在該情況下，不需要按顏色準(zhǔn)備源極驅(qū)動器16，所以，能感受縮小源極驅(qū)動器16和可撓性印刷基板13的規(guī)模，因此是有利的。接著，列舉各實(shí)施例對在上述的結(jié)構(gòu)的液晶顯示裝置11中、柵極驅(qū)動器15所具備的移位寄存器電路的結(jié)構(gòu)進(jìn)行說明。其中，以下述說的移位寄存器電路的各級(移位寄存器級)SRk的結(jié)構(gòu)是任意的，例如能夠適用圖15所示的電路等，所以，省略其說明。實(shí)施例I圖I表示本實(shí)施例的移位寄存器電路I的結(jié)構(gòu)。移位寄存器電路I具有第一電路部la、第二電路部lb、和配線10a、10b、10c、10d、10e、10f、10g、10h。第一電路部la是級聯(lián)連接有各級(移位寄存器級)SRk(k為I < k < m的自然數(shù)) 的結(jié)構(gòu)。各級SRk具有設(shè)置端子SET、輸出端子GOUT、重置端子RESET、低電源輸入端子VSS、和時鐘輸入端子CLKl、CLK2。在各級SRk (k ^ 2)中，設(shè)置端子SET被輸入前ー級SRk-I的輸出信號Gk-I。第一電路部Ia的第一級SRl的設(shè)置端子SET被輸入柵極開始脈沖信號GSPl0在各級SRk (I彡k彡m)中，輸出端子GOUT對配置在有源區(qū)域12a的對應(yīng)的柵極線GLk輸出輸出信號Gk。在各級SRk(k彡m-Ι)中，重置端子RESET被輸入下ー級SRk + I的輸出信號Gk + I。第一電路部Ia的最終級SRm的重置端子RESET被輸入清零信號CLRl。低電源輸入端子VSS被輸入作為各級SRk中的低電位側(cè)的電源電壓的低電源電壓VSS0時鐘輸入端子CLKl和時鐘端子CLK2中的一方被輸入時鐘信號CKAl，并且另一方被輸入時鐘信號CKA2,在相鄰的級之間,被輸入到時鐘輸入端子CLKl的時鐘信號和被輸入時鐘輸入端子CLK2的時鐘信號交替替換。時鐘信號CKAl和時鐘信號CKA2具有圖12所示的有源的時鐘脈沖期間(在此，高電平期間)相互不重疊的互補(bǔ)的相位關(guān)系。時鐘信號CKA1、CKA2的高電平側(cè)(有源側(cè))的電壓為VGH，低電平側(cè)(非有源側(cè))的電壓為VGL。低電源電壓VSS與時鐘信號CKAl、CKA2的低電平側(cè)的電壓VGL相等。在該例中，時鐘信號CKAl和時鐘信號CKA2相互為反相的關(guān)系，但也能夠?yàn)椹`個時鐘信號的有源的時鐘脈沖期間包含于另ー個時鐘信號的非有源的期間內(nèi)的關(guān)系(即時鐘負(fù)載比不足1/2)。柵極開始脈沖信號GSPl是在I幀期間(IF)即接著說明的期間tl的最初的時鐘脈沖期間成為有源的信號。清零信號CLRl以重置第一電路部Ia和第二電路部Ib的各最終級的方式，在I幀期間(IF)成為2次有源(在此為高)的信號。第二電路部Ib為級聯(lián)連接有各級(移位寄存器級)SRk (k為m+1彡k彡η的自然數(shù))的結(jié)構(gòu)。各級SRk具有設(shè)置端子SET、輸出端子GOUT、重置端子RESET、低電源輸入端子VSS、和時鐘輸入端子CLK1、CLK2。在各級SRk (m + 2 ^ k ^ η)中，設(shè)置端子SET被輸入前ー級SRk-I的輸出信號Gk-I。第二電路部Ib的第一級SRl的設(shè)置端子SET被輸入柵極開始脈沖信號GSP2。在各級SRk (m + I彡k彡η)中，輸出端子GOUT對配置在有源區(qū)域12a的對應(yīng)的柵極線GLk輸出輸出信號Gk。在各級SRk (m + I ^ k ^ n_l)中，重置端子RESET被輸入下ー級SRk + I的輸出信號Gk + I。第二電路部Ib的最終級SRm的重置端子RESET被輸入清零信號CLRl。低電源輸入端子VSS被輸入上述的低電源電壓VSS。時鐘輸入端子CLKl和時鐘端子CLK2中的一方被輸入時鐘信號CKBl，并且，另一方被輸入時鐘信號CKB2，在相鄰的級之間，被輸入至?xí)r鐘輸入端子CLKl的時鐘信號和被輸入至?xí)r鐘輸入端子CLK2的時鐘信號交替替換。時鐘信號CKBl和時鐘信號CKB2具有圖2所示的有源的時鐘脈沖期間(在此，高電平期間)相互不重疊的互補(bǔ)的相位關(guān)系。時鐘信號CKB1、CKB2的高電平側(cè)(有源側(cè))的電壓為VGH，低電平側(cè)(非有源側(cè))的電壓為VGL。在此，時鐘信號CKBl與時鐘信號CKAl同相，時鐘信號CKB2與時鐘信號CKA2同相。低(Low)電源電壓VSS與時鐘信號CKB1、CKB2的低電平側(cè)的電壓VGL相等。在該例中，時鐘信號CKBl和時鐘信號CKB2相互為反相的關(guān)系，但也能夠?yàn)椹`個時鐘信號的有源的時鐘脈沖期間包含于另ー個時鐘信號的非有源的期間內(nèi)的關(guān)系(即時鐘負(fù)載比不足1/2)。柵極開始脈沖信號GSP2是在I幀期間(1F)中，在第一電路部Ia的掃描的期間tl結(jié)束之后繼續(xù)在期間t2的最初的時鐘脈沖期間作為有源的信號。清零信號CLRl對于第一電路部Ia與上述的內(nèi)容共用。當(dāng)設(shè)上述第一電路部Ia和上述第二電路部Ib的各自中的沿移位脈沖的移位方向的方向?yàn)榉较?第一方向)D時,第一電路部Ia和第二電路部Ib為在框緣區(qū)域12b中沿方 向D并列的狀態(tài)。另外，在框緣區(qū)域12b形成有柵極開始脈沖信號GSPl的上述配線10a、時鐘信號CKAl的上述配線10b、時鐘信號CKA2的上述配線10c、低電源電壓VSS的上述配線10d、時鐘信號CKBl的上述配線10e、時鐘信號CKB2的上述配線IOf、柵極開始脈沖信號GSP2的上述配線10g、和清零信號CLRl的上述配線IOh等的多個配線。這些配線IOa IOg中的特別是配線IOb IOf具有以從各電源或者各信號源到達(dá)各移位寄存器級SRk的附近為止的方式被引回的主配線；和從主配線被引入各個移位寄存器級SRk的支配線。圖I作為ー個例子表示配線IOb的主配線IOb (I)和支配線IOb
(2)、配線IOc的主配線IOc (I)和支配線IOc (2)、配線IOe的主配線IOe (I)和支配線IOe (2)、配線IOf的主配線IOf (I)和支配線IOf (2)。在此，在電路的形成面中，設(shè)與方向D正交的方向?yàn)榉较?第二方向)E時，第一電路部Ia專用的、依次與時鐘信號(驅(qū)動信號)CKAU CKA2的供給配線對應(yīng)的配線10b、10c、和第二電路部Ib專用的、依次與時鐘信號CKB1、CKB2的供給配線對應(yīng)的配線10e、10f，在相對第一電路部Ia和第二電路部Ib的雙方位于成為與方向E相同一側(cè)的El側(cè)(第二方向的規(guī)定側(cè))的區(qū)域(第一區(qū)域)12b (I)中，從成為與方向D相同一側(cè)的Dl側(cè)(第一方向的規(guī)定側(cè))朝向?qū)?yīng)的第一電路部Ia或第二電路部Ib配置。在此，El側(cè)相當(dāng)于顯示面板12的外側(cè)，但在移位寄存器電路I未裝載在顯示裝置的情況下，替代上述EI側(cè)，成為與EI側(cè)相反的ー側(cè)的E2側(cè)等、第二方向的規(guī)定側(cè)，通常在方向E的任ー側(cè)即可。另外，在此，Dl側(cè)相當(dāng)于作為驅(qū)動信號源的時鐘信號源的某ー側(cè)，但第一方向的規(guī)定側(cè)通常為方向D的任一方。在此，如圖11說明的方式，配線IOa IOh的全部從顯示面板12外被引回。在該情況下，配線IOa IOh例如如關(guān)于配線IOa IOg在圖I明示的方式，形成有移位寄存器電路1，從方向D中的相同的Dl側(cè)朝向移位寄存器電路I的各連接部位延伸。另外，在該情況下，如圖I所示，當(dāng)將向第一電路部Ia的配線IObUOc與在向第二電路部Ib的配線10e、10f相比靠顯示面板12的外側(cè)配置時配線IObUOc和配線10e、10f的交叉部位消失。該結(jié)構(gòu)，從Dl側(cè)在D方向上觀察移位寄存器電路I越與位于較遠(yuǎn)的第i電路部(i = 1、2)對應(yīng)的供給配線的主配線，越相當(dāng)于配置于區(qū)域12b (I)的El側(cè)。由此，配線10b、IOc和配線10e、10f基于由主配線和支配線構(gòu)成、與對應(yīng)的移位寄存器級SRk連接時產(chǎn)生的與其它的配線的交叉部位，與圖13的配線IOObUOOc的情況相比減少。當(dāng)m =(1/2) η吋，交叉部位變?yōu)槎种?。這樣，在本實(shí)施例的結(jié)構(gòu)中，配線IObUOc和配線10e、10f的、與其它的配線和交叉部位大幅度減少，所以，能夠大幅度減少驅(qū)動信號的供給配線平均一根的交叉電容。另夕卜，驅(qū)動信號的供給配線平均一根的移位寄存器級SRk的連接數(shù)大幅度減少，所以，圖20所示的那種、與移位寄存器級SRk的連接部中的寄生電容的合計大幅度減少。由此，從而能夠使從時鐘電源供給至驅(qū)動信號的供給配線的驅(qū)動信號(在此，時鐘信號)的波形、移位寄存器級SRk的輸出信號的波形，如圖18的(a)的方式，成為比現(xiàn)有的波動小的波形。所以，即使不增大時鐘電源的電壓范圍和增大晶體管尺寸(溝道寬度)，也能夠充分確保子像素PIX的選擇期間并提高充電率，能夠增大移位寄存器級SRk的動作余量。如上所述，能夠?qū)崿F(xiàn)能夠確保充分的動作余量的移位寄存器電路、具有其的顯示裝置、以及移位寄存器電路的驅(qū)動方法。 圖2表示上述的結(jié)構(gòu)的移位寄存器電路I的動作。在此，作為m = (1/2) n，期間tl相當(dāng)于I幀期間(IF)的前半的2分的I的期間，期間t2相當(dāng)于I幀期間(IF)的後半的2分的I的期間。清零信號CLRl在期間tl的最后的時鐘脈沖期間和期間t2的最后的時鐘脈沖期間成為有源。由此，如圖I中(I)所示，通過I幀期間(1F)，柵極掃描，首先在第一電路部Ia中從D2側(cè)向Dl側(cè)進(jìn)行，接著，在第二電路部Ib中從D2側(cè)向Dl側(cè)進(jìn)行。此時，來自源極驅(qū)動器16的數(shù)據(jù)信號的供給方向，能夠?yàn)閺膱DI中(2)所示的D2側(cè)向Dl側(cè)的ー個方向(也可以為從Dl側(cè)向D2側(cè)的ー個方向)的供給、和從(3)所示的D2側(cè)向Dl側(cè)的方向、和從Dl側(cè)向D2側(cè)的方向、的兩個方向的供給。其中，作為驅(qū)動信號不限于列舉的時鐘信號，也可以為不具有一祥的周期性的移位寄存器級SRk的驅(qū)動信號。另外，列舉了移位寄存器電路I由第i電路部(i = 1、2)構(gòu)成的例子，但不限于這些，也可以為具有級聯(lián)連接有多個移位寄存器級的第i電路部(i各自為I < i (N為2以上的整數(shù))的整數(shù))的移位寄存器電路。此時，在電路的形成面中，設(shè)沿移位方向的方向?yàn)榈谝环较?，設(shè)與上述第一方向正交的方向?yàn)榈诙较驎r，該移位寄存器電路以上述移位寄存器級的數(shù)按i任意決定、在上述第一方向觀察ー個ー個地并列的方式具有第i電路部，該第i電路部各自由通過專用的供給配線被供給的驅(qū)動信號驅(qū)動各上述移位寄存器級。而且，與各上述第i電路部對應(yīng)的上述驅(qū)動信號的供給配線按上述第i電路部設(shè)置?；蛘撸€有，從與對應(yīng)的上述第i電路部相比對于全部的i位于成為與上述第二方向的任一相同的ー側(cè)的第二方向的規(guī)定側(cè)的第一區(qū)域中，對與全部的的i位于成為與上述第一方向的任一相同的ー側(cè)的第一方向的規(guī)定側(cè)，朝向?qū)?yīng)的上述第i電路部配置。另外，在以上的例中，驅(qū)動信號源僅設(shè)置在所謂D2側(cè)的ー側(cè)，不限于此，也可以各自分散Dl側(cè)和D2側(cè)。在該情況下，與D2側(cè)(第一方向的規(guī)定側(cè)和相反側(cè))相比靠Dl側(cè)(第一方向的規(guī)定側(cè))的第i電路部的驅(qū)動信號的供給配線從Dl側(cè)開始配置，與Dl側(cè)相比靠D2側(cè)的第i電路部的驅(qū)動信號的供給配線從D2側(cè)開始配置時，供給配線的長度為移位寄存器電路I的Dl側(cè)和D2側(cè)獲得平衡長度，所以，驅(qū)動信號的波形、從而在移位寄存器級SRk的輸出信號的波形的圓整難以產(chǎn)生差。即，靠第一方向的任ー側(cè)的第一方向的規(guī)定側(cè)設(shè)置的第i電路部的驅(qū)動信號的供給配線，從第一方向的規(guī)定側(cè)朝向?qū)?yīng)的第i電路部配置，靠第一方向的規(guī)定側(cè)和相反側(cè)設(shè)置的第i電路部的驅(qū)動信號的供給配線從與第一方向的規(guī)定側(cè)相反側(cè)朝向?qū)?yīng)的第i電路部配置。實(shí)施例2圖3表示本實(shí)施例的移位寄存器電路I的結(jié)構(gòu)。圖3的移位寄存器電路I為與圖I的移位寄存器電路I相同的結(jié)構(gòu)，但替代圖I的時鐘信號CKA1、CKA2、CKB1、CKB2、柵極開始脈沖信號GSP1、GSP2、清零信號CLR1，按記載的
順序，被輸入有時鐘信號(驅(qū)動信號)CKA12、CKA22、CKB12、CKB22、柵極開始脈沖信號GSP12、GSP22、清零信號CLR2。圖4所示，時鐘信號0^12、0^22、0 12、0 22相對于時鐘信號0^1、0^2、0 1、CKB2，負(fù)載比相同，周期為2倍。柵極開始脈沖信號GSP1、GSP2在I幀期間(1F)的最初的時鐘脈沖期間成為有源。清零信號CLR2在I幀期間(1F)的最后的時鐘脈沖期間成為有源。由此，如圖3的(I)所示，能夠在第一電路部Ia和第二電路部Ib同時進(jìn)行掃描。柵極掃描，也可以對于第一電路部Ia和第二電路部Ib的兩方從D2側(cè)朝向Dl側(cè)的方向進(jìn)行，也可以對于第一電路部Ia從D2側(cè)向Dl側(cè)、對于第二電路部Ib從Dl側(cè)朝向D2側(cè)的方向進(jìn)行。當(dāng)對于第二電路部Ib從Dl側(cè)向D2側(cè)進(jìn)行柵極掃描時，在圖3中，替代對第二電路部Ib的第一級(初級)移位寄存器級SRm + I輸入柵極開始脈沖信號GSP22，在使級聯(lián)連接順序反轉(zhuǎn)的狀態(tài)下，對第二電路部Ib的移位寄存器級SRn輸入柵極開始脈沖信號GSP22，使移位脈沖從Dl側(cè)向D2側(cè)移位。在該情況下，將清零信號CLR2輸入第二電路部Ib的移位寄存器級SRm + I的重置端子RESET。另外，當(dāng)進(jìn)行以上的柵極掃描時，來自源極驅(qū)動器16的數(shù)據(jù)信號的供給方向，如圖3的(2)所示，對于第一電路部Ia在從D2側(cè)朝向Dl側(cè)的方向上進(jìn)行，對于第二電路部Ib在從Dl側(cè)朝向D2側(cè)的方向上進(jìn)行。即，第一電路部Ia驅(qū)動被上下分割的畫面中的上畫面，第二電路部Ib驅(qū)動被上下分割的畫面中的下畫面。這對應(yīng)后述的圖12的(C)的結(jié)構(gòu)。根據(jù)本實(shí)施例的結(jié)構(gòu)，通過上下間獨(dú)立分配的第i電路部驅(qū)動時鐘信號的周期長且被上下分割的畫面的各自，所以，能夠較長地確保子像素PIX的選擇期間。所以，本實(shí)施例的結(jié)構(gòu)特別適合聞精細(xì)、聞速顯不。實(shí)施例3圖5表示本實(shí)施例的移位寄存器電路I的結(jié)構(gòu)。圖5的移位寄存器電路I為與圖I的移位寄存器電路I相同的結(jié)構(gòu)，但替代圖I的時鐘信號CKAl、CKA2、CKBl、CKB2、清零信號CLRl，按記載的順序，被輸入時鐘信號(驅(qū)動信號)CKA13、CKA23、CKB13、CKB23、清零信號 CLR3。如圖6所示，時鐘信號CKA13、CKA23是使時鐘信號CKA1、CKA2的期間t2為保持非有源電平的休止期間的信號。時鐘信號CKB13、CKB23是使時鐘信號CKB1、CKB2的期間tl為保持非有源電平的休止期間的信號。清零信號CLR3是僅在I幀期間(1F)的最后的時鐘脈沖期間成為有源電平的信號。如圖6的(I)所示，柵極掃描在期間tl從D2側(cè)朝向Dl側(cè)進(jìn)行，在期間t2從D2側(cè)朝向Dl側(cè)進(jìn)行。這樣，在本實(shí)施例中，某第i電路部的驅(qū)動信號在其它的第i電路部的動作期間內(nèi)具有休止期間。由此，時鐘信號CKA13、CKA23僅在作為第一電路部Ia的動作期間的期間tl進(jìn)行配線IObUOc的充放電，時鐘信號CKB13、CKB23僅在作為第二電路部Ib的動作期間的期間t2進(jìn)行配線10e、10f的充放電。所以，伴隨驅(qū)動信號的各供給配線的充放電的電カ損失減少休止期間的量，波形的圓整進(jìn)一歩被減輕。另外，在休止期間，也實(shí)現(xiàn)對應(yīng)的第i電路部的動作停止而導(dǎo)致的低消耗電力。實(shí)施例4圖7表不本實(shí)施例的移位寄存器電路2的結(jié)構(gòu)。 圖7的移位寄存器電路2具有第一電路部2a和第二電路部2b。第一電路部2a是在圖I的第一電路部Ia中，替代清零信號CLR，對最終級的移位寄存器級SRm的重置端子RESET輸入第二電路部2b的第一級移位寄存器級SRm + I的輸出信號Gm + I的結(jié)構(gòu)。第二電路部2b是在圖I的第二電路部Ib中，替代柵極開始脈沖信號GSP2移位寄存器級SRm的輸出信號Gm被輸入第一級移位寄存器級SRm + I的設(shè)置端子SET,并且，如上述方式，第一級移位寄存器級SRm + I的輸出信號Gm + I被輸入移位寄存器級SRm的重置端子RESET的結(jié)構(gòu)。另外，第一電路部2a的第一級移位寄存器級SRl的設(shè)置端子SET被輸入有與柵極開始脈沖信號GSPl相同的柵極開始脈沖信號GSP3。另外，替代圖I的時鐘信號CKA1、CKA2、CKBl、CKB2、清零信號CLR，按記載的順序，被輸入有時鐘信號(驅(qū)動信號)CKA13、CKA23、CKB13、CKB23、清零信號 CLR3。如圖8所示，時鐘信號CKA13、CKA23是使時鐘信號CKA1、CKA2的期間t2為保持非有源電平的休止期間的信號。時鐘信號CKB13、CKB23是使時鐘信號CKB1、CKB2的期間tl為保持非有源電平的休止期間的信號。清零信號CLR3是僅在I幀期間(1F)的最后的時鐘脈沖期間成為有源電平的信號，僅被輸入第二電路部2b的最終級的移位寄存器級SRn的重
置端子。如圖7的(I)所示，柵極掃描在期間tl從D2側(cè)朝向Dl側(cè)進(jìn)行，在期間t2從D2側(cè)朝向Dl側(cè)進(jìn)行。由此，時鐘信號CKA13、CKA23僅在作為第一電路部2a的動作期間的期間tl進(jìn)行配線IObUOc的充放電，時鐘信號CKB13、CKB23僅在作為第二電路部2b的動作期間的期間t2進(jìn)行配線10e、10f的充放電。所以，伴隨驅(qū)動信號的各供給配線的充放電的電カ損失減少，波形的圓整進(jìn)一歩被減輕。另外，第一電路部2a在期間t2停止動作、第二電路部2b在期間Tl停止動作的量被低消耗電カ化。另外，通過某第i電路部的最終級的移位寄存器級輸出的移位脈沖作為移位脈沖被輸入其它的第i電路部的第一級移位寄存器級，開始脈沖信號(在此，柵極開始脈沖信號)數(shù)量減少。所以，供給開始脈沖信號的電カ被削減，并且，供給開始脈沖信號的配線減少，能夠?qū)崿F(xiàn)節(jié)省面積。
實(shí)施例5圖9表不本實(shí)施例的移位寄存器電路3的結(jié)構(gòu)。圖9的移位寄存器電路3具有第一電路部3a和第二電路部3b。第一電路部3a為與圖I的第一電路部Ia相同的結(jié)構(gòu)。第一電路部2a的第一級移位寄存器級SRl的設(shè)置端子SET被輸入與柵極開始脈沖信號GSPl相同的柵極開始脈沖信號GSP4。第二電路部3b為在圖I的第二電路部Ib中，替代柵極開始脈沖信號GSP2，被輸入接著說明的時鐘信號CKA14的結(jié)構(gòu)。另外，替代圖I的時鐘信號CKA1、CKA2、CKB1、CKB2、清零信號CLR，按記載的順序，被輸入時鐘信號(驅(qū)動信號)CKA14、CKA24、CKB14、CKB24、清零信號CLR3。如圖10所示，時鐘信號CKA14是在時鐘信號CKAl的期間tl進(jìn)行動作，并且，以期 間t2的最初的時鐘脈沖CK Z的期間為有源電平進(jìn)行動作，另ー方面，使期間t2的殘留的期間為保持非有源電平的休止期間的信號。時鐘信號CKA24是使時鐘信號CKA2的期間t2為保持非有源電平的休止期間的信號。時鐘信號CKB14、CKB24是使時鐘信號CKB1、CKB2的期間tl為保持非有源電平的休止期間的信號。清零信號CLR3是僅在I幀期間(IF)的最后的時鐘脈沖期間成為有源電平的信號。如圖9的(I)所示，柵極掃描在期間tl從D2側(cè)朝向Dl側(cè)進(jìn)行，在期間t2從D2側(cè)朝向Dl側(cè)進(jìn)行。此時，在期間tl中，第二電路部Ib由于時鐘信號CKB14、CKB24休止而停止動作，所以當(dāng)轉(zhuǎn)移至期間t2時，在第二電路部3b的第一級移位寄存器級SRm + 1，時鐘信號CKA14的時鐘脈沖CKZ作為柵極開始脈沖信號被輸入設(shè)置端子SET。由此，第二電路部3b開始移位動作。此外，在圖9中，也可以替代對第二電路部3b的第一級移位寄存器級SRm + I輸入時鐘信號CKA14的脈沖，在使級聯(lián)連接順序?yàn)榉崔D(zhuǎn)的狀態(tài)下，對第二電路部3b的移位寄存器級SRn輸入時鐘信號CKA14的時鐘脈沖CKZ，使移位脈沖從Dl側(cè)向D2側(cè)移位。在該情況下，將清零信號CLR3輸入第二電路部3b的移位寄存器級SRm + I的重置端子RESET。根據(jù)本實(shí)施例的結(jié)構(gòu)，時鐘信號CKA14、CKA24僅在作為第一電路部3a的動作期間的期間tl進(jìn)行配線IObUOc的充放電，時鐘信號CKB14、CKB24僅在作為第二電路部3b的動作期間的期間t2進(jìn)行配線10e、10f的充放電。所以，伴隨驅(qū)動信號的各供給配線的充放電的電カ損失減少，波形的圓整(rounding)被進(jìn)ー步減輕。另外，第一電路部3a在期間t2停止動作、第二電路部3b在期間tl停止動作的量被低消耗電カ化。另外，由于具有休止期間的某驅(qū)動信號的、轉(zhuǎn)移至休止期間的最前邊的最后的脈沖作為某第i電路部的移位脈沖被輸入，所以移位寄存器電路I的開始脈沖(在此，柵極開始脈沖信號)數(shù)量減少。所以，供給開始脈沖信號的電カ被削減，并且，供給開始脈沖信號的配線減少，能夠?qū)崿F(xiàn)節(jié)省面積。以上對各實(shí)施例進(jìn)行了說明。此外，對在柵極掃描方向和數(shù)據(jù)信號的供給方向上存在變化的情況進(jìn)行了述說，但配合那些變化，能夠?qū)⒁壕э@示裝置11的結(jié)構(gòu)如圖12的(a) (C)的方式適當(dāng)變更。圖12的(a)是各第i電路部的柵極掃描方向從距設(shè)置在顯示面板12的上部的源極驅(qū)動器16近的一側(cè)向遠(yuǎn)的ー側(cè)進(jìn)行，或者從距源極驅(qū)動器16遠(yuǎn)的一方向近的一方進(jìn)行，并且，從距源極驅(qū)動器16近的一側(cè)向遠(yuǎn)的ー側(cè)供給數(shù)據(jù)信號的結(jié)構(gòu)。圖12的(b)是各第i電路部的柵極掃描方向從距設(shè)置在顯示面板12的下部的源極驅(qū)動器16近的一側(cè)向遠(yuǎn)的ー側(cè)開始進(jìn)行，或者從距源極驅(qū)動器16遠(yuǎn)的一方向近的一方開始進(jìn)行，并且，從距源極驅(qū)動器16近的一側(cè)向遠(yuǎn)的ー側(cè)供給數(shù)據(jù)信號的結(jié)構(gòu)。圖12的(C)是將畫面上下二分割為第一畫面和第二畫面，將各第i電路部分為上畫面(第一畫面)用和下畫面(第二畫面)用，并且,設(shè)置有上畫面用的控制基板14a、可撓性印刷基板13a、源極驅(qū)動器(第一數(shù)據(jù)信號線驅(qū)動電路)16a、和下畫面用的控制基板14b、可撓性印刷基板13b、源極驅(qū)動器(第二數(shù)據(jù)信號線驅(qū)動電路)16b的結(jié)構(gòu)。在該情況下，柵極掃描方向和數(shù)據(jù)信號的供給，可以從距對應(yīng)的源極驅(qū)動器近的一側(cè)向遠(yuǎn)的ー側(cè)開始進(jìn)行，對于柵極掃描方向，也可以從上下畫面任ー側(cè)開始進(jìn)行。另外，作為顯示裝置能夠采用EL顯示裝置等其它的顯示裝置。如上所述，本發(fā)明的移位寄存器電路，其特征在于，包括第i電路部，其級聯(lián)連接 有多個移位寄存器級，各上述第i電路部通過上述第i電路部各自專用的供給配線被供給驅(qū)動各上述移位寄存器級的驅(qū)動信號；和上述供給配線，其中，i為各個I < i < N的整數(shù)，N為2以上的整數(shù)。根據(jù)上述的發(fā)明，驅(qū)動信號的供給配線的與其它的配線的交叉部位減少很大，所以，能夠大幅度減少驅(qū)動信號的供給配線平均一根的交叉電容。另外，驅(qū)動信號的供給配線平均一根的移位寄存器級的連接數(shù)減少很大，所以，在與移位寄存器級的連接部中的寄生電容的合計大幅度減少。由此，從而能夠使從驅(qū)動信號源供給至驅(qū)動信號的供給配線的驅(qū)動信號的波形、移位寄存器級的輸出信號的波形為比現(xiàn)有的波動小的波形。所以，即使不增大驅(qū)動信號源的電壓范圍和增大晶體管尺寸(溝道寬度)，也能夠提高負(fù)載的充電率，能夠増大移位寄存器級的動作余量。如上所述，起到能夠?qū)崿F(xiàn)能夠確保充分的動作余量的移位寄存器電路的效果。本發(fā)明的移位寄存器電路，其特征在于，在電路的形成面中，當(dāng)設(shè)沿移位方向的方向?yàn)榈谝环较颍O(shè)與上述第一方向正交的方向?yàn)榈诙较驎r，上述第i電路部配置成按照i任意設(shè)定上述移位寄存器級的數(shù)量，在上述第一方向上觀察時ー個ー個地并列，與各上述第i電路部對應(yīng)的上述驅(qū)動信號的供給配線，在與對應(yīng)的上述第i電路部相比位于成為上述第二方向的任ー對于全部的i相同的ー側(cè)的第二方向的規(guī)定側(cè)的第一區(qū)域中，從成為上述第一方向的任ー對于全部的i相同的ー側(cè)的第一方向的規(guī)定側(cè)，向?qū)?yīng)的上述第i電路部配置。根據(jù)上述的發(fā)明，起到在僅在第一方向的規(guī)定側(cè)配置有驅(qū)動信號源的情況下，能夠?qū)崿F(xiàn)能夠確保充分的動作余量的移位寄存器電路的效果。本發(fā)明的移位寄存器電路，其特征在于，上述供給配線具有在上述第一方向上延伸的主配線；和支配線，其從上述主配線向?qū)?yīng)的上述第i電路部分別分支，并與上述第i電路部連接。根據(jù)上述的發(fā)明，起到能夠較大削減具有主配線和支配線的交叉電容的效果。本發(fā)明的移位寄存器電路，其特征在于，在與沿上述第一方向的方向上觀察位于距上述第一方向的規(guī)定側(cè)越遠(yuǎn)的位置的上述第i電路部對應(yīng)的上述供給配線的上述主配線，越配置于上述第一區(qū)域的上述第二方向的規(guī)定側(cè)。
根據(jù)上述的發(fā)明，起到在僅在第一方向的規(guī)定側(cè)配置驅(qū)動信號源的情況下，能夠?qū)⒔徊骐娙莸陌l(fā)生部位抑制到最小限度的效果。本發(fā)明的移位寄存器電路，其特征在于，在電路的形成面中，設(shè)沿移位方向的方向?yàn)榈谝环较?，設(shè)與上述第一方向正交的方向?yàn)榈诙较驎r，與各上述第i電路部對應(yīng)的上述驅(qū)動信號的供給配線，在與對應(yīng)的上述第i電路部相比位于成為與上述第二方向的任一對于全部的i相同的ー側(cè)的第二方向的規(guī)定側(cè)的第一區(qū)域中，靠與成為上述第一方向的任ー側(cè)的第一方向的規(guī)定側(cè)設(shè)置的上述第i電路部的驅(qū)動信號的供給配線，從上述第一方向的規(guī)定側(cè)向?qū)?yīng)的上述第i電路部配置，靠與上述第一方向的規(guī)定側(cè)相反的一側(cè)設(shè)置的上述第i電路部的驅(qū)動信號的供給配線，從與上述第一方向的規(guī)定側(cè)相反的一側(cè)向?qū)?yīng)的上述第i電路部配置。根據(jù)上述的發(fā)明，驅(qū)動信號的供給配線的長度形成為在移位寄存器電路的第一方向的規(guī)定側(cè)和其相反側(cè)獲得平衡長度，所以，驅(qū)動信號的波形、在移位寄存器級的輸出信號的波形的圓整(rounding)難以產(chǎn)生差。 本發(fā)明的移位寄存器電路，其特征在于，上述供給配線具有在上述第一方向上延伸的主配線；和支配線，其從上述主配線向?qū)?yīng)的上述第i電路部分別分支，并與上述第i電路部連接。根據(jù)上述的發(fā)明，起到能夠較大削減具有主配線和支配線的交叉電容的效果。本發(fā)明的移位寄存器電路，其特征在于，某上述第i電路部的上述驅(qū)動信號在其它的上述第i電路部的動作期間內(nèi)具有休止期間。根據(jù)上述的發(fā)明，起到伴隨驅(qū)動信號的各供給配線的充放電的電カ損失減少休止期間的量，波形的圓整被進(jìn)ー步減輕的效果。另外，起到也實(shí)現(xiàn)在休止期間、對應(yīng)的第i電路部的動作停止引起的低消耗電カ化的效果。本發(fā)明的移位寄存器電路，其特征在于，具有上述休止期間的某上述驅(qū)動信號的、向上述休止期間轉(zhuǎn)移之前的最后的脈沖，作為某上述第i電路部的移位脈沖被輸入。根據(jù)上述的發(fā)明，具有休止期間的某驅(qū)動信號的、轉(zhuǎn)移至休止期間之前的最后的脈沖作為某第i電路部的移位脈沖被輸入，由此移位寄存器電路的開始脈沖數(shù)減少。所以起到供給開始脈沖信號的電カ被削減，并且，供給開始脈沖信號的配線減少，能夠?qū)崿F(xiàn)節(jié)省面積的效果。本發(fā)明的移位寄存器電路，其特征在于，某上述第i電路部的最終級的上述移位寄存器級輸出的移位脈沖，作為移位脈沖被輸入其它的上述第i電路部的第一級上述移位寄存器級。根據(jù)上述的發(fā)明，某第i電路部的最終級的移位寄存器級輸出的移位脈沖之外移位脈沖被輸入其它的第i電路部的第一級移位寄存器級，由此，開始脈沖信號數(shù)減少。所以，起到供給開始脈沖信號的電カ被削減，并且，供給開始脈沖信號的配線減少，能夠?qū)崿F(xiàn)節(jié)省面積的效果。本發(fā)明的移位寄存器電路，其特征在于使用非晶娃、多晶娃、CG娃、微晶娃和非晶氧化物半導(dǎo)體中的至少任ー個形成。根據(jù)上述的發(fā)明，起到能夠使用上述材料將移位寄存器形成在單片電路的電路的效果。
本發(fā)明的顯示裝置，其特征在于，具有上述移位寄存器電路。根據(jù)上述的發(fā)明，起到能夠?qū)崿F(xiàn)動作余量大、高品位顯示的顯示裝置的效果。本發(fā)明的顯示裝置，其特征在于，畫面被二分割為第一畫面和第二畫面，各上述第i電路部分為上述第一畫面用或者上述第二畫面用，上述顯示裝置具有供給與上述第一畫面對應(yīng)的數(shù)據(jù)信號的第一數(shù)據(jù)信號線驅(qū)動電路；和供給與上述第二畫面對應(yīng)的數(shù)據(jù)信號的第二數(shù)據(jù)信號線驅(qū)動電路。根據(jù)上述的發(fā)明，能夠通過周期長的驅(qū)動信號，通過上下間獨(dú)立分配的第i電路部驅(qū)動被上下分割的畫面的各個畫面，所以，起到能夠較長地確保子像素的選擇期間的效果。所以，起到能夠良好進(jìn)行高精細(xì)、高速顯示的效果。本發(fā)明的移位寄存器電路的驅(qū)動方法，其特征在于，移位寄存器電路包括級聯(lián)連接有多個移位寄存器級的各個第i電路部，通過上述第i電路部各自專用的供給配線供給驅(qū)動各上述移位寄存器級的驅(qū)動信號，其中，i為I < i < N的整數(shù)，N為2以上的整數(shù)。 根據(jù)上述的發(fā)明，起到能夠?qū)崿F(xiàn)能夠確保充分的動作余量的移位寄存器電路的驅(qū)動方法的效果。本發(fā)明不限定于上述的實(shí)施方式，基于技術(shù)常識對上述實(shí)施方式進(jìn)行適當(dāng)變更的方式和將它們組合獲得的方式也包含于本發(fā)明的實(shí)施方式。產(chǎn)業(yè)上的可利用性本發(fā)明能夠適合用于有源矩陣型的顯示裝置。附圖標(biāo)記說明I 移位寄存器電路Ia第一電路部(第i電路部)Ib第二電路部(第i電路部)2a第一電路部(第i電路部)2b第二電路部(第i電路部)3a第一電路部(第i電路部)3b第二電路部(第i電路部)IOb配線(供給配線)IOc配線(供給配線)IOe配線(供給配線)IOf配線(供給配線)IOb (I)主配線IOc (I)主配線IOe (I)主配線IOf (I)主配線IOb (2)支配線IOc (2)支配線IOe (2)支配線IOf (2)支配線11 液晶顯示裝置(顯示裝置)
12 顯示面板12a 有源區(qū)域12b (I) 區(qū)域(第一區(qū)域)16a 源極驅(qū)動器(第一數(shù)據(jù)信號線驅(qū)動電路)16b 源極驅(qū)動器(第二數(shù)據(jù)信號線驅(qū)動電路)SRk 級(移位寄存器級)CKA1、CKA2、CKB1、CKB2 時鐘信號(驅(qū)動信號) CKA12、CKA22、CKB12、CKB22 時鐘信號(驅(qū)動信號)CKA13、CKA23、CKB13、CKB23 時鐘信號(驅(qū)動信號)CKA14、CKA24、CKB14、CKB24 時鐘信號(驅(qū)動信號)D 方向(第一方向)Dl (側(cè))(第一方向的規(guī)定側(cè))D2 (側(cè))(與第一方向的規(guī)定側(cè)相反的ー側(cè))E 方向(第二方向)El (側(cè))(第二方向的規(guī)定側(cè))
權(quán)利要求
1.ー種移位寄存器電路，其特征在于，具有 第i電路部，其級聯(lián)連接有多個移位寄存器級，各所述第i電路部通過所述第i電路部各自專用的供給配線被供給驅(qū)動各所述移位寄存器級的驅(qū)動信號；和 所述供給配線， 其中，i為各個I≤i≤N的整數(shù)，N為2以上的整數(shù)。
2.如權(quán)利要求I所述的移位寄存器電路，其特征在干 在電路的形成面中，當(dāng)設(shè)沿移位方向的方向?yàn)榈谝环较?，設(shè)與所述第一方向正交的方向?yàn)榈诙较驎r， 所述第i電路部配置成按照i任意設(shè)定所述移位寄存器級的數(shù)量，在所述第一方向上觀察時ー個ー個地并列， 與各所述第i電路部對應(yīng)的所述驅(qū)動信號的供給配線，在與對應(yīng)的所述第i電路部相比位于成為所述第二方向的任ー對于全部的i相同的ー側(cè)的第二方向的規(guī)定側(cè)的第一區(qū)域中，從成為所述第一方向的任ー對于全部的i相同的ー側(cè)的第一方向的規(guī)定側(cè)，向?qū)?yīng)的所述第i電路部配置。
3.如權(quán)利要求2所述的移位寄存器電路，其特征在干 所述供給配線具有在所述第一方向上延伸的主配線；和支配線，其從所述主配線向?qū)?yīng)的所述第i電路部分別分支，并與所述第i電路部連接。
4.如權(quán)利要求3所述的移位寄存器電路，其特征在干 在與沿所述第一方向的方向上觀察位于距所述第一方向的規(guī)定側(cè)越遠(yuǎn)的位置的所述第i電路部對應(yīng)的所述供給配線的所述主配線，越配置于所述第一區(qū)域的所述第二方向的規(guī)定側(cè)。
5.如權(quán)利要求I所述的移位寄存器電路，其特征在干 在電路的形成面中，設(shè)沿移位方向的方向?yàn)榈谝环较?，設(shè)與所述第一方向正交的方向?yàn)榈诙较騾迹? 與各所述第i電路部對應(yīng)的所述驅(qū)動信號的供給配線，在與對應(yīng)的所述第i電路部相比位于成為與所述第二方向的任ー對于全部的i相同的ー側(cè)的第二方向的規(guī)定側(cè)的第一區(qū)域中， 靠與成為所述第一方向的任ー側(cè)的第一方向的規(guī)定側(cè)設(shè)置的所述第i電路部的驅(qū)動信號的供給配線，從所述第一方向的規(guī)定側(cè)向?qū)?yīng)的所述第i電路部配置， 靠與所述第一方向的規(guī)定側(cè)相反的一側(cè)設(shè)置的所述第i電路部的驅(qū)動信號的供給配線，從與所述第一方向的規(guī)定側(cè)相反的ー側(cè)向?qū)?yīng)的所述第i電路部配置。
6.如權(quán)利要求5所述的移位寄存器電路，其特征在干 所述供給配線具有在所述第一方向上延伸的主配線；和支配線，其從所述主配線向?qū)?yīng)的所述第i電路部分別分支，并與所述第i電路部連接。
7.如權(quán)利要求I至6任一項(xiàng)所述的移位寄存器電路，其特征在于 某所述第i電路部的所述驅(qū)動信號在其它的所述第i電路部的動作期間內(nèi)具有休止期間。
8.如權(quán)利要求7所述的移位寄存器電路，其特征在干 具有所述休止期間的某所述驅(qū)動信號的、向所述休止期間轉(zhuǎn)移之前的最后的脈沖，作為某所述第i電路部的移位脈沖被輸入。
9.如權(quán)利要求I至7任一項(xiàng)所述的移位寄存器電路，其特征在于 某所述第i電路部的最終級的所述移位寄存器級輸出的移位脈沖，作為移位脈沖被輸入其它的所述第i電路部的第一級所述移位寄存器級。
10.如權(quán)利要求I至9任一項(xiàng)所述的移位寄存器電路，其特征在于 使用非晶硅、多晶硅、CG硅、微晶硅和非晶氧化物半導(dǎo)體中的至少任ー個形成。
11.一種顯示裝置，其特征在干 具有權(quán)利要求I至10中任一項(xiàng)所述的移位寄存器電路。
12.如權(quán)利要求11所述的顯示裝置，其特征在干 畫面被二分割為第一畫面和第二畫面，各所述第i電路部分為所述第一畫面用或者所述第二畫面用， 所述顯示裝置具有供給與所述第一畫面對應(yīng)的數(shù)據(jù)信號的第一數(shù)據(jù)信號線驅(qū)動電路；和 供給與所述第二畫面對應(yīng)的數(shù)據(jù)信號的第二數(shù)據(jù)信號線驅(qū)動電路。
13.ー種移位寄存器電路的驅(qū)動方法，其特征在干 移位寄存器電路包括級聯(lián)連接有多個移位寄存器級的各個第i電路部，通過所述第i電路部各自專用的供給配線供給驅(qū)動各所述移位寄存器級的驅(qū)動信號，其中，i為I彡i彡N的整數(shù)，N為2以上的整數(shù)。
全文摘要
本發(fā)明具有第i電路部(1a、1b)(i為各個1≤i≤N(N為2以上的整數(shù))的整數(shù))，其級聯(lián)連接有多個移位寄存器級(SR1、SR2、…、SRn)，通過上述第i電路部(1a、1b)各自專用的供給配線(10b、10c、10e、10f)被供給驅(qū)動各上述移位寄存器級(SR1、SR2、…、SRn)的驅(qū)動信號(CKA1、CKA2、CKB1、CKB2)；和上述供給配線(10b、10c、10e、10f)。
文檔編號G09G3/36GK102870163SQ20118002126
公開日2013年1月9日 申請日期2011年1月28日 優(yōu)先權(quán)日2010年4月28日
發(fā)明者嶋田純也, 田中信也, 菊池哲郎, 山崎周郎, 吉田昌弘, 堀內(nèi)智, 小笠原功 申請人:夏普株式會社