存儲器設備的制作方法
【專利摘要】本發(fā)明涉及一種具有主存儲器元件（110）的存儲器設備（100）。根據(jù)本發(fā)明，存儲器設備（100）具有分析設備（120），該分析設備被構造為確定主存儲器元件（110）是否經(jīng)歷狀態(tài)改變（212）并且將副存儲器元件（130）操控為，使得當（a）主存儲器元件（110）經(jīng)歷狀態(tài)改變（212）時，副存儲器元件（130）不實施狀態(tài)改變（212），以及當（b）主存儲器元件（110）未經(jīng)歷狀態(tài)改變（212）時，副存儲器元件（130）實施狀態(tài)改變（212）。
【專利說明】存儲器設備

【技術領域】
[0001] 本發(fā)明涉及根據(jù)權利要求1的前序部分所述的存儲器設備以及根據(jù)并列權利要 求所述的方法和計算機程序。

【背景技術】
[0002] 從市場上已知如下的數(shù)字電路、尤其是數(shù)字集成電路：所述電路在存儲器元件、例 如雙穩(wěn)態(tài)觸發(fā)電路、即所謂的觸發(fā)器的內部切換過程中導致工作電流的至少脈沖狀改變。 工作電流的所述改變可以在集成電路之外被測量，由此可以借助于預先已知的方法和算法 來推斷出存儲器元件的相應的數(shù)據(jù)內容。這一般來說是不期望的。


【發(fā)明內容】

[0003] 本發(fā)明所基于的問題通過根據(jù)權利要求1所述的存儲器設備以及通過根據(jù)并列 權利要求所述的方法和計算機程序來解決。有利的擴展方案在從屬權利要求中說明。對于 本發(fā)明重要的特征還在后面的描述和附圖中找出，其中這些特征可以單獨地以及以不同組 合地對于本發(fā)明是重要的，而無需對此再次明確指明。
[0004] 本發(fā)明涉及一種具有主存儲器元件的存儲器設備。根據(jù)本發(fā)明，該存儲器設備具 有分析設備，該分析設備被構造為確定主存儲器元件是否經(jīng)歷狀態(tài)改變并且將副存儲器元 件操控為，使得當 (a) 主存儲器元件經(jīng)歷狀態(tài)改變時副存儲器元件不實施狀態(tài)改變，以及當 (b) 主存儲器元件未經(jīng)歷狀態(tài)改變時副存儲器元件實施狀態(tài)改變。
[0005] 存儲器設備是用于持久和/或暫時存儲數(shù)字數(shù)據(jù)的電路。通過本發(fā)明有利地實 現(xiàn)：存儲器設備一優(yōu)選地在時間上周期性地一總的來說總是經(jīng)歷或實施其狀態(tài)的恰好一次 改變。例如，主存儲器元件是觸發(fā)器(雙穩(wěn)態(tài)觸發(fā)電路)，其在其數(shù)據(jù)輸入端由連接在前面的 邏輯門或連接在前面的其他觸發(fā)器的輸出端來操控。根據(jù)該操控，主存儲器元件按照情況 地經(jīng)歷或不經(jīng)歷狀態(tài)改變。根據(jù)本發(fā)明，副存儲器元件可以這樣說表現(xiàn)為與其"互補的"。 在此，基本上不重要的是，副存儲器元件的狀態(tài)相對于主存儲器元件的（分別未進行的）狀 態(tài)改變的方向在哪個方向上改變。本發(fā)明有利地利用如下認識：饋送給存儲器設備的工作 電流的由相應狀態(tài)改變引起--并且一般而言為短時-的增加基本上不依賴于狀態(tài)改 變的方向。通過本發(fā)明妨礙或甚至實際上防止：主存儲器元件的相應狀態(tài)可以借助于對工 作電流的分析或者借助于對電場和/或磁場的測量在存儲器設備的周圍空間中被確定。
[0006] 為此，本發(fā)明有利地使用"確定性"的方法，也就是說，為了執(zhí)行不需要隨機信號或 偽隨機信號以及為此所需的物理元件。由此，在存在可能的外部干擾電場或干擾磁場時可 以避免"真實的"隨機信號的問題。此外，本發(fā)明僅僅需要對相應電路架構進行補充，其中 優(yōu)選地使用標準單元、例如客戶專用集成電路。對單元本身的修改、即例如在有關半導體襯 底中對晶體管或門的物理實施是不需要的。因此，可以將成本和風險保持得小。此外，根據(jù) 本發(fā)明對現(xiàn)有數(shù)字存儲器設備的補充需要半導體襯底("芯片"）上的比較少的附加面積并 且是相應成本有利的。根據(jù)本發(fā)明，僅僅補充("鏡像")這樣的存儲器設備，即應當被保護免 受對要處理數(shù)據(jù)的未經(jīng)授權的讀取的具體觸發(fā)器和/或由其構造的寄存器。例如，密碼設 備中的要保護的8位寄存器基本上僅僅需要補充另一 8位寄存器來用于"鏡像"。甚至當應 當總體上保護128位寄存器時，這粗略計算僅僅需要大致1000個附加的門等效，這與其他 方法相比可能是小的。此外，根據(jù)本發(fā)明的存儲器設備是可良好伸縮的，也就是說，其可以 簡單地擴展到幾乎任意規(guī)模，因為相應電路僅須在觸發(fā)器和門的層面上被改變或補充。一 般而言可能足夠的是，根據(jù)本發(fā)明僅僅保護電路的比較小的區(qū)域。由此，也可以將對電功率 的附加消耗保持得小。
[0007] 在一個優(yōu)選的實施方式中，副存儲器元件是存儲器設備的組成部分。但是可替代 地，副存儲器元件也可以被實施或布置為與存儲器設備或主存儲器元件分開。
[0008] 在根據(jù)本發(fā)明的存儲器設備的一個擴展方案中，分析設備具有比較器，其中主存 儲器元件的輸入端和相關輸出端與比較器連接，并且其中比較器的輸出端與副存儲器元件 的輸入端連接。在此，比較器被構造為將副存儲器元件操控為，使得 a) 如果比較器識別到主存儲器元件的輸入端和輸出端處的位值相等，則副存儲器元件 改變其輸出端處的位值；以及 b) 如果比較器識別到主存儲器元件的輸入端和輸出端處的位值不相等，則副存儲器元 件不改變其輸出端處的位值。
[0009] 由于主存儲器元件的當前狀態(tài)存在于其輸出端處并且同時在其輸入端處可以檢 測接下來的狀態(tài)，因此比較器能夠可以這樣說預測在下一（時鐘）步中是否進行狀態(tài)改變。 一般來說對此足夠的是，分析設備僅僅包括比較器，該比較器優(yōu)選地是借助于邏輯門來實 施的。存儲器設備的所述結構使得能夠特別簡單地實施根據(jù)本發(fā)明的原理。由此，一方面 存儲器設備僅僅需要比較少的附加的安裝空間或面積，并且另一方面需要來自工作電壓的 少量附加電流，由此減少或避免針對主存儲器元件的狀態(tài)的其他可能的"攻擊可能性"。 [0010] 在存儲器舍別的另一擴展方案中，主和副存儲器元件是邊沿觸發(fā)寄存器。由此，根 據(jù)本發(fā)明的存儲器設備的應用可能性被有利地擴大，因為大量數(shù)字電路同樣根據(jù)時鐘信號 的邊沿來控制。
[0011] 尤其是可以規(guī)定：主和副存儲器元件被構造為至少大致同時改變其輸出端處的位 值。在此，術語"同時"應當參照時間參考、例如時鐘信號的邊沿來理解。由此使得主和副存 儲器元件的根據(jù)本發(fā)明的可替代的狀態(tài)改變能夠基本上周期性地在相同時間柵格中進行。 但是根據(jù)本發(fā)明，主存儲器元件和副存儲器元件不同時在分別相同的時鐘步中改變其輸出 端處的位值。因此，強烈妨礙或甚至阻止了借助于對工作電流等的測量來確定主存儲器元 件的狀態(tài)的可能性。
[0012] 在根據(jù)本發(fā)明的存儲器設備的另一擴展方案中，主存儲器元件包括至少一個D觸 發(fā)器并且副存儲器元件包括至少一個T觸發(fā)器。在此，術語"D"和"T"分別是指英語術語 "delay (延遲)"（運行時間）和"toggle (開關)"（切換)。例如，D觸發(fā)器或T觸發(fā)器在功 能上對應于已知的分立觸發(fā)器類型"7474"或"74112"。因此，T觸發(fā)器可以被實施成所謂 的"JK觸發(fā)器"。D觸發(fā)器用在大量數(shù)字電路中，并且T觸發(fā)器是特別適用于根據(jù)本發(fā)明的 目的的元件。
[0013] 在另一擴展方案中，主存儲器元件包括至少一個D觸發(fā)器并且副存儲器元件同樣 包括至少一個D觸發(fā)器。在此，副存儲器元件的D觸發(fā)器例如借助于邏輯門在功能上被補 充成T觸發(fā)器。由此，根據(jù)本發(fā)明的存儲器設備有利地僅僅需要一種觸發(fā)器類型，由此必要 時可以節(jié)省花費和成本。
[0014] 本發(fā)明特別有效的是，副存儲器元件的輸出端被施加有電容負載，使得副存儲器 元件的輸出端處的整個電容負載至少大致可以與主存儲器元件的相應輸出端處的整個 電容負載相比較。尤其是在常用的所謂CMOS電路(英語'Complementary Metal Oxide Semiconductor"（互補金屬氧化物半導體)）的情況下，工作電流在觸發(fā)器的狀態(tài)改變期間 的短時增加大致成比例地依賴于所連接的電容負載。該負載第一部分包括觸發(fā)器本身中的 寄生電容，并且第二部分包括從觸發(fā)器的輸出端通向另一觸發(fā)器和/或邏輯門的線路的寄 生電容、以及所述觸發(fā)器和/或邏輯門的輸入電容。因此，可以有利地將（附加的）電容負載 連接到副存儲器元件。由此，使得能夠至少大致相同地改變存儲器設備的工作電流，并且更 確切地不依賴于在相應的（時鐘）步中是恰好主存儲器元件還是副存儲器元件經(jīng)歷或實施 狀態(tài)改變。由此，改善了本發(fā)明的效果。
[0015] 在本發(fā)明的一個優(yōu)選的擴展方案中，主存儲器元件、分析設備和副存儲器元件尤 其是借助于CMOS單元被實施在共同的集成電路中或者被實施成ASIC或FPGA。例如，CMOS 單元被實施成標準單元，由此得出存儲器設備的特別好的可再現(xiàn)性。針對ASIC電路(英語 "Application-Specific Integrated Circuit"（專用集成電路)）或者 FPGA 電路(英語 "Field-Programmable Gate Array"（現(xiàn)場可編程門陣列））得出可比較的情況。本發(fā)明有 利地可應用于集成電路的這些實施方式，因為由于比較高的封裝密度，可能導致尤其是通 過測量工作電流來確定主存儲器元件的狀態(tài)的"攻擊"。這恰好可以通過本發(fā)明來妨礙或甚 至阻止。
[0016] 此外可以規(guī)定，比較器包括至少一個異或門。一般而言，除了異或門以外，比較器 或分析設備不需要另外的邏輯門。由此，根據(jù)本發(fā)明的存儲器設備可以有利地以簡單和成 本有效的方式來實施。
[0017] 此外，本發(fā)明可以有利地應用于包括至少兩個存儲器設備一如上面在多個擴展 方案中所述一的存儲器寄存器。由此，本發(fā)明可以有利地不僅僅應用于單體觸發(fā)器，而且 還可應用于數(shù)字存儲器設備的幾乎任意實施方式，例如可應用于并行或串行移位寄存器以 及狀態(tài)機等等。能夠理解，本發(fā)明也可應用于布置在共同的集成電路中的多個或甚至全部 存儲器寄存器。因此，本發(fā)明是幾乎可任意擴展的。
[0018] 此外，本發(fā)明涉及一種用于運行具有主存儲器元件和副存儲器元件的存儲器設備 的方法，其中借助于分析設備來確定主存儲器元件是否經(jīng)歷狀態(tài)改變，并且其中副存儲器 元件被分析設備操控為，使得當 (a) 主存儲器元件經(jīng)歷狀態(tài)改變時副存儲器元件不實施狀態(tài)改變，以及當 (b) 主存儲器元件未經(jīng)歷狀態(tài)改變時副存儲器元件實施狀態(tài)改變。針對根據(jù)本發(fā)明的 方法得出與上面已經(jīng)結合根據(jù)本發(fā)明的存儲器設備所描述的類似可比較的優(yōu)點。
[0019] 尤其是可以將該方法用于妨礙針對包括至少一個根據(jù)本發(fā)明的存儲器設備的密 碼裝置的旁路攻擊。在此，該密碼裝置可以包括單體觸發(fā)器和/或幾乎任意其他數(shù)字存儲 器設備，例如并行或串行的移位寄存器等等。
[0020] 此外，本發(fā)明包括具有計算機程序的計算機程序產(chǎn)品，所述計算機程序用于改變 和/或補充用于描述至少一個具有主存儲器元件的存儲器設備的網(wǎng)表和/或源程序正文。 根據(jù)本發(fā)明，該計算機程序被構造為針對相應主存儲器元件在網(wǎng)表或源程序正文中補充 分別相關的分析設備和分別相關的副存儲器元件。例如，借助于根據(jù)本發(fā)明的計算機程 序來改變或補充描述密碼裝置的VHDL源程序正文（VHDL，英語"Very High Definition Language"（超高級定義語言)）。在此，現(xiàn)有主存儲器元件可以被標識出并且如所述那樣被 補充根據(jù)本發(fā)明的相關分析設備(或類似物）以及相關的副存儲器元件。同樣可能的是，如 根據(jù)本發(fā)明所述那樣補充主存儲器元件的可預先給定的部分。接著，VHDL源程序正文可以 以本身公知方式被進一步處理，以便定義相應的集成電路并因此最終產(chǎn)生該集成電路。因 此，該計算機程序是用于給所述一個或多個現(xiàn)有的主存儲器元件補充相應的相關分析設備 和副存儲器元件的方法的一個可能的實施方式。

【專利附圖】

【附圖說明】
[0021] 接下來參考附圖闡述本發(fā)明的示例性的實施方式。在附圖中： 圖1示出了具有主存儲器元件、副存儲器元件和比較器的存儲器設備的框圖； 圖2示出了具有圖1的元件處的信號的時序圖； 圖3示出了具有漢明距離的分布的第一圖表； 圖4示出了具有漢明距離的分布的第二圖表；和 圖5示出了用于運行圖1的存儲器設備的方法的流程圖。

【具體實施方式】
[0022] 即使在不同實施方式中，對于所有附圖中的等效元件和參量使用相同的附圖標 記。
[0023] 圖1示出了用于至少短時存儲或暫存數(shù)字數(shù)據(jù)的存儲器設備100的框圖。在此， 存儲器設備100被構造為各存儲一位。為此，存儲器設備100在圖1的上部區(qū)域中包括主 存儲器元件100,借助于其可在附圖中從左向右讀入、存儲和讀出數(shù)字數(shù)據(jù)。為此，主存儲器 元件110包括：輸入端112,在其上連接有第一數(shù)據(jù)線114 ;以及輸出端116,在其上連接有 第二數(shù)據(jù)線118。
[0024] 在圖1的中部區(qū)域中，存儲器設備100具有分析設備120。分析設備120包括兩個 輸入端(無附圖標記)，所述輸入端分別與主存儲器元件110的輸入端112和輸出端116連 接。
[0025] 在圖1的下部區(qū)域中，存儲器設備100具有副存儲器元件130。在此，副存儲器元 件130具有反相輸入端132,該反相輸入端132與分析設備120的輸出端134連接。副存儲 器元件130的輸出端136在此連接到電容器138的第一接線端子上，該電容器138以其第 二接線端子與地電勢140連接。
[0026] 在圖1的存儲器設備100的實施方式中，主存儲器元件110例如被實施成所謂的 D觸發(fā)器("D"在英語中是指"delay"（延遲)），并且副存儲器元件130例如被實施成所謂的 T觸發(fā)器("T"在英語中是指"toggle (開關)"、即"切換")。在圖1中未示出用于切換主存 儲器元件110和副存儲器元件130的(優(yōu)選共同的）時鐘。
[0027] 可替代地可能的是，借助于非時鐘脈沖的觸發(fā)電路來實施主存儲器元件110和副 存儲器元件130。例如，主存儲器元件110和副存儲器元件130分別也可以實施成所謂的 "RS觸發(fā)器"或"鎖存器"。此外，可以使用主和副存儲器元件110和130的任意其他實施方 式，只要在主存儲器元件110和副存儲器元件130中得出在相應狀態(tài)改變212 (參見圖2) 方面的可比較的行為。
[0028] 分析設備120在圖1中包括比較器，該比較器在此被實施成異或門或加法器。當 主存儲器兀件110的輸入端112處的信號和副存儲器兀件130的輸出端116處的信號具有 不同的位值"〇"或" 1"時，輸出端134總是具有值" 1"。相反，當主存儲器元件110的輸入 端112處的信號和副存儲器元件130的輸出端116處的信號具有相等的位值"0"或"1"時， 輸出端134總是具有值"0"。分析設備120因此被構造為確定主存儲器元件110是否經(jīng)歷 狀態(tài)改變212。
[0029] 副存儲器元件130的功能如下：如果反相輸入端130處的位值為"0"，則--在此 在時間上依賴于上述時鐘地--在輸出端136處將當前存在的位值從"0"改變?yōu)?1"或從 "1"改變?yōu)?〇"，也就是說，進行翻轉過程。在此，也就是說副存儲器元件130借助于分析設 備120被操控為使得當主存儲器元件110經(jīng)歷狀態(tài)改變212時，副存儲器元件130不實施 狀態(tài)改變212,并且當主存儲器元件110未經(jīng)歷狀態(tài)改變212時，副存儲器元件130實施狀 態(tài)改變212。主存儲器元件110的行為可以這樣說與副存儲器元件130的行為成互補"鏡 像"。
[0030] 因此，在存儲器設備100中周期性地一并且在此以每個時鐘步一總是進行恰 好一次狀態(tài)改變212,也就是說，決不不進行狀態(tài)改變212并且決不同時進行兩次狀態(tài)改變 212。通過這種方式，防止或至少高度妨礙了 ：當前存儲在主存儲器元件110中的位值能夠 借助于對存儲器設備100的工作電流或對包括存儲器設備100的集成電路的工作電流的測 量而被確定。這尤其是在存儲器設備100是應被保護免收所謂"旁路攻擊"的密碼裝置的 元件時是有利的。
[0031] (可選的）電容器138引起輸出端136處的電容負載提高，該電容負載至少大 致對應于在主存儲器元件110的輸出端116處由于第二數(shù)據(jù)線118而引起的電容負載 (未示出）。這尤其是在存儲器設備100借助于CMOS單元(英語"Complementary Metal Oxide Semiconductor (互補金屬氧化物半導體)"）來實施時-例如以ASIC (英語 "Application-Specific Integrated Circuit (專用集成電路)"）或者 FPGA (英語 "Field-Programmable Gate Array (現(xiàn)場可編程門陣列）"）來實施時-是有利的。
[0032] 在圖1中為簡單起見僅僅示出了具有1位存儲器容量的主存儲器元件110。但是 相應地，存儲器設備100或集成電路也可以包括多個主存儲器元件110,其中主存儲器元件 110中的至少一些與分別分配的分析設備120連接，并且分析設備120與分別分配的副存儲 器元件130連接。由此，本發(fā)明可以有利地不僅僅應用于單體觸發(fā)器，而且還可應用于數(shù)字 存儲器設備100的幾乎任意的實施方式，例如可應用于并行或串行移位寄存器以及狀態(tài)機 等等。
[0033] 圖2示出了具有圖1的元件處的信號的時序圖200。圖2中所示的所有四個信號 都具有彼此相等的時間度量(時間t)。在圖2中最上方的(第一)信號表征時鐘信號202,其 對主存儲器元件110和副存儲器元件130發(fā)出時鐘脈沖。在此，所述時鐘脈沖借助于時鐘 信號202的上升("正"）的時鐘邊沿來進行，這在附圖中借助于垂直虛線(沒有附圖標記）來 表明。
[0034] 第二信號表征示例性地施加在主存儲器元件110的輸入端112處的輸入數(shù)據(jù)信號 204。第三信號表征施加在主存儲器兀件110的輸出端116處的相關輸出數(shù)據(jù)信號206。第 四信號表征施加在副存儲器兀件130的輸出端136處的相關翻轉信號208。
[0035] 此外，在圖2中示出了內部運行時間210,該內部運行時間210表征時鐘信號202 的正邊沿與由其在主存儲器元件110的輸出端116處或副存儲器元件130的輸出端136處 引起的邊沿之間的時間段。在此，主存儲器元件110和副存儲器元件130的內部運行時間 210至少近似相等，使得在輸出端116或136處的位值參考時鐘信號202的相應邊沿可以或 可能至少大致同時被改變。
[0036] 在此，針對輸入數(shù)據(jù)信號204同樣假定相同的內部運行時間210,該內部運行時間 210由在第一數(shù)據(jù)線114的信號路徑中連接在前面的觸發(fā)器(未示出)來預先給定。但是所 述相同的內部運行時間210或所述觸發(fā)器不是為了根據(jù)本發(fā)明的存儲器設備100的效果所 強制性需要的的。
[0037] 時鐘信號202、輸入數(shù)據(jù)信號204和輸出數(shù)據(jù)信號206表征由D觸發(fā)器本身預先已 知的信號的時間變化曲線。針對輸出數(shù)據(jù)信號206和翻轉信號208,在圖2中借助于箭頭表 示出位值或相關邊沿的切換，所述箭頭因此分別表征狀態(tài)改變212?？梢宰R別出，當輸出數(shù) 據(jù)信號206在相應時鐘步中改變其位值時，翻轉信號208不改變其位值，并且當輸出數(shù)據(jù)信 號206在相應時間步中不改變其位值時，翻轉信號208改變其位值。因此，得出已經(jīng)在圖1 中描述的根據(jù)本發(fā)明的效果。
[0038] 圖3示出了具有在分別兩個統(tǒng)計上彼此獨立的長度為16位的二進制隨機數(shù)之間 的漢明距離的正態(tài)分布300的坐標系。相應地，圖3同樣表征并行實施的16位存儲器元件 中的翻轉過程(英語"bit flips"（位翻轉)）的正態(tài)分布300,所述16位存儲器元件并列地 存儲統(tǒng)計上彼此獨立的16位長度的二進制隨機數(shù)。圖3因此表征了 16位并行實施方式中 的存儲器設備100,而沒有根據(jù)本發(fā)明使用分析設備120和副存儲器元件130。
[0039] 在所示坐標系的橫坐標上示出了在一步中分別可能的翻轉過程的數(shù)目，并且在縱 坐標上示出了相關(統(tǒng)計）的頻率310。能夠識別出，頻率310在一步中最大16個可能的翻 轉過程的一半數(shù)目（8)處具有相對最大值。相應地，借助于對工作電流的測量來推斷出借 助于圖3所表征的16位存儲器元件的當前內容是比較容易的。
[0040] 圖4示出了具有并行實施的類似于圖3的16位存儲器元件中的翻轉過程的分布 400的坐標系。但是在圖4中，存儲器設備100為了演示以四種不同方式被運行，其中根據(jù) 本發(fā)明的"鏡像"按照情況根本未被使用或僅僅部分被使用或完全被使用。在所示坐標系 的橫坐標上示出了在一步中分別可能的翻轉過程的數(shù)目，并且在縱坐標上示出了相應歸一 化的相關(統(tǒng)計）的頻率410。
[0041] 針對第一分布420,未執(zhí)行主存儲器兀件110的"鏡像"。因此，第一分布420對應 于圖3的分布300。
[0042] 針對第二分布430,16個主存儲器元件110的一半（即8個）根據(jù)本發(fā)明被鏡像。 因此，在每個時鐘步中分別可靠地進行至少8個翻轉過程，以及統(tǒng)計分布地進行0至8個翻 轉過程。頻率的最大值總共為12。
[0043] 針對第三分布440,主存儲器元件110中的75%(即12個)根據(jù)本發(fā)明被鏡像。因 此，在每個時鐘步中分別可靠地進行至少12個翻轉過程，以及統(tǒng)計分布地進行0至4個翻 轉過程。頻率的最大值總共為14。
[0044] 針對第四分布450,主存儲器元件110中的100% (即16個）根據(jù)本發(fā)明被鏡像。 因此，在每個時鐘步中總是進行恰好16個翻轉過程。相應地，分布450延伸到唯一的點 (16/1. 00)。因此，第四分布450對于防止旁路攻擊是特別合理的。
[0045] 圖5示出了用于運行存儲器設備100的方法的流程圖。在開始框500中，圖5中 所示的程序開始。在接下來的框510中，借助于分析設備120確定：主存儲器元件110是否 經(jīng)歷狀態(tài)改變212。
[0046] 在另一框520中，分析設備120將副存儲器元件130操控為，使得當主存儲器元件 110經(jīng)歷狀態(tài)改變212時，副存儲器元件130不實施狀態(tài)改變212,并且當主存儲器元件110 未經(jīng)歷狀態(tài)改變212時，副存儲器元件130實施狀態(tài)改變212。在結束框530中，在圖5中 所示的程序結束，該程序優(yōu)選地利用涉及存儲器設備100的每個時鐘步在框510處開始持 久地重復。
【權利要求】
1. 一種具有主存儲器元件（110)的存儲器設備（1〇〇)，其特征在于，存儲器設備（loo) 包括分析設備（120)，所述分析設備（120)被構造為確定主存儲器元件（110)是否經(jīng)歷狀態(tài) 改變（212 )并且將副存儲器元件（130 )操控為，使得當 (a)主存儲器元件（110)經(jīng)歷狀態(tài)改變（212)時，副存儲器元件（130)不實施狀態(tài)改變 (212);以及當 (b )主存儲器元件（110 )未經(jīng)歷狀態(tài)改變（212 )時，副存儲器元件（130 )實施狀態(tài)改變 (212)。
2. 根據(jù)權利要求1所述的存儲器設備（100)，其中分析設備（120)具有比較器，并且其 中主存儲器元件（110)的輸入端（112)和相關輸出端（116)與所述比較器連接，其中所述比 較器的輸出端（134)與副存儲器元件（130)的輸入端（132)連接，并且其中所述比較器被構 造為將副存儲器元件（130)操控為，使得 a) 如果所述比較器識別到主存儲器元件（110)的輸入端（112)和輸出端（116)處的位 值相等，則副存儲器元件（130)改變其輸出端（136)處的位值；以及 b) 如果所述比較器識別到主存儲器元件（110)的輸入端（112)和輸出端（116)處的位 值不相等，則副存儲器元件（130)不改變其輸出端（136)處的位值。
3. 根據(jù)權利要求1或2所述的存儲器設備（100)，其中主和副存儲器元件（110,130)是 邊沿觸發(fā)寄存器。
4. 根據(jù)前述權利要求至少之一所述的存儲器設備（100)，其中主和副存儲器元件 (110，130 )被構造為至少大致同時改變在其輸出端（116，136 )處的位值。
5. 根據(jù)前述權利要求至少之一所述的存儲器設備（100)，其中主存儲器元件（110)包 括至少一個D觸發(fā)器并且副存儲器元件（130)包括至少一個T觸發(fā)器。
6. 根據(jù)前述權利要求至少之一所述的存儲器設備（100)，其中主存儲器元件（110)包 括至少一個D觸發(fā)器并且副存儲器元件（130)包括至少一個D觸發(fā)器。
7. 根據(jù)前述權利要求至少之一所述的存儲器設備（100)，其中副存儲器元件（130)的 輸出端（136)被施加有電容負載（138)，使得副存儲器元件（130)的輸出端（136)處的整個 電容負載至少大致能夠與主存儲器元件（110)的相應輸出端（116)處的整個電容負載相比 較。
8. 根據(jù)前述權利要求至少之一所述的存儲器設備（100)，其中主存儲器元件（110)、分 析設備（120)和副存儲器元件（130)尤其是借助于CMOS單元、即互補金屬氧化物半導體被 實施在共同的集成電路中，或者被實施為ASIC、即專用集成電路，或者被實施為FPGA、即現(xiàn) 場可編程門陣列。
9. 根據(jù)前述權利要求至少之一所述的存儲器設備（100)，其中所述比較器包括至少一 個異或門。
10. -種存儲器寄存器，其特征在于，其包括至少兩個根據(jù)前述權利要求至少之一所述 的存儲器設備（100)。
11. 一種用于運行具有主存儲器元件（110)和副存儲器元件（130)的存儲器設備（100) 的方法，其中借助于分析設備（120)來確定主存儲器元件（110)是否經(jīng)歷狀態(tài)改變（212)， 并且其中副存儲器元件（130)被分析設備（120)操控為，使得當 (a)主存儲器元件（110)經(jīng)歷狀態(tài)改變（212)時，副存儲器元件（130)不實施狀態(tài)改變 (212);以及當 (b )主存儲器元件（110 )未經(jīng)歷狀態(tài)改變（212 )時，副存儲器元件（130 )實施狀態(tài)改變 (212)。
12. 根據(jù)權利要求11所述的方法，其中該方法被用于妨礙針對密鑰裝置的旁路攻擊。
13. -種具有計算機程序的計算機程序產(chǎn)品，所述計算機程序用于改變和/或補充用 于描述至少一個具有主存儲器元件（110)的存儲器設備（100)的網(wǎng)表和/或源程序正文，其 特征在于，所述計算機程序針對相應的主存儲器元件（110)在所述網(wǎng)表或源程序正文中補 充根據(jù)權力要求1至9之一所述的分別相關的分析設備（120)和分別相關的副存儲器元件 (130)。
【文檔編號】G11C7/18GK104143354SQ201410189711
【公開日】2014年11月12日 申請日期:2014年5月7日 優(yōu)先權日:2013年5月8日
【發(fā)明者】M.劉易斯, P.杜普利斯 申請人:羅伯特·博世有限公司