移位寄存器單元、移位寄存器及顯示裝置制造方法
【專利摘要】本發(fā)明涉及顯示【技術(shù)領(lǐng)域】，尤其涉及一種移位寄存器單元、移位寄存器和顯示裝置。本發(fā)明的移位寄存器單元包括第一晶體管、第二晶體管、第三晶體管、第五晶體管、第六晶體管、第七晶體管、第八晶體管及存儲電容。本發(fā)明的移位寄存器單元在原有信號傳遞功能的基礎(chǔ)上用較少的晶體管實現(xiàn)了降噪處理，不僅有效的抑制了由晶體管自身閾值電壓的漂移和相鄰晶體管的干擾等可能造成的輸出錯誤，而且實現(xiàn)了液晶顯示器窄邊框化，更降低了驅(qū)動電路的功耗，進(jìn)一步提升了移位寄存器的輸出特性及晶體管的使用壽命。
【專利說明】移位寄存器單元、移位寄存器及顯示裝置
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及顯示【技術(shù)領(lǐng)域】，尤其涉及一種移位寄存器單元、移位寄存器和顯示裝置。
【背景技術(shù)】
[0002]目前，TFT-1XD驅(qū)動器主要包括柵極驅(qū)動器和數(shù)據(jù)驅(qū)動器，其中，柵極驅(qū)動器將輸入的時鐘信號通過移位寄存器轉(zhuǎn)換后加在液晶顯示面板的柵線上。柵極驅(qū)動電路與TFT的形成具有相同工藝并與TFT —起同時形成在LCD面板上。柵極驅(qū)動電路包括具有多級的移位寄存器，每級均連接到相應(yīng)的柵極線以輸出柵極驅(qū)動信號。柵極驅(qū)動電路的各級彼此相連，起始信號輸入至各級中的第一極并以順序的將柵極驅(qū)動信號輸出至柵極線，其中前級的輸入端連接到上一級的輸出端，并且下一級的輸出端連接到前級的控制端。
[0003]在LCD面板的右側(cè)設(shè)置上述結(jié)構(gòu)的柵極驅(qū)動電路。然而，由于柵極驅(qū)動電路中晶體管自身閾值電壓的漂移及相鄰晶體管的干擾可能造成移位寄存器信號輸出錯誤及自身壽命下降。
[0004]因此，針對以上不足，本發(fā)明提供了一種移位寄存器單元、移位寄存器及顯示裝置。

【發(fā)明內(nèi)容】

[0005]本發(fā)明要解決的技術(shù)問題是解決柵極驅(qū)動電路中晶體管自身閾值電壓的漂移及相鄰晶體管的干擾可能造成移位寄存器信號輸出錯誤及自身壽命下降的問題。
[0006]為了解決上述技術(shù)問題，本發(fā)明提供了一種移位寄存器單元，該移位寄存器單元包括第一晶體管、第二晶體管、第三晶體管、第五晶體管、第六晶體管、第七晶體管、第八晶體管及存儲電容；其中，
[0007]所述第一晶體管的柵極和第一極連接輸入信號端，第二極連接上拉結(jié)點；
[0008]所述第二晶體管的柵極連接復(fù)位信號端，第一極連接所述上拉結(jié)點，第二極連接參考電平線；
[0009]所述第三晶體管的柵極連接所述上拉結(jié)點，第一極連接第一時鐘信號，第二極連接輸出信號端；
[0010]所述第五晶體管的柵極連接下拉結(jié)點，第一極連接所述輸出信號端，第二極連接所述參考電平線；
[0011]所述第六晶體管的柵極連接所述下拉結(jié)點，第一極連接所述上拉結(jié)點，第二極連接所述參考電平線；
[0012]所述第七晶體管的柵極和第一極連接第二時鐘信號，第二極連接所述下拉結(jié)點；
[0013]所述第八晶體管的柵極連接輸入信號端，第一極連接所述下拉結(jié)點，第二極連接所述參考電平線；
[0014]所述存儲電容的第一極連接所述上拉結(jié)點，第二極連接所述輸出信號端。[0015]進(jìn)一步地，還包括第四晶體管，所述第四晶體管的柵極連接所述上拉結(jié)點，第一極連接下拉結(jié)點，第二極連接所述參考電平線。
[0016]進(jìn)一步地，所述第一晶體管、第二晶體管、第三晶體管、第四晶體管、第五晶體管、第六晶體管、第七晶體管、第八晶體管均為N型TFT晶體管。
[0017]進(jìn)一步地，所述參考電平線為低電壓電平。
[0018]進(jìn)一步地，其控制方法如下:
[0019]第一階段，第一時鐘信號為低電平，第二時鐘信號為高電平，輸入信號端開啟第一晶體管，并對存儲電容進(jìn)行充電；
[0020]第二階段，第一時鐘信號為高電平，第二時鐘信號為低電平，輸入信號端為低電平，復(fù)位信號端為低電平，第一時鐘信號開啟第三晶體管，輸出信號端輸出高電平；
[0021]第三階段，第一時鐘信號為低電平，第二時鐘信號為高電平，復(fù)位信號端開啟第二晶體管，存儲電容通過第二晶體管放電，使得第二晶體管的第一極降為低電平，第二時鐘信號開啟第七晶體管，第七晶體管的第二極為高電位，使得第五晶體管和第六晶體管分別對輸出信號端和第二晶體管的第一極放電，輸出信號端輸出低電平；
[0022]第四階段,第一時鐘信號為高電平，第二時鐘信號為低電平，輸入信號端為低電平，復(fù)位信號端為低電平，第一晶體管和第三晶體管均截止，輸出信號端輸出低電平；
[0023]第五階段,第一時鐘信號為低電平，第二時鐘信號為高電平，輸入信號端為低電平，復(fù)位信號端為低電平，第一晶體管和第三晶體管均截止，輸出信號端輸出為低電平。
[0024]本發(fā)明還提供了一種移位寄存器，包括多級級聯(lián)的上述移位寄存器單元；
[0025]除第一級外，其他任一級移位寄存器單元的輸入信號端連接上一級的信號輸出端;
[0026]除最后一級外，其他任一級移位寄存器單元的復(fù)位信號端連接下一級的信號輸出端。
[0027]本發(fā)明還提供了 一種顯示裝置，其包括上述移位寄存器。
[0028]本發(fā)明的上述技術(shù)方案具有如下優(yōu)點:本發(fā)明的移位寄存器單元在原有信號傳遞功能的基礎(chǔ)上用較少的晶體管實現(xiàn)了降噪處理，不僅有效的抑制了由晶體管自身閾值電壓的漂移和相鄰晶體管的干擾等可能造成的輸出錯誤，而且實現(xiàn)了液晶顯示器窄邊框化，更降低了驅(qū)動電路的功耗，進(jìn)一步提升了移位寄存器的輸出特性及晶體管的使用壽命。
【專利附圖】

【附圖說明】
[0029]圖1是本發(fā)明實施例移位寄存器單元的結(jié)構(gòu)示意圖；
[0030]圖2是本發(fā)明實施例移位寄存器單元的邏輯時序示意圖；
[0031]圖3是本發(fā)明實施例移位寄存器的結(jié)構(gòu)示意圖。
【具體實施方式】
[0032]下面結(jié)合附圖和實施例對本發(fā)明的【具體實施方式】作進(jìn)一步詳細(xì)描述。以下實施例用于說明本發(fā)明，但不用來限制本發(fā)明的范圍。
[0033]如圖1所示，本發(fā)明實施例提供了一種移位寄存器單元，該移位寄存器單元包括第一晶體管Ml、第二晶體管M2、第三晶體管M3、第四晶體管M4、第五晶體管M5、第六晶體管M6、第七晶體管M7、第八晶體管M8及存儲電容Cl ;其中，
[0034]所述第一晶體管Ml的柵極和第一極連接輸入信號端G (N-1)，第二極連接上拉結(jié)點PU ；
[0035]所述第二晶體管M2的柵極連接復(fù)位信號端G(N+1)，第一極連接所述上拉結(jié)點PU，第二極連接參考電平線VSS ；
[0036]所述第三晶體管M3的柵極連接所述上拉結(jié)點PU，第一極連接第一時鐘信號CLK，第二極連接輸出信號端G (N);
[0037]所述第四晶體管M4的柵極連接所述上拉結(jié)點PU，第一極連接下拉結(jié)點H)，第二極連接所述參考電平線VSS ；
[0038]所述第五晶體管M5的柵極連接下拉結(jié)點H)，第一極連接所述輸出信號端G (N)，第二極連接所述參考電平線VSS ；
[0039]所述第六晶體管M6的柵極連接所述下拉結(jié)點PD，第一極連接所述上拉結(jié)點PU，第二極連接所述參考電平線VSS ；
[0040]所述第七晶體管M7的柵極和第一極連接第二時鐘信號CLKB，第二極連接所述下拉結(jié)點ro ；
[0041]所述第八晶體管M8的柵極連接輸入信號端G(N+1)，第一極連接所述下拉結(jié)點H)，第二極連接所述參考電平線VSS ；
[0042]所述存儲電容Cl的第一極連接所述上拉結(jié)點第二極連接所述輸出信號端G(N)。
[0043]其中，第一時鐘信號CLK和第二時鐘信號CLKB均連接IC驅(qū)動電路，輸出信號端G(N)連接?xùn)艠O線。
[0044]其中，上拉結(jié)點I3U與第一晶體管Ml第二極的電平相同，下拉結(jié)點H)與第七晶體管M7第二極的電平相同。
[0045]所述第一晶體管Ml、第二晶體管M2、第三晶體管M3、第四晶體管M4、第五晶體管M5、第六晶體管M6、第七晶體管M7、第八晶體管M8均為N型TFT晶體管。
[0046]需要說明的是，所述第一晶體管、第二晶體管、第三晶體管、第四晶體管、第五晶體管、第六晶體管、第七晶體管、第八晶體管也可以均為P型TFT晶體管。
[0047]本發(fā)明實施例提供的上述移位寄存器單元，在現(xiàn)有技術(shù)的基礎(chǔ)上，增加了降噪設(shè)計，有效地抑制了由于晶體管自身閾值電壓的漂移和相鄰晶體管的干擾造成的輸出錯誤，并進(jìn)一步提升了移位寄存器的輸出特性及晶體管的使用壽命。
[0048]本發(fā)明還提供了一種由上述移位寄存器單元級聯(lián)形成移位寄存器，其包括級聯(lián)的各級上述移位寄存器單元。
[0049]其中，第一級移位寄存器單元的輸入信號端連接起始信號端，第一級移位寄存器單元的復(fù)位信號端連接第二極移位寄存器單元的輸出信號端；最后一級移位寄存器單元的輸入信號端連接前一級移位寄存器單元的輸出信號端，最后一級移位寄存器單元的復(fù)位信弓端連接起始信號端；除第一級和最后一級移位寄存器單元外，其余各級移位寄存器單元的輸入信號端連接上一級移位寄存器單元的輸出信號端，復(fù)位信號端連接下一級移位寄存器單兀的輸出信號端。
[0050]具體地，該移位寄存器包括M級，其中M為柵線數(shù)量，其中，M為正整數(shù)，如圖3所示圖中Shift Register表示如上述中所述各級移位寄存器單元,起始信號端STV作為輸入信號輸入到第一級移位寄存器單元，并且順序的將柵極驅(qū)動信號輸出至柵極線，第N級的輸入信號由第N-1級的輸出信號提供，其中N〈M，復(fù)位信號由第N+1級的輸出信號提供，第N級的復(fù)位信號由第一級的輸入信號即起始信號提供，也就是說起始信號一方面作為第一極的輸入信號，另一方面也作為第N級的復(fù)位信號。
[0051]下面結(jié)合圖2中所示的邏輯時序示意圖，對本發(fā)明實施例提供的位移寄存器中的第N (N〈M，M為移位寄存器的級數(shù))級移位寄存器單元的控制方法進(jìn)行說明，其中，所有晶體管均為高電平導(dǎo)通，低電平截止。
[0052]第一階段Tl:時鐘信號CLK為低電平，第二時鐘信號CLKB為高電平，作為輸入信號的前級輸出信號G (N-1)為高電平，作為復(fù)位信號的下級輸出信號G (N+1)為低電平，VSS為低電平信號。高電平的輸入信號G (N-1)使得第一晶體管Ml導(dǎo)通并對存儲電容Cl充電，使I3U點升為高電平，此時第三晶體管M3的柵極開關(guān)打開，但由于此時時鐘信號CLK為低電平，第三晶體管M3并沒有導(dǎo)通，輸出信號端G (N)輸出低電平；
[0053]在此階段中，由于第二時鐘信號CLKB和作為輸入信號的前級輸出信號G (N_l)為高電平，第四晶體管M4、第七晶體管M7和第八晶體管M8均導(dǎo)通，第五晶體管M5和第六晶體管M6均處于截止?fàn)顟B(tài)，H)點電位為低電平，有效防止了第五晶體管M5和第六晶體管M6由于自身閾值電壓的漂移和相鄰晶體管的干擾有漏電流而導(dǎo)致存儲電容Cl充電不足。
[0054]第二階段T2:時鐘信號CLK為高電平，第二時鐘信號CLKB為低電平，輸入信號G(N-1)為低電平，復(fù)位信號G (N+1)為低電平。此時第一晶體管Ml處于截止?fàn)顟B(tài)，停止對存儲電容Cl充電，第三晶體管M3導(dǎo)通，輸出信號端G (N)輸出高電平；
[0055]在此階段中，由于時鐘信號CLK和PU點為高電平，第七晶體管M7和第八晶體管M8均截止，第四晶體管M4的柵極開關(guān)保持開態(tài)，對ro點進(jìn)行放噪處理并使其保持低電位，防止第五晶體管M5和第六晶體管M6由于F1D點的噪聲導(dǎo)致存儲電容Cl漏電而最終導(dǎo)致輸出信號端G (N)輸出錯誤。
[0056]第三階段T3:時鐘信號CLK為低電平，第二時鐘信號CLKB為高電平，輸入信號G(N-1)為低電平，復(fù)位信號G (N+1)為高電平。此時第二晶體管M2導(dǎo)通，存儲電容Cl通過第二晶體管M2放電迅速使I3U點降為低電平，第三晶體管M3截止。由于第二時鐘信號CLKB為高電平，輸入信號G (N-1)為低電平，第七晶體管M7導(dǎo)通，第八晶體管M8截止，H)點為高電位，使得第五晶體管M5和第六晶體管M6分別對輸出端G (N)和PU點進(jìn)行快速放電保證輸出信號端G (N)輸出為低電平,實現(xiàn)復(fù)位功能；
[0057]第四階段T4:時鐘信號CLK為高電平，第二時鐘信號CLKB低電平，輸入信號G(N-1)為低電平，復(fù)位信號G (N+1)為低電平。此時第一晶體管Ml截止，PU點為低電平，第三晶體管M3截止,輸出信號端G (N)輸出低電平。
[0058]在此階段中，若PU點由于相鄰晶體管串?dāng)_產(chǎn)生噪聲，第四晶體管M4柵極打開，不斷對ro點進(jìn)行放電，使其保持低電位，防止第五晶體管M5和第六晶體管M6由于ro點的噪聲導(dǎo)致存儲電容Cl漏電而最終導(dǎo)致輸出信號端G (N)輸出錯誤。
[0059]第五階段T5:時鐘信號CLK為低電平，第二時鐘信號CLKB高電平，輸入信號G(N-1)為低電平，復(fù)位信號G (N+1)為低電平。此時第一晶體管Ml截止，PU點為低電平，第三晶體管M3截止,輸出信號端G (N)輸出低電平；[0060]在此階段中，由于第二時鐘信號CLKB為高電平，第七晶體管M7導(dǎo)通，第八晶體管M8截止，ro點為高電位，第五晶體管M5和第六晶體管M6柵極開關(guān)打開對I3U點和輸出信號端G (N)進(jìn)行放噪處理，防止由于晶體管自身閾值電壓的漂移和相鄰晶體管的干擾等可能造成的錯誤輸出。
[0061]在下一幀信號到來前，隨著第一時鐘信號CLK和第二時鐘信號CLKB的周期性變化，第四晶體管M4、第五晶體管M5和第六晶體管M6不斷的對I3U點、PD點和輸出信號端G(N)進(jìn)行放噪處理，防止由于晶體管自身閾值電壓的漂移和相鄰晶體管的干擾等可能造成的錯誤輸出，保證輸出的準(zhǔn)確性和穩(wěn)定性。
[0062]在本發(fā)明的移位寄存器單元中，除第七晶體管M7外，其余晶體管在一行信號掃描時間內(nèi)均工作時間極少。此外，在本發(fā)明的移位寄存器單元中，與第一晶體管和第三晶體管相比，其余晶體管的溝道寬度要小得多，故雖然第七晶體管在一行信號掃描時間內(nèi)工作時間長些，但功耗并沒有增加許多，整個移位寄存器實現(xiàn)功耗的大幅降低。
[0063]綜上所述，本發(fā)明的移位寄存器單元在原有信號傳遞功能的基礎(chǔ)上用較少的晶體管實現(xiàn)了降噪處理，不僅有效的抑制了由晶體管自身閾值電壓的漂移和相鄰晶體管的干擾等可能造成的輸出錯誤，而且實現(xiàn)了液晶顯示器窄邊框化，更降低了驅(qū)動電路的功耗，進(jìn)一步提升了移位寄存器的輸出特性及晶體管的使用壽命。
[0064]以上所述僅是本發(fā)明的幾種優(yōu)選實施方式，應(yīng)當(dāng)指出，對于本【技術(shù)領(lǐng)域】的普通技術(shù)人員來說，在不脫離本發(fā)明技術(shù)原理的前提下，還可以做出若干改進(jìn)和變型，這些改進(jìn)和變型也應(yīng)視為本發(fā)明的保護范圍。
【權(quán)利要求】
1.一種移位寄存器單元，其特征在于:包括第一晶體管、第二晶體管、第三晶體管、第五晶體管、第六晶體管、第七晶體管、第八晶體管及存儲電容；其中， 所述第一晶體管的柵極和第一極連接輸入信號端，第二極連接上拉結(jié)點； 所述第二晶體管的柵極連接復(fù)位信號端，第一極連接所述上拉結(jié)點，第二極連接參考電平線； 所述第三晶體管的柵極連接所述上拉結(jié)點，第一極連接第一時鐘信號，第二極連接輸出信號端； 所述第五晶體管的柵極連接下拉結(jié)點，第一極連接所述輸出信號端，第二極連接所述參考電平線； 所述第六晶體管的柵極連接所述下拉結(jié)點，第一極連接所述上拉結(jié)點，第二極連接所述參考電平線； 所述第七晶體管的柵極和第一極連接第二時鐘信號，第二極連接所述下拉結(jié)點； 所述第八晶體管的柵極連接輸入信號端，第一極連接所述下拉結(jié)點，第二極連接所述參考電平線； 所述存儲電容的第一極連接所述上拉結(jié)點，第二極連接所述輸出信號端。
2.根據(jù)權(quán)利要求1所述的移位寄存器單元，其特征在于:還包括第四晶體管，所述第四晶體管的柵極連接所述 上拉結(jié)點，第一極連接下拉結(jié)點，第二極連接所述參考電平線。
3.根據(jù)權(quán)利要求2所述的移位寄存器單元，其特征在于:所述第一晶體管、第二晶體管、第三晶體管、第四晶體管、第五晶體管、第六晶體管、第七晶體管、第八晶體管均為N型TFT晶體管。
4.根據(jù)權(quán)利要求2所述的移位寄存器單元，其特征在于:所述參考電平線為低電壓電平。
5.根據(jù)權(quán)利要求2-4任一項所述的移位寄存器單元，其特征在于:其控制方法如下: 第一階段，第一時鐘信號為低電平，第二時鐘信號為高電平，輸入信號端開啟第一晶體管，并對存儲電容進(jìn)行充電； 第二階段，第一時鐘信號為高電平，第二時鐘信號為低電平，輸入信號端為低電平，復(fù)位信號端為低電平，第一時鐘信號開啟第三晶體管，輸出信號端輸出高電平； 第三階段，第一時鐘信號為低電平，第二時鐘信號為高電平，復(fù)位信號端開啟第二晶體管，存儲電容通過第二晶體管放電，使得第二晶體管的第一極降為低電平，第二時鐘信號開啟第七晶體管，第七晶體管的第二極為高電位，使得第五晶體管和第六晶體管分別對輸出信號端和第二晶體管的第一極放電，輸出信號端輸出低電平； 第四階段，第一時鐘信號為高電平，第二時鐘信號為低電平，輸入信號端為低電平，復(fù)位信號端為低電平，第一晶體管和第三晶體管均截止，輸出信號端輸出低電平； 第五階段，第一時鐘信號為低電平，第二時鐘信號為高電平，輸入信號端為低電平，復(fù)位信號端為低電平，第一晶體管和第三晶體管均截止，輸出信號端輸出為低電平。
6.一種移位寄存器，其特征在于:包括多級級聯(lián)的如權(quán)利要求1-5任一項所述的移位寄存器單元； 除第一級外，其他任一級移位寄存器單元的輸入信號端連接上一級的信號輸出端； 除最后一級外，其他任一級移位寄存器單元的復(fù)位信號端連接下一級的信號輸出端。
7.—種顯示 裝置，其特征在于:包括如權(quán)利要求6所述的移位寄存器。
【文檔編號】G11C19/28GK103456365SQ201310390815
【公開日】2013年12月18日 申請日期:2013年8月30日 優(yōu)先權(quán)日:2013年8月30日
【發(fā)明者】張曉潔, 邵賢杰, 李小和, 李紅敏, 劉永, 姜清華 申請人:合肥京東方光電科技有限公司, 京東方科技集團股份有限公司