半導(dǎo)體存儲(chǔ)器件的制作方法【專利摘要】本發(fā)明公開了一種半導(dǎo)體存儲(chǔ)器件。所述半導(dǎo)體存儲(chǔ)器件包括：存儲(chǔ)器單元陣列，所述存儲(chǔ)器單元陣列被配置成包括子存儲(chǔ)塊和冗余存儲(chǔ)塊；數(shù)據(jù)線組，所述數(shù)據(jù)線組被配置成傳送要編程到子存儲(chǔ)器中的數(shù)據(jù)和從子存儲(chǔ)塊中讀取的數(shù)據(jù)；冗余數(shù)據(jù)線組，所述冗余數(shù)據(jù)線組被配置成傳送要編程到冗余存儲(chǔ)塊中的數(shù)據(jù)和從冗余存儲(chǔ)塊中讀取的數(shù)據(jù)；以及開關(guān)電路，所述開關(guān)電路被配置成將數(shù)據(jù)線組與冗余數(shù)據(jù)線組選擇性地耦接?！緦＠f明】半導(dǎo)體存儲(chǔ)器件[0001]相關(guān)申請的交叉引用[0002]本申請要求2012年10月12日向韓國知識(shí)產(chǎn)權(quán)局提交的申請?zhí)枮?0-2012-0113482的韓國專利申請的優(yōu)先權(quán)，其全部內(nèi)容通過引用合并于此?！?br>技術(shù)領(lǐng)域：
】[0003]本發(fā)明涉及一種半導(dǎo)體存儲(chǔ)器件?！?br>背景技術(shù)：
】[0004]半導(dǎo)體存儲(chǔ)器指由諸如硅S1、鍺Ge、砷化鎵GaAs、磷酸銦InP等的半導(dǎo)體材料形成的存儲(chǔ)器件。半導(dǎo)體存儲(chǔ)器件被分成易失型和非易失型存儲(chǔ)器件。[0005]易失性存儲(chǔ)器件需要電源來保留儲(chǔ)存的數(shù)據(jù)。易失性存儲(chǔ)器件包括:靜態(tài)隨機(jī)存取存儲(chǔ)器(SRAM)、動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(DRAM)、同步動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(SDRAM)等。然而，非易失性存儲(chǔ)器件即使在不存在電源的情況下也保留儲(chǔ)存在器件中的數(shù)據(jù)。非易失性存儲(chǔ)器件包括:只讀存儲(chǔ)器(ROM)、可編程存儲(chǔ)器(PR0M)、電可編程只讀存儲(chǔ)器(EPR0M)、電可擦除可編程只讀存儲(chǔ)器(EEPR0M)、快閃存儲(chǔ)器、相變隨機(jī)存取存儲(chǔ)器(PRAM)、磁性隨機(jī)存取存儲(chǔ)器(MRAM)、阻變隨機(jī)存取存儲(chǔ)器(RRAM)、鐵電隨機(jī)存取存儲(chǔ)器(FRAM)等?？扉W存儲(chǔ)器件被分成NOR型和NAND型存儲(chǔ)器件。[0006]半導(dǎo)體存儲(chǔ)器件中的存儲(chǔ)器單元陣列的某些部分可能因各種原因而變得故障。存儲(chǔ)器單元陣列包括用于代替壞區(qū)的冗余存儲(chǔ)區(qū)。例如，存儲(chǔ)器單元陣列中的壞區(qū)可以在半導(dǎo)體存儲(chǔ)器件的制造工藝之后的測試工藝中檢測出。然而，冗余存儲(chǔ)區(qū)使半導(dǎo)體存儲(chǔ)器件的區(qū)域增大。因此，需要區(qū)域減小但仍能提供冗余存儲(chǔ)區(qū)的半導(dǎo)體存儲(chǔ)器件?！?br/>發(fā)明內(nèi)容】[0007]本發(fā)明的各種實(shí)施例提供了一種區(qū)域減小的半導(dǎo)體存儲(chǔ)器件。[0008]根據(jù)本發(fā)明的一個(gè)實(shí)施例的半導(dǎo)體存儲(chǔ)器件包括:存儲(chǔ)器單元陣列，所述存儲(chǔ)器單元陣列包括子存儲(chǔ)塊和冗余存儲(chǔ)塊；數(shù)據(jù)線組，所述數(shù)據(jù)線組被配置成傳送要編程到子存儲(chǔ)塊中的數(shù)據(jù)和從子存儲(chǔ)塊中讀取的數(shù)據(jù)；冗余數(shù)據(jù)線組，所述冗余數(shù)據(jù)線組被配置成傳送要編程到冗余存儲(chǔ)塊中的數(shù)據(jù)和從冗余存儲(chǔ)塊中讀取的數(shù)據(jù)；以及開關(guān)電路，所述開關(guān)電路被配置成將數(shù)據(jù)線組與冗余數(shù)據(jù)線組選擇性地耦接。[0009]在本發(fā)明的另一個(gè)實(shí)施例中，半導(dǎo)體存儲(chǔ)器件還包括頁緩沖器，所述頁緩沖器被耦接在子存儲(chǔ)塊與數(shù)據(jù)線組之間；以及冗余頁緩沖器，所述冗余頁緩沖器被耦接在冗余存儲(chǔ)塊與冗余數(shù)據(jù)線組之間。[0010]要編程到冗余存儲(chǔ)塊中的數(shù)據(jù)可以經(jīng)由數(shù)據(jù)線組之一傳送到冗余數(shù)據(jù)線組，并且冗余頁緩沖器可以將經(jīng)由冗余數(shù)據(jù)線組傳送的數(shù)據(jù)編程到冗余存儲(chǔ)塊。[0011]冗余頁緩沖器可以從冗余存儲(chǔ)塊中進(jìn)行讀取，并且從冗余存儲(chǔ)塊中讀取的數(shù)據(jù)可以經(jīng)由冗余數(shù)據(jù)線組傳送到數(shù)據(jù)線組之一。[0012]根據(jù)本發(fā)明的另一個(gè)實(shí)施例的半導(dǎo)體存儲(chǔ)器件包括:第一子存儲(chǔ)塊和第二子存儲(chǔ)塊；第一冗余存儲(chǔ)塊和第二冗余存儲(chǔ)塊；第一數(shù)據(jù)線組和第二數(shù)據(jù)線組，所述第一數(shù)據(jù)線組和第二數(shù)據(jù)線組分別與第一子存儲(chǔ)塊和第二子存儲(chǔ)塊相對應(yīng)；第一冗余數(shù)據(jù)線組和第二冗余數(shù)據(jù)線組，所述第一冗余數(shù)據(jù)線組和第二冗余數(shù)據(jù)線組分別與第一冗余存儲(chǔ)塊和第二冗余存儲(chǔ)塊相對應(yīng)；第一開關(guān)電路，所述第一開關(guān)電路被配置成將第一數(shù)據(jù)線組與第一冗余數(shù)據(jù)線組選擇性地耦接；第二開關(guān)電路，所述第二開關(guān)電路被配置成將第一冗余數(shù)據(jù)線組與第二冗余數(shù)據(jù)線組選擇性地耦接；以及第三開關(guān)電路，所述第三開關(guān)電路被配置還成將第二冗余數(shù)據(jù)線組與第二數(shù)據(jù)線組選擇性地耦接。[0013]在本發(fā)明的另一個(gè)實(shí)施例中，半導(dǎo)體存儲(chǔ)器件還可以包括冗余選擇器，所述冗余選擇器包括第一冗余選擇單元和第二冗余選擇單元。這里，第一冗余選擇單元被配置成在第一冗余存儲(chǔ)塊與第二冗余存儲(chǔ)塊之中選擇用于代替第一子存儲(chǔ)塊中的壞區(qū)的冗余存儲(chǔ)塊，并且第二冗余選擇單元被配置成在第一冗余存儲(chǔ)塊與第二冗余存儲(chǔ)塊之中選擇用于代替在第二子存儲(chǔ)塊中的壞區(qū)的冗余存儲(chǔ)塊。[0014]根據(jù)本發(fā)明的另一個(gè)實(shí)施例的半導(dǎo)體存儲(chǔ)器件包括:存儲(chǔ)器單元陣列，所述存儲(chǔ)器單元陣列包括子存儲(chǔ)塊和冗余存儲(chǔ)塊；數(shù)據(jù)線組，所述數(shù)據(jù)線組與子存儲(chǔ)塊相對應(yīng)；冗余數(shù)據(jù)線組，所述冗余數(shù)據(jù)線組與冗余存儲(chǔ)塊相對應(yīng)；以及開關(guān)電路，所述開關(guān)電路被配置成選擇性地耦接數(shù)據(jù)線組和冗余數(shù)據(jù)線組。這里，將要編程到冗余存儲(chǔ)塊的數(shù)據(jù)經(jīng)由數(shù)據(jù)線組之一傳送到冗余數(shù)據(jù)線組，并且將從冗余存儲(chǔ)塊中讀取的數(shù)據(jù)經(jīng)由冗余數(shù)據(jù)線組傳送到數(shù)據(jù)線組之一。[0015]在本發(fā)明的各種實(shí)施例中，提供了區(qū)域減小的半導(dǎo)體存儲(chǔ)器件。【專利附圖】【附圖說明】[0016]通過參照以下結(jié)合附圖的詳細(xì)描述，本發(fā)明的以上和其他的特點(diǎn)和優(yōu)點(diǎn)將變得顯而易見，其中:[0017]圖1是說明根據(jù)本發(fā)明的一個(gè)實(shí)施例的半導(dǎo)體存儲(chǔ)器件的框圖；[0018]圖2是說明圖1中的存儲(chǔ)塊BLKl、…、BLKz中的一個(gè)的框圖；[0019]圖3是說明根據(jù)本發(fā)明的一個(gè)實(shí)施例的控制圖1中的數(shù)據(jù)線DL的方法的示圖；[0020]圖4是說明根據(jù)本發(fā)明的一個(gè)實(shí)施例的頁緩沖器電路、數(shù)據(jù)線組DLGURDLG1、RDLG2以及DLG2、以及開關(guān)電路SWl、SW2以及SW3的框圖；[0021]圖5是說明圖4中的頁緩沖器PBl、RPBl、RPB2以及PB2中的一個(gè)PBl的框圖；[0022]圖6是說明圖5中的頁緩沖器單元P1、…、Pn中的一個(gè)Pl的示圖；[0023]圖7是說明根據(jù)本發(fā)明的一個(gè)實(shí)施例的圖3中的冗余選擇器的框圖；[0024]圖8是說明根據(jù)本發(fā)明的一個(gè)實(shí)施例的圖7中的第一冗余選擇單元的框圖；[0025]圖9是說明根據(jù)本發(fā)明的一個(gè)實(shí)施例的圖7中的第二冗余選擇單元的框圖；[0026]圖10是說明用于描述根據(jù)失效信號(hào)FSl和FS2以及冗余信號(hào)RSl和RS2來控制開關(guān)電路SWl、SW2以及SW3的一種方法的表的示圖；[0027]圖11是說明包括圖1中的半導(dǎo)體存儲(chǔ)器件的存儲(chǔ)系統(tǒng)的框圖；[0028]圖12是說明圖11中的存儲(chǔ)系統(tǒng)的應(yīng)用的框圖；以及[0029]圖13是說明包括圖12中的存儲(chǔ)系統(tǒng)的計(jì)算系統(tǒng)的框圖?！揪唧w實(shí)施方式】[0030]在下文中，將參照附圖更詳細(xì)地解釋本發(fā)明的各種實(shí)施例。盡管已經(jīng)參照本發(fā)明的一些說明性的實(shí)施例描述了實(shí)施例，但是應(yīng)當(dāng)理解的是，本領(lǐng)域技術(shù)人員可以設(shè)計(jì)出的大量其他的變型和實(shí)施例將落入本公開原理的精神和范圍內(nèi)。[0031]將理解的是，當(dāng)一個(gè)元件被提及與另一個(gè)元件“連接”、“耦接”時(shí)，其可以是與其他的元件直接連接或直接耦接，或者可以存在中間元件。相比之下，當(dāng)一個(gè)元件被提及與另一個(gè)元件“直接連接”、“直接耦接”時(shí)，則不存在中間元件。用于描述元件之間關(guān)系的其它的詞語應(yīng)當(dāng)以相同的方式來解釋(即，“在…之間”與“直接在…之間”，“與…相鄰”與“直接與…相鄰”等)。[0032]在圖1中，本發(fā)明的一個(gè)實(shí)施例的半導(dǎo)體存儲(chǔ)器件100可以包括:存儲(chǔ)器單元陣列110、地址譯碼器120、頁緩沖器電路130、輸入/輸出緩沖器電路140和控制邏輯150。[0033]存儲(chǔ)器單元陣列110包括存儲(chǔ)塊BLKl、…、BLKz。存儲(chǔ)塊BLK1、…、BLKz可以經(jīng)由字線WL與地址譯碼器120耦接，并且可以經(jīng)由位線BL與頁緩沖器電路130耦接。存儲(chǔ)塊BLK1、…、BLKz中的每個(gè)包括存儲(chǔ)器單元。成行的存儲(chǔ)器單元可以與字線WL中的同一個(gè)字線公共耦接。成列的存儲(chǔ)器單元可以與位線BL中的同一個(gè)位線公共耦接。半導(dǎo)體存儲(chǔ)器件100的擦除操作可以基于存儲(chǔ)塊執(zhí)行。半導(dǎo)體存儲(chǔ)器件100的編程操作和讀取操作可以基于頁執(zhí)行。[0034]每個(gè)存儲(chǔ)器單元可以是單電平單元SLC或多電平單元MLC。例如，在存儲(chǔ)器單元是單電平單元的情況下，與一個(gè)字線耦接的存儲(chǔ)器單元形成一頁。在存儲(chǔ)器單元是多電平單元的情況下，與一個(gè)字線耦接的存儲(chǔ)器單元形成兩個(gè)或更多個(gè)頁。[0035]在圖2中，一個(gè)存儲(chǔ)塊(諸如BLK1)可以包括:第一子存儲(chǔ)塊SMB1、第二子存儲(chǔ)塊SMB2、第一冗余存儲(chǔ)塊RMBl以及第二冗余存儲(chǔ)塊RMB2。[0036]在本發(fā)明的一個(gè)實(shí)施例中，第一冗余存儲(chǔ)塊RMBl可以代替第二子存儲(chǔ)塊SMB2中的壞區(qū)以及第一子存儲(chǔ)塊SMBl中的壞區(qū)。此外，第二冗余存儲(chǔ)塊RMB2可以代替第一子存儲(chǔ)塊SMBl中的壞區(qū)以及第二子存儲(chǔ)塊SMB2中的壞區(qū)。壞區(qū)可以包括失效的信號(hào)線和失效的存儲(chǔ)器單元，但是不限制于此。[0037]參見圖1，地址譯碼器120可以經(jīng)由字線WL與存儲(chǔ)器單元陣列110耦接。地址譯碼器120可以響應(yīng)于控制邏輯150的各種信號(hào)來操作。地址譯碼器120可以從例如控制邏輯150中接收塊地址BA和行地址RA。[0038]地址譯碼器120可以將塊地址BA譯碼，并且可以根據(jù)譯碼的塊地址來選擇存儲(chǔ)塊BLKU…、BLKz中的一個(gè)存儲(chǔ)塊。[0039]地址譯碼器120可以將行地址RA譯碼，并且可以根據(jù)譯碼的行地址來選擇與選中的存儲(chǔ)塊耦接的字線。[0040]地址譯碼器120可以包括:塊譯碼器、行譯碼器以及地址緩沖器等。[0041]頁緩沖器電路130可以經(jīng)由位線BL與存儲(chǔ)器單元陣列110耦接，并且可以經(jīng)由數(shù)據(jù)線DL與輸入/輸出緩沖器電路140耦接。頁緩沖器電路130可以響應(yīng)于控制邏輯150的各種信號(hào)來操作，諸如接收并且隨后譯碼來自控制邏輯150的冗余列地址RCA。[0042]在編程操作中，頁緩沖器電路130可以從輸入/輸出緩沖器電路140中接收要編程的數(shù)據(jù)DATA，并且可以將數(shù)據(jù)DATA傳送到與位線BL的譯碼列地址相對應(yīng)的位線。傳送的數(shù)據(jù)可以被編程到與選中的字線耦接的存儲(chǔ)器單元中。[0043]在讀取操作中，頁緩沖器電路130可以經(jīng)由與位線BL的譯碼列地址相對應(yīng)的位線來讀取數(shù)據(jù)，并且可以將讀取的數(shù)據(jù)輸出到輸入/輸出緩沖器電路140。[0044]在擦除操作中，頁緩沖器電路130可以將位線BL浮置。[0045]在本發(fā)明的一個(gè)實(shí)施例中，頁緩沖器電路130可以包括:頁緩沖器(圖3中的PB1、RPB1、RPB2以及PB2)和列選擇電路。[0046]輸入/輸出緩沖器電路140可以經(jīng)由數(shù)據(jù)線DL與頁緩沖器電路130耦接，并且可以響應(yīng)于控制邏輯150的控制來操作。[0047]輸入/輸出緩沖器電路140可以與外部器件進(jìn)行數(shù)據(jù)DATA通信。在編程操作中，輸入/輸出緩沖器電路140可以從外部器件中接收要編程的數(shù)據(jù)DATA，并且可以將數(shù)據(jù)DATA傳送到頁緩沖器電路130。在讀取操作中，輸入/輸出緩沖器電路140可以從頁緩沖器電路130中接收讀取數(shù)據(jù)DATA，并且可以將讀取數(shù)據(jù)DATA輸出到外部器件。[0048]控制邏輯150可以接收控制信號(hào)CTRL和地址ADDR?？刂七壿?50可以響應(yīng)于控制信號(hào)CTRL來控制半導(dǎo)體存儲(chǔ)器件100的操作。[0049]控制邏輯150可以判定地址ADDR的列地址CA是否與出現(xiàn)故障的失效列地址基本相同，并且可以將用于代替列地址CA的冗余列地址RCA提供給頁緩沖器電路130。例如，失效列地址可以是存儲(chǔ)器單元陣列110中的壞區(qū)的列地址。如果列地址CA與失效列地址實(shí)質(zhì)上不相同，則控制邏輯150可以將列地址CA發(fā)送到頁緩沖器電路130。如果列地址CA與失效列地址基本相同，則如圖1中所示，控制邏輯150可以將冗余列地址RCA發(fā)送到頁緩沖器電路130。[0050]控制邏輯150可以判定地址ADDR的塊地址BA是否與失效塊地址基本相同，并且判定地址ADDR的行地址RA是否與失效行地址基本相同。例如，失效塊地址和失效行地址可以表示存儲(chǔ)器單元陣列110中的壞區(qū)的塊地址和行地址。在下文中，為了便于描述，假設(shè)將塊地址BA和行地址RA提供給地址譯碼器120。[0051]在本發(fā)明的一個(gè)實(shí)施例中，控制邏輯150可以包括冗余選擇器151。冗余選擇器151可以接收地址ADDR的列地址CA，并且可以根據(jù)接收到的列地址CA來控制數(shù)據(jù)線DL之間的開關(guān)電路(圖3中的SW1、SW2以及SW3)。這一點(diǎn)將參照附圖8至11來詳細(xì)地描述。[0052]在本發(fā)明的一個(gè)實(shí)施例中，半導(dǎo)體存儲(chǔ)器件100可以是快閃存儲(chǔ)器件。[0053]在圖3中，出于方便，一個(gè)存儲(chǔ)塊(諸如BLK1)可以與頁緩沖器電路130耦接。[0054]參見圖1和圖3，頁緩沖器電路130可以包括:第一頁緩沖器PB1、第二頁緩沖器PB2、第一冗余頁緩沖器RPBl以及第二冗余頁緩沖器RPB2。[0055]第一頁緩沖器PBl可以經(jīng)由第一位線組BLGl與第一子存儲(chǔ)塊SMBl耦接，而第二頁緩沖器PB2可以經(jīng)由第二位線組BLG2與第二子存儲(chǔ)塊SMB2耦接。第一冗余頁緩沖器RPBl可以經(jīng)由第一冗余位線組RBLGl與第一冗余存儲(chǔ)塊RMBl耦接，而第二冗余頁緩沖器RPB2可以經(jīng)由第二冗余位線組RBLG2與第二冗余存儲(chǔ)塊RMB2耦接。圖3中的第一位線組BLGl和第二位線組BLG2以及第一冗余位線組RBLGl和第二冗余位線組RBLG2可以與圖1中的位線BL相對應(yīng)。[0056]每個(gè)頁緩沖器暫時(shí)儲(chǔ)存要編程到相應(yīng)的存儲(chǔ)塊中的數(shù)據(jù)和從相應(yīng)的存儲(chǔ)塊中讀取的數(shù)據(jù)。第一頁緩沖器PBl可以儲(chǔ)存要編程到第一子存儲(chǔ)塊SMBl中的數(shù)據(jù)和從第一子存儲(chǔ)塊SMBl中讀取的數(shù)據(jù)。第二頁緩沖器PB2可以儲(chǔ)存要編程到第二子存儲(chǔ)塊SMB2中的數(shù)據(jù)和從第二子存儲(chǔ)塊SMB2中讀取的數(shù)據(jù)。第一冗余頁緩沖器RPBl可以儲(chǔ)存要編程到第一冗余存儲(chǔ)塊RMBl中的數(shù)據(jù)和從第一冗余存儲(chǔ)塊RMBl中讀取的數(shù)據(jù)。第二冗余頁緩沖器RPB2可以儲(chǔ)存要編程到第二冗余存儲(chǔ)塊RMB2中的數(shù)據(jù)和從第二冗余存儲(chǔ)塊RMB2中讀取的數(shù)據(jù)。[0057]圖3中的第一數(shù)據(jù)線組DLG1、第二數(shù)據(jù)線組DLG2、第一冗余數(shù)據(jù)線組RDLGl以及第二冗余數(shù)據(jù)線組RDLG2可以包括在圖1中的數(shù)據(jù)線DL中。第一頁緩沖器PB1、第二頁緩沖器PB2、第一冗余頁緩沖器RPBl以及第二冗余頁緩沖器RPB2可以分別與第一數(shù)據(jù)線組DLG1、第二數(shù)據(jù)線組DLG2、第一冗余數(shù)據(jù)線組RDLGl以及第二冗余數(shù)據(jù)線組RDLG2耦接。每個(gè)頁緩沖器與相應(yīng)的數(shù)據(jù)線交換數(shù)據(jù)。[0058]第一數(shù)據(jù)線組DLGl和第二數(shù)據(jù)線組DLG2可以經(jīng)由例如全局?jǐn)?shù)據(jù)線與輸入/輸出緩沖器電路140耦接。第一冗余數(shù)據(jù)線組RDLGl和第二冗余數(shù)據(jù)線組RDLG2可以經(jīng)由第一數(shù)據(jù)線組DLGl和第二數(shù)據(jù)線組DLG2與輸入/輸出緩沖器電路140耦接。[0059]在本發(fā)明的一個(gè)實(shí)施例中，開關(guān)電路SWl、SW2以及SW3被設(shè)置成與第一數(shù)據(jù)線組DLG1、第二數(shù)據(jù)線組DLG2、第一冗余數(shù)據(jù)線組RDLGl以及第二冗余數(shù)據(jù)線組RDLG2彼此耦接。[0060]第一開關(guān)電路SWl可以耦接在第一數(shù)據(jù)線組DLGl與第一冗余數(shù)據(jù)線組RDLGl之間。第二開關(guān)電路SW2可以耦接在第一冗余數(shù)據(jù)線組RDLGl與第二冗余數(shù)據(jù)線組RDLG2之間。第三開關(guān)電路SW3可以耦接在第二冗余數(shù)據(jù)線組RDLG2與第二數(shù)據(jù)線組DLG2之間。[0061]在本發(fā)明的一個(gè)實(shí)施例中，第一冗余存儲(chǔ)塊RMBl可以用于代替第二子存儲(chǔ)塊SMB2中的壞區(qū)以及第一子存儲(chǔ)塊SMBl中的壞區(qū)。[0062]在本發(fā)明的一個(gè)實(shí)施例中，第一冗余存儲(chǔ)塊RMBl中的指定區(qū)域可以代替第二子存儲(chǔ)塊SMB2中的壞區(qū)。例如，可以從輸入/輸出緩沖器電路140經(jīng)由第二數(shù)據(jù)線組DLG2發(fā)送要編程到第二子存儲(chǔ)塊SMB2中的數(shù)據(jù)。如果第二開關(guān)電路SW2和第三開關(guān)電路SW3被激活并且第一開關(guān)電路SWl未被激活，則可以將與第二子存儲(chǔ)塊SMB2中的壞區(qū)相對應(yīng)的數(shù)據(jù)經(jīng)由第二數(shù)據(jù)線組DLG2、第二冗余數(shù)據(jù)線組RDLG2以及第一冗余數(shù)據(jù)線組RDLGl提供給第一冗余頁緩沖器RPB1?？梢岳弥T如多路復(fù)用器的邏輯塊(未示出)來選擇數(shù)據(jù)路徑。例如，邏輯塊可以選擇經(jīng)由第一冗余頁緩沖器RPBl和第一冗余數(shù)據(jù)線組RDLGl形成的數(shù)據(jù)路徑，而不是經(jīng)由第二冗余頁緩沖器RPB2和第二冗余數(shù)據(jù)線組RDLG2形成的數(shù)據(jù)路徑，使得不將數(shù)據(jù)儲(chǔ)存在第二冗余頁緩沖器RPB2中，而是將數(shù)據(jù)儲(chǔ)存在第一冗余頁緩沖器RPBl中?？梢詫⑵渌麛?shù)據(jù)經(jīng)由第二數(shù)據(jù)線組DLG2傳送到第二頁緩沖器PB2?？梢詫牡谝蝗哂啻鎯?chǔ)塊RMBl中讀取的數(shù)據(jù)經(jīng)由第一冗余數(shù)據(jù)線組RDLG1、第二冗余數(shù)據(jù)線組RDLG2以及第二數(shù)據(jù)線組DLG2輸出到輸入/輸出緩沖器電路140。因此，第二子存儲(chǔ)塊SMB2中的壞區(qū)可以用第一冗余存儲(chǔ)塊RMBl中的指定區(qū)域來代替。[0063]當(dāng)?shù)谝蝗哂啻鎯?chǔ)塊RMBl代替第一子存儲(chǔ)塊SMBl中的壞區(qū)時(shí)，第一開關(guān)電路SWl可以被激活，而第二開關(guān)電路SW2和第三開關(guān)電路SW3可以不被激活。[0064]在本發(fā)明的一個(gè)實(shí)施例中，第二冗余存儲(chǔ)塊RMB2可以用于代替第一子存儲(chǔ)塊SMBl中的壞區(qū)以及第二子存儲(chǔ)塊SMB2中的壞區(qū)。[0065]在本發(fā)明的一個(gè)實(shí)施例中，第二冗余存儲(chǔ)塊RMB2中的指定區(qū)域可以代替第一子存儲(chǔ)塊SMBl中的壞區(qū)。例如，可以從輸入/輸出緩沖器電路140經(jīng)由第一數(shù)據(jù)線組DLGl發(fā)送要編程到第一子存儲(chǔ)塊SMBl中的數(shù)據(jù)。如果第一子開關(guān)電路SWl和第二子開關(guān)電路SW2被激活，而第三開關(guān)電路SW3未被激活，則可以將與第一子存儲(chǔ)塊SMBl中的壞區(qū)相對應(yīng)的數(shù)據(jù)經(jīng)由第一數(shù)據(jù)線組DLG1、第一冗余數(shù)據(jù)線組RDLGl以及第二冗余數(shù)據(jù)線組RDLG2提供給第二冗余頁緩沖器RPB2?？梢岳弥T如多路復(fù)用器的邏輯塊(未示出)來選擇數(shù)據(jù)路徑。例如，邏輯塊可以選擇經(jīng)由第二冗余頁緩沖器RPB2和第二冗余數(shù)據(jù)線組RDLG2形成的數(shù)據(jù)路徑，而不是經(jīng)由第一冗余頁緩沖器RPBl和第一冗余數(shù)據(jù)線組RDLGl形成的數(shù)據(jù)路徑，使得不將數(shù)據(jù)儲(chǔ)存在第一冗余頁緩沖器RPBl中，而是儲(chǔ)存在第二冗余頁緩沖器RPB2中?？梢詫牡诙哂啻鎯?chǔ)塊RMB2中讀取的數(shù)據(jù)經(jīng)由第二冗余數(shù)據(jù)線組RDLG2、第一冗余數(shù)據(jù)線組RDLGl以及第一數(shù)據(jù)線組DLGl輸出到輸入/輸出緩沖器電路140。[0066]當(dāng)?shù)诙哂啻鎯?chǔ)塊RMB2代替第二子存儲(chǔ)塊SMB2中的壞區(qū)時(shí)，第三開關(guān)電路SW3可以被激活，并且第一開關(guān)電路SWl和第二開關(guān)電路SW2可以未被激活。[0067]冗余選擇器151響應(yīng)于列地址CA來導(dǎo)通或關(guān)斷第一開關(guān)電路至第三開關(guān)電路SffUSW2以及SW3。這一點(diǎn)將參照附圖8至附圖11來詳細(xì)地描述。[0068]如果第一冗余存儲(chǔ)塊RMBl僅代替第一子存儲(chǔ)塊SMBl中的壞區(qū)，而第二冗余存儲(chǔ)塊RMB2僅代替第二子存儲(chǔ)塊SMB2中的壞區(qū)，則第一冗余存儲(chǔ)塊RMBl和第二冗余存儲(chǔ)塊RMB2應(yīng)當(dāng)包括足夠的存儲(chǔ)器單元來分別代替第一子存儲(chǔ)塊SMBl和第二子存儲(chǔ)塊SMB2中的壞區(qū)。[0069]在本發(fā)明的實(shí)施例中，第一冗余存儲(chǔ)塊RMBl和第二冗余存儲(chǔ)塊RMB2可以選擇性地代替第一子存儲(chǔ)塊SMBl和第二子存儲(chǔ)塊SMB2中的壞區(qū)。因此，可以減小第一冗余存儲(chǔ)塊RMBl和第二冗余存儲(chǔ)塊RMB2中所需的存儲(chǔ)器單元的數(shù)目。因此，本發(fā)明可以提供區(qū)域減小的半導(dǎo)體存儲(chǔ)塊。[0070]在圖3和圖4中，第一數(shù)據(jù)線組DLGl可以包括第一數(shù)據(jù)線至第八數(shù)據(jù)線DL1_1、…、DL1_8。第一冗余數(shù)據(jù)線組RDLGl可以包括第一冗余數(shù)據(jù)線至第八冗余數(shù)據(jù)線RDL1_1、...、RDL1_8。第一開關(guān)電路SWl可以包括第一開關(guān)至第八開關(guān)211、...、218，并且耦接在第一數(shù)據(jù)線組DLGl的數(shù)據(jù)線DL1_1、…、DL1_8與第一冗余數(shù)據(jù)線組RDLGl的冗余數(shù)據(jù)線RDL1_1、...、RDL1_8之間。[0071]第二冗余數(shù)據(jù)線組RDLG2可以包括第一冗余數(shù)據(jù)線至第八冗余數(shù)據(jù)線RDL2_1、...、RDL2_8。第二開關(guān)電路SW2可以包括第一開關(guān)至第八開關(guān)221、...、228，并且率禹接在第一冗余數(shù)據(jù)線組RDLGl的冗余數(shù)據(jù)線RDL1_1、…、RDL1_8與第二冗余數(shù)據(jù)線組RDLG2的冗余數(shù)據(jù)線RDL2_1、…、RDL2_8之間。[0072]第二數(shù)據(jù)線組DLG2可以包括第一數(shù)據(jù)線至第八數(shù)據(jù)線DL2_1、…、DL2_8。第三開關(guān)電路SW3可以包括第一開關(guān)至第八開關(guān)231、…、238，并且耦接在第二冗余數(shù)據(jù)線組RDLG2的冗余數(shù)據(jù)線RDL2_1、...、RDL2_8與第二數(shù)據(jù)線組DLG2的數(shù)據(jù)線DL2_1、…、DL2_8之間。[0073]第一開關(guān)電路至第三開關(guān)電路SWl、SW2以及SW3可以分別響應(yīng)于從第一冗余選擇單元151中輸出的第一開關(guān)信號(hào)至第三開關(guān)信號(hào)SSl、SS2以及SS3來操作。例如，相應(yīng)的開關(guān)電路中的開關(guān)可以在開關(guān)信號(hào)被激活的情況下導(dǎo)通。在開關(guān)信號(hào)未被激活的情況下，相應(yīng)的開關(guān)電路中的開關(guān)可以關(guān)斷。在本發(fā)明的實(shí)施例中，每個(gè)開關(guān)211、…、218，221、…、228以及231、…、238可以包括至少一個(gè)晶體管(未示出)。例如，每個(gè)開關(guān)211、…、218，221、…、228以及231、…、238可以包括并聯(lián)耦接的NMOS晶體管和PMOS晶體管。[0074]在圖5中，第一頁緩沖器PBl可以包括頁緩沖器單元P1、…、Pn。在本發(fā)明的一個(gè)實(shí)施例中，可以將頁緩沖器單元P1、…、Pn分成組，每個(gè)組包括八個(gè)頁緩沖器單元。在同一組中的頁緩沖器單元可以沿著位線的方向設(shè)置。在圖5中僅示出第一頁緩沖PB1，但是第二頁緩沖器PB2、第一冗余頁緩沖器RPBl以及第二冗余頁緩沖器RPB2可以具有與第一頁緩沖器PBl相似的配置。[0075]第一頁緩沖器單元至第八頁緩沖器單元可以分別與第一位線至第八位線耦接。第九頁緩沖器單元至第η頁緩沖器單元可以分別與第九位線至第η位線BL9、…、BLn耦接。[0076]第一頁緩沖器單元至第η頁緩沖器單元可以與第一數(shù)據(jù)線至第八數(shù)據(jù)線DL1_1、…、DL1_8耦接。在本發(fā)明的一個(gè)實(shí)施例中，第一頁緩沖器單元(例如，Pl)可以與第一數(shù)據(jù)線DL1_1耦接，第二頁緩沖器單元(例如，P2)可以與第二數(shù)據(jù)線DL1_2耦接，第三頁緩沖器單元(例如，P3)可以與第三數(shù)據(jù)線DL1_3耦接，以及第四頁緩沖器單元(例如，P4)可以與第四數(shù)據(jù)線DL1_4耦接。第五頁緩沖器單元(例如，P5)可以與第五數(shù)據(jù)線DL1_5耦接，第六頁緩沖器單元(例如，P6)可以與第六數(shù)據(jù)線DL1_6耦接，第七頁緩沖器單元(例如，P7)可以與第七數(shù)據(jù)線DL1_7耦接，以及第八頁緩沖器單元(例如，P8)可以與第八數(shù)據(jù)線DL1_8耦接。[0077]結(jié)果，第一頁緩沖器PBl可以耦接在第一數(shù)據(jù)線組DLGl與位線組BLGl之間。[0078]在圖6中，頁緩沖器單元Pl可以包括:感應(yīng)晶體管ST、預(yù)充電單元310、鎖存器單元320以及控制晶體管CT。在編程操作或讀取操作中，感應(yīng)晶體管ST可以響應(yīng)于選擇信號(hào)SEL而導(dǎo)通或關(guān)斷，并且可以將位線BLl與感應(yīng)節(jié)點(diǎn)SO耦接?？梢詮目刂七壿?例如，圖1中的150)發(fā)送選擇信號(hào)SEL。預(yù)充電單元310可以通過利用例如電源電壓來預(yù)充電感應(yīng)節(jié)點(diǎn)so。鎖存器單元320可以儲(chǔ)存可以經(jīng)由數(shù)據(jù)線DL1_1發(fā)送的要編程的數(shù)據(jù)，或者可以儲(chǔ)存可以經(jīng)由位線BLl和感應(yīng)節(jié)點(diǎn)SO發(fā)送的讀取數(shù)據(jù)。[0079]如圖1中所描述的，頁緩沖器電路(例如，圖1中的130)可以將從控制邏輯150中輸出的冗余列地址RCA譯碼。參見圖1和圖6，根據(jù)譯碼的地址RCA來提供列選擇信號(hào)SC?？梢圆粚㈨摼彌_器單元的與壞區(qū)耦接的列選擇信號(hào)SC使能?？梢詫㈨摼彌_器單元的與用于代替壞區(qū)的指定區(qū)域(例如，RMBl或RMB2中的指定區(qū)域)耦接的列選擇信號(hào)SC使能?？刂凭w管CT可以響應(yīng)于使能的列選擇信號(hào)SC而將鎖存器單元320與數(shù)據(jù)線DL1_1電連接。因此，可以將經(jīng)由相應(yīng)數(shù)據(jù)線發(fā)送的數(shù)據(jù)通過控制各個(gè)頁緩沖器單元的列選擇信號(hào)SC來傳送到每個(gè)頁緩沖器單元。[0080]在圖7中，冗余選擇器151可以包括:第一冗余選擇單元410、第二冗余選擇單元420以及邏輯操作單元430。[0081]第一冗余選擇單元410可以與第一子存儲(chǔ)塊SMBl相對應(yīng)。第一冗余選擇單元410可以接收列地址CA，并且可以基于列地址CA來從第一冗余存儲(chǔ)塊RMBl與第二冗余存儲(chǔ)塊RMB2之間選擇用于代替第一子存儲(chǔ)塊SMBl中的壞區(qū)的冗余存儲(chǔ)塊。[0082]第一冗余選擇單元410可以儲(chǔ)存表示第一子存儲(chǔ)塊SMBl中的壞區(qū)的失效地址。當(dāng)所儲(chǔ)存的失效地址中存在與列地址CA相同的失效地址時(shí)，第一冗余選擇單元410可以產(chǎn)生第一失效信號(hào)FSl。第一冗余選擇單元410可以根據(jù)與列地址CA相同的失效地址而產(chǎn)生用于選擇冗余存儲(chǔ)塊的第一冗余信號(hào)RSl。[0083]第二冗余選擇單元420可以與第二子存儲(chǔ)塊SMB2相對應(yīng)。第二冗余選擇單元420可以從第一冗余存儲(chǔ)塊RMBl與第二冗余存儲(chǔ)塊RMB2之間選擇用于代替第二子存儲(chǔ)塊SMB2中的壞區(qū)的冗余存儲(chǔ)塊。[0084]第二冗余選擇單元420可以儲(chǔ)存表示第二子存儲(chǔ)塊SMB2中的壞區(qū)的失效地址，并且當(dāng)所儲(chǔ)存的失效地址中存在與列地址CA相同的失效地址時(shí)可以產(chǎn)生第二失效信號(hào)FS2。第二冗余選擇單元420可以根據(jù)與列地址CA相同的失效地址而產(chǎn)生用于選擇冗余存儲(chǔ)塊的第二冗余信號(hào)RS2。[0085]邏輯操作單元430可以從第一冗余選擇單元410中接收第一失效信號(hào)FSl和第一冗余信號(hào)RSl，并且可以從第二冗余選擇單元420中接收第二失效信號(hào)FS2和第二冗余信號(hào)RS2。邏輯操作單元430可以通過對接收到的失效信號(hào)FSl和FS2與冗余信號(hào)RSl和RS2執(zhí)行邏輯操作來輸出第一開關(guān)信號(hào)至第三開關(guān)信號(hào)SS1、SS2以及SS3。第一開關(guān)電路至第三開關(guān)電路SW1、SW2以及SW3可以分別通過第一開關(guān)信號(hào)至第三開關(guān)信號(hào)SS1、SS2以及SS3來控制。[0086]在圖8中，第一冗余選擇單元410可以包括:第一失效地址儲(chǔ)存塊至第j失效地址儲(chǔ)存塊511、…、51j、地址比較器520以及冗余信號(hào)發(fā)生器530。[0087]第一失效地址儲(chǔ)存塊至第j失效地址儲(chǔ)存塊511、…、51j可以分別儲(chǔ)存表示第一子存儲(chǔ)塊SMBl中的壞區(qū)的第一失效地址至第j失效地址FA1_1、…、FAl_j。失效地址可以是表示第一子存儲(chǔ)塊SMBl中的壞區(qū)的列地址。壞區(qū)可以包括失效的信號(hào)線和失效的存儲(chǔ)器單元，但是不限制于此。[0088]在本發(fā)明的一個(gè)實(shí)施例中，每個(gè)失效地址儲(chǔ)存塊可以包括鎖存器。當(dāng)半導(dǎo)體存儲(chǔ)器件的電能導(dǎo)通時(shí)，可以將儲(chǔ)存在存儲(chǔ)器單元陣列110的指定區(qū)域中的失效地址加載到相應(yīng)的失效地址儲(chǔ)存塊。[0089]地址比較器520可以包括第一地址比較塊至第j地址比較塊521、…、52j。第一地址比較塊至第j地址比較塊521、…、52j可以接收該地址的列地址CA(例如，圖1中的ADDR)。第一地址比較塊至第j地址比較塊521、…、52j可以分別接收第一失效地址至第j失效地址FA1_1、…、FAl_j。第一地址比較塊至第j地址比較塊521、…、52j各自可以判定列地址CA是否與第一失效地址至第j失效地址FA1_1、…、FAl_j中的相應(yīng)失效地址基本相同。第一地址比較塊至第j地址比較塊521、…、52j可以根據(jù)判定結(jié)果分別輸出第一匹配信號(hào)至第j匹配信號(hào)MS1_1、…、MSlJ。各地址比較塊在列地址CA與相應(yīng)的失效地址基本相同時(shí)可以輸出激活的匹配信號(hào)。[0090]冗余信號(hào)發(fā)生器530可以包括失效信號(hào)發(fā)生塊531和邏輯操作塊532。當(dāng)?shù)谝黄ヅ湫盘?hào)至第j匹配信號(hào)MS1_1、…、MSl_j中存在激活的匹配信號(hào)的情況下，失效信號(hào)發(fā)生塊531可以激活第一失效信號(hào)FSl。即，當(dāng)?shù)谝皇У刂分恋趈失效地址FA1_1、…、FA1_j中存在與列地址CA基本相同的失效地址時(shí)，第一失效信號(hào)FSl被激活。[0091]邏輯操作塊532可以通過將第一匹配信號(hào)至第j匹配信號(hào)MS1_1、…、MSl_j譯碼來產(chǎn)生第一冗余信號(hào)RSl。即，第一冗余信號(hào)RSl可以根據(jù)第一匹配信號(hào)至第j匹配信號(hào)MS1_1、…、MSl_j中激活的匹配信號(hào)來判定。例如，第一冗余信號(hào)RSl在列地址CA與第一子存儲(chǔ)塊SMBl中的一個(gè)指定的壞區(qū)相對應(yīng)時(shí)可以具有邏輯“I”、并且在列地址CA與第一子存儲(chǔ)塊SMBl中的另一個(gè)壞區(qū)相對應(yīng)時(shí)具有邏輯“O”。[0092]在圖9中，第二冗余選擇單元420可以具有與圖8中的第一冗余選擇單元410相似的配置。第二冗余選擇單元420可以包括:第一失效地址儲(chǔ)存塊至第i失效地址儲(chǔ)存塊611、…、611、地址比較器620、以及冗余信號(hào)發(fā)生器630。[0093]第一失效地址儲(chǔ)存塊至第i失效地址儲(chǔ)存塊611、…、61i可以分別儲(chǔ)存表示第二子存儲(chǔ)塊SMB2中的壞區(qū)的第一失效地址至第i失效地址FA2_1、…、FA2_i。失效地址可以是表示第二子存儲(chǔ)塊SMB2中的壞區(qū)的列地址。壞區(qū)可以包括失效的信號(hào)線和失效的存儲(chǔ)器單元，但是不限制于。[0094]地址比較器620可以包括第一地址比較塊至第i地址比較塊621、…、62i。第一地址比較塊至第i地址比較塊621、…、62i各自可以判定列地址CA是否與第一失效地址至第i失效地址FA2_1、…、FA2_i中的相應(yīng)失效地址基本相同，并且可以根據(jù)第一地址比較塊至第i地址比較塊621、…、62i的判定來輸出第一匹配信號(hào)至第i匹配信號(hào)MS2_1、…、MS2_j中的相應(yīng)匹配信號(hào)。[0095]冗余信號(hào)發(fā)生器630可以包括失效信號(hào)發(fā)生塊631和邏輯操作塊632。當(dāng)?shù)谝黄ヅ湫盘?hào)至第j匹配信號(hào)MS2_1、…、MS2_j中存在激活的匹配信號(hào)的情況下，失效信號(hào)發(fā)生塊631可以輸出激活的第二失效信號(hào)FS2。邏輯操作塊632可以通過將第一匹配信號(hào)至第j匹配信號(hào)MS2_1、…、MS2_j譯碼來產(chǎn)生第一冗余信號(hào)RSl。[0096]在圖10中，在第一種情況下(即，情況1)，可以不將第一失效信號(hào)FSl和第二失效信號(hào)FS2激活(例如，第一失效信號(hào)FSl和第二失效信號(hào)FS2各自具有邏輯電平“O”)。在第一失效信號(hào)FSl未被激活的情況下，可以不需要用于代替第一子存儲(chǔ)塊SMBl的冗余存儲(chǔ)塊。在第二失效信號(hào)FS2未被激活的情況下，可以不需要用于代替第二子存儲(chǔ)塊SMB2的冗余存儲(chǔ)塊。無論第一冗余信號(hào)RSl和第二冗余信號(hào)RS2的邏輯如何，邏輯操作單元430可以不激活第一開關(guān)電路至第三開關(guān)電路SW1、SW2以及SW3。[0097]在第二種情況下(即，情況2)，可以將第一失效信號(hào)FSl和第二失效信號(hào)FS2激活(例如，第一失效信號(hào)FSl和第二失效信號(hào)FS2各自具有邏輯電平“I”)?？梢孕枰糜诖娴谝蛔哟鎯?chǔ)塊SMBl和第二子存儲(chǔ)塊SMB2的每個(gè)的冗余存儲(chǔ)塊。第一冗余信號(hào)RSl具有邏輯“1”，而第二冗余信號(hào)RS2具有邏輯“O”。[0098]在本發(fā)明的一個(gè)實(shí)施例中，第一冗余存儲(chǔ)塊RMBl可以當(dāng)冗余信號(hào)具有邏輯“I”時(shí)代替相應(yīng)子存儲(chǔ)塊中的壞區(qū)，而第二冗余存儲(chǔ)塊RMB2可以當(dāng)冗余信號(hào)具有邏輯“O”時(shí)代替相應(yīng)的子存儲(chǔ)塊中的壞區(qū)。[0099]第一子存儲(chǔ)塊SMBl中的壞區(qū)可以當(dāng)?shù)谝蝗哂嘈盘?hào)RS具有邏輯電平“I”時(shí)用第一冗余存儲(chǔ)塊RMBl來代替，并且第二子存儲(chǔ)塊RMB2中的壞區(qū)可以當(dāng)?shù)诙哂嘈盘?hào)RS2具有邏輯電平“O”時(shí)用第二冗余存儲(chǔ)塊RMB2來代替。當(dāng)?shù)谝蝗哂嘈盘?hào)RS具有邏輯電平“I”并且第二冗余信號(hào)RS2具有邏輯電平“O”時(shí)，第一開關(guān)電路SWl和三開關(guān)電路SW3可以被激活，而第二開關(guān)電路SW2可以未被激活。因此，第一數(shù)據(jù)線組DLGl和第一冗余數(shù)據(jù)線組RDLGl可以被電連接，并且第二數(shù)據(jù)線組DLG2和第二冗余數(shù)據(jù)線組RDLG2可以被電連接。由此，第一子存儲(chǔ)塊SMBl中的壞區(qū)可以用第一冗余存儲(chǔ)塊RMBl來代替，而第二子存儲(chǔ)塊SMB2中的壞區(qū)可以用第二冗余存儲(chǔ)塊RMB2來代替。[0100]在第三種情況和第四種情況下(B卩，情況3和情況4)，第一失效信號(hào)FSl和第二失效信號(hào)FS2可以分別具有邏輯電平“I”和邏輯電平“O”。當(dāng)?shù)诙盘?hào)FS2具有邏輯電平“O”時(shí)第三開關(guān)電路SW3可以不被激活，而與第二冗余信號(hào)RS2無關(guān)。[0101]在第三種情況下(B卩，情況3)，第一冗余信號(hào)RSl具有邏輯電平“I”。第一子存儲(chǔ)塊SMBl中的壞區(qū)可以用第一冗余存儲(chǔ)塊RMBl來代替。冗余選擇器151可以將第一開關(guān)電路SWl激活、而不將第二開關(guān)電路SW2激活。[0102]在第四種情況下(S卩，情況4)，第一冗余信號(hào)RSl具有邏輯電平“O”。結(jié)果，第一子存儲(chǔ)塊SMBl中的壞區(qū)可以用第二冗余存儲(chǔ)塊RMB2來代替。邏輯操作單元430可以通過控制第一開關(guān)信號(hào)至第三開關(guān)信號(hào)SS1、SS2以及SS3來將第一開關(guān)電路SWl和第二開關(guān)電路SW2激活、而不將第三開關(guān)電路SW3激活。第一數(shù)據(jù)線組DLGl、第一冗余數(shù)據(jù)線組RDLGl以及第二冗余數(shù)據(jù)線組RDLG2可以彼此電連接。因此，第一子存儲(chǔ)塊SMBl中的壞區(qū)可以用第二冗余存儲(chǔ)塊RMB2來代替。[0103]在第五種情況和第六種情況下(B卩，情況5和情況6)，第一失效信號(hào)FSl具有邏輯電平“O”。可以不需要用于代替第一子存儲(chǔ)塊SMBl的冗余存儲(chǔ)塊。當(dāng)?shù)谝皇盘?hào)FSl具有邏輯電平“O”時(shí)第一開關(guān)電路SWl可以不被激活。第二失效信號(hào)FS2具有邏輯電平“I”。可以需要用于代替第二子存儲(chǔ)塊SMB2的冗余存儲(chǔ)塊。第二開關(guān)電路SW2和第三開關(guān)電路SW3可以根據(jù)第二冗余信號(hào)RS2的邏輯值來控制。[0104]在第五種情況下，第二冗余信號(hào)RS2具有邏輯電平“I”。結(jié)果，邏輯操作單元430可以將第二開關(guān)電路SW2和第三開關(guān)電路SW3激活。第二子存儲(chǔ)塊SMB2中的壞區(qū)可以用第一冗余存儲(chǔ)塊RMBl來代替。[0105]在第六種情況下，第二冗余信號(hào)RS2具有邏輯電平“O”。結(jié)果，邏輯操作單元430可以不將第二開關(guān)電路SW2激活，但可以將第三開關(guān)電路SW3激活。第二子存儲(chǔ)塊SMB2中的壞區(qū)可以用第二冗余存儲(chǔ)塊RMB2來代替。[0106]在本發(fā)明的一個(gè)實(shí)施例中，第一冗余存儲(chǔ)塊RMBl和第二冗余存儲(chǔ)塊RMB2可以被第一子存儲(chǔ)塊SMBl和第二子存儲(chǔ)塊SMB2共享。因此，本發(fā)明可以提供區(qū)域減小的半導(dǎo)體存儲(chǔ)器件。[0107]在圖11中，存儲(chǔ)系統(tǒng)1000可以包括半導(dǎo)體存儲(chǔ)器件100和控制器1200。[0108]半導(dǎo)體存儲(chǔ)器件100可以包括如圖1至圖10中所示的元件和操作。在下文中，將省略關(guān)于相同元件和操作的任何進(jìn)一步的描述。[0109]控制器1200可以與主機(jī)和半導(dǎo)體存儲(chǔ)器件100耦接。控制器1200可以響應(yīng)于來自主機(jī)的請求而訪問半導(dǎo)體存儲(chǔ)器件100。例如，控制器1200可以控制半導(dǎo)體存儲(chǔ)器件100的讀取操作、編程操作、擦除操作以及背景操作?？刂破?200可以提供半導(dǎo)體存儲(chǔ)器件100與主機(jī)之間的接口。控制器1200可以驅(qū)動(dòng)用于控制半導(dǎo)體存儲(chǔ)器件100的固件。[0110]控制器1200可以包括諸如隨機(jī)存取存儲(chǔ)器(RAM)、處理單元、主機(jī)接口以及存儲(chǔ)器接口的元件。RAM可以用作操作存儲(chǔ)器、半導(dǎo)體存儲(chǔ)器件100與主機(jī)之間的高速緩沖存儲(chǔ)器、以及半導(dǎo)體存儲(chǔ)器件100與主機(jī)之間的緩沖存儲(chǔ)器中的一種或更多種。處理單元可以控制控制器1200的操作。[0111]主機(jī)接口可以包括用于主機(jī)與控制器1200之間數(shù)據(jù)交換的協(xié)議。在本發(fā)明的一個(gè)實(shí)施例中，控制器1200可以經(jīng)由諸如通用串行總線(USB)協(xié)議、多媒體卡(MMC)協(xié)議、夕卜圍組件互連(PCI)協(xié)議、PC1-express(PC1-E)協(xié)議、高級(jí)技術(shù)附件(ATA)協(xié)議、串行ATA協(xié)議、并行ATA協(xié)議、小型計(jì)算機(jī)小型接口(SCSI)協(xié)議、增強(qiáng)型小型硬盤接口(ESDI)協(xié)議、電子集成驅(qū)動(dòng)器(IDE)協(xié)議、以及私有協(xié)議等的各種接口協(xié)議中的至少一種與主機(jī)通信。[0112]存儲(chǔ)器接口可以與半導(dǎo)體存儲(chǔ)器件100連接。例如，存儲(chǔ)器接口可以包括NAND接口或NOR接口。[0113]存儲(chǔ)系統(tǒng)1000還可以包括錯(cuò)誤校正塊。錯(cuò)誤校正塊可以利用錯(cuò)誤校正碼ECC來檢測并校正在從半導(dǎo)體存儲(chǔ)器件100中讀取的數(shù)據(jù)中的錯(cuò)誤。在本發(fā)明的一個(gè)實(shí)施例中，錯(cuò)誤校正塊可以被提供為控制器1200的元件。[0114]盡管執(zhí)行半導(dǎo)體存儲(chǔ)器件100的編程操作之后存在失效的存儲(chǔ)器單元，但是如果編程的失效存儲(chǔ)器單元的數(shù)目小于預(yù)定的數(shù)目則可以完成編程操作。換言之，儲(chǔ)存在半導(dǎo)體存儲(chǔ)器件100中的數(shù)據(jù)可以包括錯(cuò)誤。錯(cuò)誤校正塊可以檢測并校正讀取操作中的錯(cuò)誤。[0115]控制器1200和半導(dǎo)體存儲(chǔ)器件100可以被集成在同一個(gè)半導(dǎo)體器件中。在本發(fā)明的一個(gè)實(shí)施例中，控制器1200和半導(dǎo)體存儲(chǔ)器件100可以被集成在同一個(gè)半導(dǎo)體器件中以形成存儲(chǔ)卡。例如，控制器1200和半導(dǎo)體存儲(chǔ)器件100可以被集成在同一個(gè)半導(dǎo)體器件中以形成諸如個(gè)人計(jì)算機(jī)存儲(chǔ)器卡國際協(xié)會(huì)(PCMCIA)、緊湊閃存卡(CF)、智能媒體卡(SM或SMC)、記憶棒、多媒體卡(MMC)、RS-MMS、MMCmicro、SD卡(SD)、迷你SD、微SD、SDHC、通用快閃存儲(chǔ)器件UFS等的存儲(chǔ)卡。[0116]控制器1200和半導(dǎo)體存儲(chǔ)器件100可以被集成在同一個(gè)半導(dǎo)體器件中以形成固態(tài)驅(qū)動(dòng)(SSD)。半導(dǎo)體驅(qū)動(dòng)SSD可以包括用于將數(shù)據(jù)儲(chǔ)存在半導(dǎo)體存儲(chǔ)器中的儲(chǔ)存器件。在存儲(chǔ)系統(tǒng)1000用作半導(dǎo)體驅(qū)動(dòng)SSD的情況下，可以改善與存儲(chǔ)系統(tǒng)1000耦接的主機(jī)的操作速度。[0117]在本發(fā)明的一個(gè)實(shí)施例中，存儲(chǔ)系統(tǒng)1000可以被提供為電子設(shè)備的各種元件中的一種，所述電子設(shè)備諸如為計(jì)算機(jī)、超移動(dòng)PC(UMPC)、工作站、上網(wǎng)本、個(gè)人數(shù)字助理(PDA)、便攜式計(jì)算機(jī)、網(wǎng)絡(luò)書寫板(webtablet)、無線電話、移動(dòng)電話、智能電話、電子書、便攜式多媒體播放器(PMP)、數(shù)碼照相機(jī)、三維電視機(jī)、數(shù)字錄音機(jī)、數(shù)字音頻播放器、數(shù)字圖片記錄器、數(shù)字圖片播放器、數(shù)字視頻記錄器、數(shù)字視頻播放器、用于在無線環(huán)境中能發(fā)送/接收信息的裝置、家庭網(wǎng)絡(luò)中包括的各種電子設(shè)備中的一種、計(jì)算機(jī)網(wǎng)絡(luò)中包括的各種電子設(shè)備中的一種、遠(yuǎn)程網(wǎng)絡(luò)中包括的各種電子設(shè)備中的一種、RFID設(shè)備或計(jì)算系統(tǒng)中包括的元件中的一種等。[0118]在本發(fā)明的一個(gè)實(shí)施例中，可以將半導(dǎo)體存儲(chǔ)器件100或存儲(chǔ)系統(tǒng)1000以各種方式封裝。例如，半導(dǎo)體存儲(chǔ)器件100或存儲(chǔ)系統(tǒng)1000可以經(jīng)由以下方法來封裝:層疊封裝(packageonpackage,PoP)、球柵陣列(ballgridarray,BGA)、芯片級(jí)封裝(chipscalepackage,CSP)、塑料引線芯片載體(plasticleadedchipcarrier,PLCC)、塑料雙列直插式封裝(plasticdualin-linepackage,PDIP)、華夫包式管芯(dieinwafflepack)、晶片形式管芯(dieinwaferform)、板上芯片(chiponboard,COB)、陶瓷雙列直插式封裝(ceramicdualin-linepackage,CERDIP)、塑料度量四方扁平封裝(plasticmetricquadflatpack,MQFP)、薄型四方扁平封裝(thinquadflatpack,TQFP)、小外型集成電路封裝(smalloutlineintegratedcircuit,S0IC)、收縮型小外型封裝(shrinksmalloutlinepackage,SS0P)、薄型小外型封裝(thinsmalloutlinepackage,TS0P)、薄型四方扁平封裝(thinquadflatpack,TQFP)、系統(tǒng)封裝(systeminpackage,SIP)、多芯片封裝(mult1-chippackage,MCP)、晶圓級(jí)制造封裝(wafer-levelfabricatedpackage,WFP)或晶圓級(jí)處理層疊封裝(wafer-levelprocessedstackpackage,WSP)等。[0119]在圖12中，存儲(chǔ)系統(tǒng)2000可以包括半導(dǎo)體存儲(chǔ)器件2100和控制器2200。半導(dǎo)體存儲(chǔ)器件2100可以包括半導(dǎo)體存儲(chǔ)器芯片。每個(gè)半導(dǎo)體存儲(chǔ)器芯片各自可以分成多個(gè)組。每個(gè)組可以經(jīng)由公共通道與控制器2200通信。在圖12中，組可以分別經(jīng)由第一通道至第k通道CH1、…、CHk與控制器2200通信。各半導(dǎo)體存儲(chǔ)器芯片可以類似于圖1中所描述的半導(dǎo)體存儲(chǔ)器件100進(jìn)行操作。[0120]在圖12中，半導(dǎo)體存儲(chǔ)器芯片可以與一個(gè)通道耦接。然而，一個(gè)半導(dǎo)體存儲(chǔ)器芯片可以與一個(gè)通道耦接。[0121]在圖13中，計(jì)算系統(tǒng)3000可以包括中央處理單元3100、RAM3200、用戶接口3300、電源3400、系統(tǒng)總線3500以及存儲(chǔ)系統(tǒng)2000。[0122]存儲(chǔ)系統(tǒng)2000可以經(jīng)由系統(tǒng)總線3500與中央處理單元3100、RAM3200、用戶接口3300以及電源3400電連接?？梢詫⒔?jīng)由用戶接口3300提供的數(shù)據(jù)或者通過中央處理單元3100處理的數(shù)據(jù)可以儲(chǔ)存在存儲(chǔ)系統(tǒng)2000中。[0123]在圖13中，半導(dǎo)體存儲(chǔ)器件2100可以經(jīng)由控制器2200與系統(tǒng)總線3500耦接。然而，半導(dǎo)體存儲(chǔ)器件2100可以與系統(tǒng)總線3500直接連接。這里，控制器2200的功能可以通過中央處理單元3100和RAM3200來執(zhí)行。[0124]在圖13中，提供了圖12中描述的存儲(chǔ)系統(tǒng)2000。然而，存儲(chǔ)系統(tǒng)2000可以用圖11中的存儲(chǔ)系統(tǒng)1000來代替。在本發(fā)明的一個(gè)實(shí)施例中，計(jì)算系統(tǒng)3000可以包括圖11和圖12中各描述的存儲(chǔ)系統(tǒng)1000和存儲(chǔ)系統(tǒng)2000。[0125]在本發(fā)明的一個(gè)實(shí)施例中，冗余存儲(chǔ)塊可以被子存儲(chǔ)塊共享。因此，半導(dǎo)體存儲(chǔ)器件的區(qū)域可以減小。[0126]盡管已經(jīng)參照本發(fā)明的一些說明性的實(shí)施例描述了實(shí)施例，但是應(yīng)當(dāng)理解的是，本領(lǐng)域技術(shù)人員可以設(shè)計(jì)出的大量其他的變型和實(shí)施例將落入本公開原理的精神和范圍內(nèi)。[0127]通過以上實(shí)施例可以看出，本申請?zhí)峁┝艘韵碌募夹g(shù)方案。[0128]技術(shù)方案1.一種半導(dǎo)體存儲(chǔ)器件，包括:存儲(chǔ)器單元陣列，所述存儲(chǔ)器單元陣列包括子存儲(chǔ)塊和冗余存儲(chǔ)塊；數(shù)據(jù)線組，所述數(shù)據(jù)線組被配置成傳送要編程到所述子存儲(chǔ)塊中的數(shù)據(jù)和從所述子存儲(chǔ)塊中讀取的數(shù)據(jù)；冗余數(shù)據(jù)線組，所述冗余數(shù)據(jù)線組被配置成傳送要編程到所述冗余存儲(chǔ)塊中的數(shù)據(jù)和從所述冗余存儲(chǔ)塊中讀取的數(shù)據(jù)；以及開關(guān)電路，所述開關(guān)電路被配置成將所述數(shù)據(jù)線組與所述冗余數(shù)據(jù)線組選擇性地耦接。[0129]技術(shù)方案2.如技術(shù)方案I所述的半導(dǎo)體存儲(chǔ)器件，還包括:頁緩沖器，所述頁緩沖器將所述子存儲(chǔ)塊與所述數(shù)據(jù)線組耦接；以及冗余頁緩沖器，所述冗余頁緩沖器將所述冗余存儲(chǔ)塊與所述冗余數(shù)據(jù)線組f禹接。[0130]技術(shù)方案3.如技術(shù)方案2所述的半導(dǎo)體存儲(chǔ)器件，其中，將要編程到所述冗余存儲(chǔ)塊中的數(shù)據(jù)經(jīng)由所述數(shù)據(jù)線組之一傳送到所述冗余數(shù)據(jù)線組，并且所述冗余頁緩沖器將經(jīng)由所述冗余數(shù)據(jù)線組傳送的數(shù)據(jù)編程到所述冗余存儲(chǔ)塊中。[0131]技術(shù)方案4.如技術(shù)方案2所述的半導(dǎo)體存儲(chǔ)器件，其中，所述冗余頁緩沖器從所述冗余存儲(chǔ)塊讀取數(shù)據(jù)，并且將從所述冗余存儲(chǔ)塊中讀取的數(shù)據(jù)經(jīng)由所述冗余數(shù)據(jù)線組從所述冗余頁緩沖器傳送到所述數(shù)據(jù)線組之一。[0132]技術(shù)方案5.如技術(shù)方案I所述的半導(dǎo)體存儲(chǔ)器件，還包括:輸入/輸出緩沖器電路，所述輸入/輸出緩沖器電路被配置成與所述數(shù)據(jù)線組通信數(shù)據(jù)。[0133]技術(shù)方案6.如技術(shù)方案I所述的半導(dǎo)體存儲(chǔ)器件，還包括:冗余選擇器，所述冗余選擇器被配置成基于從外部器件接收的列地址來判定所述開關(guān)電路的導(dǎo)通/關(guān)斷狀態(tài)。[0134]技術(shù)方案7.如技術(shù)方案6所述的半導(dǎo)體存儲(chǔ)器件，其中，當(dāng)所述列地址與失效地址基本相同時(shí)，所述冗余選擇器導(dǎo)通所述開關(guān)電路的第一組，并且關(guān)斷所述開關(guān)電路的第二組。[0135]技術(shù)方案8.—種半導(dǎo)體存儲(chǔ)器件,包括:第一子存儲(chǔ)塊和第二子存儲(chǔ)塊；第一冗余存儲(chǔ)塊和第二冗余存儲(chǔ)塊；第一數(shù)據(jù)線組和第二數(shù)據(jù)線組，所述第一數(shù)據(jù)線組和第二數(shù)據(jù)線組分別與所述第一子存儲(chǔ)塊和所述第二子存儲(chǔ)塊耦接；第一冗余數(shù)據(jù)線組和第二冗余數(shù)據(jù)線組，所述第一冗余數(shù)據(jù)線組和第二冗余數(shù)據(jù)線組分別與所述第一冗余存儲(chǔ)塊和所述第二冗余存儲(chǔ)塊耦接；第一開關(guān)電路，所述第一開關(guān)電路被配置成選擇性地耦接所述第一數(shù)據(jù)線組和所述第一冗余數(shù)據(jù)線組；第二開關(guān)電路，所述第二開關(guān)電路被配置成選擇性地耦接所述第一冗余數(shù)據(jù)線組和所述第二冗余數(shù)據(jù)線組；以及第三開關(guān)電路，所述第三開關(guān)電路被配置成選擇性地耦接所述第二冗余數(shù)據(jù)線組和所述第二數(shù)據(jù)線組。[0136]技術(shù)方案9.如技術(shù)方案8所述的半導(dǎo)體存儲(chǔ)器件，還包括:冗余選擇器，所述冗余選擇器包括第一冗余選擇單元和第二冗余選擇單元，其中，所述第一冗余選擇單元被配置成在所述第一冗余存儲(chǔ)塊和所述第二冗余存儲(chǔ)塊之中選擇用于代替所述第一子存儲(chǔ)塊中的壞區(qū)的冗余存儲(chǔ)塊，以及所述第二冗余選擇單元被配置成在所述第一冗余存儲(chǔ)塊和所述第二冗余存儲(chǔ)塊之中選擇用于代替所述第二子存儲(chǔ)塊中的壞區(qū)的冗余存儲(chǔ)塊。[0137]技術(shù)方案10.如技術(shù)方案9所述的半導(dǎo)體存儲(chǔ)器件，其中，所述第一冗余選擇單元和所述第二冗余選擇單元各自包括:多個(gè)失效地址儲(chǔ)存塊，所述多個(gè)失效地址儲(chǔ)存塊被配置成儲(chǔ)存失效地址；以及多個(gè)地址比較塊，所述多個(gè)地址比較塊被配置成分別接收所述失效地址，其中，所述地址比較塊各自根據(jù)從外部器件中提供的列地址是否與相應(yīng)的失效地址基本相同來輸出匹配信號(hào)。[0138]技術(shù)方案11.如技術(shù)方案10所述的半導(dǎo)體存儲(chǔ)器件，其中，所述第一冗余選擇單元和所述第二冗余選擇單元各自還包括冗余信號(hào)發(fā)生器，所述冗余信號(hào)發(fā)生器接收從所述地址比較塊中提供的所述匹配信號(hào)，其中，所述冗余信號(hào)發(fā)生器包括:失效信號(hào)發(fā)生塊，所述失效信號(hào)塊被配置成當(dāng)所述匹配信號(hào)中的一個(gè)或更多個(gè)被使能時(shí)輸出使能的失效信號(hào)；以及邏輯操作塊，所述邏輯操作塊被配置成將所述匹配信號(hào)譯碼以產(chǎn)生冗余信號(hào)。[0139]技術(shù)方案12.如技術(shù)方案11所述的半導(dǎo)體存儲(chǔ)器件，其中，所述冗余選擇器包括邏輯操作單元，所述邏輯操作單元被配置成通過對所述失效信號(hào)和從所述第一冗余選擇單元和所述第二冗余選擇單元中提供的所述冗余信號(hào)執(zhí)行邏輯操作來產(chǎn)生第一開關(guān)信號(hào)至第三開關(guān)信號(hào)，以控制所述第一開關(guān)電路至第三開關(guān)電路。[0140]技術(shù)方案13.如技術(shù)方案8所述的半導(dǎo)體存儲(chǔ)器件，還包括:第一頁緩沖器，所述第一頁緩沖器將所述第一子存儲(chǔ)塊與所述第一數(shù)據(jù)線組耦接；第二頁緩沖器，所述第二頁緩沖器將所述第二子存儲(chǔ)塊與所述第二數(shù)據(jù)線組耦接；第一冗余頁緩沖器，所述第一冗余頁緩沖器將所述第一冗余存儲(chǔ)塊與所述第一冗余數(shù)據(jù)線組耦接；以及第二冗余頁緩沖器，所述第二冗余頁緩沖器將所述第二冗余存儲(chǔ)塊與所述第二冗余數(shù)據(jù)線組耦接。[0141]技術(shù)方案14.如技術(shù)方案13所述的半導(dǎo)體存儲(chǔ)器件，其中，當(dāng)所述第二開關(guān)電路和所述第三開關(guān)電路導(dǎo)通時(shí)，將要編程到所述第一冗余存儲(chǔ)塊中的數(shù)據(jù)經(jīng)由所述第二數(shù)據(jù)線組發(fā)送到所述第一冗余頁緩沖器。[0142]技術(shù)方案15.如技術(shù)方案13所述的半導(dǎo)體存儲(chǔ)器件，其中，當(dāng)所述第二開關(guān)電路和所述第三開關(guān)電路導(dǎo)通時(shí)，將從所述第一冗余存儲(chǔ)塊讀取到所述第一冗余頁緩沖器的數(shù)據(jù)經(jīng)由所述第二數(shù)據(jù)線組輸出。[0143]技術(shù)方案16.如技術(shù)方案13所述的半導(dǎo)體存儲(chǔ)器件，其中，當(dāng)所述第一開關(guān)電路和所述第二開關(guān)電路導(dǎo)通時(shí)，將要編程到所述第二冗余存儲(chǔ)塊的數(shù)據(jù)經(jīng)由所述第一數(shù)據(jù)線組發(fā)送到所述第二冗余頁緩沖器。[0144]技術(shù)方案17.如技術(shù)方案13所述的半導(dǎo)體存儲(chǔ)器件，其中，當(dāng)所述第一開關(guān)電路和所述第二開關(guān)電路導(dǎo)通時(shí)，將從所述第二冗余存儲(chǔ)塊讀取到所述第二冗余頁緩沖器的數(shù)據(jù)經(jīng)由所述第一數(shù)據(jù)線組輸出。[0145]技術(shù)方案18.—種包括半導(dǎo)體存儲(chǔ)器件和控制器的存儲(chǔ)系統(tǒng)，所述半導(dǎo)體存儲(chǔ)器件包括:存儲(chǔ)器單元陣列，所述存儲(chǔ)器單元陣列包括子存儲(chǔ)塊和冗余存儲(chǔ)塊；數(shù)據(jù)線組，所述數(shù)據(jù)線組被配置成傳送要編程到所述子存儲(chǔ)塊中的數(shù)據(jù)和從所述子存儲(chǔ)塊中讀取的數(shù)據(jù)；冗余數(shù)據(jù)線組，所述冗余數(shù)據(jù)線組被配置成傳送要編程到所述冗余存儲(chǔ)塊中的數(shù)據(jù)和從所述冗余存儲(chǔ)塊中讀取的數(shù)據(jù)；以及開關(guān)電路，所述開關(guān)電路被配置成將所述數(shù)據(jù)線組與所述冗余數(shù)據(jù)線組選擇性地耦接。[0146]技術(shù)方案19.如技術(shù)方案18所述的存儲(chǔ)系統(tǒng)，其中，所述半導(dǎo)體存儲(chǔ)器件包括多個(gè)半導(dǎo)體存儲(chǔ)器芯片，每個(gè)半導(dǎo)體存儲(chǔ)器芯片被分成多個(gè)組，其中，每個(gè)組經(jīng)由多個(gè)通道與所述控制器通信。[0147]技術(shù)方案20.如技術(shù)方案19所述的存儲(chǔ)系統(tǒng)，其中，所述半導(dǎo)體存儲(chǔ)器件經(jīng)由系統(tǒng)總線與中央處理單元、隨機(jī)存取存儲(chǔ)器單元、用戶接口以及電源電連接?！緳?quán)利要求】1.一種半導(dǎo)體存儲(chǔ)器件，包括:存儲(chǔ)器單元陣列，所述存儲(chǔ)器單元陣列包括子存儲(chǔ)塊和冗余存儲(chǔ)塊；數(shù)據(jù)線組，所述數(shù)據(jù)線組被配置成傳送要編程到所述子存儲(chǔ)塊中的數(shù)據(jù)和從所述子存儲(chǔ)塊中讀取的數(shù)據(jù)；冗余數(shù)據(jù)線組，所述冗余數(shù)據(jù)線組被配置成傳送要編程到所述冗余存儲(chǔ)塊中的數(shù)據(jù)和從所述冗余存儲(chǔ)塊中讀取的數(shù)據(jù)；以及開關(guān)電路，所述開關(guān)電路被配置成將所述數(shù)據(jù)線組與所述冗余數(shù)據(jù)線組選擇性地耦接。2.如權(quán)利要求1所述的半導(dǎo)體存儲(chǔ)器件，還包括:頁緩沖器，所述頁緩沖器將所述子存儲(chǔ)塊與所述數(shù)據(jù)線組耦接；以及冗余頁緩沖器，所述冗余頁緩沖器將所述冗余存儲(chǔ)塊與所述冗余數(shù)據(jù)線組耦接。3.如權(quán)利要求2所述的半導(dǎo)體存儲(chǔ)器件，其中，將要編程到所述冗余存儲(chǔ)塊中的數(shù)據(jù)經(jīng)由所述數(shù)據(jù)線組之一傳送到所述冗余數(shù)據(jù)線組，并且所述冗余頁緩沖器將經(jīng)由所述冗余數(shù)據(jù)線組傳送的數(shù)據(jù)編程到所述冗余存儲(chǔ)塊中。4.如權(quán)利要求2所述的半導(dǎo)體存儲(chǔ)器件，其中，所述冗余頁緩沖器從所述冗余存儲(chǔ)塊讀取數(shù)據(jù)，并且將從所述冗余存儲(chǔ)塊中讀取的數(shù)據(jù)經(jīng)由所述冗余數(shù)據(jù)線組從所述冗余頁緩沖器傳送到所述數(shù)據(jù)線組之一。5.如權(quán)利要求1所述的半導(dǎo)體存儲(chǔ)器件，還包括:輸入/輸出緩沖器電路，所述輸入/輸出緩沖器電路被配置成與所述數(shù)據(jù)線組通信數(shù)據(jù)。6.如權(quán)利要求1所述的半導(dǎo)體存儲(chǔ)器件，還包括:冗余選擇器，所述冗余選擇器被配置成基于從外部器件接收的列地址來判定所述開關(guān)電路的導(dǎo)通/關(guān)斷狀態(tài)。7.如權(quán)利要求6所述的半導(dǎo)體存儲(chǔ)器件，其中，當(dāng)所述列地址與失效地址基本相同時(shí)，所述冗余選擇器導(dǎo)通所述開關(guān)電路的第一組，并且關(guān)斷所述開關(guān)電路的第二組。8.一種半導(dǎo)體存儲(chǔ)器件，包括:第一子存儲(chǔ)塊和第二子存儲(chǔ)塊；第一冗余存儲(chǔ)塊和第二冗余存儲(chǔ)塊；第一數(shù)據(jù)線組和第二數(shù)據(jù)線組，所述第一數(shù)據(jù)線組和第二數(shù)據(jù)線組分別與所述第一子存儲(chǔ)塊和所述第二子存儲(chǔ)塊耦接；第一冗余數(shù)據(jù)線組和第二冗余數(shù)據(jù)線組，所述第一冗余數(shù)據(jù)線組和第二冗余數(shù)據(jù)線組分別與所述第一冗余存儲(chǔ)塊和所述第二冗余存儲(chǔ)塊耦接；第一開關(guān)電路，所述第一開關(guān)電路被配置成選擇性地耦接所述第一數(shù)據(jù)線組和所述第一冗余數(shù)據(jù)線組；第二開關(guān)電路，所述第二開關(guān)電路被配置成選擇性地耦接所述第一冗余數(shù)據(jù)線組和所述第二冗余數(shù)據(jù)線組；以及第三開關(guān)電路，所述第三開關(guān)電路被配置成選擇性地耦接所述第二冗余數(shù)據(jù)線組和所述第二數(shù)據(jù)線組。9.如權(quán)利要求8所述的半導(dǎo)體存儲(chǔ)器件，還包括:冗余選擇器，所述冗余選擇器包括第一冗余選擇單元和第二冗余選擇單元，其中，所述第一冗余選擇單元被配置成在所述第一冗余存儲(chǔ)塊和所述第二冗余存儲(chǔ)塊之中選擇用于代替所述第一子存儲(chǔ)塊中的壞區(qū)的冗余存儲(chǔ)塊，以及所述第二冗余選擇單元被配置成在所述第一冗余存儲(chǔ)塊和所述第二冗余存儲(chǔ)塊之中選擇用于代替所述第二子存儲(chǔ)塊中的壞區(qū)的冗余存儲(chǔ)塊。10.如權(quán)利要求9所述的半導(dǎo)體存儲(chǔ)器件，其中，所述第一冗余選擇單元和所述第二冗余選擇單元各自包括:多個(gè)失效地址儲(chǔ)存塊，所述多個(gè)失效地址儲(chǔ)存塊被配置成儲(chǔ)存失效地址；以及多個(gè)地址比較塊，所述多個(gè)地址比較塊被配置成分別接收所述失效地址，其中，所述地址比較塊各自根據(jù)從外部器件中提供的列地址是否與相應(yīng)的失效地址基本相同來輸出匹配信號(hào)?！疚臋n編號(hào)】G11C8/12GK103730151SQ201310150161【公開日】2014年4月16日申請日期:2013年4月26日優(yōu)先權(quán)日:2012年10月12日【發(fā)明者】李完燮,樸鎮(zhèn)壽申請人:愛思開海力士有限公司