專(zhuān)利名稱(chēng)：一種存儲(chǔ)陣列及存儲(chǔ)器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種存儲(chǔ)陣列，以及含有該存儲(chǔ)陣列的存儲(chǔ)器。
背景技術(shù)：
參見(jiàn)圖1，隨著工藝尺寸的縮小，為減小單元尺寸的芯片面積，一般采用開(kāi)路位線(xiàn)結(jié)構(gòu)。1，3，5是存儲(chǔ)陣列，由一根或多根字線(xiàn)Wl和位線(xiàn)(BL_0、BL_e)組成，2，4是靈敏放大器陣列，由一個(gè)或多個(gè)靈敏放大器組成。當(dāng)對(duì)存儲(chǔ)陣列3進(jìn)行操作時(shí)，3中的字線(xiàn)WL被激活，其它的字線(xiàn)處于未激活狀態(tài)，與該字線(xiàn)相連的存儲(chǔ)單元的信息通過(guò)與存儲(chǔ)單元相連的位線(xiàn)，即偶數(shù)位線(xiàn)BL_e和奇數(shù)位線(xiàn)BL_o，傳遞到2，4中的靈敏放大器，通過(guò)該靈敏放大器可以對(duì)存儲(chǔ)單元進(jìn)行讀寫(xiě)操作。輸入到2，4的位線(xiàn)有兩種，一種來(lái)自于要進(jìn)行操作的存儲(chǔ)陣列，用于傳遞存儲(chǔ)單元中的信息，另一種來(lái)自于未被激活的存儲(chǔ)陣列，作為靈敏放大器的比較基準(zhǔn)，因此需要2和4兩個(gè)靈敏放大器陣列來(lái)處理一根字線(xiàn)上的存儲(chǔ)單元的數(shù)據(jù)。而且對(duì)于任何一個(gè)存儲(chǔ)陣列的讀寫(xiě)操作都需要另兩塊相鄰的存儲(chǔ)陣列提供基準(zhǔn)位線(xiàn)。由于開(kāi)路位線(xiàn)結(jié)構(gòu)的特點(diǎn)，即需要相鄰的存儲(chǔ)陣列提供基準(zhǔn)位線(xiàn)，為了讀寫(xiě)邊界的存儲(chǔ)陣列，需要加入額外的存儲(chǔ)陣列提供基準(zhǔn)位線(xiàn)。參見(jiàn)圖2，其中0，1，2，3，4，5，6，7為正常的存儲(chǔ)陣列，O ‘和7’為額外的存儲(chǔ)陣列。正常的存儲(chǔ)陣列和額外的存儲(chǔ)陣列具有相同的芯片面積和相同數(shù)目的存儲(chǔ)單元。由于加入的兩個(gè)額外的存儲(chǔ)陣列中的存儲(chǔ)單元不能讀寫(xiě)，為了提高利用率采用了圖3中所示結(jié)構(gòu)，其中1，2，3，4，5，6，7為正常存儲(chǔ)陣列，O ‘和O “為特殊存儲(chǔ)陣列。正常存儲(chǔ)陣列和特殊存儲(chǔ)陣列具有相同的芯片面積和相同數(shù)目的存儲(chǔ)單元。在特殊存儲(chǔ)陣列O’和O “中，分別只有一半存儲(chǔ)單元可以被讀寫(xiě)，即O ‘和O”組成一個(gè)正常存儲(chǔ)陣列。相對(duì)于圖2中的結(jié)構(gòu)，整個(gè)存儲(chǔ)器使用的芯片面積減少，提高了利用率。但是由于O’和O “中的字線(xiàn)在邏輯上是相同的字線(xiàn)地址，因此需要為兩個(gè)特殊單元配備相同的控制電路，浪費(fèi)了芯片芯片面積。在存儲(chǔ)器制造時(shí)，由于制造工藝的限制和穩(wěn)定性的退化，某些存儲(chǔ)單元可能無(wú)法工作，為了提高產(chǎn)品良率，引入了冗余存儲(chǔ)單元的修復(fù)方式。這些冗余存儲(chǔ)單元可以用來(lái)修復(fù)失效的存儲(chǔ)單元。為了使用這些冗余單元，必須將被其替換的存儲(chǔ)單元的地址永久記錄在電路中，但是由于這些失效的存儲(chǔ)單元是在生產(chǎn)之后才出現(xiàn)的，因此引入激光熔絲技術(shù)記錄這些被替換的存儲(chǔ)單元的地址。這些熔絲采用了特殊工藝和特殊的布局占用了大量的芯片面積，同時(shí)由于進(jìn)行激光熔絲的操作需要大量的時(shí)間，也使得產(chǎn)品成本提升。在圖3的結(jié)構(gòu)中，由于特殊存儲(chǔ)陣列O ‘和0“中字線(xiàn)具有相同的邏輯地址但在物理上又是不同位置，因此需要為O’和O “都配置熔絲，造成芯片面積和時(shí)間的浪費(fèi)使產(chǎn)品成本提高。

發(fā)明內(nèi)容
本發(fā)明為解決背景技術(shù)中存在的技術(shù)問(wèn)題，而提供一種新的存儲(chǔ)陣列以及含有該存儲(chǔ)陣列的存儲(chǔ)器。本發(fā)明的技術(shù)解決方案是:本發(fā)明為一種存儲(chǔ)陣列，包括位線(xiàn)，其特殊之處在于:所述位線(xiàn)為折疊的位線(xiàn)，折疊的位線(xiàn)的兩端分別接有存儲(chǔ)單元。上述位線(xiàn)從中部折疊，折疊后的兩段等長(zhǎng)。上述折疊位線(xiàn)為多條，成對(duì)稱(chēng)排列。一種含有上述存儲(chǔ)陣列的存儲(chǔ)器，包括正常存儲(chǔ)陣列和特殊存儲(chǔ)陣列，特殊存儲(chǔ)陣列設(shè)置在正常存儲(chǔ)陣列的兩側(cè)，其特殊之處在于:所述特殊存儲(chǔ)陣列包括位線(xiàn)，位線(xiàn)為折疊的位線(xiàn)，折疊的位線(xiàn)的兩端分別接有存儲(chǔ)單元。上述位線(xiàn)從中部折疊，折疊后的兩段等長(zhǎng)。上述折疊位線(xiàn)為多條，成對(duì)稱(chēng)排列。本發(fā)明提出了一種折疊式位線(xiàn)結(jié)構(gòu)，折疊式的位線(xiàn)長(zhǎng)度與傳統(tǒng)的位線(xiàn)長(zhǎng)度相同，且其所相連的存儲(chǔ)單元的個(gè)數(shù)也與傳統(tǒng)的位線(xiàn)相同。而含有折疊式的位線(xiàn)的特殊存儲(chǔ)陣列的芯片面積和存儲(chǔ)單元都是正常存儲(chǔ)陣列中的一半，因此其節(jié)省了芯片的面積；同時(shí)由于特殊存儲(chǔ)陣列中和折疊式的位線(xiàn)連接的存儲(chǔ)單元不需要進(jìn)行讀寫(xiě)操作，因而可以省去相應(yīng)的控制電路和熔絲結(jié)構(gòu)，節(jié)省了測(cè)試時(shí)間和芯片面積。


圖1是現(xiàn)有技術(shù)中采用開(kāi)路位線(xiàn)結(jié)構(gòu)的芯片結(jié)構(gòu)示意圖；圖2是現(xiàn)有技術(shù)中的一種存儲(chǔ)器的陣列結(jié)構(gòu)示意圖；圖3是現(xiàn)有技術(shù)中的另一種存儲(chǔ)器的陣列結(jié)構(gòu)示意圖；圖4是本發(fā)明的存儲(chǔ)陣列和現(xiàn)有技術(shù)中的存儲(chǔ)陣列對(duì)比圖；圖5是本發(fā)明的存儲(chǔ)器的陣列結(jié)構(gòu)示意圖。
具體實(shí)施例方式參見(jiàn)圖4，本發(fā)明采用了一種新的結(jié)構(gòu)以減少芯片面積和縮短測(cè)試時(shí)間，其中I為背景技術(shù)存儲(chǔ)器結(jié)構(gòu)中的位線(xiàn)的結(jié)構(gòu)，2為本發(fā)明所提出的位線(xiàn)的結(jié)構(gòu)，位線(xiàn)為折疊的位線(xiàn)結(jié)構(gòu)。2中的位線(xiàn)長(zhǎng)度與I中相同，且所相連的存儲(chǔ)單元的個(gè)數(shù)也相同。位線(xiàn)從中部折疊，折疊后的兩段等長(zhǎng)；折疊位線(xiàn)為多條，成對(duì)稱(chēng)排列。參見(jiàn)圖5，本發(fā)明提出的運(yùn)用折疊的位線(xiàn)的存儲(chǔ)器結(jié)構(gòu)，其中0，1，2，3，4，5，6，7為正常存儲(chǔ)陣列，I和II為特殊存儲(chǔ)陣列。特殊存儲(chǔ)陣列I和II的芯片面積和存儲(chǔ)單元都是正常存儲(chǔ)陣列中的一半。特殊存儲(chǔ)陣列I和II用于為正常存儲(chǔ)陣列O和7提供基準(zhǔn)位線(xiàn)，其中的存儲(chǔ)單元不能被讀寫(xiě)。作為基準(zhǔn)位線(xiàn)，為保證其電阻和電容與正常位線(xiàn)的電阻和電容相同，它需要和正常的位線(xiàn)具有相同的尺寸以及和相同個(gè)數(shù)的存儲(chǔ)單元相連，以保證不會(huì)引入多余的噪聲致使放大器的不能正常工作，因此特殊存儲(chǔ)陣列I和II的位線(xiàn)均采用折疊的位線(xiàn)。
權(quán)利要求
1.一種存儲(chǔ)陣列，包括位線(xiàn)，其特征在于:所述位線(xiàn)為折疊的位線(xiàn)，所述折疊的位線(xiàn)的兩端分別接有存儲(chǔ)單元。
2.根據(jù)權(quán)利要求1所述的存儲(chǔ)陣列，其特征在于:所述位線(xiàn)從中部折疊，折疊后的兩段等長(zhǎng)。
3.根據(jù)權(quán)利要求1或2所述的存儲(chǔ)陣列，其特征在于:所述折疊位線(xiàn)為多條，成對(duì)稱(chēng)排列。
4.一種含有上述存儲(chǔ)陣列的存儲(chǔ)器，包括正常存儲(chǔ)陣列和特殊存儲(chǔ)陣列，所述特殊存儲(chǔ)陣列設(shè)置在正常存儲(chǔ)陣列的兩側(cè)，其特征在于:所述特殊存儲(chǔ)陣列包括位線(xiàn)，所述位線(xiàn)為折疊的位線(xiàn)，所述折疊的位線(xiàn)的兩端分別接有存儲(chǔ)單元。
5.根據(jù)權(quán)利要求4所述的存儲(chǔ)器，其特征在于:所述位線(xiàn)從中部折疊，折疊后的兩段等長(zhǎng)。
6.根據(jù)權(quán)利要求4或5所述的存儲(chǔ)器，其特征在于:所述折疊位線(xiàn)為多條，成對(duì)稱(chēng)排列。
全文摘要
本發(fā)明涉及一種存儲(chǔ)陣列，以及含有該存儲(chǔ)陣列的存儲(chǔ)器，包括正常存儲(chǔ)陣列和特殊存儲(chǔ)陣列，所述特殊存儲(chǔ)陣列設(shè)置在正常存儲(chǔ)陣列的兩側(cè)，其特征在于所述特殊存儲(chǔ)陣列包括位線(xiàn)，所述位線(xiàn)為折疊的位線(xiàn)，所述折疊的位線(xiàn)的兩端分別接有存儲(chǔ)單元。本發(fā)明提供了一種可以省去相應(yīng)的控制電路和熔絲結(jié)構(gòu)，節(jié)省測(cè)試時(shí)間和芯片面積的存儲(chǔ)陣列及存儲(chǔ)器。
文檔編號(hào)G11C7/18GK103187090SQ20131008885
公開(kāi)日2013年7月3日 申請(qǐng)日期2013年3月19日 優(yōu)先權(quán)日2013年3月19日
發(fā)明者俞冰 申請(qǐng)人:西安華芯半導(dǎo)體有限公司