半導(dǎo)體存儲(chǔ)器件的制作方法
【專利摘要】本發(fā)明公開了一種半導(dǎo)體存儲(chǔ)器件，包括：存儲(chǔ)串，每個(gè)存儲(chǔ)串包括漏極選擇晶體管、存儲(chǔ)器單元以及源極選擇晶體管；第一位線，與存儲(chǔ)串之中的第一組存儲(chǔ)串的漏極選擇晶體管耦接；第二位線，與存儲(chǔ)串之中的第二組存儲(chǔ)串的漏極選擇晶體管耦接；源極線，與存儲(chǔ)串的源極選擇晶體管耦接；以及外圍電路，所述外圍電路被配置成：將與供應(yīng)了預(yù)充電電壓的源極線耦接的未選中的存儲(chǔ)串的源極選擇晶體管導(dǎo)通，或者將與供應(yīng)了編程禁止電壓的位線耦接的未選中的存儲(chǔ)串的漏極選擇晶體管導(dǎo)通，以在將編程電壓供應(yīng)到存儲(chǔ)串之中的選中的存儲(chǔ)串所包括的存儲(chǔ)器單元之前，對(duì)未選中的存儲(chǔ)串的溝道區(qū)預(yù)充電。
【專利說明】半導(dǎo)體存儲(chǔ)器件
[0001]相關(guān)申請(qǐng)的交叉引用
[0002]本申請(qǐng)基于并要求2012年8月10日向韓國知識(shí)產(chǎn)權(quán)局提交的申請(qǐng)?zhí)枮?0-2012-0087745的韓國專利申請(qǐng)的優(yōu)先權(quán)，其全部內(nèi)容通過引用合并于此。
【技術(shù)領(lǐng)域】
[0003]本發(fā)明的示例性實(shí)施例涉及一種半導(dǎo)體存儲(chǔ)器，更具體而言，涉及一種包括具有三維結(jié)構(gòu)的存儲(chǔ)塊的半導(dǎo)體存儲(chǔ)器件。
【背景技術(shù)】
[0004]非易失性存儲(chǔ)器件是即使切斷電源也保持儲(chǔ)存的數(shù)據(jù)的存儲(chǔ)器件。由于具有二維結(jié)構(gòu)(其中存儲(chǔ)器件以單層被制造在硅襯底上)的存儲(chǔ)器件的集成度的提高近來已經(jīng)達(dá)到極限，已經(jīng)提出了具有三維結(jié)構(gòu)(其中存儲(chǔ)器單元大體垂直地層疊在硅襯底上)的非易失性存儲(chǔ)器件。
[0005]在以三維結(jié)構(gòu)形成存儲(chǔ)器單元時(shí)，已經(jīng)提出了根據(jù)操作條件的各種結(jié)構(gòu)，并且為了根據(jù)所提出的結(jié)構(gòu)來改善電學(xué)特性可以重新調(diào)整操作條件。因此，需要將包括層疊的存儲(chǔ)器單元的存儲(chǔ)塊的三維結(jié)構(gòu)和操作方法彼此優(yōu)化。

【發(fā)明內(nèi)容】

[0006]本發(fā)明的示例性實(shí)施例針對(duì)提供一種能夠?qū)⒕哂腥S結(jié)構(gòu)的存儲(chǔ)塊和操作方法優(yōu)化的半導(dǎo)體存儲(chǔ)器件。
[0007]本發(fā)明的一個(gè)實(shí)施例提供了一種半導(dǎo)體存儲(chǔ)器件，所述半導(dǎo)體存儲(chǔ)器件包括:存儲(chǔ)串，每個(gè)存儲(chǔ)串包括大體垂直地設(shè)置在襯底之上的漏極選擇晶體管、存儲(chǔ)器單元以及源極選擇晶體管；第一位線，所述第一位線與存儲(chǔ)串之中的第一組存儲(chǔ)串的漏極選擇晶體管耦接；第二位線，所述第二位線與存儲(chǔ)串之中的第二組存儲(chǔ)串的漏極選擇晶體管耦接；源極線，所述源極線與存儲(chǔ)串的源極選擇晶體管耦接；以及外圍電路，所述外圍電路被配置成:將與供應(yīng)了預(yù)充電電壓的源極線耦接的未選中的存儲(chǔ)串的源極選擇晶體管導(dǎo)通，或者將與供應(yīng)了編程禁止電壓的位線耦接的未選中的存儲(chǔ)串的漏極選擇晶體管導(dǎo)通，以在將編程電壓供應(yīng)到存儲(chǔ)串之中的選中的存儲(chǔ)串所包括的存儲(chǔ)器單元之前，將未選中的存儲(chǔ)串的溝道區(qū)預(yù)充電。
[0008]本發(fā)明的另一個(gè)實(shí)施例提供了一種半導(dǎo)體存儲(chǔ)器件，所述半導(dǎo)體存儲(chǔ)器件包括:存儲(chǔ)串，每個(gè)存儲(chǔ)串包括大體垂直地連接在襯底上的漏極選擇晶體管、存儲(chǔ)器單元以及源極選擇晶體管；位線，所述位線與存儲(chǔ)串中包括的漏極選擇晶體管耦接；源極線，所述源極線分別與存儲(chǔ)串中包括的源極選擇晶體管耦接；以及外圍電路，所述外圍電路被配置成將預(yù)充電電壓供應(yīng)到源極線，并且導(dǎo)通未選中的存儲(chǔ)串的源極選擇晶體管，以在將編程電壓供應(yīng)到存儲(chǔ)串之中的選中的存儲(chǔ)串所包括的存儲(chǔ)器單元之前，將未選中的存儲(chǔ)串的溝道區(qū)預(yù)充電。[0009]本發(fā)明的另一個(gè)實(shí)施例提供了一種半導(dǎo)體存儲(chǔ)器件，所述半導(dǎo)體存儲(chǔ)器件包括:存儲(chǔ)串，每個(gè)存儲(chǔ)串將漏極選擇晶體管、存儲(chǔ)器單元以及源極選擇晶體管串聯(lián)連接；第一位線，所述第一位線與存儲(chǔ)串之中的第一組存儲(chǔ)串的漏極選擇晶體管耦接；第二位線，所述第二位線與存儲(chǔ)串之中的第二組存儲(chǔ)串的漏極選擇晶體管耦接；以及源極線，所述源極線分別與存儲(chǔ)串的源極選擇晶體管耦接。在將編程電壓供應(yīng)到選中的存儲(chǔ)串的存儲(chǔ)器單元之前，存儲(chǔ)串之中的未選中的存儲(chǔ)串的存儲(chǔ)器單元處于預(yù)充電狀態(tài)或浮置狀態(tài)。
[0010]根據(jù)本發(fā)明的實(shí)施例，可以通過優(yōu)化具有三維結(jié)構(gòu)的存儲(chǔ)塊及其操作方法來改善操作特性。
[0011]前述的總結(jié)僅是說明性的，并非意圖以任何方式進(jìn)行限制。除了上述說明性的方面、實(shí)施例以及特點(diǎn)以外，通過參照附圖和以下的詳細(xì)描述，進(jìn)一步的方面、實(shí)施例以及特點(diǎn)將變得明顯。
【專利附圖】

【附圖說明】
[0012]通過參照附圖來詳細(xì)地描述本發(fā)明的實(shí)施例，本發(fā)明的以上和其他的特點(diǎn)和優(yōu)點(diǎn)對(duì)于本領(lǐng)域的技術(shù)人員將變得更加明顯，其中:
[0013]圖1是用于說明根據(jù)本發(fā)明的一個(gè)實(shí)施例的半導(dǎo)體存儲(chǔ)器件的框圖；
[0014]圖2A和圖2B是用于說明具有圖1所不的二維結(jié)構(gòu)的存儲(chǔ)塊的一個(gè)實(shí)施例的視圖；
[0015]圖3是用于說明具有圖2A和圖2B所示的三維結(jié)構(gòu)的存儲(chǔ)塊的一個(gè)實(shí)施例的電路圖；
[0016]圖4A和圖4B是用于說明具有圖1所不的二維結(jié)構(gòu)的存儲(chǔ)塊的另一個(gè)實(shí)施例的視圖；
[0017]圖5是用于說明具有圖4A和圖4B所不的二維結(jié)構(gòu)的存儲(chǔ)塊的另一個(gè)實(shí)施例的電路圖；
[0018]圖6A和圖6B是用于說明具有圖1所不的二維結(jié)構(gòu)的存儲(chǔ)塊的另一個(gè)實(shí)施例的視圖；
[0019]圖1是用于說明具有圖6A和圖6B所不的二維結(jié)構(gòu)的存儲(chǔ)塊的另一個(gè)實(shí)施例的電路圖；
[0020]圖8是示意性地說明根據(jù)本發(fā)明的一個(gè)實(shí)施例的存儲(chǔ)系統(tǒng)的框圖；
[0021]圖9是示意性地說明根據(jù)前述各種實(shí)施例來執(zhí)行編程操作的融合式存儲(chǔ)器件或融合式存儲(chǔ)系統(tǒng)的框圖；以及
[0022]圖10是示意性地說明包括根據(jù)本發(fā)明的一個(gè)實(shí)施例的快閃存儲(chǔ)器件的計(jì)算系統(tǒng)的框圖。
【具體實(shí)施方式】
[0023]在下文中將參照附圖詳細(xì)地描述本發(fā)明的實(shí)施例。然而，本發(fā)明不局限于以下公開的實(shí)施例，而是可以采用不同的方式實(shí)施，并且本發(fā)明的范圍不局限于以下的實(shí)施例。確切地說，提供這些實(shí)施例以更充分地公開本發(fā)明，并向本發(fā)明有關(guān)領(lǐng)域技術(shù)人員完全地傳達(dá)本發(fā)明的精神，并且本發(fā)明的范圍應(yīng)當(dāng)通過本發(fā)明的權(quán)利要求來理解。在本說明書中，“連接/耦接”表示一個(gè)部件與另一個(gè)部件直接耦接或經(jīng)由另一個(gè)部件間接耦接。另外，只要不在句子中特意提及，單數(shù)形式可以包括復(fù)數(shù)形式。
[0024]圖1是說明根據(jù)本發(fā)明的一個(gè)實(shí)施例的半導(dǎo)體存儲(chǔ)器件的框圖。
[0025]參見圖1，半導(dǎo)體存儲(chǔ)器件可以包括存儲(chǔ)器陣列110和外圍電路120、130、140、150以及160。外圍電路可以包括控制電路120和操作電路130、140、150以及160。在快閃存儲(chǔ)器件的情況下，操作電路可以包括控制電路120、電壓供應(yīng)電路130、頁緩沖器組140、列選擇電路150以及輸入/輸出電路160。
[0026]存儲(chǔ)器陣列110包括多個(gè)存儲(chǔ)塊IIOMB。每個(gè)存儲(chǔ)塊IIOMB可以采用三維結(jié)構(gòu)來實(shí)施，所述三維結(jié)構(gòu)包括在半導(dǎo)體襯底上層疊的多個(gè)存儲(chǔ)器單元，具體地，每個(gè)存儲(chǔ)塊110MB可以包括多個(gè)存儲(chǔ)串，所述多個(gè)存儲(chǔ)串包括U形溝道層。以下將詳細(xì)地描述存儲(chǔ)塊110MB的結(jié)構(gòu)。
[0027]圖2A和圖2B是用于說明具有圖1所示的三維結(jié)構(gòu)的存儲(chǔ)塊的一個(gè)實(shí)施例的視圖。圖3是用于說明具有圖2A和圖2B所示的三維結(jié)構(gòu)的存儲(chǔ)塊的一個(gè)實(shí)施例的電路圖。
[0028]參見圖2A、2B以及圖3，存儲(chǔ)塊包括存儲(chǔ)串STRING1至STRING4、位線BLl和BL2以及源極線SL。
[0029]存儲(chǔ)串STRING1至STRING4中的每個(gè)包括大體垂直地在襯底上連接的源極選擇晶體管SST1、存儲(chǔ)器單元CO至C15以及漏極選擇晶體管DST1。
[0030]第一位線BLl與存儲(chǔ)串STRING1至STRING4之中的第一組存儲(chǔ)串STRING1和STRING3的漏極選擇晶體管DSTl和DST2連接。第二位線BL2與存儲(chǔ)串STRING1至STRING4之中的第二組存儲(chǔ)串STRING2和STRING4的漏極選擇晶體管DSTl和DST2連接。源極線SL與存儲(chǔ)串STRING1至STRING4的源極選擇晶體管SSTl和SST2連接。
[0031]與第一位線BLl連接的第一組存儲(chǔ)串STRING1和STRING3以及與第二位線BL2連接的第二組存儲(chǔ)串STRING2和STRING4可以布置成在平面上彼此不一致。另外，第一組存儲(chǔ)串STRING1和STRING3與第二組存儲(chǔ)串STRING2和STRING4可以布置成對(duì)稱結(jié)構(gòu)。
[0032]與此同時(shí)，存儲(chǔ)串STRING1至STRING4還可以包括形成在襯底上的管道晶體管PT。在這種情況下，存儲(chǔ)器單元CO至C15之中的部分的存儲(chǔ)器單元CS至C15大體垂直地連接在管道晶體管PT與漏極選擇晶體管DSTl之間，并且其余的存儲(chǔ)器單元CO至C7可以大體垂直地連接在管道晶體管PT與源極選擇晶體管SSTl之間。管道晶體管PT的管道柵PG可以在存儲(chǔ)塊內(nèi)彼此連接。
[0033]存儲(chǔ)串STRING1至STRING4中包括的存儲(chǔ)器單元CO至C15可以共用字線WLO至WL15。這里，連接在管道晶體管PT與源極選擇晶體管SSTl之間的單元CO至C7的字線WLl至WL7可以被稱作源側(cè)字線，而連接在管道晶體管PT與漏極選擇晶體管DSTl之間的單元C8至C15的字線WL8至WL15可以被稱作漏側(cè)字線。
[0034]存儲(chǔ)塊內(nèi)的源側(cè)字線WLO至WL7與漏側(cè)字線WL8至WL15之間的相對(duì)應(yīng)的線形成在同一層上，但是通過縫隙SLIT分隔開。然而，與同一位線(例如，位線BLl)連接的漏極選擇晶體管DSTl和DST2的柵極DSLl和DSL2分隔開。另外，在存儲(chǔ)塊內(nèi)源極選擇晶體管SSTl和SST2的柵極SSLl和SSL2彼此連接。
[0035]位線BLl和BL2以及源極線SL可以沿著位線BLl和BL2與源極線SL彼此交叉的方向形成，在這種情況下，位線BLl和BL2以及源極線SL形成在不同的層中。[0036]源極選擇線SSLl和源側(cè)字線WLO至WL7層疊在源極線SL與管道晶體管PT之間，并且連接在源極線SL和管道晶體管PT之間的第一垂直溝道層CH2穿通源極選擇線SSLl和源側(cè)字線WLO至WL7。在第一垂直溝道層CH2和源側(cè)字線WLO至WL7中可以包括多層(未示出)，所述多層包括隧道絕緣層、電荷存儲(chǔ)層以及阻擋絕緣層。源極選擇晶體管SSTl和存儲(chǔ)器單元CO至C7可以大體垂直地形成在第一垂直溝道層CH2在襯底上被源極選擇線SSLl和源側(cè)字線WLO至WL7包圍的部分。
[0037]漏極選擇線DSLl和漏側(cè)字線WL8至WL15層疊在位線BLl與管道晶體管PT之間，并且連接在位線BLl與管道晶體管PT之間的第二垂直溝道層CH2’穿通漏極選擇線DSLl和漏側(cè)字線WL8至WL15。在第二垂直溝道層CH2’和漏側(cè)字線WL8至WL15中可以包括多層(未示出)，所述多層包括隧道絕緣層、電荷存儲(chǔ)層以及阻擋絕緣層。如上所述，漏極選擇晶體管DSTl和存儲(chǔ)器單元C8至C15可以大體垂直地形成在第二垂直溝道層CH2’在襯底上被漏極選擇線DSLl和漏側(cè)字線WL8至WL15包圍的部分。
[0038]包括隧道絕緣層、電荷存儲(chǔ)層以及阻擋絕緣層的多層(未示出)還可以形成在管道溝道層CHl與管道柵PG之間。
[0039]第一垂直溝道層CH2和第二垂直溝道層CH2’可以通過管道晶體管PT的管道溝道層CHl彼此連接。因此，存儲(chǔ)串STRING1至STRING4可以分別包括U形的垂直溝道層CH，并且漏極選擇晶體管DST1、存儲(chǔ)器單元CO至C15以及源極選擇晶體管SST可以在位線BLl與源極線SL之間串聯(lián)連接成U形。即，存儲(chǔ)串STRING1至STRING4可以在位線BLl與源極線SL之間連接成U形。
[0040]再次參見圖1和圖3，外圍電路120至160可以被配置成執(zhí)行與選中的字線(例如，字線WL8)連接的存儲(chǔ)器單元CS的擦除循環(huán)、編程循環(huán)以及讀取操作。外圍電路包括:控制電路120，所述控制電路120用于控制編程循環(huán)、讀取循環(huán)以及擦除操作；以及操作電路130至160，所述操作電路130至160被配置成在控制電路120的控制下執(zhí)行編程循環(huán)、讀取循環(huán)以及擦除操作。編程循環(huán)包括編程操作和編程驗(yàn)證操作，并且編程循環(huán)可以通過增量步進(jìn)脈沖編程(ISSP)方法來執(zhí)行。擦除循環(huán)包括擦除操作和擦除驗(yàn)證操作，并且擦除循環(huán)可以通過增量步進(jìn)脈沖擦除(ISPE)方法來執(zhí)行。為了執(zhí)行編程循環(huán)、讀取循環(huán)以及擦除操作，操作電路130至160被配置成:在控制電路120的控制下將編程電壓Vpgm、讀取電壓Vread、擦除電壓Vers、通過電壓Vpass、驗(yàn)證電壓Vvfy、源極電壓Vsl [1:0]、漏極選擇電壓Vdsl [η: O]、源極選擇電壓Vssl [m: O]、管道柵電壓Vpg以及位線電壓選擇性地輸出到選中的存儲(chǔ)塊的局部線DSLl和DSL2、WLO至WL15、SSLl和SSL2、PG以及SL和位線BL，以及控制位線BL的預(yù)充電/放電或者感測(cè)位線BL的電壓或電流。具體地，在NAND快閃存儲(chǔ)器件的情況下，操作電路包括電壓供應(yīng)電路130、頁緩沖器組140、列選擇電路150以及輸入/輸出電路160。以下將詳細(xì)地描述每個(gè)組件。
[0041]控制電路120輸出用于控制電壓供應(yīng)電路130的電壓控制信號(hào)CMDv，使得可以響應(yīng)于經(jīng)由輸入/輸出電路160從外部輸入的命令信號(hào)CMD來產(chǎn)生用于執(zhí)行編程循環(huán)、讀取循環(huán)以及擦除操作的操作電壓的期望電平。另外，控制電路120輸出用于控制頁緩沖器組140中包括的頁緩沖器(未示出)的PB控制信號(hào)CMDpb，以執(zhí)行編程循環(huán)、讀取循環(huán)或擦除循環(huán)。另外，當(dāng)?shù)刂沸盘?hào)ADD輸入到控制電路120中時(shí)，控制電路120利用地址信號(hào)ADD將行地址信號(hào)RADD輸出到電壓供應(yīng)電路130，以及將列地址信號(hào)CADD輸出到列選擇電路150。[0042]電壓供應(yīng)電路130響應(yīng)于控制電路120的電壓控制信號(hào)CMDv而根據(jù)存儲(chǔ)器單元的編程循環(huán)、讀取循環(huán)或擦除循環(huán)來選擇性地產(chǎn)生所需的操作電壓Vpgm、Vread、Vers,Vpass、Vvfy、Vsl [1:0]、Vdsl [n: 0]、Vssl [m:0]以及 Vpg，并且響應(yīng)于控制電路 120 的行地址信號(hào)RADD而將操作電壓輸出到選中的存儲(chǔ)塊的局部線SSL、WL0至WLruDSL和PG以及源極線SL。
[0043]頁緩沖器組140包括經(jīng)由位線BL與存儲(chǔ)器陣列110連接的多個(gè)頁緩沖器(未示出)。在編程操作期間，頁緩沖器基于控制電路120的PB控制信號(hào)CMDpb和要儲(chǔ)存在存儲(chǔ)器單元中的數(shù)據(jù)DATA來選擇性地將位線BL預(yù)充電。在編程驗(yàn)證操作或讀取操作期間，頁緩沖器組140基于控制電路120的PB控制信號(hào)CMDpb來將位線BL預(yù)充電，然后通過感測(cè)位線BL的電壓變化或電流而鎖存從存儲(chǔ)器單元中讀取的數(shù)據(jù)。
[0044]列選擇電路150響應(yīng)于從控制電路120輸出的列地址CADD來選擇頁緩沖器組150中包括的頁緩沖器。即，列選擇電路150響應(yīng)于列地址CADD而將要儲(chǔ)存在存儲(chǔ)器單元中的數(shù)據(jù)順序地傳送到頁緩沖器。另外，列選擇電路150響應(yīng)于列地址CADD來選擇性地選擇頁緩沖器，使得可以將通過讀取操作鎖存在頁緩沖器中的存儲(chǔ)器單元的數(shù)據(jù)輸出到外部。
[0045]輸入/輸出電路160將從外部輸入的命令信號(hào)CMD和地址信號(hào)ADD傳送到控制電路120。此外，輸入/輸出電路160在編程操作期間將從外部輸入的數(shù)據(jù)DATA傳送到列選擇電路150，或者在讀取操作期間執(zhí)行將從存儲(chǔ)器單元中讀取的數(shù)據(jù)輸出到外部的操作。
[0046]在下文中，將描述前述半導(dǎo)體存儲(chǔ)器件的操作。
[0047]當(dāng)從存儲(chǔ)串STRING1至STRING4選中的存儲(chǔ)串(例如，存儲(chǔ)串STRING4)包括存儲(chǔ)器單元(例如，存儲(chǔ)器單元CS)時(shí)，外圍電路120至160將編程允許電壓(例如，0V)供應(yīng)到與選中的存儲(chǔ)串STRING4連接的第二位線BL2，并且將編程禁止電壓(例如，電壓Vcc)供應(yīng)到第一位線BL1。另外，外圍電路120至160將漏極選擇電壓供應(yīng)到漏極選擇線DSL2，以將選中的存儲(chǔ)串STRING4的漏極選擇晶體管DST2導(dǎo)通。可以用與供應(yīng)到第二位線BL2的編程禁止電壓相同的電平來供應(yīng)漏極選擇電壓。外圍電路120至160將源極選擇電壓(例如，0V)供應(yīng)到源極選擇線SSLl和SSL2，以將源極選擇晶體管SSTl和SST2導(dǎo)通?？梢詫㈦娫措妷汗?yīng)到源極線SL。
[0048]根據(jù)前述條件，選中的存儲(chǔ)串STRING4所包括的存儲(chǔ)器單元C8的溝道區(qū)⑶被放電。另外，第三存儲(chǔ)串STRING3中包括的存儲(chǔ)器單元C8的溝道區(qū)CC被預(yù)充電。然而，由于第一存儲(chǔ)串STRING1和第二存儲(chǔ)串STRING2的漏極選擇晶體管DSTl和源極選擇晶體管SSTl都導(dǎo)通，所以第一存儲(chǔ)串STRING1和第二存儲(chǔ)串STRING2中包括的存儲(chǔ)器單元C8的溝道區(qū)CA和CB未被預(yù)充電并且變成浮置狀態(tài)。
[0049]在這種情況下，外圍電路120至160將通過電壓供應(yīng)到未選中的存儲(chǔ)器單元CO至C7以及C9至C15的字線WLO至WL7以及WL9至WL15，并且將編程電壓供應(yīng)到選中的存儲(chǔ)器單元C8的字線WL8。選中的存儲(chǔ)串STRING4的存儲(chǔ)器單元C8的閾值電壓通過編程電壓與溝道區(qū)⑶的電壓之差而增加。即，選中的存儲(chǔ)串STRING4的存儲(chǔ)器單元C8被編程。與此同時(shí)，溝道電壓通過未選中的存儲(chǔ)串STRING1至STRING3的存儲(chǔ)器單元C8的溝道區(qū)CA、CB以及CC處的升壓現(xiàn)象而增加。因此，由于供應(yīng)到字線WL8的編程電壓與溝道區(qū)CA、CB以及CC的溝道電壓之差，未選中的存儲(chǔ)串STRING1至STRING3所包括的存儲(chǔ)器單元C8的閾值電壓不增加。[0050]如上所述，本發(fā)明的實(shí)施例中的外圍電路120至160可以通過在將編程電壓供應(yīng)到從存儲(chǔ)串STRING1至STRING4選中的存儲(chǔ)串(例如，存儲(chǔ)串STRING4)所包括的存儲(chǔ)器單元(例如，存儲(chǔ)器單元C8)之前，對(duì)存儲(chǔ)器單元C8的溝道區(qū)CD放電并且對(duì)其余的單元C8的溝道區(qū)CA、CB以及CC預(yù)充電，或者使其余的單元C8的溝道區(qū)CA、CB以及CC處于浮置狀態(tài)，來防止未選中的存儲(chǔ)串STRING1至STRING3的存儲(chǔ)器單元C8的閾值電壓改變。
[0051]然而，當(dāng)僅在未選中的存儲(chǔ)串STRING1至STRING3之中的第三存儲(chǔ)串STRING3中將存儲(chǔ)器單元C8的溝道區(qū)CC預(yù)充電、而未在第一存儲(chǔ)串STRING1和第二存儲(chǔ)串STRING2中將存儲(chǔ)器單元CS的溝道區(qū)CA和CB預(yù)充電的狀態(tài)下，由通過電壓和編程電壓在溝道區(qū)CA、CB以及CC中產(chǎn)生了溝道升壓現(xiàn)象，使得由溝道升壓現(xiàn)象所增加的溝道區(qū)CA、CB以及CC的溝道電壓被改變。即，存儲(chǔ)器單元CS的預(yù)充電的溝道區(qū)CC的電壓升高得比其他的存儲(chǔ)器單元C8的溝道區(qū)CA和CB的電壓更高。即，第一存儲(chǔ)串STRING1和第二存儲(chǔ)串STRING2中包括的存儲(chǔ)器單元CS的溝道區(qū)CA和CB的溝道電壓與存儲(chǔ)器單元CS的預(yù)充電的溝道區(qū)CC相比升高得低。因此，可能產(chǎn)生第一存儲(chǔ)串STRING1和第二存儲(chǔ)串STRING2中包括的存儲(chǔ)器單元CS的閾值電壓的編程干擾。
[0052]在下文中，將描述能夠抑制編程干擾的本發(fā)明的另一個(gè)實(shí)施例。
[0053]圖4A和圖4B是用于說明具有圖1所不的二維結(jié)構(gòu)的存儲(chǔ)塊的另一個(gè)實(shí)施例的視圖。圖5是用于說明具有圖4A和圖4B所不的二維結(jié)構(gòu)的存儲(chǔ)塊的另一個(gè)實(shí)施例的電路圖。
[0054]參見圖4A、4B以及圖5，存儲(chǔ)塊包括存儲(chǔ)串STRING1至STRING4、位線BLl和BL2以及源極線SLl至SL4。
[0055]如果將圖4A、4B以及圖5所示的存儲(chǔ)塊與圖2A、2B以及圖3所示的存儲(chǔ)塊進(jìn)行比較，則不同之處在于存儲(chǔ)串STRING1至STRING4的源極線SLl至SL4彼此分隔開。
[0056]這里，存儲(chǔ)串STRING1至STRING4之中的共用源極選擇晶體管SSTl和SST2的源極選擇線SSLl的存儲(chǔ)串STRING1和STRING4的源極線SLl和SL4彼此隔離開。另外，共用源極選擇晶體管SSTl和SST2的源極選擇線SSL2的存儲(chǔ)串STRING3和STRING2的源極線SL3和SL2彼此隔尚開。
[0057]然而，共用漏極選擇晶體管DST2的漏極選擇線DSL2的存儲(chǔ)串STRING4和STRING3共用源極線SL4和SL3。即，其中源極選擇晶體管SST2的源極選擇線SSLl和SSL2被隔離開的存儲(chǔ)串STRING4和STRING3共用源極線SL4和SL3。即，存儲(chǔ)串STRING4和STRING3的源極線SL4和SL3彼此連接。
[0058]另外，共用漏極選擇晶體管DSTl的漏極選擇線DSLl的存儲(chǔ)串STRING1和STRING2共用源極線SLl和SL2。即，其中源極選擇晶體管SSTl的源極選擇線SSLl和SSL2被隔離開的存儲(chǔ)串STRING1和STRING2共用源極線SLl和SL2。即，存儲(chǔ)串STRING1和STRING2的源極線SLl和SL2彼此連接。
[0059]與同一位線(例如，位線BLl)連接的漏極選擇晶體管DSTl和DST2的柵極DSLl和DSL2隔離開，并且源極選擇晶體管SST2的共用源極線SL4和SL3的柵極SSLl和SSL2隔離開。
[0060]參見圖1和圖5，外圍電路120至160被配置成產(chǎn)生源極選擇電壓VssI [m:O]，所述源極選擇電壓Vssl [m:0]用于分別不同地控制存儲(chǔ)塊110MB內(nèi)的共用源極線(例如，源極線SLl和SL2)的存儲(chǔ)串STRING1和STRING2的源極選擇晶體管SST1。存儲(chǔ)塊110MB內(nèi)的存儲(chǔ)串的數(shù)目可以根據(jù)設(shè)計(jì)改變，使得在外圍電路120至160中產(chǎn)生的源極選擇電壓Vssl [m:0]的數(shù)目也可以根據(jù)存儲(chǔ)串的數(shù)目改變。
[0061]另外，外圍電路120至160被配置成產(chǎn)生漏極選擇電壓Vdsl [η:O]，所述漏極選擇電壓Vdsl [η:0]用于分別不同地控制與存儲(chǔ)塊110ΜΒ內(nèi)的同一位線(例如，位線BLl)連接的漏極選擇晶體管DSTl和DST2。相似地，存儲(chǔ)塊110ΜΒ內(nèi)的存儲(chǔ)串的數(shù)目可以根據(jù)設(shè)計(jì)改變，使得在外圍電路120至160中產(chǎn)生的漏極選擇電壓Vdsl [η:0]的數(shù)目也可以基于存儲(chǔ)串的數(shù)目改變。
[0062]為了將未選中的存儲(chǔ)串STRING1至STRING3的溝道區(qū)預(yù)充電，外圍電路120至160被配置成將與供應(yīng)了預(yù)充電電壓(例如，預(yù)充電電壓Vcc)的源極線SLl和SL2連接的未選中的存儲(chǔ)串STRING1至STRING2的源極選擇晶體管SSTl導(dǎo)通，或者將與供應(yīng)了編程禁止電壓(例如，電壓Vcc)的位線(例如，位線BLl)連接的未選中的存儲(chǔ)串STRING3的漏極選擇晶體管DST2導(dǎo)通。
[0063]另外，當(dāng)對(duì)選中的存儲(chǔ)串STRING4所包括的存儲(chǔ)器單元C8編程時(shí)，外圍電路120至160可以將選中的存儲(chǔ)串STRING4所包括的管道晶體管PT和漏極選擇晶體管DST2導(dǎo)通。
[0064]如上所述，本發(fā)明的另一個(gè)實(shí)施例可以采用分離結(jié)構(gòu)，其中在具有兩個(gè)存儲(chǔ)串共用一個(gè)源極選擇線的合并式SSL結(jié)構(gòu)的存儲(chǔ)塊內(nèi)將源極線SLl至SL4分隔開。另外，由于外圍電路120至160控制供應(yīng)到相應(yīng)的線DSL1、DSL2、SSLU SSL2以及SLl至SL4的電壓Vdsl [n:0], Vssl [m:0]以及Vsl [1: O]，使得可以防止存儲(chǔ)器單元C8的溝道區(qū)CA、CB以及CC變成浮置狀態(tài)。
[0065]具體地，在圖3中，未選中的存儲(chǔ)串STRING1和STRING2的溝道區(qū)CA和CB變成浮置狀態(tài)，但是如圖5所示，溝道區(qū)CA在第一存儲(chǔ)串STRING1中從源極線SLl經(jīng)由源極選擇晶體管SSTl預(yù)充電，并且溝道區(qū)CB在第二存儲(chǔ)串STRING2中從源極線SL2經(jīng)由源極選擇晶體管SSTl預(yù)充電。
[0066]因此，預(yù)充電電壓Vcc-Vth均被傳送到未選中的存儲(chǔ)串STRING1至STRING3的溝道區(qū)CA、CB以及CC，使得通過外圍電路120至160將供應(yīng)到未選中的字線WLO至WL7以及WL9至WL15的通過電壓Vpass與由編程電壓Vpgm供應(yīng)到選中的字線WL8的溝道區(qū)CA、CB以及CC的溝道電壓升壓到相似的電平。
[0067]與此同時(shí)，即使當(dāng)存儲(chǔ)塊中的共用位線的存儲(chǔ)串所包括的源極選擇晶體管的源極選擇線隔離開時(shí)，也可以對(duì)未選中的存儲(chǔ)串的所有溝道區(qū)預(yù)充電，以下將詳細(xì)地描述。
[0068]圖6A和圖6B是用于說明具有圖1所不的二維結(jié)構(gòu)的存儲(chǔ)塊的另一個(gè)實(shí)施例的視圖。圖7是用于說明具有圖6A和圖6B所示的三維結(jié)構(gòu)的存儲(chǔ)塊的另一個(gè)實(shí)施例的電路圖。
[0069]參見圖6A、6B以及圖7，存儲(chǔ)塊包括存儲(chǔ)串STRING1至STRING4、位線BL以及源極線 SLl 至 SL4。
[0070]如果將圖6A、6B以及圖7所示的存儲(chǔ)塊與圖4A、4B以及圖5所示的存儲(chǔ)塊進(jìn)行比較，則存儲(chǔ)串STRING1至STRING4是被布置成矩陣形式而不是鋸齒形式。另外，與存儲(chǔ)塊中的存儲(chǔ)串STRING1至STRING4所包括的漏極選擇晶體管DSTl至DST4的柵極相對(duì)應(yīng)的漏極選擇線DSLl至DSL4彼此分隔開，并且與源極線選擇晶體管SSTl至SST4的柵極相對(duì)應(yīng)的源極選擇線SSLl至SSL4彼此分隔開。多個(gè)源極線SLl至SL4在存儲(chǔ)塊中彼此分隔開。然而，因?yàn)樗械倪x擇線DSLl至DSL4以及SSLl至SSL4都分隔開，所以源極線SLl至SL4可以彼此連接。
[0071]其他的結(jié)構(gòu)相同，但是操作方法具有以下不同之處。
[0072]參見圖1至圖7，因?yàn)樗械倪x擇線DSLl至DSL4以及SSLl至SSL4都分隔開，所以用于分別控制源極選擇晶體管SSTl至SST4的外圍電路120輸出與源極選擇晶體管SSTl至SST4相對(duì)應(yīng)的源極選擇電壓Vssl [m: O]?？梢詫⑾嗤念A(yù)充電電壓(例如，預(yù)充電電壓Vcc)供應(yīng)到源極線SLl至SL4。將編程允許電壓(例如，0V)通過外圍電路120至160供應(yīng)到位線BL。
[0073]在這種情況下，當(dāng)外圍電路120至160將選擇電壓分別供應(yīng)到源極選擇線SSL4和漏極選擇線DSL4以關(guān)斷選中的存儲(chǔ)串STRING4的源極選擇晶體管SST4并導(dǎo)通選中的存儲(chǔ)串STRING4的漏極選擇晶體管DST4時(shí)，選中的存儲(chǔ)串STRING4的存儲(chǔ)器單元C8的溝道區(qū)⑶被放電。然后，當(dāng)外圍電路120至160將選擇電壓分別供應(yīng)到源極選擇線SSLl至SSL3以及漏極選擇線DSLl至DSL3以導(dǎo)通未選中的存儲(chǔ)串STRING1至STRING3的源極選擇晶體管SSTl至SST3并且關(guān)斷未選中的存儲(chǔ)串STRING1至STRING3的漏極選擇晶體管DSTl至DST3時(shí)，未選中的存儲(chǔ)串STRING1至STRING3的存儲(chǔ)器單元C8的溝道區(qū)CA、CB以及CC被放電。
[0074]預(yù)充電電壓Vcc-Vth均被傳送到未選中的存儲(chǔ)串STRING1至STRING3的溝道區(qū)CA、CB以及CC，使得通過外圍電路120至160將供應(yīng)到未選中的字線WLO至WL7以及WL9至WL15的通過電壓Vpass與由編程電壓Vpgm供應(yīng)到選中的字線WL8的溝道區(qū)CA、CB以及CC的溝道電壓升壓到相似的電平。
[0075]如所述，通過將未選中的存儲(chǔ)串STRING1至STRING3的溝道區(qū)CA、CB以及CC升壓到相同的電平，可以防止未選中的存儲(chǔ)串的存儲(chǔ)器單元由于低升壓電平而被編程。
[0076]圖8是示意性地說明根據(jù)本發(fā)明的一個(gè)實(shí)施例的存儲(chǔ)系統(tǒng)的框圖。
[0077]參見圖8，根據(jù)本發(fā)明的一個(gè)實(shí)施例的存儲(chǔ)系統(tǒng)800可以包括非易失性存儲(chǔ)器件820和存儲(chǔ)器控制器810。
[0078]非易失性存儲(chǔ)器件820可以包括前述的半導(dǎo)體存儲(chǔ)器件。存儲(chǔ)器控制器810可以被配置成控制非易失性存儲(chǔ)器件820?？梢酝ㄟ^將非易失性存儲(chǔ)器件820和存儲(chǔ)器控制器810結(jié)合來提供存儲(chǔ)卡或半導(dǎo)體盤器件(固態(tài)盤:SSD)。SRAM811用作處理單元812的操作存儲(chǔ)器。主機(jī)接口 813包括與存儲(chǔ)系統(tǒng)800連接的主機(jī)的交換協(xié)議。糾錯(cuò)塊814檢測(cè)并校正從非易失性存儲(chǔ)器件820讀取的數(shù)據(jù)所包括的錯(cuò)誤。存儲(chǔ)器接口 815與本發(fā)明的實(shí)施例的非易失性存儲(chǔ)器件820接口。處理單元812執(zhí)行用于存儲(chǔ)器控制器810的數(shù)據(jù)交換的一般控制操作。
[0079]盡管在附圖中未示出，但是對(duì)于本領(lǐng)域的技術(shù)人員明顯的是，在根據(jù)本發(fā)明的實(shí)施例的存儲(chǔ)系統(tǒng)800中還可以包括用于儲(chǔ)存與主機(jī)接口的碼數(shù)據(jù)的ROM(未示出)。非易失性存儲(chǔ)器件820可以被提供作為包括多個(gè)快閃存儲(chǔ)芯片的多芯片封裝。本發(fā)明的實(shí)施例的前述存儲(chǔ)系統(tǒng)800可以被提供作為具有高可靠性、低錯(cuò)誤發(fā)生可能性的存儲(chǔ)媒介。具體地，本發(fā)明的實(shí)施例的快閃存儲(chǔ)器件可以被包括在近來已經(jīng)積極研究的存儲(chǔ)系統(tǒng)、諸如半導(dǎo)體盤器件(固態(tài)盤(SSD))中。在這種情況下，存儲(chǔ)器控制器810可以被配置成經(jīng)由諸如USB、MMC,PC1-E,SATA,PATA,SCSI,ESDI以及IDE的各種接口協(xié)議之中的一種與外部器件(例如，主機(jī))通信。[0080]圖9是示意性地說明根據(jù)前述的各種實(shí)施例執(zhí)行編程操作的融合式存儲(chǔ)器件或融合式存儲(chǔ)系統(tǒng)的框圖。例如，本發(fā)明的實(shí)施例的技術(shù)特性可以應(yīng)用于One NAND (一體式NAND )快閃存儲(chǔ)器件900作為融合式存儲(chǔ)器件。
[0081]One NAND快閃存儲(chǔ)器件900可以包括:主機(jī)接口 910，所述主機(jī)接口 910用于利用不同的協(xié)議與器件交換各種信息；緩沖RAM920，所述緩沖RAM920包括用于驅(qū)動(dòng)存儲(chǔ)器件或暫時(shí)儲(chǔ)存數(shù)據(jù)的碼；控制器930，所述控制器930用于響應(yīng)于從外部提供的控制信號(hào)和命令來控制讀取、編程以及所有狀態(tài)；寄存器940，所述寄存器940用于儲(chǔ)存在存儲(chǔ)器件內(nèi)部限定系統(tǒng)操作環(huán)境的命令、地址以及數(shù)據(jù)，諸如配置；以及NAND快閃單元陣列950，所述NAND快閃單元陣列950包括操作電路，所述操作電路包括非易失性存儲(chǔ)器單元和頁緩沖器。圖2所示的存儲(chǔ)器陣列被應(yīng)用于NAND快閃單元陣列950的存儲(chǔ)器陣列。
[0082]圖10是示意性地說明包括根據(jù)本發(fā)明的實(shí)施例的快閃存儲(chǔ)器件1012的計(jì)算系統(tǒng)的框圖。
[0083]根據(jù)本發(fā)明的實(shí)施例的計(jì)算系統(tǒng)1000可以包括與系統(tǒng)總線1060電連接的微處理器1020、RAM1030、用戶接口 1040、諸如基帶芯片組的調(diào)制解調(diào)器1050以及存儲(chǔ)系統(tǒng)1010。當(dāng)根據(jù)本發(fā)明的實(shí)施例的計(jì)算系統(tǒng)1000是移動(dòng)設(shè)備時(shí)，可以額外地提供用于供應(yīng)計(jì)算系統(tǒng)1000的操作電壓的電池(未示出)。盡管在附圖中未示出，但是對(duì)于本領(lǐng)域的技術(shù)人員明顯的是，根據(jù)本發(fā)明的實(shí)施例的計(jì)算系統(tǒng)1000還可以包括應(yīng)用芯片組、照相機(jī)圖像處理器(CIS)、移動(dòng)DRAM等。存儲(chǔ)系統(tǒng)1010可以包括例如使用非易失性存儲(chǔ)器來儲(chǔ)存數(shù)據(jù)的固態(tài)驅(qū)動(dòng)器/盤(SSD)。或者，存儲(chǔ)系統(tǒng)1010可以被提供作為融合式快閃存儲(chǔ)器(例如，One NAND快閃存儲(chǔ)器)。
[0084]如上所述，已經(jīng)在附圖和說明書中公開了本發(fā)明的實(shí)施例。本文使用的特定術(shù)語是出于說明的目的，而不是限制權(quán)利要求所限定的本發(fā)明的范圍。因此，本領(lǐng)域的技術(shù)人員將理解的是，可以在不脫離本公開的范圍和精神的情況下實(shí)現(xiàn)各種變型和另外的等同實(shí)例。因此，本發(fā)明的唯一技術(shù)保護(hù)范圍將通過所附權(quán)利要求的技術(shù)主旨來限定。
【權(quán)利要求】
1.一種半導(dǎo)體存儲(chǔ)器件，包括: 存儲(chǔ)串，每個(gè)存儲(chǔ)串包括大體垂直地設(shè)置在襯底之上的漏極選擇晶體管、存儲(chǔ)器單元以及源極選擇晶體管； 第一位線，所述第一位線與所述存儲(chǔ)串之中的第一組存儲(chǔ)串的漏極選擇晶體管耦接；第二位線，所述第二位線與所述存儲(chǔ)串之中的第二組存儲(chǔ)串的漏極選擇晶體管耦接；源極線，所述源極線與所述存儲(chǔ)串的源極選擇晶體管耦接；以及外圍電路，所述外圍電路被配置成:將與供應(yīng)了預(yù)充電電壓的源極線耦接的未選中的存儲(chǔ)串的源極選擇晶體管導(dǎo)通，或者將與供應(yīng)了編程禁止電壓的位線耦接的未選中的存儲(chǔ)串的漏極選擇晶體管導(dǎo)通，以在將編程電壓供應(yīng)到所述存儲(chǔ)串之中的選中的存儲(chǔ)串所包括的存儲(chǔ)器單元之前，對(duì)所述未選中的存儲(chǔ)串的溝道區(qū)預(yù)充電。
2.如權(quán)利要求1所述的半導(dǎo)體存儲(chǔ)器件，其中，所述第一組存儲(chǔ)串和所述第二組存儲(chǔ)串被布置成彼此不一致。
3.如權(quán)利要求1所述的半導(dǎo)體存儲(chǔ)器件，其中，所述存儲(chǔ)串還包括形成在所述襯底之上的管道晶體管，以及 所述存儲(chǔ)器單元的一部分大體垂直地連接在每個(gè)管道晶體管與所述漏極選擇晶體管之間，并且其他的存儲(chǔ)器單元大體垂直地連接在每個(gè)管道晶體管與所述源極選擇晶體管之間。
4.如權(quán)利要求3所述的半導(dǎo)體存儲(chǔ)器件，其中，當(dāng)對(duì)所述選中的存儲(chǔ)串所包括的存儲(chǔ)器單元編程時(shí)，所述外圍電路導(dǎo)通所述管道晶體管。
5.如權(quán)利要求1所述的半導(dǎo)體存儲(chǔ)器件，其中，當(dāng)對(duì)所述選中的存儲(chǔ)串所包括的存儲(chǔ)器單元編程時(shí)，所述外圍電路將所述選中的存儲(chǔ)串所包括的漏極選擇晶體管導(dǎo)通。
6.如權(quán)利要求1所述的半導(dǎo)體存儲(chǔ)器件，其中，所述存儲(chǔ)串之中的所述第一組存儲(chǔ)串和所述第二組存儲(chǔ)串布置成對(duì)稱結(jié)構(gòu)。
7.如權(quán)利要求1所述的半導(dǎo)體存儲(chǔ)器件，其中，所述存儲(chǔ)串之中的共用所述源極選擇晶體管的源極選擇線的存儲(chǔ)串的源極線彼此隔離，以及 共用所述漏極選擇晶體管的漏極選擇線的存儲(chǔ)串共用所述源極線。
8.如權(quán)利要求7所述的半導(dǎo)體存儲(chǔ)器件，其中，所述存儲(chǔ)串中包括的存儲(chǔ)器單元共用字線， 與相同的位線連接的漏極選擇晶體管的柵極分隔開，以及 共用所述源極線的源極選擇晶體管的柵極分隔開。
9.如權(quán)利要求7所述的半導(dǎo)體存儲(chǔ)器件，其中，所述外圍電路被配置成產(chǎn)生源極選擇電壓，所述源極選擇電壓用于分別不同地控制存儲(chǔ)塊內(nèi)共用每個(gè)源極線的存儲(chǔ)串的源極選擇晶體管。
10.如權(quán)利要求1所述的半導(dǎo)體存儲(chǔ)器件，其中，所述外圍電路被配置成產(chǎn)生漏極選擇電壓，所述漏極選擇電壓用于分別不同地控制存儲(chǔ)塊內(nèi)與相同的位線連接的漏極選擇晶體管。
11.一種半導(dǎo)體存儲(chǔ)器件，包括: 存儲(chǔ)串，每個(gè)存儲(chǔ)串包括大體垂直地設(shè)置在襯底之上的漏極選擇晶體管、存儲(chǔ)器單元以及源極選擇晶體管；位線，所述位線與所述存儲(chǔ)串中包括的漏極選擇晶體管耦接； 源極線，所述源極線分別與所述存儲(chǔ)串中包括的源極選擇晶體管耦接；以及 外圍電路，所述外圍電路被配置成將預(yù)充電電壓供應(yīng)到所述源極線，并且導(dǎo)通未選中的存儲(chǔ)串的源極選擇晶體管，以在將編程電壓供應(yīng)到所述存儲(chǔ)串之中的選中的存儲(chǔ)串所包括的存儲(chǔ)器單元之前，對(duì)所述未選中的存儲(chǔ)串的溝道區(qū)預(yù)充電。
12.如權(quán)利要求11所述的半導(dǎo)體存儲(chǔ)器件，其中，所述存儲(chǔ)串還包括形成在所述襯底之上的管道晶體管，以及 所述存儲(chǔ)器單元的一部分大體垂直地連接在每個(gè)管道晶體管與所述漏極選擇晶體管之間，并且其他的存儲(chǔ)器單元大體垂直地連接在每個(gè)管道晶體管與所述源極選擇晶體管之間。
13.如權(quán)利要求12所述的半導(dǎo)體存儲(chǔ)器件，其中，當(dāng)對(duì)所述選中的存儲(chǔ)串所包括的存儲(chǔ)器單元編程時(shí)，所述外圍電路將所述管道晶體管導(dǎo)通。
14.如權(quán)利要求11所述的半導(dǎo)體存儲(chǔ)器件，其中，當(dāng)對(duì)所述選中的存儲(chǔ)串所包括的存儲(chǔ)器單元編程時(shí)，所述外圍電路將所述選中的存儲(chǔ)串所包括的漏極選擇晶體管導(dǎo)通。
15.如權(quán)利要求11所述的半導(dǎo)體存儲(chǔ)器件，其中，所述存儲(chǔ)串中包括的存儲(chǔ)器單元共用字線， 與相同的位線連接的漏極選擇晶體管的柵極分隔開，以及 分別與所述源極線連接的源極選擇晶體管的柵極分隔開。
16.如權(quán)利要求15所述的半導(dǎo)體存儲(chǔ)器件，其中，所述源極線彼此連接。
17.如權(quán)利要求11所述的半導(dǎo)體存儲(chǔ)器件，其中，所述外圍電路被配置成產(chǎn)生到所述源極選擇晶體管的源極選擇電壓，所述源極選擇電壓用于分別不同地控制所述源極選擇晶體管的操作。
18.如權(quán)利要求17所述的半導(dǎo)體存儲(chǔ)器件，其中，所述外圍電路相同地控制所述源極線的電壓。
19.如權(quán)利要求11所述的半導(dǎo)體存儲(chǔ)器件，其中，所述外圍電路被配置成產(chǎn)生到所述漏極選擇晶體管的漏極選擇電壓，所述漏極選擇電壓用于分別不同地控制所述漏極選擇晶體管的操作。
20.如權(quán)利要求11所述的半導(dǎo)體存儲(chǔ)器件，其中，所述存儲(chǔ)串之中的所述第一組存儲(chǔ)串和所述第二組存儲(chǔ)串布置成對(duì)稱結(jié)構(gòu)。
21.一種半導(dǎo)體存儲(chǔ)器件，包括: 存儲(chǔ)串，每個(gè)存儲(chǔ)串將漏極選擇晶體管、存儲(chǔ)器單元以及源極選擇晶體管串聯(lián)連接； 第一位線，所述第一位線與所述存儲(chǔ)串之中的第一組存儲(chǔ)串的漏極選擇晶體管耦接； 第二位線，所述第二位線與所述存儲(chǔ)串之中的第二組存儲(chǔ)串的漏極選擇晶體管耦接；以及 源極線，所述源極線分別與所述存儲(chǔ)串的源極選擇晶體管耦接， 其中，在將編程電壓供應(yīng)到選中的存儲(chǔ)串的存儲(chǔ)器單元之前，所述存儲(chǔ)串之中的未選中的存儲(chǔ)串的存儲(chǔ)器單元處于預(yù)充電狀態(tài)或處于浮置狀態(tài)。
【文檔編號(hào)】G11C16/06GK103578539SQ201310041507
【公開日】2014年2月12日 申請(qǐng)日期:2013年2月1日 優(yōu)先權(quán)日:2012年8月10日
【發(fā)明者】崔相武 申請(qǐng)人:愛思開海力士有限公司