驅(qū)動(dòng)半導(dǎo)體存儲(chǔ)裝置的方法
【專利摘要】本發(fā)明的目的在于提供一種驅(qū)動(dòng)半導(dǎo)體存儲(chǔ)裝置的新方法。半導(dǎo)體存儲(chǔ)裝置包括第一～第四存儲(chǔ)單元，各第一～第四存儲(chǔ)單元具有第一柵極電極、強(qiáng)電介質(zhì)膜、半導(dǎo)體膜、源極電極、漏極電極、常電介質(zhì)膜和第二柵極電極。強(qiáng)電介質(zhì)膜夾在第一柵極電極與半導(dǎo)體膜之間，源極電極和漏極電極夾在半導(dǎo)體膜與常電介質(zhì)膜之間，常電介質(zhì)膜夾在第二柵極電極與半導(dǎo)體膜之間。通過第一柵極電極、強(qiáng)電介質(zhì)膜、源極電極和漏極電極，形成第一半導(dǎo)體晶體管，通過第二柵極電極、常電介質(zhì)膜、源極電極和漏極電極，形成第二半導(dǎo)體晶體管。通過以規(guī)定的定時(shí)調(diào)整多個(gè)驅(qū)動(dòng)信號(hào)，進(jìn)行向第一、第二晶體管的數(shù)據(jù)保持和從第一、第二晶體管的數(shù)據(jù)讀取。
【專利說明】驅(qū)動(dòng)半導(dǎo)體存儲(chǔ)裝置的方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及驅(qū)動(dòng)半導(dǎo)體存儲(chǔ)裝置的方法。
【背景技術(shù)】
[0002]專利文獻(xiàn)I中公開了半導(dǎo)體存儲(chǔ)裝置。半導(dǎo)體存儲(chǔ)裝置具有配置為矩陣狀的多個(gè)存儲(chǔ)單元20。特別可以參照專利文獻(xiàn)的圖1和圖19。
[0003]圖17和圖18分別復(fù)制表示專利文獻(xiàn)I的圖1 (a)和圖19 (a)。如圖17所示，存儲(chǔ)單元20具有基板11、第一柵極電極12、強(qiáng)電介質(zhì)膜13、半導(dǎo)體膜14、源極電極15s、漏極電極15d、常電介質(zhì)膜16和第二柵極電極17。如圖18所示，多個(gè)存儲(chǔ)單元20配置為矩陣狀。日本特開2009-099606號(hào)公報(bào)對(duì)應(yīng)于美國(guó)專利申請(qǐng)公開第2009/0097299號(hào)公報(bào)。
[0004]現(xiàn)有技術(shù)文獻(xiàn)
[0005]專利文獻(xiàn)
[0006]專利文獻(xiàn)1:國(guó)際公開第2010/097862號(hào)公報(bào)
[0007]專利文獻(xiàn)2:日本特開2009-099606號(hào)公報(bào)

【發(fā)明內(nèi)容】

[0008]發(fā)明所要解決的課題
[0009]本發(fā)明的目的在于提供一種驅(qū)動(dòng)半導(dǎo)體存儲(chǔ)裝置的新方法。
[0010]用于解決課題的方法
[0011]本發(fā)明提供一種驅(qū)動(dòng)半導(dǎo)體存儲(chǔ)裝置的方法，包括準(zhǔn)備半導(dǎo)體存儲(chǔ)裝置的工序(a)。
[0012]半導(dǎo)體存儲(chǔ)裝置包括至少兩根位線(BL)、至少兩根字線(WL)和配置于各位線(BL)和各字線(WL)的交點(diǎn)的至少四個(gè)存儲(chǔ)單元，至少兩根位線(BL)包括第一位線(BLl)和第二位線(BL2)，至少兩根字線(WL)包括第一字線(WLl)和第二字線(WL2)，至少四個(gè)存儲(chǔ)單元包括第一?第四存儲(chǔ)單元。
[0013]各第一?第四存儲(chǔ)單元包括第一柵極電極、強(qiáng)電介質(zhì)膜、半導(dǎo)體膜、源極電極、漏極電極、常電介質(zhì)膜和第二柵極電極，強(qiáng)電介質(zhì)膜夾在第一柵極電極與半導(dǎo)體膜之間，源極電極和漏極電極夾在半導(dǎo)體膜與常電介質(zhì)膜之間，常電介質(zhì)膜夾在第二柵極電極與半導(dǎo)體膜之間。通過第一柵極電極、強(qiáng)電介質(zhì)膜、源極電極和漏極電極，形成第一半導(dǎo)體晶體管，通過第二柵極電極、常電介質(zhì)膜、源極電極和漏極電極，形成第二半導(dǎo)體晶體管。
[0014]第一字線(WLl)具有第一頂柵字線(WTGl)和第一底柵字線(WGB1)，第二字線(WL2)具有第二頂柵字線(WTG2)和第二底柵字線(WGB2)，第一頂柵字線(WTGl)與第一和第二存儲(chǔ)單元的第二柵極電極電連接，第一底柵字線(WBGl)與第一和第二存儲(chǔ)單元的第一柵極電極電連接。
[0015]第二頂柵字線(WTG2)與第三和第四存儲(chǔ)單元的第二柵極電極電連接，第二底柵字線(WBG2)與第三和第四存儲(chǔ)單元的第一柵極電極電連接，第一位線(BLl)與第一存儲(chǔ)單元的漏極電極電連接，第一存儲(chǔ)單元的源極電極與第三存儲(chǔ)單元的漏極電極電連接，第二位線(BL2)與第二存儲(chǔ)單元的漏極電極電連接，第二存儲(chǔ)單元的源極電極與第四存儲(chǔ)單元的漏極電極電連接。
[0016]各第一?第三存儲(chǔ)單元具有低電阻狀態(tài)和高電阻狀態(tài)中的任一種，第四存儲(chǔ)單元具有聞電阻狀態(tài)。
[0017]本發(fā)明的方法包括在工序(a)之后，對(duì)第一頂柵字線(WTGl)和第二頂柵字線(WTG2)施加導(dǎo)通電壓，并且從時(shí)刻tB到時(shí)刻tC施加滿足以下關(guān)系的電壓BL1V、BL2V、WBG1V和WBG2V，維持第一?第四存儲(chǔ)單元的狀態(tài)的工序(b)。
[0018]BLlV > BL2V
[0019]WBGlV < BLlV
[0020]WBG2V < BLlV
[0021]WBGlV = BL2V
[0022]WBG2V = BL2V
[0023]BLlV表示對(duì)第一位線(BLl)施加的電壓、BL2V表示對(duì)第二位線(BL2)施加的電壓。WTGlV表示對(duì)第一頂柵字線(WTGl)施加的電壓、WBGlV表示對(duì)第一底柵字線(WBGl)施加的電壓、WTG2V表示對(duì)第二頂柵字線(WTG2 )施加的電壓，并且WBG2V表示對(duì)第二底柵字線(WBG2)施加的電壓。
[0024]本發(fā)明具有在工序(b)之后，對(duì)第一頂柵字線(WTGl)和第二頂柵字線(WTG2)施加導(dǎo)通電壓，并且從時(shí)刻tC到時(shí)刻tD施加滿足以下關(guān)系的電壓BL1V、BL2V、WBG1V和WBG2V，維持第一?第三存儲(chǔ)單元的狀態(tài)并且使第四存儲(chǔ)單元的狀態(tài)從高電阻狀態(tài)向低電阻狀態(tài)變化的工序(C)。
[0025]BLlV > BL2V
[0026]WBGlV < BLlV
[0027]WBG2V = BLlV
[0028]WBGlV = BL2V
[0029]WBG2V > BL2V
[0030]本發(fā)明具有在工序(C)之后，對(duì)第一頂柵字線(WTGl)和第二頂柵字線(WTG2)施加導(dǎo)通電壓，并且從時(shí)刻tD到時(shí)刻tE施加滿足以下關(guān)系的電壓BL1V、BL2V、WBG1V和WBG2V，維持第一?第四存儲(chǔ)單元的狀態(tài)的工序(d)。
[0031]BLlV > BL2V
[0032]WBGlV < BLlV
[0033]WBG2V < BLlV
[0034]WBGlV = BL2V
[0035]WBG2V = BL2V
[0036]滿足不等式:tl< tD — tC < tE — tB < t2,
[0037]tl為存儲(chǔ)單元從高電阻狀態(tài)向低電阻狀態(tài)變化所需要的時(shí)間，t2為存儲(chǔ)單元從低電阻狀態(tài)向高電阻狀態(tài)變化所需要的時(shí)間。
[0038]發(fā)明的效果
[0039]本發(fā)明提供一種驅(qū)動(dòng)半導(dǎo)體存儲(chǔ)裝置的新方法?！緦＠綀D】

【附圖說明】
[0040]圖1A是存儲(chǔ)單元5的截面圖。
[0041]圖1B是圖1A所示的存儲(chǔ)單元5的等效電路圖。
[0042]圖2是半導(dǎo)體存儲(chǔ)裝置30的電路圖。
[0043]圖3A是表示使存儲(chǔ)單元5的狀態(tài)從高電阻狀態(tài)向低電阻狀態(tài)變化時(shí)，向底柵字線WTB的電壓施加時(shí)間與流過存儲(chǔ)單元5的電流值之間的關(guān)系的圖。
[0044]圖3B是表示使存儲(chǔ)單元5的狀態(tài)從低電阻狀態(tài)向高電阻狀態(tài)變化時(shí)，向底柵字線WTB的電壓施加時(shí)間與流過存儲(chǔ)單元5的電流值之間的關(guān)系的圖。
[0045]圖4是表示在工序(b)?(f )中，時(shí)間與對(duì)第一選擇柵極線SG1、第二選擇柵極線SG2、第一底柵字線WBG1、第二底柵字線WBG2、頂柵字線WTG、第一位線BLl和第二位線BL2施加的電壓之間的關(guān)系的圖。
[0046]圖5是表示工序(a)的狀態(tài)的圖。
[0047]圖6是表示工序(b)的狀態(tài)的圖。
[0048]圖7是表示工序(C)的狀態(tài)的圖。
[0049]圖8是表示工序(d)的狀態(tài)的圖。
[0050]圖9是表示工序(e)的狀態(tài)的圖。
[0051]圖10是表示工序(f)的狀態(tài)的圖。
[0052]圖11是表示重置工序的狀態(tài)的圖。
[0053]圖12是表示讀取工序的狀態(tài)的圖。
[0054]圖13是表示實(shí)施例1的結(jié)果的圖。
[0055]圖14是表示實(shí)施例2的結(jié)果的圖。
[0056]圖15是表示實(shí)施例3的結(jié)果的圖。
[0057]圖16是表示實(shí)施例4的結(jié)果的圖。
[0058]圖17是復(fù)制表示專利文獻(xiàn)I的圖1 (a)的圖。
[0059]圖18是復(fù)制表示專利文獻(xiàn)I的圖19 (a)的圖。
【具體實(shí)施方式】
[0060]以下，說明本發(fā)明的實(shí)施方式。以下的說明中，對(duì)同一部件標(biāo)注同一附圖標(biāo)記。由此，省略重復(fù)的說明。
[0061]圖1A表示存儲(chǔ)單元5的截面圖。如圖1A所示,存儲(chǔ)單元5具有第一柵極電極12、強(qiáng)電介質(zhì)膜13、半導(dǎo)體膜14、源極電極15s、漏極電極15d、常電介質(zhì)膜(paraelectric film,順電介質(zhì)膜)16和第二柵極電極17。
[0062]存儲(chǔ)單元5優(yōu)選在基板11上形成?；?1優(yōu)選是在表面具有硅氧化膜2的硅基板I。
[0063]強(qiáng)電介質(zhì)膜13夾在第一柵極電極12與半導(dǎo)體膜14之間。優(yōu)選強(qiáng)電介質(zhì)膜13與半導(dǎo)體膜14相接。
[0064]源極電極15s和漏極電極15d夾在半導(dǎo)體膜14與常電介質(zhì)膜16之間。
[0065]圖1B表示圖1A所示的存儲(chǔ)單元5的等效電路圖。[0066]第一柵極電極12、強(qiáng)電介質(zhì)膜13、源極電極15s和漏極電極15d構(gòu)成第一半導(dǎo)體晶體管18。該第一半導(dǎo)體晶體管18由于強(qiáng)電介質(zhì)膜13的緣故，是非易失性的。
[0067]第二柵極電極17、常電介質(zhì)膜16、源極電極15s和漏極電極16d構(gòu)成第二半導(dǎo)體晶體管19。該第二半導(dǎo)體晶體管19由于常電介質(zhì)膜16的緣故，是易失性的。
[0068]這里，詳細(xì)說明術(shù)語“低電阻狀態(tài)”和術(shù)語“高電阻狀態(tài)”。
[0069]低電阻狀態(tài)中，存儲(chǔ)單元5的第一半導(dǎo)體晶體管18的狀態(tài)為導(dǎo)通(以下記為“0N”)狀態(tài)，第二晶體管的狀態(tài)也為導(dǎo)通狀態(tài)。該狀態(tài)中，電流經(jīng)由第一半導(dǎo)體晶體管18和第二半導(dǎo)體晶體管19,從漏極電極15d流向源極電極15s。
[0070]高電阻狀態(tài)中，存儲(chǔ)單元5的第一半導(dǎo)體晶體管18的狀態(tài)為斷開(以下記為“OFF”)狀態(tài)，但第二晶體管的狀態(tài)為導(dǎo)通狀態(tài)。該狀態(tài)中，電流僅經(jīng)由第二半導(dǎo)體晶體管
19,從漏極電極15d流向源極電極15s。
[0071]存儲(chǔ)單元5的第一半導(dǎo)體晶體管18的狀態(tài)為斷開狀態(tài)、第二晶體管的狀態(tài)也為斷開狀態(tài)時(shí)，存儲(chǔ)單元5具有比具有高電阻狀態(tài)的存儲(chǔ)單元更高的電阻值。高電阻狀態(tài)也可以包括存儲(chǔ)單元5具有這樣的更高的電阻值的狀態(tài)。
[0072]這樣，存儲(chǔ)單元5具有低電阻狀態(tài)和高電阻狀態(tài)中的任一種狀態(tài)。
[0073]如圖2所示，半導(dǎo)體存儲(chǔ)裝置30具有多根位線BL和多根字線WL。換言之，半導(dǎo)體存儲(chǔ)裝置30具有至少兩根位線BL和至少兩根字線WL。各位線BL與各字線WL正交。
[0074]在各位線BL和各字線WL交叉的交點(diǎn)，配置有存儲(chǔ)單元5。由此，半導(dǎo)體存儲(chǔ)裝置30具有包括第一存儲(chǔ)單元51?第四存儲(chǔ)單元54的至少四個(gè)存儲(chǔ)單元。
[0075]圖2中圖示第一位線BLl、第二位線BL2、第一字線WLl、第二字線WL2和第三字線WL3o配置有第一?第六存儲(chǔ)單元51?56。
[0076]各字線WL具有頂柵字線WTG和底柵字線WBG。各頂柵字線WTG與第二柵極電極17電連接。各底柵字線WBG與第一柵極電極12電連接。
[0077]更詳細(xì)地說，如圖2所示，第一字線WLl具有第一頂柵字線WTGl和第一底柵字線WGBl0第一頂柵字線WTGl與第一存儲(chǔ)單元51和第二存儲(chǔ)單元52的第二柵極電極17電連接。第一底柵字線WBGl與第一存儲(chǔ)單元51和第二存儲(chǔ)單元52的第一柵極電極12電連接。同樣地，第二字線WL2具有第二頂柵字線WTG2和第二底柵字線WGB2。第二頂柵字線WTG2與第三存儲(chǔ)單元53和第四存儲(chǔ)單元54的第二柵極電極17電連接。第二底柵字線WBG2與第三存儲(chǔ)單元53和第四存儲(chǔ)單元54的第一柵極電極12電連接。
[0078]與位線BL平行地配置的多個(gè)存儲(chǔ)單元5形成一個(gè)單元列6。具體而言，如圖2所示，第一單元列61包括第一存儲(chǔ)單元51、第三存儲(chǔ)單元53和第五存儲(chǔ)單元55。同樣的，第二單元列62包括第二存儲(chǔ)單元52、第四存儲(chǔ)單元54和第六存儲(chǔ)單元56。
[0079]一個(gè)單元列6中，除了位于一端的存儲(chǔ)單元5的漏極電極15d之外，各存儲(chǔ)單元5的漏極電極15d與鄰接的存儲(chǔ)單元5的源極電極15s電連接。具體而言，第一存儲(chǔ)單元51的源極電極15s與第三存儲(chǔ)單元53的漏極電極15d電連接。第三存儲(chǔ)單元53的源極電極15s與第五存儲(chǔ)單元53的漏極電極15d電連接。同樣的，第二存儲(chǔ)單元52的源極電極15s與第四存儲(chǔ)單元54的漏極電極15d電連接。第四存儲(chǔ)單元54的源極電極15s與第六存儲(chǔ)單元56的漏極電極15d電連接。
[0080]優(yōu)選半導(dǎo)體存儲(chǔ)裝置30還具有多個(gè)第一選擇晶體管31和多個(gè)第二選擇晶體管32。各第一選擇晶體管31電連接于各位線BL與各單兀列6的一端之間。全部第一選擇晶體管31通過對(duì)第一選擇柵極線SGl施加導(dǎo)通電壓(例如，10伏)而成為導(dǎo)通狀態(tài)。各第二選擇晶體管32電連接于各單元列6的另一端與源極線SL之間。優(yōu)選源極線SL接地。全部第二選擇晶體管32通過對(duì)第二選擇柵極線SG2施加導(dǎo)通電壓(例如，10伏)而處于導(dǎo)通狀態(tài)。
[0081]在一個(gè)單元列6中，位于一端的存儲(chǔ)單元5的漏極電極15d經(jīng)由第一選擇晶體管31與位線BL電連接。位于另一端的存儲(chǔ)單元5的源極電極15s經(jīng)由第二選擇晶體管32與源極線SL電連接。
[0082]本發(fā)明的
【發(fā)明者】們發(fā)現(xiàn)，存儲(chǔ)單元5具有如圖3A和圖3B所示的以下的特性:
[0083]tl < t2
[0084]這里，t表示通過對(duì)第一柵極電極12施加導(dǎo)通電壓(例如，10伏)，使存儲(chǔ)單元5的狀態(tài)從高電阻狀態(tài)向低電阻狀態(tài)變化所需的時(shí)間(參照?qǐng)D3A)。
[0085]t2表示通過對(duì)第一柵極電極12施加斷開電壓(例如，0伏)，使存儲(chǔ)單元5從低電阻狀態(tài)向高電阻狀態(tài)變化所需的時(shí)間(參照?qǐng)D3B )。
[0086]本發(fā)明利用這些特性被提供。在后述的實(shí)施例中詳細(xì)地說明該特性。
[0087](工序(a))
[0088]首先，準(zhǔn)備上述半導(dǎo)體存儲(chǔ)裝置30。
[0089]接著，對(duì)第一選擇柵極線SGl施加導(dǎo)通電壓(例如，10伏)。這樣，各位線BL與位于各單元列6的一端的存儲(chǔ)單元5的漏極電極15d電連接。進(jìn)而，對(duì)各頂柵字線WTG施加導(dǎo)通電壓(例如，10伏)，使各單元列6所包含的存儲(chǔ)單元5的各源極電極15s與相鄰的存儲(chǔ)單元5的漏極電極15d電連接。換言之，包含于各單元列6的全部第二半導(dǎo)體晶體管19 (其為易失性的)的狀態(tài)全部處于導(dǎo)通狀態(tài)。對(duì)第二選擇柵極線SG2施加斷開電壓(例如，0伏)。
[0090]更具體地說，如圖5所示，對(duì)第一選擇柵極線SGl施加導(dǎo)通電壓(例如，10伏)，使第一存儲(chǔ)單元51的漏極電極15d和第二存儲(chǔ)單元52的漏極電極15d分別與第一位線BLl和第二位線BL2電連接。
[0091 ] 進(jìn)而，對(duì)第一頂柵字線WTGl、第二頂柵字線WTG2和第三頂柵字線WTG3施加導(dǎo)通電壓(例如，10伏)。由此，第一?第六存儲(chǔ)單元51?56的各第二半導(dǎo)體晶體管19的狀態(tài)成為導(dǎo)通狀態(tài)。
[0092]另一方面，對(duì)第一底柵線WBGl、第二底柵線WBG2和第三底柵線WBG3施加0伏的電壓。第一?第六存儲(chǔ)單元51?56的各第一半導(dǎo)體晶體管18的狀態(tài)保持為斷開狀態(tài)。
[0093]第一?第三存儲(chǔ)單兀51?53具有低電阻狀態(tài)和高電阻狀態(tài)中的任一種。
[0094]第四存儲(chǔ)單元具有高電阻狀態(tài)。
[0095]第五?第六存儲(chǔ)單元55?56具有低電阻狀態(tài)或高電阻狀態(tài)中的任一種。
[0096]為了利于理解說明，在以下說明中，假定已經(jīng)對(duì)第一存儲(chǔ)單元51實(shí)施了工序(b)?工序(d)，第一存儲(chǔ)單元51具有低電阻狀態(tài)。進(jìn)而,假定第六存儲(chǔ)單元56也通過工序(b)?工序(d)的實(shí)施而具有低電阻狀態(tài)。假定其它的存儲(chǔ)單元52、53和55具有高電阻狀態(tài)。
[0097]圖5中，各存儲(chǔ)單元5的左上角所記載的文字“L”意味著低電阻狀態(tài)。同樣地，文字“H”意味著高電阻狀態(tài)。[0098]底柵字線WBG具有高于位線BL的電壓時(shí)，根據(jù)圖3A，存儲(chǔ)單元5的狀態(tài)迅速地從高電阻狀態(tài)向低電阻狀態(tài)變化。為了使存儲(chǔ)單元5的狀態(tài)迅速地從高電阻狀態(tài)向低電阻狀態(tài)變化，需要期間tl。
[0099]另一方面，底柵字線WBG具有低于位線BL的電壓時(shí)，根據(jù)圖3B，存儲(chǔ)單元5的狀態(tài)緩慢地從低電阻狀態(tài)向高電阻狀態(tài)變化。為了使存儲(chǔ)單元5的狀態(tài)緩慢地低電阻狀態(tài)向高電阻狀態(tài)變化，需要期間t2。
[0100]滿足期間11 <期間t2的關(guān)系。
[0101]底柵字線WBG的電壓與位線BL的電壓相等時(shí)，存儲(chǔ)單元5的狀態(tài)不發(fā)生變化。圖5中，底柵字線WBG的全部電壓與位線BL的全部電壓相等(全部為0伏)。由此，圖5中，第一?第六存儲(chǔ)單元51?56的狀態(tài)不發(fā)生變化。
[0102](工序(b))
[0103]在工序(a)之后，實(shí)施工序(b)。
[0104]工序(b)從時(shí)刻tB起進(jìn)行至?xí)r刻tC。
[0105]工序(b)中，如圖6所示，對(duì)第一位線BLl施加的電壓增加。圖6中，電壓從0伏增加至10伏。
[0106]工序(b)中滿足以下的關(guān)系:
[0107]BLlV (例如，圖6中為10伏)> BL2V (例如，圖6中為0伏)，
[0108]WBGlV (例如，圖6中為0伏)< BLlV (例如，圖6中為10伏)，
[0109]WBG2V (例如，圖6中為0伏)< BLlV (例如，圖6中為10伏)，
[0110]WBGlV (例如，圖6中為0伏)=BL2V (例如，圖6中為0伏)和
[0111]WBG2V (例如，圖6中為0伏)=BL2V (例如，圖6中為0伏)。
[0112]這里，BLlV表示對(duì)第一位線BLl施加的電壓，BL2V表示對(duì)第二位線BL2施加的電壓，WBGl表示對(duì)第一底柵字線WBGl施加的電壓，并且，WBG2表示對(duì)第一底柵字線WBG2施加的電壓。
[0113]對(duì)各頂柵字線WTG保持施加導(dǎo)通電壓(例如，10伏)。
[0114]滿足WBGlV (例如，圖6中為0伏)< BLlV (例如，圖6中為10伏)的關(guān)系，因此，第一存儲(chǔ)單元51的狀態(tài)根據(jù)圖3B緩慢地從低電阻狀態(tài)向高電阻狀態(tài)變化。但是，如圖3B所示，工序(b)的期間(tC - tB)短于時(shí)間t2。因此，第一存儲(chǔ)單元51的狀態(tài)保持低電阻狀態(tài)。
[0115]滿足WBG2V (例如，圖6中為0伏XBLlV (例如，圖6中為10伏)的關(guān)系(II )，因此，第三存儲(chǔ)單元53的狀態(tài)保持高電阻狀態(tài)。同樣地，第五存儲(chǔ)單元55的狀態(tài)也保持高電阻狀態(tài)。
[0116]滿足WBGlV (例如，圖6中為0伏)=BL2V (例如，圖6中為0伏)的關(guān)系，因此，第二存儲(chǔ)單元52的狀態(tài)不發(fā)生變化(這里，保持高電阻狀態(tài))。
[0117]同樣地，滿足WBG2V (例如，圖6中為0伏)=BL2V (例如，圖6中為0伏)的關(guān)系，因此，第四存儲(chǔ)單元54和第六存儲(chǔ)單元的狀態(tài)也不發(fā)生變化(這里，分別保持高電阻狀態(tài)和低電阻狀態(tài))。
[0118](工序(C))
[0119]在工序(b)之后，實(shí)施工序(C)。[0120]工序(c)從時(shí)刻tC起進(jìn)行至?xí)r刻tD。
[0121]工序(c)中，如圖7所示，對(duì)第二底柵字線WBG2施加的電壓增加。圖7中，電壓從0伏增加至10伏。
[0122]工序(C)中滿足以下的關(guān)系:
[0123]BLlV (例如，圖7中為10伏)> BL2V (例如，圖7中為0伏)，
[0124]WBGlV (例如，圖7中為0伏)< BLlV (例如，圖7中為10伏)，
[0125]WBG2V (例如，圖7中為10伏)=BLlV (例如，圖7中為10伏)，
[0126]WBGlV (例如，圖7中為0伏)=BL2V (例如，圖7中為0伏)，和
[0127]WBG2V (例如，圖7中為10伏)> BL2V (例如，圖7中為0伏)。
[0128]對(duì)各頂柵字線WTG保持施加導(dǎo)通電壓(例如，10伏)。
[0129]與工序(b)時(shí)同樣，滿足WBGlV (例如，圖7中為0伏)< BLlV (例如，圖7中為10伏)的關(guān)系，因此，第一存儲(chǔ)單元51的狀態(tài)根據(jù)圖3B緩慢地從低電阻狀態(tài)向高電阻狀態(tài)變化。但是，如圖3B所示，工序(b)?工序(c)的期間(tD — tB)短于時(shí)間t2。因此，第一存儲(chǔ)單元51的狀態(tài)保持低電阻狀態(tài)。
[0130]滿足WBG2V (例如，圖7中為10伏)=BLlV (例如，圖7中為10伏)的關(guān)系，因此，第三存儲(chǔ)單元53的狀態(tài)沒有發(fā)生變化(圖7中為保持高電阻狀態(tài))。對(duì)于第五存儲(chǔ)單元55來說，工序(b)的狀態(tài)與工序(c)的狀態(tài)相同，因此，第五存儲(chǔ)單元55的狀態(tài)保持高電阻狀態(tài)。
[0131]滿足WBGlV (例如，圖7中為0伏)=BL2V (例如，圖7中為0伏)的關(guān)系，因此，第二存儲(chǔ)單元52的狀態(tài)沒有發(fā)生變化(這里，保持高電阻狀態(tài))。同樣地，第六存儲(chǔ)單元56的狀態(tài)也沒有發(fā)生變化。
[0132]與圖6時(shí)不同，滿足WBG2V (例如，圖7中為10伏)> BL2V (例如，圖7中為0伏)的關(guān)系，因此，第四存儲(chǔ)單元54的狀態(tài)根據(jù)圖3A迅速地從高電阻狀態(tài)向低電阻狀態(tài)變化。這里，如圖3A所示，工序(c)的期間(tD - tC)長(zhǎng)于期間tl。倘若工序(c)的期間(tD -tC)短于期間tl，則第四存儲(chǔ)單元54的狀態(tài)不從高電阻狀態(tài)向低電阻狀態(tài)變化。
[0133](工序(d))
[0134]在工序(C)之后，實(shí)施工序(d)。
[0135]工序(d)從時(shí)刻tD起進(jìn)行至?xí)r刻tE。
[0136]工序(d)中，如圖8所示，對(duì)第二底柵字線WBG2施加的電壓減少。圖8中，電壓從10伏減少至0伏。
[0137]工序(d)中,滿足以下的關(guān)系:
[0138]BLlV (例如，圖8中為10伏)> BL2V (例如，圖8中為0伏)，
[0139]WBGlV (例如，圖8中為0伏)< BLlV (例如，圖8中為10伏)，
[0140]WBG2V (例如，圖8中為0伏)< BLlV (例如，圖8中為10伏)，
[0141]WBGlV (例如，圖8中為0伏)= BL2V (例如，圖8中為0伏)，且
[0142]WBG2V (例如，圖8中為0伏)=BL2V (例如，圖8中為0伏)。
[0143]對(duì)各頂柵字線WTG保持施加導(dǎo)通電壓(例如，10伏)。
[0144]與工序(b)?(C)時(shí)同樣，滿足WBGlV (例如，圖8中為0伏)< BLlV (例如，圖8中為10伏)的關(guān)系，因此，第一存儲(chǔ)單元51的狀態(tài)根據(jù)圖3B緩慢地從低電阻狀態(tài)向高電阻狀態(tài)變化。但是，如圖3B所示，工序(b)?工序(d)的期間(tE — tB)短于時(shí)間t2。因此，第一存儲(chǔ)單元51的狀態(tài)保持低電阻狀態(tài)。
[0145]滿足WBG2V (例如，圖8中為0伏)< BLlV (例如，圖8中為10伏)的關(guān)系，因此，第三存儲(chǔ)單元53的狀態(tài)保持高電阻狀態(tài)。對(duì)于第五存儲(chǔ)單元55來說，工序(d)的狀態(tài)與工序(b)?(c)的狀態(tài)同樣，因此，第五存儲(chǔ)單元55的狀態(tài)保持高電阻狀態(tài)。
[0146]滿足WBGlV (例如，圖8中為0伏)=BL2V (例如，圖8中為0伏)的關(guān)系，因此第二存儲(chǔ)單元52的狀態(tài)沒有發(fā)生變化(這里，保持高電阻狀態(tài))。同樣地，第六存儲(chǔ)單元56的狀態(tài)也沒有發(fā)生變化。
[0147]與圖7時(shí)不同，滿足WBG2V (例如，圖8中為0伏)=BL2V (例如，圖8中為0伏)的關(guān)系，因此，第四存儲(chǔ)單元54的狀態(tài)沒有發(fā)生變化。換言之，工序(c)中變化為低電阻狀態(tài)的第四存儲(chǔ)單元54的狀態(tài)，在工序(d)也保持低電阻狀態(tài)。
[0148]這樣，第四存儲(chǔ)單元54的狀態(tài)從高電阻狀態(tài)變化至低電阻狀態(tài)。另一方面，其它的存儲(chǔ)單元的狀態(tài)沒有發(fā)生變化。
[0149](工序(e))
[0150]優(yōu)選在工序(d)之后實(shí)施工序(e)。
[0151]工序(e)中，如圖9所示，對(duì)第一位線BLl施加的電壓減少。圖9中，電壓從10伏減少至0伏。
[0152]工序(e)中，滿足以下的關(guān)系:
[0153]BLlV (例如，圖9中為0伏)=BL2V (例如，圖9中為0伏)，
[0154]WBGlV (例如，圖9中為0伏)=BLlV (例如，圖9中為0伏)，
[0155]WBG2V (例如，圖9中為0伏)=BLlV (例如，圖9中為0伏)，
[0156]WBGlV (例如，圖9中為0伏)=BL2V (例如，圖9中為0伏)，和
[0157]WBG2V (例如，圖9中為0伏)=BL2V (例如，圖9中為0伏)。
[0158]對(duì)各頂柵字線WTG保持施加導(dǎo)通電壓(例如，10伏)。
[0159]與工序(b)?(d)時(shí)不同，滿足WBGlV (例如，圖9中為0伏)=BLlV (例如，圖9中為0伏)的關(guān)系，因此第一存儲(chǔ)單元51的狀態(tài)沒有發(fā)生變化(這里，保持低電阻狀態(tài))。
[0160]滿足WBG2V (例如，圖9中為0伏)=BLlV (例如，圖9中為0伏)的關(guān)系，因此第三存儲(chǔ)單元53的狀態(tài)也沒有發(fā)生變化(這里，保持高電阻狀態(tài))。同樣地，第五存儲(chǔ)單元55的狀態(tài)也沒有發(fā)生變化(這里，保持高電阻狀態(tài))。
[0161]滿足WBGlV (例如，圖9中為0伏)=BL2V (例如，圖9中為0伏)的關(guān)系，因此第二存儲(chǔ)單元52的狀態(tài)沒有發(fā)生變化(這里，保持高電阻狀態(tài))。同樣地，第六存儲(chǔ)單元56的狀態(tài)也沒有發(fā)生變化(這里，保持低電阻狀態(tài))。
[0162]WBG2V (例如，圖9中為0伏)=BL2V (例如，圖9中為0伏)的關(guān)系，因此第四存儲(chǔ)單元54的狀態(tài)沒有發(fā)生變化。與工序(d)同樣，工序(c)中變化為低電阻狀態(tài)的第四存儲(chǔ)單元54的狀態(tài)在工序(e)也保持低電阻狀態(tài)。
[0163]圖4中表示在工序(b)?(f)中，時(shí)間與對(duì)第一選擇柵極線SG1、第二選擇柵極線SG2、第一底柵字線WBG1、第二底柵字線WBG2、頂柵字線WTG、第一位線BLl和第二位線BL2施加的電壓之間的關(guān)系。
[0164](工序(f))[0165]優(yōu)選在工序(e)之后實(shí)施工序(f)。
[0166]工序(f)中，如10所示，全部電壓為0伏。換言之，工序(f)中，切斷半導(dǎo)體存儲(chǔ)元件30的電源。各存儲(chǔ)單元5的第一半導(dǎo)體晶體管I8為非易失性的，因此，各存儲(chǔ)單元5的狀態(tài)(即，高電阻狀態(tài)和低電阻狀態(tài)中的任一種)得到維持。
[0167](重置工序)
[0168]本發(fā)明的半導(dǎo)體存儲(chǔ)裝置30中，存儲(chǔ)單元5的狀態(tài)不單獨(dú)從低電阻狀態(tài)向高電阻狀態(tài)變化。如圖11所示，重置工序中使全部存儲(chǔ)單元5的狀態(tài)一體地從低電阻狀態(tài)向高電阻狀態(tài)變化。
[0169]更具體地說，對(duì)全部位線BL施加的電壓增加。圖11中，對(duì)全部位線BL施加超過0伏的電壓(例如，10伏)。進(jìn)而，對(duì)全部頂柵字線WTG施加的電壓增加。這里，對(duì)全部頂柵字線WTG施加的電壓高于對(duì)全部位線BL施加的電壓。圖11中，對(duì)全部頂柵字線WTG施加20伏的電壓。對(duì)全部底柵字線WBG施加的電壓保持為斷開電壓(例如，0伏)。對(duì)第一選擇柵極線SGl施加導(dǎo)通電壓(例如，20伏)，使全部第一選擇晶體管31的狀態(tài)處于導(dǎo)通狀態(tài)。對(duì)第二選擇柵極線SG2施加斷開電壓(例如，0伏)，使全部第二選擇晶體管32的狀態(tài)處于斷開狀態(tài)。
[0170]存儲(chǔ)單元5中，根據(jù)強(qiáng)電介質(zhì)膜13的極化方向，控制流過形成于半導(dǎo)體膜14的溝道的電流。第二柵極電極17具有高于第一柵極電極12的電壓，而且第二柵極電極17具有高于源極電極15s和漏極電極15d的電壓時(shí),強(qiáng)電介質(zhì)膜13的極化(分極)向下。
[0171]強(qiáng)電介質(zhì)膜13的極化向下時(shí)，更正確地說，強(qiáng)電介質(zhì)膜13的極化實(shí)質(zhì)上朝向第一柵極電極12時(shí)，電子從半導(dǎo)體膜14排出。這使得流過半導(dǎo)體膜14的電流停止，提高存儲(chǔ)單元5的電阻值。更詳細(xì)地說，參照專利文獻(xiàn)2 (日本特開2009-099606號(hào)公報(bào))中所公開的圖3和其詳細(xì)敘述。
[0172]這樣，全部存儲(chǔ)單元5的狀態(tài)成為高電阻狀態(tài)。
[0173](讀取工序)
[0174]以下，說明讀取存儲(chǔ)單元5的狀態(tài)的方法。
[0175]如圖12所示，半導(dǎo)體存儲(chǔ)裝置30具有與字線WL平行形成的多個(gè)單元線7。一個(gè)單元線7包括多個(gè)存儲(chǔ)單元5。圖12中，說明讀取第三存儲(chǔ)單元53的狀態(tài)和第四存儲(chǔ)單元54的狀態(tài)的方法。
[0176]各位線BL具備讀出放大器8。
[0177]對(duì)要求讀取其狀態(tài)的單元線7所包括的頂柵字線WTG施加斷開電壓(例如，0伏)。這里，對(duì)單元線72所包括的第二頂柵字線WTG2施加斷開電壓(例如，0伏)。
[0178]對(duì)其它的頂柵字線WTG施加導(dǎo)通電壓(例如，10伏)。對(duì)全部底柵字線WBG施加0伏的電壓。對(duì)第一選擇柵極線SGl施加導(dǎo)通電壓(例如，10伏)，全部第一選擇晶體管31的狀態(tài)處于導(dǎo)通狀態(tài)。同樣地，對(duì)第二選擇柵極線SG2也施加導(dǎo)通電壓(例如，10伏)，全部第二選擇晶體管32的狀態(tài)處于導(dǎo)通狀態(tài)。
[0179]進(jìn)而，對(duì)全部位線BL施加讀取電壓(例如，0.1伏)。讀取電壓遠(yuǎn)小于工序(b)?工序(f)中對(duì)位線BL施加的電壓(除了 0伏)。列舉一例，讀取電壓低于工序(b)?工序(f)中對(duì)位線BL施加的電壓(圖6?圖8中為10伏)的1/5。
[0180]讀取工序中施加讀取電壓之后，通過判定工序判斷存儲(chǔ)單元5的狀態(tài)。對(duì)各位線BL施加讀取電壓(例如，0.1伏)時(shí)，電流流過各位線BL。對(duì)其它的頂柵字線WTG施加導(dǎo)通電壓(例如，10伏)，因此，根據(jù)均與第二頂柵字線WTG2連接的第三存儲(chǔ)單元53和第四存儲(chǔ)單元54的電阻值，電流值發(fā)生變化。該電阻值和電流由各讀出放大器8測(cè)定。根據(jù)測(cè)得的電阻值和電流，判斷各存儲(chǔ)單元5具有高電阻狀態(tài)或低電阻狀態(tài)的哪一種。
[0181](實(shí)施例)
[0182]以下實(shí)施例對(duì)本發(fā)明進(jìn)行更詳細(xì)的說明。
[0183](實(shí)施例1)
[0184]準(zhǔn)備具有被硅氧化膜2包覆的表面的硅基板I。
[0185](I)具有5納米的厚度的鈦膜和具有30納米的厚度的鉬膜，在硅基板I上依次通過電子槍蒸鍍法形成。進(jìn)而，具有10納米的厚度的SrRuO3 (以下稱為SR0)膜通過脈沖激光沉積法形成。此后，通過剝離(lift off)法形成第一柵極電極12。
[0186](2)接著，硅基板I加熱到攝氏700度。具有450納米的厚度的由Pb (Zr，Ti) O3構(gòu)成的強(qiáng)電介質(zhì)膜13通過脈沖激光沉積法形成。
[0187](3)硅基板I的溫度下降到攝氏400度。之后，形成具有30納米的厚度的由ZnO構(gòu)成的半導(dǎo)體膜14。
[0188](4)抗蝕劑圖案在半導(dǎo)體膜14上通過光刻法形成。使用硝酸，除去不需要的部分的半導(dǎo)體膜14。
[0189](5)接著，具有5納米的厚度的鈦膜和具有30納米的厚度的鉬膜通過電子槍蒸鍍法在半導(dǎo)體膜14上形成。之后，通過剝離法，形成由鈦膜和鉬膜構(gòu)成的源極電極15s和漏極電極15d。
[0190](6)通過濺射法形成具有100納米的厚度的由氮化硅構(gòu)成的常電介質(zhì)膜16，使其覆蓋源極電極15s、漏極電極15d和半導(dǎo)體膜14。
[0191](7)通過光刻法在常電介質(zhì)膜16上形成圖案。另外，在常電介質(zhì)膜16通過反應(yīng)性尚子蝕刻法設(shè)置開口部。
[0192](8)通過光刻法形成抗蝕劑圖案。使用剝離工藝，形成具有5納米的厚度的鈦膜、具有30納米的厚度的鉬膜和具有170納米的厚度的金膜。由這三層膜構(gòu)成的疊層體形成第二柵極電極17。這樣得到存儲(chǔ)單元5。存儲(chǔ)單元5的溝道寬度為50微米。溝道長(zhǎng)度為20微米。
[0193]如在重置工序中所說明的那樣，使這樣操作得到的存儲(chǔ)單元5的狀態(tài)處于高電阻狀態(tài)。具體而言，對(duì)第二柵極電極17、源極電極15s、漏極電極15d和第一柵極電極12分別施加I秒種的20伏、10伏、10伏和0伏的電壓。
[0194]接著，存儲(chǔ)單元5的狀態(tài)從高電阻狀態(tài)向低電阻狀態(tài)變化。
[0195]具體而言，對(duì)第一柵極電極12施加10伏的電壓。對(duì)漏極電極15d施加0伏的電壓。對(duì)源極電極15s施加0伏的電壓。之后，對(duì)第一柵極電極12施加0伏的電壓。對(duì)漏極電極15d施加0.1伏的電壓。對(duì)源極電極15s施加0伏的電壓。通過與源極電極15s連接的電流計(jì)，測(cè)定流過半導(dǎo)體膜14的電流值。基于測(cè)得的電流值，算出存儲(chǔ)單元5的電阻值。
[0196](表I)的左欄表示對(duì)第一柵極電極12施加電壓的期間的經(jīng)過時(shí)間(單位:秒)。
[0197](表I)的右欄表示各經(jīng)過時(shí)間的電流值(單位:安培)。
[0198](表I)CN 103493140 A 0.S 11/27；?:
299U 隊(duì)陣(霑) 冊(cè)薪ft (A)


1.00E108 1.80EI12


1.26E108 1.83EI12


1.58E108 2.27EI12


2.00E108 1.73EI12


2.51E—0002.17E—12


3.16E108 2.78EI12


3.98E108 3.76EI12


5.01E108 4.23EI12


6.31E108 4.48E—12


7.94R10K 5.17R—12


1.00EIQ7 5.62E — 12


2,00EIQ7 2.34EI11


2.51E107 1.54E—10


3.16E107 5.68EI10


3.98E—07 1.33E—09


5.01E107 6.81E—09


6_31E—07 5_5()E—08


7.94E107 1.62rdl07


1.00E106 3.48E107


L26E106 4.97E—07


1.58E106 6.64E107


2.00E106 7.98E107


2.51E106 9.07E107


3.16E106 9.81E107


3.98E106 1.02E106


5.01 E106 1.06E106


6.31E106 1.07E106
〔SOSCN 103493140 A 0.S H2/27 矧


7.94E —06 1.08E106


1.00E105 M0E — 06


1.26E—05 1.05E106


1.58E105 109E — 06


2.00E105 1.11E—06


2.51E — 05 1.08E106


3.16E105 1.10E106


3.98E105 U0E106


5.01E—05 1.11E106


6.31E105 1.10E106


7.941^1^ 二 OE — 06
1.00E104 1.09E106


1.00E — 04 1.11E106


3.16E104 1.14E — 06


《64E—04 M4E106


6.81E104 1.15E — 06


1.00E103 1.15E106


0.00147 L16E106


P0S15 1.17E — 06


0.00316 1.18E106


000464 1.16E106


0.00681 L17EIQ6


0.01 1.17EIQ6


0.01468 L16E106


0.0215公 L15E106


0.03162 1.14E — 06


0.04642 U2E106


0.06813 1 .1OE— 06


0.1 1.07E106
〔020IU0.146781.05E-06
0.215441.02E-06
0.31623L00E—06
0.464169.69E-07
0.681299.41E-07
I9.08E-07
[0202]存儲(chǔ)單元的狀態(tài)從低電阻狀態(tài)恢復(fù)至高電阻狀態(tài)。
[0203]具體而言，對(duì)第一柵極電極12施加一 10伏的電壓。對(duì)漏極電極15d施加0伏的
電壓。對(duì)源極電極15s施加0伏的電壓。之后，對(duì)第一柵極電極12施加0伏的電壓。對(duì)漏
極電極15d施加0.1伏的電壓。對(duì)源極電極15s施加0伏的電壓。與(表I)同樣地,在(表
2)表示其結(jié)果。
[0204](表2)
[0205]
經(jīng)過時(shí)間(秒)電流值(A)
1.00E-086.22E-07
1.26E-086.78E-07
1.58E-086.87E-07
2.00E-087.13E-07
2.51E-086.86E-07
3.16E-087.19E-07
3.98E-087.28E-07
5.01E-087.27E-07
6.31E-087.45E-07
7.94E-087.39E-07
1.00E-077.40E-07
1.26E-077.31E-07
1.58E-077.41E-07
2.00E-077.34E-07
2.51E-077.49E-07
3.16E-077.36E-07
3.98E-077.47E-07
[0206]5.01E-077.43E-07
6.31E-077.37E-07
7.94E-076.84E-07
1.00E-067.14E-07
1.26E-067.1 IE-07
1.58E-067.06E-07
2.00E-067.16E-07
2.51 E—067.21E-07
3.16E-067.04E-07
3.98E-067.07E-07
5.01E-066.88E-076.31E-066.66E-077.94E-066.43 E-071.00E-056.20E-071.26E-055.77E-071.58E-055.36E-072.00E-054.81E-072.51E-054.20E-073.16E-053.45E-073.98E-052.88E-075.01E-052.19E-076.3 IE—051.56E —077.94R-059.47R-081.00E-044.99E-0B1.26E-042.5 IE —081.58E-041.42E-082.00E-048.73E-092.51E-045.66E-093.16F-043.49R-093.98E-042.23E-09
5.01E—041.55E — 09
[0207]61
〔OO030U
311363 969:9.0tNI—srl 6110s
rNIl—’dosJ二oc6rorslllwsyl esle.0
rNIl—368'611lr)ror\lllH66_:rns661_0
6 寸 8510
rNillWrnlnH 68sfNro
r\lll_r.1-.0
SIIH96ri
3IIH96H 一rnsooo04II36rc ZlOSOO
04II36rc 1006S031 IHAeT Slso


nl3lo5>r)8￡loo


ZIIHlrS 6sr\ll0.0


21362 10,0
IH 寸 S 寸 6A000


IllPJlo—lsooo


IlIHSrl losoo


ulwooqT—iOO6S00


ITHIlT 9ioo


IIIHK.S I §00


HIaSS _0


OIIHSrlOCS1000


GllsrrJ9Z1000


ollwoot SIHOOl


01136 寸 _9 寸 013 寸 6X


01130//6 SI312
罔 ZC/LOI < OHS藝OT Zo0.794336.40E-13
I7.10E-13
[0209]圖13是根據(jù)表1和表2所示的結(jié)果描繪點(diǎn)而得到的圖。?是表示從高電阻狀態(tài)向低電阻狀態(tài)變化的數(shù)據(jù)。涂黑的三角形標(biāo)記是表示從低電阻狀態(tài)向高電阻狀態(tài)變化的數(shù)據(jù)。
[0210]根據(jù)圖13可知,滿足以下的關(guān)系:
[0211]tl < t2,
[0212]這里，tl表示對(duì)第一柵極電極12施加10伏的電壓之后，使存儲(chǔ)單元5的狀態(tài)從高電阻狀態(tài)向低電阻狀態(tài)變化所需要的時(shí)間，而且t2表示對(duì)第一柵極電極12施加一 10伏的電壓之后，使存儲(chǔ)單元的狀態(tài)從低電阻狀態(tài)向高電阻狀態(tài)變化所需要的時(shí)間。
[0213]根據(jù)表1和表2估計(jì)的tl和t2的值分別大約為3X 10 —7秒和5X 10 —4秒。
[0214](實(shí)施例2)
[0215]強(qiáng)電介質(zhì)膜13的厚度為675納米，溝道寬度為100微米，溝道長(zhǎng)度為3微米，對(duì)第一柵極電極12施加+ 15伏和一 15伏的電壓，除此以外，進(jìn)行與實(shí)施例1的實(shí)驗(yàn)同樣的實(shí)驗(yàn)。
[0216](表3)、(表4)和圖14表示實(shí)施例2的結(jié)果。?是表示從高電阻狀態(tài)向低電阻狀態(tài)變化的數(shù)據(jù)。涂黑的三角形標(biāo)記是表示從低電阻狀態(tài)向高電阻狀態(tài)變化的數(shù)據(jù)。
[0217]根據(jù)表3和表4估計(jì)的tl和t2的值分別大約為1.5X 10 —7秒和9X 10 — 7秒。
[0218](表3)
[0219]
經(jīng)過時(shí)間(秒)電流值(A)
1.00E-086.91E-12
1.26E-086.29E-12
1.58E-088.56E-12
2.00E-088.15E-12
2.51E-081.04E—11
3.16E-081.19E-11
3.98E-081.54E-U
[0220]
【權(quán)利要求】
1.一種驅(qū)動(dòng)半導(dǎo)體存儲(chǔ)裝置的方法，其特征在于，包括: 準(zhǔn)備半導(dǎo)體存儲(chǔ)裝置的工序(a)， 所述半導(dǎo)體存儲(chǔ)裝置包括: 至少兩根位線(BL)、 至少兩根字線(WL)JP 配置于各所述位線(BL)和各所述字線(WL)的交點(diǎn)的至少四個(gè)存儲(chǔ)單元， 至少所述兩根位線(BL)包括第一位線(BLl)和第二位線(BL2)， 至少所述兩根字線(WL)包括第一字線(WLl)和第二字線(WL2)， 至少所述四個(gè)存儲(chǔ)單元包括第一~第四存儲(chǔ)單元， 各所述第一~第四存儲(chǔ)單元包括: 第一柵極電極、 強(qiáng)電介質(zhì)膜、 半導(dǎo)體膜、 源極電極、 漏極電極、 常電介質(zhì)膜和 第二柵極電極， 所述強(qiáng)電介質(zhì)膜夾在所述第一柵極電極與所述半導(dǎo)體膜之間， 所述源極電極和所述漏極電極夾在所述半導(dǎo)體膜與所述常電介質(zhì)膜之間， 所述常電介質(zhì)膜夾在所述第二柵極電極與所述半導(dǎo)體膜之間， 通過所述第一柵極電極、所述強(qiáng)電介質(zhì)膜、所述源極電極和所述漏極電極，形成第一半導(dǎo)體晶體管， 通過所述第二柵極電極、所述常電介質(zhì)膜、所述源極電極和所述漏極電極，形成第二半導(dǎo)體晶體管， 所述第一字線(WLl)具有第一頂柵字線(WTG1)和第一底柵字線(WGB1 )， 所述第二字線(WL2)具有第二頂柵字線(WTG2)和第二底柵字線(WGB2)， 所述第一頂柵字線(WTGl)與所述第一和第二存儲(chǔ)單元的所述第二柵極電極電連接， 所述第一底柵字線(WBGl)與所述第一和第二存儲(chǔ)單元的所述第一柵極電極電連接， 所述第二頂柵字線(WTG2)與所述第三和第四存儲(chǔ)單元的所述第二柵極電極電連接， 所述第二底柵字線(WBG2)與所述第三和第四存儲(chǔ)單元的所述第一柵極電極電連接， 所述第一位線(BLl)與所述第一存儲(chǔ)單元的所述漏極電極電連接， 所述第一存儲(chǔ)單元的所述源極電極與所述第三存儲(chǔ)單元的所述漏極電極電連接， 所述第二位線(BL2)與所述第二存儲(chǔ)單元的所述漏極電極電連接， 所述第二存儲(chǔ)單元的所述源極電極與所述第四存儲(chǔ)單元的所述漏極電極電連接， 各所述第一~第三存儲(chǔ)單元具有低電阻狀態(tài)和高電阻狀態(tài)中的任一種， 所述第四存儲(chǔ)單元具有高電阻狀態(tài)； 在所述工序(a)之后，對(duì)所述第一頂柵字線(WTGl)和所述第二頂柵字線(WTG2)施加導(dǎo)通電壓，并且從時(shí)刻tB到時(shí)刻tC施加滿足以下關(guān)系的電壓BL1V、BL2V、WBG1V和WBG2V，維持所述第一~第四存儲(chǔ)單元的狀態(tài)的工序(b)，BLlV > BL2V
WBGlV < BLlV
WBG2V < BLlV
WBGlV = BL2V
WBG2V = BL2V BLlV表不對(duì)所述第一位線(BLl)施加的電壓， BL2V表示對(duì)所述第二位線(BL2)施加的電壓， WTGlV表示對(duì)所述第一頂柵字線(WTG1)施加的電壓， WBGlV表示對(duì)所述第一底柵字線(WBG1)施加的電壓， WTG2V表示對(duì)所述第二頂柵字線(WTG2)施加的電壓，而且 WBG2V表示對(duì)所述第二底柵字線(WBG2)施加的電壓； 在所述工序(b)之后，對(duì)所述第一頂柵字線(WTGl)和所述第二頂柵字線(WTG2)施加導(dǎo)通電壓，并且從時(shí)刻tC到時(shí)刻tD施加滿足以下關(guān)系的所述電壓BL1V、BL2V、WBGlV和WBG2V，維持所述第一~第三存儲(chǔ)單元的狀態(tài)，并且使所述第四存儲(chǔ)單元的狀態(tài)從高電阻狀態(tài)向低電阻狀態(tài)變化的工序(c )，
BLlV > BL2V
WBGlV < BLlV
WBG2V = BLlV
WBGlV = BL2V
WBG2V > BL2V ； 在所述工序(c)之后，對(duì)所述第一頂柵字線(WTGl)和所述第二頂柵字線(WTG2)施加導(dǎo)通電壓，并且從時(shí)刻tD到時(shí)刻tE施加滿足以下關(guān)系的所述電壓BL1V、BL2V、WBGlV和WBG2V，維持所述第一~第四存儲(chǔ)單元的狀態(tài)的工序(d)，
BLlV > BL2V
WBGlV < BLlV
WBG2V < BLlV
WBGlV = BL2V
WBG2V = BL2V 滿足不等式:tl〈 tD — tC〈 tE — tB〈 t2， tl為所述存儲(chǔ)單元從所述高電阻狀態(tài)向所述低電阻狀態(tài)變化所需要的時(shí)間， t2為所述存儲(chǔ)單元從所述低電阻狀態(tài)向所述高電阻狀態(tài)變化所需要的時(shí)間。
2.如權(quán)利要求1所述的方法，其特征在于: 所述強(qiáng)電介質(zhì)膜與所述半導(dǎo)體膜相接。
3.如權(quán)利要求1所述的方法，其特征在于: 還具有在所述工序(d)之后，對(duì)所述第一頂柵字線(WTGl)和所述第二頂柵字線(WTG2)施加導(dǎo)通電壓，并且從時(shí)刻tE到時(shí)刻tF施加滿足以下關(guān)系的所述電壓BL1V、BL2V、WBGlV和 WBG2V,
BLlV = BL2V
WBGlV = BLlVWBG2V = BLlV
WBGlV = BL2V
WBG2V = BL2V 維持所述第一~第四存儲(chǔ)單元的狀態(tài)工序(e )。
4.如權(quán)利要求3所述的方法，其特征在于: 還具有在所述工序(e)之后，施加滿足以下關(guān)系的所述電壓BL1V、BL2V、WBG1V、WBG2V、電壓WTGlV和電壓WTG2V，
BLlV = BL2V = WBGlV = WGB2V = WTGlV = WTG2V = O 伏
WTGlV表示對(duì)所述第一頂柵字線(WTG1)施加的電壓， WTG2V表示對(duì)所述第二頂柵字線(WTG2)施加的電壓， 切斷所述半導(dǎo)體存儲(chǔ)元件的電源的工序(f)。
5.如權(quán)利要求1所述的方法，其特征在于: 還具有在所述工序(a)與工序(b)之間，施加滿足以下關(guān)系的所述電壓BL1V、BL2V、WBG1V、WBG2V、電壓 WTGlV 和電壓 WTG2V，
BLlV = BL2V
WBGlV = WBG2V
WTGlV = WTG2V
WTGlV > BLlV > WBGlV WTGlV表示對(duì)所述第一頂柵字線(WTG1)施加的電壓， WTG2V表示對(duì)所述第二頂柵字線(WTG2)施加的電壓， 使所述第一~第四存儲(chǔ)單元的狀態(tài)為高電阻狀態(tài)的重置工程。
6.如權(quán)利要求1所述的方法，其特征在于，還具有: 對(duì)與被要求狀態(tài)的讀取的存儲(chǔ)單元連接的所述頂柵字線(WTG)施加斷開電壓，對(duì)與其它存儲(chǔ)單元連接的其它所述頂柵字線(WTG)施加導(dǎo)通電壓，并且對(duì)各所述位線(BL)施加讀取電壓的工序(ra);和 基于所述工序(ra)中在各所述位線(BL)所產(chǎn)生的電流值，判斷被要求讀取的存儲(chǔ)單元具有高電阻狀態(tài)和低電阻狀態(tài)中的哪一種的工序(rb)。
【文檔編號(hào)】G11C11/22GK103493140SQ201280011100
【公開日】2014年1月1日 申請(qǐng)日期:2012年2月22日 優(yōu)先權(quán)日:2011年7月15日
【發(fā)明者】金子幸廣 申請(qǐng)人:松下電器產(chǎn)業(yè)株式會(huì)社