專利名稱：一種移位寄存器、柵極驅(qū)動電路及顯示裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及液晶顯示器領(lǐng)域，特別涉及一種移位寄存器、柵極驅(qū)動電路及顯示裝置。
背景技術(shù)：
隨著液晶顯示技術(shù)的不斷成熟，以及LCD(Liquid Crystal Display,液晶顯示器) 價格的不斷下降，采用液晶顯示屏作為生活中多種電子設(shè)備的顯示屏或者裝飾用的電子顯 示裝置，已經(jīng)逐漸成為一種液晶顯示屏消費的發(fā)展方向?，F(xiàn)有技術(shù)的液晶顯示屏已被廣泛 用于各種各樣的電器中，如液晶電視、手機等。
液晶顯示器由矩陣形式排列的多個像素所組成，具體是由水平和垂直兩個方向的 像素矩陣構(gòu)成的。液晶顯示器的驅(qū)動主要包括數(shù)據(jù)驅(qū)動器和柵級驅(qū)動器，其中，數(shù)據(jù)驅(qū)動器 將輸入的顯示數(shù)據(jù)及時鐘信號定時順序鎖存，轉(zhuǎn)換成模擬信號后輸入到液晶顯示面板的數(shù) 據(jù)線，柵級驅(qū)動器將輸入的時鐘信號經(jīng)過移位寄存器轉(zhuǎn)換，切換成導(dǎo)通/截止電壓，順次施 加到液晶顯示面板的柵級線上。
圖1為現(xiàn)有技術(shù)中一種采用P型晶體管的簡單三時鐘的移位寄存器的電路結(jié)構(gòu) 示意圖，P型晶體管的特點是柵極電極輸入信號為高壓時，晶體管截止；柵極電極輸入低壓 時，晶體管導(dǎo)通。圖2為其三階段的工作時序圖，該移位寄存器的工作原理如下
第一階段時，第一時鐘信號CLKl和開啟信號STV變成開啟低平信號后，晶體管M3 導(dǎo)通，STV信號通過M3傳輸?shù)骄w管Ml的柵極端，并且通過電容Cl保持導(dǎo)通狀態(tài)。同時 由STV信號控制的晶體管M5導(dǎo)通，將高壓截止信號Vgh傳輸?shù)骄w管M2的柵極端，使M2 關(guān)閉；第二階段時，第二時鐘信號CLK2變成導(dǎo)通低平信號后，晶體管Ml通過Cl保持的導(dǎo) 通狀態(tài)將CLK2的低平信號傳輸?shù)揭莆患拇嫫鞯妮敵龆薕utput ;第三階段時，第三時鐘信號 CLK3變成導(dǎo)通低平信號，晶體管M6導(dǎo)通，將低壓導(dǎo)通信號Vgl傳輸?shù)骄w管M2和M4的柵 極，使得M2和M4都導(dǎo)通，M2的導(dǎo)通將Vgh信號傳輸?shù)絆utput，M4的導(dǎo)通將Vgh信號傳輸 到Ml的柵極，使Ml柵極電位變高，從而截止Ml。
上述移位寄存器存在以下缺陷，在第二階段時，M2和M4的柵極信號端信號懸空， 無信號控制，導(dǎo)致其電位不穩(wěn)定，致使M2對Ml的信號輸出造成了影響；在第一階段時，此時 移位寄存器輸出端Output的信號輸出效果僅由Ml確定，而此時Ml輸出能力受其柵極電位 大小影響，單一輸出導(dǎo)致信號質(zhì)量較差，影響了 Output的信號輸出效果。發(fā)明內(nèi)容
本發(fā)明實施例提供了一種移位寄存器、柵極驅(qū)動電路及顯示裝置，用以解決在工 作過程中出現(xiàn)的電位懸浮、輸出的信號質(zhì)量較差等問題。
本發(fā)明提供了一種移位寄存器，包括
第一時鐘電路，與起始信號電路連接，并與第二時鐘電路、第三時鐘電路、復(fù)位電 路連接于控制節(jié)點A，在第一時鐘信號的控制下，將起始信號輸入到控制節(jié)點A ；
第二時鐘電路，在第一時鐘信號的控制下，將第二時鐘信號輸出給信號輸出端 OUTPUT ；
關(guān)閉信號電路，與第三時鐘電路連接于控制節(jié)點B，接收起始信號電路輸出的起始 信號，將第一電平信號輸出至信號輸出端OUTPUT ；
起始信號電路，在第一時鐘電路輸出的起始信號的控制下，將自身的起始信號輸 出給控制節(jié)點B ；
第三時鐘電路，在第三時鐘信號的控制下，將第一電平信號輸出至控制節(jié)點么，將 第二電平信號輸出至控制節(jié)點B。
上述的移位寄存器，其中，所述第一時鐘電路包括第一晶體管M1，所述第一晶體管 的柵極連接所述第一時鐘信號輸入端，第一晶體管的源極連接起始信號輸入端，第一晶體 管的漏極連接控制節(jié)點A。
上述的移位寄存器，其中，所述第二時鐘電路包括第三晶體管M3和第一電容Cl， 所述第三晶體管的柵極連接控制節(jié)點A，第三晶體管的源極連接第二時鐘信號，第三晶體管 的漏極連接信號輸出端OUTPUT，所述第一電容Cl連接在第三晶體管M3的柵極與漏極之間。
上述的移位寄存器，其中，所述關(guān)閉信號電路包括第四晶體管M4和第九晶體管M9 所述第四晶體管的柵極連接控制節(jié)點B，第四晶體管的源極連接第一電平信號，第四晶體管 的漏極連接信號輸出端OUTPUT，所述第九晶體管的柵極連接信號輸入端OUTPUT，第九晶體 管的源極與第四晶體管的源極連接，第九晶體管的漏極與第四晶體管的柵極連接；第二電 容C2的兩端分別連接第四晶體管的源極和柵極。
上述的移位寄存器，其中，所述起始信號電路包括第二晶體管M2，所述第二晶體管 的柵極連接控制節(jié)點A，第二晶體管的源極連接起始信號，第二晶體管的漏極連接控制節(jié)點 B0
上述的移位寄存器，其中，所述第三時鐘電路包括第六晶體管M6和第五晶體管 M5，所述第五晶體管的源極連接第一電平信號，第五晶體管的漏極連接控制節(jié)點A，所述第 六晶體管的源極連接第二電平信號，第六晶體管的漏極連接控制節(jié)點B，所述第五晶體管與 所述第六晶體管的柵極連接第三時鐘信號。
進一步地，上述的移位寄存器，其中，還包括復(fù)位電路，所述復(fù)位電路與關(guān)閉信號 電路和第三時鐘電路連接于控制節(jié)點B，在復(fù)位信號的控制下，將第一電平信號輸出至控制 節(jié)點A，將第二電平信號輸出至控制節(jié)點B。
上述的移位寄存器，其中，所述復(fù)位電路包括第七晶體管M7和第八晶體管M8，所 述第七晶體管的源極連接第二電平信號，第七晶體管的漏極連接控制節(jié)點B，第八晶體管的 源極連接第一電平信號，第八晶體管的源極連接控制節(jié)點A，所述第七晶體管與所述第八晶 體管的柵極連接復(fù)位信號。
上述的移位寄存器，其中，所述第一晶體管、第二晶體管、第三晶體管、第四晶體 管、第五晶體管、第六晶體管、第七晶體管、第八晶體管和第九晶體管均為P型晶體管，所述 第一電平信號為高電平，所述第二電平信號為低電平。
上述的移位寄存器，其中，所述第一晶體管、第二晶體管、第三晶體管、第四晶體 管、第五晶體管、第六晶體管、第七晶體管、第八晶體管和第九晶體管均為N型晶體管，所述 第一電平信號為低電平，所述第二電平信號為高電平。
本發(fā)明還提供了一種柵極驅(qū)動電路，包括上述的移位寄存器。
本發(fā)明還提供了 一種顯示裝置，包括上述的柵極驅(qū)動電路。
本發(fā)明實施例在每階段工作時，均通過對第四晶體管和第五晶體管的柵極進行控 制來避免工作過程中出現(xiàn)懸浮節(jié)點，在移位寄存器信號輸出時不會有干擾和影響，信號的 輸出質(zhì)量好；設(shè)置了復(fù)位開關(guān)，在移位寄存器的電路正常工作前，先進行復(fù)位階段使電路 中各懸浮柵極節(jié)點的電位復(fù)位，不對開始工作時寫入的信號造成影響；在第一階段時，移位 寄存器同時輸出第二時鐘信號和關(guān)閉信號，相比現(xiàn)有技術(shù)僅使用單一晶體管的輸出一路信 號，信號更加穩(wěn)定。


圖1為現(xiàn)有技術(shù)提供的一種移位寄存器的電路結(jié)構(gòu)圖2為現(xiàn)有技術(shù)提供的一種移位寄存器的工作時序圖3為本發(fā)明實施例提供的一種移位寄存器的電路結(jié)構(gòu)圖4為本發(fā)明實施例提供的一種移位寄存器的工作時序圖。
具體實施方式
本發(fā)明實施例提供了一種移位寄存器、柵極驅(qū)動電路及液晶顯示器，用以解決在 工作過程中出現(xiàn)的電位懸浮、輸出的信號質(zhì)量較差等問題。
由于本發(fā)明主要是通過移位寄存器來解決上述問題的，故對其進行重點敘述，本 發(fā)明實施例了一種移位寄存器，該移位寄存器包括
第一時鐘電路，與起始信號電路連接，并與第二時鐘電路、第三時鐘電路、復(fù)位電 路連接于控制節(jié)點A，在第一時鐘信號的控制下，將起始信號輸入到控制節(jié)點A ；
第二時鐘電路，在第一時鐘信號的控制下，將第二時鐘信號輸出給信號輸出端 OUTPUT ；
關(guān)閉信號電路，與第三時鐘電路連接于控制節(jié)點B，接收起始信號電路輸出的起始 信號，將第一電平信號輸出至信號輸出端OUTPUT ；
起始信號電路，在第一時鐘電路輸出的起始信號的控制下，將自身的起始信號輸 出給控制節(jié)點B ；
第三時鐘電路，在第三時鐘信號的控制下，將第一電平信號輸出至控制節(jié)點么，將 第二電平信號輸出至控制節(jié)點B。
所述移位寄存器還可包括復(fù)位電路，所述復(fù)位電路與關(guān)閉信號電路和第三時鐘電 路連接于控制節(jié)點B，在復(fù)位信號的控制下，將第一電平信號輸出至控制節(jié)點A，將第二電 平信號輸出至控制節(jié)點B。
本發(fā)明實施例所述的移位寄存器的信號輸出是通過關(guān)閉信號電路的信號輸出端 和第二時鐘電路的信號輸出端這兩個輸出端輸出的信號質(zhì)量來決定的,所以兩方輸出相比 與現(xiàn)有技術(shù)的單一輸出明顯更加穩(wěn)定。
而且本發(fā)明實施例所述的移位寄存器的在每個階段信號輸出不管是通過關(guān)閉信 號電路還是通過第二時鐘電路輸出時，這兩個電路都會受到來自其他電路的信號對其進行 控制，所以本移位寄存器的信號輸出是不會受到影響的。
下面通過將上述各電路細化，配合圖3，詳細介紹一種本發(fā)明實施例提供的移位寄 存器
所述第一時鐘電路包括第一晶體管M1，所述第一晶體管的柵極連接所述第一時鐘 信號輸入端，第一晶體管的源極連接起始信號輸入端，第一晶體管的漏極連接控制節(jié)點A。
所述第二時鐘電路包括第三晶體管M3和第一電容Cl，所述第三晶體管的柵極連 接控制節(jié)點A，第三晶體管的源極連接第二時鐘信號，第三晶體管的漏極連接信號輸出端 OUTPUT，所述第一電容Cl連接在第三晶體管M3的柵極與漏極之間。
所述關(guān)閉信號電路包括第四晶體管M4和第九晶體管M9，所述第四晶體管的柵極 連接控制節(jié)點B，第四晶體管的源極連接第一電平信號，第四晶體管的漏極連接信號輸出端 OUTPUT,所述第九晶體管的柵極連接信號輸入端OUTPUT，第九晶體管的源極與第四晶體管 的源極連接，第九晶體管的漏極與第四晶體管的柵極連接。
為了更好的保持控制節(jié)點B的電位，例如在TFT漏電流較大時，為了保持B點電 位，控制節(jié)點B不發(fā)生電位懸空時，所述關(guān)閉信號電路還可以包括第二電容C2，第二電容C2 的兩端分別連接第四晶體管的源極和柵極。
所述起始信號電路包括第二晶體管M2，所述第二晶體管的柵極連接控制節(jié)點A， 第二晶體管的源極連接起始信號，第二晶體管的漏極連接控制節(jié)點B。
所述第三時鐘電路包括第六晶體管M6和第五晶體管M5，所述第五晶體管的源極 連接第一電平信號，第五晶體管的漏極連接控制節(jié)點A，所述第六晶體管的源極連接第二電 平信號，第六晶體管的漏極連接控制節(jié)點B，所述第五晶體管與所述第六晶體管的柵極連接 第二時鐘信號。
本發(fā)明實施例在每階段工作時，均通過對第四晶體管和第五晶體管的柵極進行控 制來避免工作中出現(xiàn)懸浮節(jié)點，在移位寄存器信號輸出時不會有干擾和影響，信號的輸出 質(zhì)量好。
需要注意的是，本發(fā)明實施例中，每個晶體管的源極和漏極不做嚴格區(qū)別，將每個 晶體管與信號端相連的一極稱為源極，每個晶體管非與信號端相連的一極稱為漏極。
由于本發(fā)明實施例中所述的移位寄存器的電路連接結(jié)構(gòu)可以同時應(yīng)用于N型晶 體管和P型晶體管，也可以是由N型晶體管與P型晶體管混搭組成。
由于在信號充電前，電路中各晶體管的懸浮柵極節(jié)點電位不確定，有可能造成最 初信號寫入時，對寫入信號造成干擾，所以本發(fā)明實施例所述的移位寄存器還可以包括
復(fù)位電路，用于接收復(fù)位信號，且在復(fù)位信號的控制下控制第二時鐘電路和關(guān)閉 時鐘電路的導(dǎo)通和關(guān)閉。所述復(fù)位電路包括第七晶體管M7和第八晶體管M8，所述第七晶體 管的源極連接第一電平信號，第七晶體管的漏極連接控制節(jié)點B，第八晶體管的源極連接第 二電平信號，第八晶體管的源極連接控制節(jié)點A，所述第七晶體管與所述第八晶體管的柵極 連接復(fù)位信號。
本發(fā)明實施例通過復(fù)位信號在電路正式工作前，對第四晶體管和第三晶體管進行 了電位恢復(fù)，使其在正式工作時可以以正常的電位工作。
如圖3，為了更好的理解本發(fā)明的技術(shù)方案，下面詳細介紹了一種本發(fā)明移位寄存 器采用P型晶體管配合圖2工作時序時的工作過程
如圖4所示，此電路結(jié)構(gòu)在信號最初寫入時分成4個階段，在正常工作后分成3個階段，此3個階段就是3個時鐘信號階段。在信號最初寫入時，首先進行的是復(fù)位階段，將 所有電路結(jié)構(gòu)中的柵極懸浮點的信號進行復(fù)位，也就是由Reset復(fù)位信號控制，將第四晶 體管M4和第三晶體管M3的柵極端電位復(fù)位，使移位寄存器的信號輸出端Output輸出高壓 Vgh的關(guān)閉信號。
此時第一電平信號為高電壓信號VGH,第二電平信號為低電壓VGL。
復(fù)位階段結(jié)束后，便開始了移位寄存器的正常工作的三個階段。
第一階段CLK1第一時鐘信號和起始信號STV變成低平的導(dǎo)通信號，晶體管Ml打 開，STV信號通過Ml傳輸?shù)降诙w管M2和第三晶體管M3的柵極端使其導(dǎo)通。M3導(dǎo)通后 第二時鐘信號CLK2的高電平的關(guān)閉信號傳輸?shù)揭莆患拇嫫鞯妮敵龆薕utput。當M2導(dǎo)通 后，起始信號STV傳輸?shù)焦?jié)點B，節(jié)點B控制著第四晶體管M4，使M4導(dǎo)通，將Vgh的關(guān)閉信 號傳輸?shù)絆utput端。
第二階段CLK1和STV變?yōu)楦唠娖?，第二時鐘信號CLK2變?yōu)榈碗娖降膶?dǎo)通信號， 此時CLK2通過M3傳輸?shù)絆utput，并且傳輸?shù)降诰啪w管M9的柵極端，使得M9導(dǎo)通，Vgh 關(guān)閉信號變通過M9將B點電位拉高至截止，控制M4使其不影響Output輸出。
第三階段CLK2變?yōu)楦唠娖叫盘?，第三時鐘信號CLK3變?yōu)榈碗娖綄?dǎo)通信號，CLK3 通過第五晶體管M5將A點電位拉高，變成Vgh，這樣便使M3完全截止，不會影響Output輸出 信號。同時也使第六晶體管M6導(dǎo)通，將B點電位拉低，將M4導(dǎo)通，使Vgh信號輸出到Output 端。
通過上述這三個工作階段的循環(huán)反復(fù)，實現(xiàn)了移位寄存器的功能。
本發(fā)明實施例還提供了一種柵極驅(qū)動電路，包括權(quán)利要求上述技術(shù)方案中任一所 述的移位寄存器。
本發(fā)明實施例還提供了 一種顯示裝置，包括上述的柵極驅(qū)動電路。
需要說明的是，上述本發(fā)明實施例中所述的移位寄存器不僅適用于液晶顯示器， 還適用于AMOLED有源矩陣有機發(fā)光二極體面板。
綜上所述，本發(fā)明實施例在每階段工作時，均通過對第四晶體管和第五晶體管的 柵極進行控制來避免工作過程中出現(xiàn)懸浮節(jié)點，在移位寄存器信號輸出時不會有干擾和影 響，信號的輸出質(zhì)量好；設(shè)置了復(fù)位開關(guān)，在移位寄存器的電路正常工作前，先進行復(fù)位階 段使電路中各懸浮柵極節(jié)點的電位復(fù)位，不對開始工作時寫入的信號造成影響；在第一階 段時，移位寄存器同時輸出第二時鐘信號和關(guān)閉信號，相比現(xiàn)有技術(shù)僅使用單一晶體管的 輸出一路信號，信號更加穩(wěn)定。
顯然，本領(lǐng)域的技術(shù)人員可以對本發(fā)明進行各種改動和變型而不脫離本發(fā)明的精 神和范圍。這樣，倘若本發(fā)明的這些修改和變型屬于本發(fā)明權(quán)利要求及其等同技術(shù)的范圍 之內(nèi)，則本發(fā)明也意圖包含這些改動和變型在內(nèi)。
權(quán)利要求
1.一種移位寄存器，其特征在于，包括第一時鐘電路，與起始信號電路連接，并與第二時鐘電路、第三時鐘電路、復(fù)位電路連接于控制節(jié)點A，在第一時鐘信號的控制下，將起始信號輸入到控制節(jié)點A ；第二時鐘電路，在第一時鐘信號的控制下，將第二時鐘信號輸出給信號輸出端 OUTPUT ；關(guān)閉信號電路，與第三時鐘電路連接于控制節(jié)點B，接收起始信號電路輸出的起始信號，將第一電平信號輸出至信號輸出端OUTPUT ；起始信號電路，在第一時鐘電路輸出的起始信號的控制下，將自身的起始信號輸出給控制節(jié)點B ；第三時鐘電路，在第三時鐘信號的控制下，將第一電平信號輸出至控制節(jié)點A，將第二電平信號輸出至控制節(jié)點B。
2.如權(quán)利要求1所述的一種移位寄存器，其特征在于，所述第一時鐘電路包括第一晶體管M1，所述第一晶體管的柵極連接所述第一時鐘信號輸入端，第一晶體管的源極連接起始信號輸入端，第一晶體管的漏極連接控制節(jié)點A。
3.如權(quán)利要求2所述的一種移位寄存器，其特征在于，所述第二時鐘電路包括第三晶體管M3和第一電容Cl，所述第三晶體管的柵極連接控制節(jié)點A，第三晶體管的源極連接第二時鐘信號，第三晶體管的漏極連接信號輸出端OUTPUT，所述第一電容Cl連接在第三晶體管M3的柵極與漏極之間。
4.如權(quán)利要求3所述的一種移位寄存器，其特征在于，所述關(guān)閉信號電路包括第四晶體管M4和第九晶體管M9，所述第四晶體管的柵極連接控制節(jié)點B，第四晶體管的源極連接第一電平信號，第四晶體管的漏極連接信號輸出端OUTPUT，所述第九晶體管的柵極連接信號輸入端OUTPUT，第九晶體管的源極與第四晶體管的源極連接，第九晶體管的漏極與第四晶體管的柵極連接。
5.如權(quán)利要求4所述的一種移位寄存器，其特征在于，所述起始信號電路包括第二晶體管M2，所述第二晶體管的柵極連接控制節(jié)點A，第二晶體管的源極連接起始信號，第二晶體管的漏極連接控制節(jié)點B。
6.如權(quán)利要求5所述的一種移位寄存器，其特征在于，所述第三時鐘電路包括第六晶體管M6和第五晶體管M5，所述第五晶體管的源極連接第一電平信號，第五晶體管的漏極連接控制節(jié)點A，所述第六晶體管的源極連接第二電平信號，第六晶體管的漏極連接控制節(jié)點 B，所述第五晶體管與所述第六晶體管的柵極連接第三時鐘信號。
7.如權(quán)利要求1至6任一所述的移位寄存器，其特征在于，還包括復(fù)位電路，所述復(fù)位電路與關(guān)閉信號電路和第三時鐘電路連接于控制節(jié)點B，在復(fù)位信號的控制下，將第一電平信號輸出至控制節(jié)點A，將第二電平信號輸出至控制節(jié)點B。
8.如權(quán)利要求7所述的移位寄存器，其特征在于，所述復(fù)位電路包括第七晶體管M7和第八晶體管M8，所述第七晶體管的源極連接第二電平信號，第七晶體管的漏極連接控制節(jié)點B，第八晶體管的源極連接第一電平信號，第八晶體管的源極連接控制節(jié)點A，所述第七晶體管與所述第八晶體管的柵極連接復(fù)位信號。
9.如權(quán)利要求8所述的移位寄存器，其特征在于，所述第一晶體管、第二晶體管、第三晶體管、第四晶體管、第五晶體管、第六晶體管、第七晶體管、第八晶體管和第九晶體管均為P型晶體管，所述第一電平信號為高電平信號，所述第二電平信號為低電平信號。
10.如權(quán)利要求8所述的一種移位寄存器，其特征在于，所述第一晶體管、第二晶體管、 第三晶體管、第四晶體管、第五晶體管、第六晶體管、第七晶體管、第八晶體管和第九晶體管均為N型晶體管，所述第一電平信號為低電平信號，所述第二電平信號為高電平信號。
11.一種柵極驅(qū)動電路，其特征在于，包括權(quán)利要求ι- ο中任一所述的移位寄存器。
12.—種顯示裝置，其特征在于，包括權(quán)利要求11所述的柵極驅(qū)動電路。
全文摘要
本發(fā)明公開了一種移位寄存器、柵極驅(qū)動電路及液晶顯示器，涉及液晶顯示器領(lǐng)域，包括第一時鐘電路、第二時鐘電路、關(guān)閉信號電路、起始信號電路、第三時鐘電路和復(fù)位開關(guān)。本發(fā)明通過復(fù)位開關(guān)在移位寄存器的電路正常工作前，先進行復(fù)位階段使電路中各懸浮柵極節(jié)點的電位復(fù)位，不會對開始工作時寫入的信號造成影響，并且本發(fā)明解決了在工作過程中出現(xiàn)的電位懸浮、輸出的信號質(zhì)量較差等問題。
文檔編號G11C19/28GK103000120SQ20121054070
公開日2013年3月27日 申請日期2012年12月13日 優(yōu)先權(quán)日2012年12月13日
發(fā)明者馬占潔 申請人:京東方科技集團股份有限公司