專利名稱：存儲(chǔ)裝置、執(zhí)行讀或?qū)懖僮鞯姆椒ê桶ㄆ涞拇鎯?chǔ)器系統(tǒng)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明構(gòu)思這里一般涉及半導(dǎo)體存儲(chǔ)裝置，更具體地涉及諸如磁存儲(chǔ)單元之類的存儲(chǔ)裝置、在存儲(chǔ)裝置中寫和/或讀數(shù)據(jù)的方法、和包括該存儲(chǔ)裝置的存儲(chǔ)器系統(tǒng)。
背景技術(shù)：
非易失性存儲(chǔ)器是甚至在到存儲(chǔ)單元的電力被去除或斷開之后也保持寫入到存儲(chǔ)單元中的數(shù)據(jù)的一類存儲(chǔ)器。磁電阻式隨機(jī)存取存儲(chǔ)器(MRAM)是這樣類型的非易失性存儲(chǔ)器。MRAM也是電阻式存儲(chǔ)器，以使得根據(jù)存儲(chǔ)單元的電阻來(lái)確定存儲(chǔ)在存儲(chǔ)單元中的數(shù)據(jù)的值。特別是在各種電阻式存儲(chǔ)器當(dāng)中，可以基于電流方向和電流量來(lái)執(zhí)行MRAM單元的寫操作和讀操作。動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(DRAM)被廣泛用在計(jì)算系統(tǒng)和移動(dòng)設(shè)備中，并且對(duì)DRAM的操作速度的性能的需要根據(jù)硬件和軟件的發(fā)展而增加。為了替代廣泛使用的DRAM，MRAM需要可與DRAM的寫操作和讀操作的速度相比較的、寫操作和讀操作的速度的增加。

發(fā)明內(nèi)容
根據(jù)本發(fā)明的一方面，提供一種存儲(chǔ)裝置，其包括被配置為接收第一 CSL信號(hào)并且輸入或輸出數(shù)據(jù)的第一開關(guān)、被配置為接收第二 CSL信號(hào)的第二開關(guān)、耦接在第一開關(guān)與第二開關(guān)之間的讀出和鎖存電路、和耦接到第二開關(guān)的至少一個(gè)存儲(chǔ)單元。該第二開關(guān)被配置為響應(yīng)于第二 CSL信號(hào)來(lái)控制至少一個(gè)存儲(chǔ)單元的讀或?qū)懖僮鞯亩〞r(shí)。在各個(gè)實(shí)施例中，第二 CSL可以是寫CSL (WCSL)，以及第二開關(guān)可以是寫開關(guān)。在各個(gè)實(shí)施例中，在寫操作中，讀出和鎖存電路可以被配置為鎖存器。在各個(gè)實(shí)施例中，在寫操作中，該裝置操作在電壓模式。在各個(gè)實(shí)施例中，第二 CSL可以是讀CSL (RCSL)，以及第二開關(guān)可以是讀開關(guān)。在各個(gè)實(shí)施例中，在讀操作中，讀出和鎖存電路可以被配置為操作為讀出放大器。在各個(gè)實(shí)施例中，在讀操作中，該裝置操作在電流模式。在各個(gè)實(shí)施例中，第二開關(guān)可以被配置為分別發(fā)送來(lái)自于存儲(chǔ)單元到存儲(chǔ)單元的輸入及輸出數(shù)據(jù)。在各個(gè)實(shí)施例中，存儲(chǔ)裝置可以是動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(DRAM)、相變隨機(jī)存取存儲(chǔ)器(PRAM)、電阻式隨機(jī)存取存儲(chǔ)器(RRAM)或NAND閃速存儲(chǔ)器。在各個(gè)實(shí)施例中，存儲(chǔ)裝置可以是磁電阻式隨機(jī)存取存儲(chǔ)器(MRAM)。
在各個(gè)實(shí)施例中，MRAM可以是STT-MRAM。在各個(gè)實(shí)施例中，存儲(chǔ)單元可以包括耦接在位線和單元晶體管之間的磁隧道結(jié)(MTJ)元件，該單元晶體管具有耦接到字線的柵極。在各個(gè)實(shí)施例中，MTJ元件可以包括固定(pinned)層、該固定層上的非磁性的勢(shì)壘層和該勢(shì)壘層上的自由層。在各個(gè)實(shí)施例中，MTJ元件可以具有橫向磁化的方向。在各個(gè)實(shí)施例中，MTJ元件可以具有縱向磁化的方向。在各個(gè)實(shí)施例中，存儲(chǔ)單元可以包括單元晶體管和雙磁隧道結(jié)(MTJ)元件。雙MTJ元件可以連接到位線和單元晶體管，并且該單元晶體管也可以連接到源級(jí)線和字線。根據(jù)本發(fā)明的另一個(gè)方面，提供一種存儲(chǔ)裝置，其包括被配置為接收第一 CSL信號(hào)并且被配置為輸入/輸出數(shù)據(jù)、被配置為接收寫CSL (WCSL)信號(hào)的寫開關(guān)、耦接在第一開關(guān)和寫開關(guān)之間的讀出和鎖存電路、和耦接到寫開關(guān)的至少一個(gè)存儲(chǔ)單元。在寫操作中，讀出和鎖存電路被配置為響應(yīng)于寫CSL信號(hào)來(lái)鎖存輸入數(shù)據(jù)并且將輸入數(shù)據(jù)傳送到存儲(chǔ)單元。在各個(gè)實(shí)施例中，在寫操作中，該裝置操作在電壓模式。在各個(gè)實(shí)施例中，第二開關(guān)包括被配置為由第一 CSL信號(hào)產(chǎn)生WCSL信號(hào)的至少一個(gè)寫列選擇線(WCSL)發(fā)生器和被配置為也接收第一 CSL信號(hào)并且輸出延遲的第一 CSL信號(hào)以禁止WCSL發(fā)生器的延遲電路。在各個(gè)實(shí)施例中，第一開關(guān)和寫開關(guān)可以在寫操作中被同時(shí)激活。在各個(gè)實(shí)施例中，第一開關(guān)的激活持續(xù)時(shí)間可以比寫開關(guān)的激活持續(xù)時(shí)間短。在各個(gè)實(shí)施例中，存儲(chǔ)裝置可以是動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(DRAM)、相變隨機(jī)存取存儲(chǔ)器(PRAM)、電阻式隨機(jī)存取存儲(chǔ)器(RRAM)或NAND閃速存儲(chǔ)器。在各個(gè)實(shí)施例中，存儲(chǔ)裝置可以是磁電阻式隨機(jī)存取存儲(chǔ)器(MRAM)。在各個(gè)實(shí)施例中，MRAM可以是STT-MRAM。 在各個(gè)實(shí)施例中，讀出和鎖存電路的鎖存電路可以包括一對(duì)反相器。在各個(gè)實(shí)施例中，存儲(chǔ)單元可以包括磁隧道結(jié)(MTJ)元件和單元晶體管。在各個(gè)實(shí)施例中，存儲(chǔ)單元可以包括耦接在位線和單元晶體管之間的磁隧道結(jié)(MTJ)元件，該單元晶體管具有耦接到字線的柵極。根據(jù)本發(fā)明的另一個(gè)方面，提供一種存儲(chǔ)裝置，其包括被配置為接收第一 CSL信號(hào)并且輸出數(shù)據(jù)的第一開關(guān)、被配置為接收讀CSL (RCSL)信號(hào)的讀開關(guān)、耦接在第一開關(guān)與讀開關(guān)之間的讀出和鎖存電路、被配置為向讀出和鎖存電路提供互補(bǔ)位線信號(hào)的基準(zhǔn)產(chǎn)生電路、和耦接到讀開關(guān)的至少一個(gè)讀單元。在讀操作中，讀出和鎖存電路被配置為讀出放大器。在各個(gè)實(shí)施例中，在讀操作中，該裝置操作在電流模式。在各個(gè)實(shí)施例中，存儲(chǔ)裝置還可以包括耦接在讀出和鎖存電路與讀開關(guān)之間的電流鏡電路。在各個(gè)實(shí)施例中，電流鏡電路可以包括具有第一尺寸的第一晶體管和具有第二尺寸的第二晶體管，第二尺寸是第一尺寸的N倍，其中N是偶數(shù)。第一晶體管和第二晶體管的柵極可以共同連接，并且第二晶體管可以被配置為將第一晶體管的電流乘以N。
在各個(gè)實(shí)施例中，該裝置還可以包括耦接到基準(zhǔn)產(chǎn)生電路和存儲(chǔ)單元的字線(WL)使能電路。WL使能電路可以被配置為響應(yīng)于激活信息信號(hào)向該基準(zhǔn)產(chǎn)生電路提供WL使能信號(hào)。并且該基準(zhǔn)產(chǎn)生電路可以被配置為響應(yīng)于該WL使能信號(hào)向RCSL開關(guān)提供RSCL信號(hào)。在各個(gè)實(shí)施例中，該裝置可以被配置為在該RCSL信號(hào)之后產(chǎn)生預(yù)充電信號(hào)和CSL信號(hào)，以在不超過(guò)大約5納秒之后執(zhí)行讀操作。在各個(gè)實(shí)施例中，讀出和鎖存電路可以包括交叉耦接的讀出放大器，該交叉耦接的讀出放大器包括連接在電壓源和第一 NMOS晶體管之間的第一 PMOS晶體管以及連接在電壓源和第二 NMOS晶體管之間的第二 PMOS晶體管。在各個(gè)實(shí)施例中，該基準(zhǔn)產(chǎn)生電路可以包括被配置為存儲(chǔ)第一值的第一基準(zhǔn)存儲(chǔ)單元和耦接在第一存儲(chǔ)單元與互補(bǔ)位線BL_bar之間的第一基準(zhǔn)開關(guān)、以及被配置為存儲(chǔ)第二值的第二基準(zhǔn)存儲(chǔ)單元和耦接在第二存儲(chǔ)單元與互補(bǔ)位線BL bar之間的第二基準(zhǔn)開關(guān)。第一基準(zhǔn)開關(guān)和第二基準(zhǔn)開關(guān)可以接收RCSL作為輸入。在各個(gè)實(shí)施例中，第一值可以是“0”，并且第二值可以是“1”，以及基準(zhǔn)產(chǎn)生電路可以被配置為響應(yīng)于RCSL而輸出來(lái)自于第一存儲(chǔ)單元和第二存儲(chǔ)單元的電流的平均值。在各個(gè)實(shí)施例中，該基準(zhǔn)產(chǎn)生電路可以包括耦接在第一基準(zhǔn)開關(guān)和互補(bǔ)位線BL_bar之間的第一基準(zhǔn)鏡像電路以及耦接在第二基準(zhǔn)開關(guān)和互補(bǔ)位線之間的第二基準(zhǔn)鏡像電路。在各個(gè)實(shí)施例中，存儲(chǔ)裝置可以包括動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(DRAM)、相變隨機(jī)存取存儲(chǔ)器(PRAM)、電阻式隨機(jī)存取存儲(chǔ)器(RRAM)或NAND閃速存儲(chǔ)器。在各個(gè)實(shí)施例中，存儲(chǔ)裝置可以是磁電阻式隨機(jī)存取存儲(chǔ)器(MRAM)。在各個(gè)實(shí)施例中，MRAM可以是STT-MRAM。根據(jù)本發(fā)明的各方面，提供一種存儲(chǔ)裝置的讀出和鎖存電路(SLC)，包括讀出和鎖存元件，其被配置為在寫操作中耦接到寫位線(BLwrite)，在讀操作期間耦接到與BLwrite分開的讀位線(BLread)、并且稱接到互補(bǔ)讀位線(BLread_bar)。在各個(gè)實(shí)施例中，讀出和鎖存元件可以響應(yīng)于估計(jì)信號(hào)(EVAL)來(lái)比較來(lái)自于BLread 和 BLread_bar 的電流。在各個(gè)實(shí)施例中，SLC還可以包括預(yù)充電電路和均衡電路，每個(gè)耦接到讀出和鎖存元件。預(yù)充電電路、均衡電路以及讀出和鎖存元件可以被配置為對(duì)BLwrite、BLread和BLread_bar進(jìn)行預(yù)充電。在各個(gè)實(shí)施例中，預(yù)充電電路可以包括第一和第二 PMOS晶體管，以及該均衡電路可以包括第三PMOS晶體管。所述第一、第二和第三晶體管可以具有共同連接的柵極。在各個(gè)實(shí)施例中，讀出和鎖存電路可以包括交叉耦接的讀出放大器，該交叉耦接的讀出放大器包括連接在電壓源和第一NMOS晶體管之間的第一PMOS晶體管以及連接在電壓源和第二 NMOS晶體管之間的第二 PMOS晶體管。在各個(gè)實(shí)施例中，互補(bǔ)讀位線BLreacLbar可以耦接到基準(zhǔn)產(chǎn)生電路。在各個(gè)實(shí)施例中，該基準(zhǔn)產(chǎn)生電路可以包括存儲(chǔ)第一值的第一基準(zhǔn)存儲(chǔ)單元和耦接在第一存儲(chǔ)單元與互補(bǔ)讀位線BLread_bar之間的第一基準(zhǔn)開關(guān)、以及存儲(chǔ)第二值的第二基準(zhǔn)存儲(chǔ)單元和稱接在第二存儲(chǔ)單元與互補(bǔ)讀位線BLread_bar之間的第二基準(zhǔn)開關(guān)。第一值和第二值可以是不同的值。在各個(gè)實(shí)施例中，存儲(chǔ)裝置可以是動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(DRAM)、相變隨機(jī)存取存儲(chǔ)器(PRAM)、電阻式隨機(jī)存取存儲(chǔ)器(RRAM)或NAND閃速存儲(chǔ)器。在各個(gè)實(shí)施例中，存儲(chǔ)裝置可以是磁電阻式隨機(jī)存取存儲(chǔ)器(MRAM)。在各個(gè)實(shí)施例中，MRAM可以是STT-MRAM。根據(jù)本發(fā)明的另一個(gè)方面，提供一種存儲(chǔ)裝置，其包括第一子陣列和穿過(guò)第一子陣列的第一字線(WL)、第一多個(gè)SLC、第一基準(zhǔn)電壓偏置線L和第一基準(zhǔn)電壓偏置線H，所述第一子陣列包括在第一方向延伸并且基本上集中在第一子陣列內(nèi)的第一基準(zhǔn)單元L線和第一基準(zhǔn)單元H線，所述第一字線在第二方向延伸，所述第一多個(gè)SLC中的每一個(gè)具有RefL輸入和RefH輸入，所述第一基準(zhǔn)電壓偏置線L共同連接到第一多個(gè)SLC中的每個(gè)SLC的RefL輸入并且連接到第一基準(zhǔn)單元L線，所述第一基準(zhǔn)電壓偏置線H共同連接到第一多個(gè)SLC中的每個(gè)SLC的RefH輸入并且連接到第一基準(zhǔn)單元L線。在各個(gè)實(shí)施例中，該存儲(chǔ)裝置還可以包括第二子陣列和穿過(guò)第二子陣列的第二WL、第二多個(gè)SLC、第二基準(zhǔn)電壓偏置線L和第二基準(zhǔn)電壓偏置線H，所述第二子陣列耦接到第一子陣列并且在第一方向延伸并且基本上集中在第二子陣列之內(nèi)的第二基準(zhǔn)單元L線和第二基準(zhǔn)單元H線，所述第二 WL在第二方向延伸，所述第二多個(gè)SLC中的每一個(gè)具有RefL輸入和RefH輸入，所述第二基準(zhǔn)電壓偏置線L共同連接到第二多個(gè)SLC中的每個(gè)SLC的RefL輸入并且連接到第二基準(zhǔn)單元L線，所述第二基準(zhǔn)電壓偏置線H共同連接到第二多個(gè)SLC中的每個(gè)SLC的RefH輸入并且連接到第二基準(zhǔn)單元L線。在各個(gè)實(shí)施例中，第一子陣列和第二子陣列相應(yīng)的第一字線WL和第二字線WL均是法向字線，并且第一子陣列和第二子陣列每個(gè)還包括在該法向字線WL的一側(cè)按照第二方向布置的至少一個(gè)基準(zhǔn)字線。第一子陣列或第二子陣列中的一個(gè)的法向字線以及第一子陣列和第二子陣列中的另一個(gè)的基準(zhǔn)字線的同時(shí)激活使得從第一子陣列和第二子陣列中的另一個(gè)廣生基準(zhǔn)電流。在各個(gè)實(shí)施例中，第一子陣列和第二子陣列中的每一個(gè)還可以包括在該法向字線WL的相對(duì)側(cè)按照第二方向布置的第二基準(zhǔn)字線。在第一子陣列和第二子陣列中的另一個(gè)中的第二基準(zhǔn)字線也可以被同時(shí)激活。在各個(gè)實(shí)施例中，存儲(chǔ)裝置可以是動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(DRAM)、相變隨機(jī)存取存儲(chǔ)器(PRAM)、電阻式隨機(jī)存取存儲(chǔ)器(RRAM)或NAND閃速存儲(chǔ)器。在各個(gè)實(shí)施例中，存儲(chǔ)裝置可以是磁電阻式隨機(jī)存取存儲(chǔ)器(MRAM)。在各個(gè)實(shí)施例中，MRAM可以是STT-MRAM。在各個(gè)實(shí)施例中，該裝置還可以包括被配置為產(chǎn)生低基準(zhǔn)電流(RefL電流)和高基準(zhǔn)電流(RefH電流)的共同基準(zhǔn)產(chǎn)生電路、耦接到至少一個(gè)SLC并且被配置為接收至少一個(gè)SLC的RefL輸入處的RefL電流的至少一個(gè)第一半鏡像電路、和耦接到至少一個(gè)SLC并且被配置為接收至少一個(gè)SLC的RefH輸入處的RefH電流的至少一個(gè)第二半鏡像電路。在各個(gè)實(shí)施例中，至少一個(gè)SLC可以連接到至少4條位線。在各個(gè)實(shí)施例中，至少一個(gè)SLC可以連接到至少8條位線。在各個(gè)實(shí)施例中，至少8條位線可以在第一方向延伸。在各個(gè)實(shí)施例中，該裝置可以包括多個(gè)子陣列，包括第一子陣列，以及可以利用至少一個(gè)列選擇信號(hào)來(lái)選擇所述多個(gè)子陣列中的子陣列。在各個(gè)實(shí)施例中，該裝置還可以包括控制電路，所述控制電路包括被配置為在選擇的子陣列之內(nèi)選擇位線的至少一個(gè)讀出和鎖存元件。在各個(gè)實(shí)施例中，該控制電路還可以包括多個(gè)選擇電路，其中對(duì)于每一個(gè)子陣列具有一個(gè)選擇電路，其中每個(gè)選擇電路可以被配置為在該讀出和鎖存元件的控制下在它的對(duì)應(yīng)的子陣列之內(nèi)選擇位線。根據(jù)本發(fā)明的另一個(gè)方面，提供一種對(duì)存儲(chǔ)裝置執(zhí)行寫操作的方法。該方法包括:接通用于輸入輸入數(shù)據(jù)的第一開關(guān)、與第一開關(guān)同時(shí)接通寫開關(guān)、通過(guò)耦接在第一開關(guān)和寫開關(guān)之間的讀出和鎖存電路來(lái)存儲(chǔ)輸入數(shù)據(jù)、選擇耦接到寫開關(guān)的存儲(chǔ)單元、以及將輸入數(shù)據(jù)寫到存儲(chǔ)單元中。在各個(gè)實(shí)施例中，第一開關(guān)和寫開關(guān)中的至少一個(gè)可以是NMOS開關(guān)。在各個(gè)實(shí)施例中，第一開關(guān)和寫開關(guān)二者可以是NMOS開關(guān)。在各個(gè)實(shí)施例中，該方法還可以包括:在電壓模式下操作讀出和鎖存電路。在各個(gè)實(shí)施例中，存儲(chǔ)裝置可以是動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(DRAM)、相變隨機(jī)存取存儲(chǔ)器(PRAM)、電阻式隨機(jī)存取存儲(chǔ)器(RRAM)或NAND閃速存儲(chǔ)器。在各個(gè)實(shí)施例中，存儲(chǔ)裝置可以是磁電阻式隨機(jī)存取存儲(chǔ)器(MRAM)。在各個(gè)實(shí)施例中，MRAM可以是STT-MRAM。根據(jù)本發(fā)明的另一個(gè)方面，提供一種對(duì)存儲(chǔ)裝置執(zhí)行讀操作的方法。該方法包括:利用字線信號(hào)選擇存儲(chǔ)單元、接通耦接到存儲(chǔ)單元的讀開關(guān)以選擇數(shù)據(jù)、從存儲(chǔ)單元向位線發(fā)送數(shù)據(jù)并且同時(shí)從基準(zhǔn)電流產(chǎn)生電路向位線的互補(bǔ)位線提供基準(zhǔn)電流、在讀出和鎖存電路中通過(guò)比較位線電流和基準(zhǔn)電流來(lái)讀出該數(shù)據(jù)、以及接通耦接到該讀出和鎖存電路的第一開關(guān)以向輸出電路發(fā)送讀出的數(shù)據(jù)。在各個(gè)實(shí)施例中，第一開關(guān)和讀開關(guān)中的至少一個(gè)可以是NMOS開關(guān)。在各個(gè)實(shí)施例中，該方法還可以包括:在電流模式下操作讀出和鎖存電路。在各個(gè)實(shí)施例中，存儲(chǔ)裝置可以是動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(DRAM)、相變隨機(jī)存取存儲(chǔ)器(PRAM)、電阻式隨機(jī)存取存儲(chǔ)器(RRAM)或NAND閃速存儲(chǔ)器。在各個(gè)實(shí)施例中，存儲(chǔ)裝置可以是磁電阻式隨機(jī)存取存儲(chǔ)器(MRAM)。在各個(gè)實(shí)施例中，MRAM可以是STT-MRAM。根據(jù)本發(fā)明的另一個(gè)方面，提供一種存儲(chǔ)器系統(tǒng)。該存儲(chǔ)器系統(tǒng)包括存儲(chǔ)器控制器、至少一個(gè)存儲(chǔ)裝置和耦接在該控制器和存儲(chǔ)裝置之間的至少一個(gè)通信鏈路。該至少一個(gè)存儲(chǔ)裝置包括被配置為接收第一 CSL信號(hào)并且輸入或輸出數(shù)據(jù)的第一開關(guān)、被配置為接收第二 CSL信號(hào)的第二開關(guān)、耦接在第一開關(guān)和第二開關(guān)之間的讀出和鎖存電路、以及耦接到第二開關(guān)的至少一個(gè)存儲(chǔ)單元。該第二開關(guān)被配置為響應(yīng)于第二 CSL信號(hào)來(lái)控制至少一個(gè)存儲(chǔ)單元的讀或?qū)懖僮鞯亩〞r(shí)。在各個(gè)實(shí)施例中，該控制器可以包括耦接到一個(gè)電光(E/0)發(fā)送接口和一個(gè)光電(0/E)接收接口的控制單元，以及該至少一個(gè)存儲(chǔ)裝置可以包括耦接到一個(gè)電光(E/0)發(fā)送接口和一個(gè)光電(0/E)接收接口的存儲(chǔ)器核。并且該至少一個(gè)通信鏈路可以包括耦接在控制器E/0接口與存儲(chǔ)裝置0/E接口之間的第一光學(xué)鏈路和耦接在控制器0/E接口與存儲(chǔ)裝置E/0接口之間的第二光學(xué)鏈路。
在各個(gè)實(shí)施例中，該通信鏈路可以是雙向鏈路。在各個(gè)實(shí)施例中，該控制器可以包括耦接到一個(gè)多引腳輸入/輸出(I/O)接口的控制單元，該至少一個(gè)存儲(chǔ)裝置可以包括耦接到一個(gè)多引腳I/O接口的存儲(chǔ)器核，以及該至少一個(gè)通信鏈路可以包括將控制單元多引腳I/O接口的引腳耦接到存儲(chǔ)裝置多引腳I/O接口的對(duì)應(yīng)弓I腳的存儲(chǔ)器控制器接口。在各個(gè)實(shí)施例中，該存儲(chǔ)器控制器接口可以被配置為在該控制器和至少一個(gè)存儲(chǔ)裝置之間攜帶命令信號(hào)、控制信號(hào)、存儲(chǔ)器地址、數(shù)據(jù)選通信號(hào)和數(shù)據(jù)。在各個(gè)實(shí)施例中，該存儲(chǔ)器控制器接口可以被配置為在該控制器和至少一個(gè)存儲(chǔ)裝置之間攜帶芯片選擇和地址分組以及數(shù)據(jù)。在各個(gè)實(shí)施例中，該存儲(chǔ)器控制器接口可以被配置為在該控制器和至少一個(gè)存儲(chǔ)裝置之間攜帶芯片選擇、地址和寫數(shù)據(jù)分組以及讀數(shù)據(jù)。 在各個(gè)實(shí)施例中，該存儲(chǔ)器控制器接口可以被配置為在該控制器和至少一個(gè)存儲(chǔ)裝置之間攜帶命令、地址和數(shù)據(jù)分組以及讀數(shù)據(jù)。在各個(gè)實(shí)施例中，該至少一個(gè)存儲(chǔ)裝置可以包括至少一個(gè)存儲(chǔ)器芯片，以及該存儲(chǔ)器控制器接口可以是與至少一個(gè)存儲(chǔ)器芯片按照棧布置的接口芯片的一部分，其中該至少一個(gè)存儲(chǔ)器芯片和接口芯片使用微塊和硅通孔互連。在各個(gè)實(shí)施例中，該存儲(chǔ)器系統(tǒng)可以形成為計(jì)算機(jī)系統(tǒng)的一部分，所述計(jì)算機(jī)系統(tǒng)還包括用戶接口裝置、CPU和連接該CPU、用戶接口裝置和至少一個(gè)存儲(chǔ)裝置的總線。在各個(gè)實(shí)施例中，該存儲(chǔ)器系統(tǒng)可以形成為計(jì)算機(jī)系統(tǒng)的一部分，所述計(jì)算機(jī)系統(tǒng)還包括用戶接口裝置、CPU、隨機(jī)存取存儲(chǔ)器、調(diào)制解調(diào)器和連接該CPU、用戶接口裝置、調(diào)制解調(diào)器和存儲(chǔ)器控制器的總線。在各個(gè)實(shí)施例中，存儲(chǔ)裝置可以是動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(DRAM)、相變隨機(jī)存取存儲(chǔ)器(PRAM)、電阻式隨機(jī)存取存儲(chǔ)器(RRAM)或NAND閃速存儲(chǔ)器。在各個(gè)實(shí)施例中，存儲(chǔ)裝置可以是磁電阻式隨機(jī)存取存儲(chǔ)器(MRAM)。在各個(gè)實(shí)施例中，MRAM可以是STT-MRAM。


通過(guò)下面結(jié)合附圖和在其中或相對(duì)于其提供和描述的裝置、系統(tǒng)和方法的非限制實(shí)施例的詳細(xì)描述，本領(lǐng)域技術(shù)人員將更清楚地理解本發(fā)明構(gòu)思的各方面。圖1是根據(jù)本發(fā)明構(gòu)思的各方面的用于描述其中的寫操作和讀操作的存儲(chǔ)裝置的示例實(shí)施例的框圖。圖2是示出了根據(jù)本發(fā)明構(gòu)思的各方面的自旋轉(zhuǎn)移力矩(STT) -MRAM單元和其它存儲(chǔ)裝置元件之間的連接的示例實(shí)施例的框圖。圖3A至圖3E是示出了根據(jù)本發(fā)明構(gòu)思的各方面的STT-MRAM單元中的磁隧道結(jié)(MTJ)元件的示例的框圖。圖4是根據(jù)本發(fā)明構(gòu)思的各方面的用于描述寫操作的存儲(chǔ)裝置的示例實(shí)施例的框圖。圖5是示出了根據(jù)本發(fā)明構(gòu)思的各方面的在圖4的存儲(chǔ)裝置中的可以用于產(chǎn)生第二列選擇信號(hào)的寫列選擇信號(hào)發(fā)生器的示例實(shí)施例的框圖。
圖6是示出了根據(jù)本發(fā)明構(gòu)思的各方面的圖4和圖5的存儲(chǔ)裝置的寫操作的示例實(shí)施例的時(shí)序圖。圖7是示出了根據(jù)本發(fā)明構(gòu)思的各方面的被配置為執(zhí)行寫操作的存儲(chǔ)裝置的示例實(shí)施例的電路圖。圖8是示出了根據(jù)本發(fā)明構(gòu)思的各方面的被配置為執(zhí)行讀操作的存儲(chǔ)裝置的示例實(shí)施例的框圖。圖9是示出了根據(jù)本發(fā)明構(gòu)思的各方面的還包括鏡像電路的存儲(chǔ)裝置的示例實(shí)施例的框圖。圖10是示出了根據(jù)本發(fā)明構(gòu)思的各方面的可以形成為圖9的存儲(chǔ)裝置的一部分的鏡像電路的示例實(shí)施例的電路圖。圖11是示出了根據(jù)本發(fā)明構(gòu)思的各方面的還包括被配置為產(chǎn)生第三列選擇信號(hào)的列選擇信號(hào)發(fā)生器的存儲(chǔ)裝置的框圖。圖12是示出了根據(jù)本發(fā)明構(gòu)思的各方面的圖8的存儲(chǔ)裝置的讀操作的示例實(shí)施例的時(shí)序圖。圖13是示出了根據(jù)本發(fā)明構(gòu)思的各方面的可以被配置為執(zhí)行讀操作的存儲(chǔ)裝置的示例實(shí)施例的電路圖。圖14是示出了根據(jù)本發(fā)明構(gòu)思的各方面的可以形成為圖8的存儲(chǔ)裝置的一部分的基準(zhǔn)產(chǎn)生單元的示例實(shí)施例的框圖。圖15是示出了根據(jù)本發(fā)明構(gòu)思的各方面的可以形成為圖14的基準(zhǔn)產(chǎn)生單元的一部分的鏡像電路的示例實(shí)施例的電路圖。圖16是根據(jù)本發(fā)明構(gòu)思的各方面的用于描述圖8的存儲(chǔ)裝置的讀操作的示例實(shí)施例的時(shí)序圖。圖17是示出了根據(jù)本發(fā)明構(gòu)思的各方面的可以形成為存儲(chǔ)裝置的一部分的讀出和鎖存電路的不例實(shí)施例的框圖。圖18是示出了根據(jù)本發(fā)明構(gòu)思的各方面的圖17的讀出和鎖存電路的示例實(shí)施例的電路圖。圖19A和圖19B是示出了根據(jù)本發(fā)明構(gòu)思的各方面的可以被配置為執(zhí)行寫操作和讀操作的存儲(chǔ)裝置的示例實(shí)施例的電路圖。圖20是示出了根據(jù)本發(fā)明構(gòu)思的各方面的存儲(chǔ)裝置的陣列布局結(jié)構(gòu)的示例實(shí)施例的圖。圖21A和圖21B是示出了根據(jù)本發(fā)明構(gòu)思的各方面的讀出和鎖存電路之間的連接的示例實(shí)施例的電路圖。圖22是示出了根據(jù)本發(fā)明構(gòu)思的各方面的被配置為同時(shí)使能兩條字線的存儲(chǔ)裝置的陣列布局的示例實(shí)施例的圖。圖23是示出了根據(jù)本發(fā)明構(gòu)思的各方面的耦接到多條位線的讀出和鎖存電路的示例實(shí)施例的電路圖。圖24是示出了根據(jù)本發(fā)明構(gòu)思的各方面的在存儲(chǔ)裝置中執(zhí)行寫操作的方法的示例實(shí)施例的流程圖。圖25是示出了根據(jù)本發(fā)明構(gòu)思的各方面的在存儲(chǔ)裝置中執(zhí)行讀操作的方法的示例實(shí)施例的流程圖。圖26是示出了根據(jù)本發(fā)明構(gòu)思的各方面的其中存儲(chǔ)裝置和存儲(chǔ)器控制器通過(guò)光學(xué)鏈路耦接的存儲(chǔ)器系統(tǒng)的示例實(shí)施例的框圖。圖27A至圖27D是示出了根據(jù)本發(fā)明構(gòu)思的各方面的具有各種接口的存儲(chǔ)器系統(tǒng)的示例實(shí)施例的圖。圖28是示出了根據(jù)本發(fā)明構(gòu)思的各方面的其中使用硅通孔(TSV)堆疊多個(gè)存儲(chǔ)器芯片的存儲(chǔ)器系統(tǒng)的示例實(shí)施例的圖。圖29是示出了根據(jù)本發(fā)明構(gòu)思的各方面的其中存儲(chǔ)裝置耦接到系統(tǒng)總線的存儲(chǔ)器系統(tǒng)的不例實(shí)施例的圖。圖30是示出了根據(jù)本發(fā)明構(gòu)思的各方面的其中存儲(chǔ)裝置耦接到系統(tǒng)總線的存儲(chǔ)器系統(tǒng)的另一個(gè)示例實(shí)施例的圖。
具體實(shí)施例方式在下文中將參考顯示一些示例實(shí)施例的附圖更充分地描述本發(fā)明總構(gòu)思的各方面。然而，本發(fā)明構(gòu)思可以被實(shí)現(xiàn)為許多不同的形式并且不應(yīng)當(dāng)被理解為限于這里闡明的示例實(shí)施例。在附圖中，為了清楚，層和區(qū)域的大小和相對(duì)大小可以被放大。類似的數(shù)字始終指代類似的元素。應(yīng)當(dāng)理解，盡管術(shù)語(yǔ)第一、第二、第三等在這里可以用來(lái)描述各種元件，但是這些元件不應(yīng)該被這些術(shù)語(yǔ)限制。這些術(shù)語(yǔ)僅僅用于將一個(gè)元件與另一個(gè)元件區(qū)分。因而，下面討論的第一元件可以被稱為第二元件，而不脫離本發(fā)明構(gòu)思的教導(dǎo)。這里使用的術(shù)語(yǔ)“和/或”包括相關(guān)列出的項(xiàng)的一個(gè)或多個(gè)的任何一個(gè)或所有組合。

應(yīng)當(dāng)理解，當(dāng)元件被稱為“連接到”或“耦接到”另一個(gè)元件時(shí)，它可以直接連接到或耦接到其它元件，或可以存在插入元件。相反，當(dāng)元件被稱為“直接連接到”或“直接耦接至IJ”另一個(gè)元件時(shí)，不存在插入的元件。用于描述元件之間的關(guān)系的其它術(shù)語(yǔ)也應(yīng)當(dāng)以類似的方式來(lái)理解(例如，“在…之間”與“直接在…之間”，“相鄰”與“直接相鄰”，等)。這里使用的術(shù)語(yǔ)僅僅用于描述特定示例實(shí)施例的目的，而不意欲限制本發(fā)明構(gòu)思。這里使用的單數(shù)形式“一”、“一個(gè)”和“該”意欲也包括復(fù)數(shù)形式，除非上下文明顯指示。還應(yīng)該理解，在本說(shuō)明書中使用的術(shù)語(yǔ)“包括”和/或“包含”指定所述特征、整數(shù)、步驟、操作、元件和/或組件的存在，但是不排除一個(gè)或多個(gè)其它特征、整數(shù)、步驟、操作、元件、組件和/或它們的組合的存在或添加。還應(yīng)當(dāng)注意，在一些可替換實(shí)施方式中，在塊中標(biāo)注的功能/動(dòng)作可以按照不同于流程圖中標(biāo)注的順序而發(fā)生。例如，根據(jù)涉及的功能/動(dòng)作，連續(xù)示出的兩個(gè)塊可以實(shí)際上被基本同時(shí)執(zhí)行或者塊可以有時(shí)按照相反的順序執(zhí)行。除非特別定義，否則這里使用的所有術(shù)語(yǔ)(包括技術(shù)和科學(xué)術(shù)語(yǔ))具有本發(fā)明構(gòu)思所屬的領(lǐng)域的普通技術(shù)人員所通常理解的含義。還應(yīng)當(dāng)理解，諸如在通常使用的詞典中定義的那些術(shù)語(yǔ)應(yīng)當(dāng)被解釋為具有與相關(guān)領(lǐng)域的背景下的含義一致的含義，并且不會(huì)被在理想化或過(guò)度正式的意義上解釋，除非這里明確說(shuō)明。圖1是根據(jù)本發(fā)明構(gòu)思的各方面的用于描述其中的寫操作和讀操作的存儲(chǔ)裝置的示例實(shí)施例的框圖。
參考圖1的實(shí)施例，第一開關(guān)100被配置為與可以被認(rèn)為是外部裝置的用于向存儲(chǔ)單元400讀和寫數(shù)據(jù)的另一個(gè)裝置、子系統(tǒng)或系統(tǒng)通信。讀出和鎖存電路200被布置在第一開關(guān)100和存儲(chǔ)單元400之間。并且第二開關(guān)300被布置在讀出和鎖存電路200與存儲(chǔ)單元400之間。在寫操作的情況下，讀出和鎖存電路200可以用作鎖存器。并且在讀操作的情況下，讀出和讀出放大器200可以用作讀出放大器。在示例實(shí)施例中，為了將數(shù)據(jù)寫到存儲(chǔ)單元400中，第一開關(guān)100響應(yīng)于通過(guò)第一列選擇線(第一 CSL)施加于第一開關(guān)100的第一列選擇信號(hào)而接通(turn on)。當(dāng)?shù)谝婚_關(guān)100接通時(shí)，要寫到存儲(chǔ)單元400中的數(shù)據(jù)被臨時(shí)存儲(chǔ)在讀出和鎖存電路200中。第二開關(guān)300響應(yīng)于通過(guò)第二列選擇線(第二 CSL)施加于第二開關(guān)300的第二列選擇信號(hào)而接通。當(dāng)?shù)诙_關(guān)300接通時(shí)，將數(shù)據(jù)從第一位線BL轉(zhuǎn)移到第二位線BL’并且將該數(shù)據(jù)寫入到由字線WL選擇的存儲(chǔ)單元400中。在示例實(shí)施例中，為了從存儲(chǔ)單元400中讀數(shù)據(jù)，第二開關(guān)300響應(yīng)于通過(guò)第三列選擇線(第三CSL)施加于第二開關(guān)300的第三列選擇信號(hào)而接通，然后將數(shù)據(jù)經(jīng)由讀出和鎖存電路200從第二位線BL’轉(zhuǎn)移到第一位線BL。由讀出和鎖存電路200來(lái)放大該數(shù)據(jù)。當(dāng)?shù)谝婚_關(guān)100響應(yīng)于通過(guò)第一列選擇線施加于第一開關(guān)100的第一列選擇信號(hào)而接通時(shí)，放大的數(shù)據(jù)被傳送到外部裝置。即使圖1所示的存儲(chǔ)裝置具有寫操作和讀操作共用的數(shù)據(jù)路徑，讀數(shù)據(jù)路徑和寫數(shù)據(jù)路徑也可以分開和分離，如下所述。圖2是示出了根據(jù)本發(fā)明構(gòu)思的各方面的自旋轉(zhuǎn)移力矩(STT) -MRAM單元和其它存儲(chǔ)裝置元件之間的連接的示例實(shí)施例的框圖。參考圖2，STT-MRAM單元400包括單元晶體管410和磁隧道結(jié)(MTJ)元件420。MTJ元件420和單元晶體管410耦接在位線480和源級(jí)線460之間，并且單元晶體管410的柵極耦接到字線470。讀或?qū)戦_關(guān)元件300耦接在位線480與讀出和鎖存電路200之間。如在圖1中所示，讀出和鎖存電路200耦接到第一開關(guān)100，第一開關(guān)100有時(shí)被稱為輸入/輸出開關(guān)元件100。在讀操作中，由字線信號(hào)來(lái)選擇單元晶體管410，然后存儲(chǔ)在MTJ元件420中的數(shù)據(jù)值被傳送到位線480。通過(guò)讀或?qū)戦_關(guān)元件300，讀數(shù)據(jù)值被傳送到讀出和鎖存電路200從而被放大，如上所述。當(dāng)輸入/輸出開關(guān)元件100接通時(shí)，數(shù)據(jù)值被傳送到外部裝置。在寫操作中，從外部裝置提供的數(shù)據(jù)值被鎖存在讀出和鎖存電路200中，并且當(dāng)讀或?qū)戦_關(guān)元件300接通時(shí)，鎖存的數(shù)據(jù)值被傳送到位線480。如果由字線信號(hào)選擇并接通單元晶體管410，則數(shù)據(jù)值作為位線480和源極線460之間的電壓差的函數(shù)而被寫或編程到MTJ元件420中。在此實(shí)施例中，MTJ元件420可以包括固定層(pinned layer) 450、勢(shì)魚層(barrier layer) 440和自由層(free layer) 430o自由層430的磁化方向可以根據(jù)流過(guò)MTJ元件420的電流而變化。例如，如果在第一方向上施加第一寫電流WC1，則具有等于固定層450的自旋方向的自由電子向自由層430施加力矩。在這種情況下，自由層430與固定層450平行地被磁化。例如，如果在第二、相反的方向上施加第二寫電流WC2，則具有與固定層450相反的自旋方向的自由電子向自由層430施加力矩。在這種情況下，自由層430與固定層450非平行地被磁化。平行磁化的MTJ元件420具有相對(duì)較低的電阻并且因而存儲(chǔ)“O”的數(shù)據(jù)值。非平行磁化的MTJ元件420具有相對(duì)較高的電阻并且因而存儲(chǔ)“I”的數(shù)據(jù)值。圖3A至圖3E是示出了根據(jù)本發(fā)明構(gòu)思的各方面的STT-MRAM單元中的MTJ元件的示例的框圖。例如，STT-MRAM單元400可以采取圖3A至圖3E的STT-MRAM單元實(shí)施例的形式。參考圖3A，示出了具有水平結(jié)構(gòu)的MTJ層的實(shí)施例。在此實(shí)施例中，MTJ元件421可以包括自由層31a、勢(shì)魚層32a、固定層33a和牽制(pinning)層34a,它們?cè)谶@里以堆疊布置而示出。在一些實(shí)施例中，牽制層34a可以是可選的。自由層31a可以包括具有如其中示出的雙箭頭所指示的可變磁化方向的材料。自由層31a的磁化方向可以根據(jù)內(nèi)部或外部提供的電和/或磁因素而變化。自由層31a可以包括鐵磁材料或由鐵磁材料形成。例如，自由層31a可以包括FeB，F(xiàn)e, Co, Ni, Gd, Dy, CoFe，NiFe, MnAs, MnBi, MnSb, Cr02, Mn0Fe203, Fe0Fe203, Ni0Fe203, Cu0Fe203, Mg0Fe203, EuO 和Y3Fe5012中的至少一個(gè)。勢(shì)壘層32a可以具有小于自旋擴(kuò)散距離的厚度。勢(shì)壘層32a可以包括非磁性材料或由非磁性材料形成。例如，勢(shì)壘層32a可以包括Mg、T1、Al、MgZruMgB氧化物、Ti氮化物和V氮化物中的至少一個(gè)。固定層33a可以具有由牽制層34a固定的磁化方向，如由其中示出的單箭頭所示。固定層33a可以包括鐵磁材料或由鐵磁材料形成。例如，固定層33a可以包括中FeB，F(xiàn)e, Cο, Ni, Gd, Dy, CoFe, NiFe, MnAs, MnBi, MnSb, Cr02, Mn0Fe203, Fe0Fe203, Ni0Fe203, Cu0Fe203,Mg0Fe203, EuO 和 Y3Fe5012 中的至少一個(gè)。牽制層34a可以包括反鐵磁性材料或由反鐵磁性材料形成。例如，牽制層34a可以包括 PtMn, IrMn, MnO, MnS, MnTe, MnF2, FeC12, FeO, CoC12, CoO, NiC12, NiO 和 Cr 中的至少一個(gè)。當(dāng)利用鐵磁材料形成自由層31a和固定層33a時(shí)，在鐵磁材料的邊緣產(chǎn)生可能雜散場(chǎng)。雜散場(chǎng)可能降低自由層中的磁致電阻或增加自由層中的電阻式磁力。雜散場(chǎng)可能影響開關(guān)特性以致引起不對(duì)稱的切換。因此，需要用于減小或控制雜散場(chǎng)的結(jié)構(gòu)。參考圖3B，示出了具有水平結(jié)構(gòu)的MTJ層的另一個(gè)實(shí)施例。在此實(shí)施例中，可以利用合成反鐵磁(SAF)結(jié)構(gòu)來(lái)實(shí)現(xiàn)MTJ元件422的固定層330。自由層31b和勢(shì)壘層32b可以被布置在固定層330上。固定層330可以包括固定層33b、勢(shì)魚層34b和牽制層35b。固定層33b和牽制層35b 可以分別包括 CoFeB, Fe, Co, Ni, Gd, Dy, CoFe, NiFe, MnAs, MnBi, MnSb, Cr02, Mn0Fe203, Fe0Fe203, Ni0Fe203, Cu0Fe203, Mg0Fe203, EuO 和 Y3Fe5012 中的至少一個(gè)。固定層 33b 的磁化方向可以與牽制層35b的磁化方向相反,并且固定層33b和牽制層35b的磁化方向可以是固定的。勢(shì)魚層34b可以包括Ru作為示例。參考圖3C，可以提供具有垂直結(jié)構(gòu)的MTJ層。MTJ元件423可以包括自由層21、勢(shì)壘層22和固定層23，其中自由層21和固定層23具有垂直的磁化方向。自由層21的磁化方向可以是可變的，并且固定層23的磁化方向可以是固定的。當(dāng)自由層21和固定層23的磁化方向彼此平行時(shí)，MTJ元件423的電阻可以減小，并且當(dāng)自由層21和固定層23的磁化方向彼此非并行(不并行)時(shí)，MTJ元件423的電阻可以增大。為了實(shí)現(xiàn)MTJ元件423，自由層21和固定層23可以包括具有相對(duì)大的各向異性能的材料。非晶態(tài)的稀土元素合金、諸如(Co/Pt)n和(Fe/Pt)n之類的多層薄膜、和LlO晶體結(jié)構(gòu)的超晶格可以具有相對(duì)大的各向異性能。例如，自由層21可以是有序合金并且可以包括Fe、Co、N1、Pa和Pt中的至少一個(gè)。自由層21可以包括Fe-Pt合金、Fe-Pd合金、Co-Pd合金、Co-Pt合金、Fe-N1-Pt合金、Co-Fe-Pt合金、和Co-N1-Pt合金。作為示例，合金可以按照化學(xué)量被表示為 Fe50Pt50、Fe50Pd50、Co50Pd50、Co50Pt50、Fe30Ni20Pt50、Co30Fe20Pt50或 Co30Ni20Pt50。圖3D和圖3E示出了 STT-MRAM單元的雙MTJ元件。在雙MTJ元件中，自由層被布置在中心部分處，并且勢(shì)壘層和固定層被對(duì)稱地布置在自由層的兩個(gè)表面處。參考圖3D，形成水平磁化的雙MTJ元件424包括第一固定層31、第一勢(shì)壘層32、自由層33、第二勢(shì)壘層34和第二固定層35。形成各個(gè)層的材料可以與圖3A的自由層31a、勢(shì)壘層32a和固定層33a相似或相同。如果第一固定層31的磁化方向是固定地以與第二固定層35的磁化方向相反，則由于第一固定層31和第二固定層35引起的磁場(chǎng)可以被抵銷，因而可以利用比一般MTJ更小的寫電流來(lái)編程雙MTJ元件424。此外，由于附加的第二勢(shì)壘層34，雙MTJ元件424在讀操作中提供更大的電阻。因而，可以增大讀裕度并且可以獲得準(zhǔn)確的讀數(shù)據(jù)。參考圖3E，形成垂直磁化的雙MTJ元件425包括第一固定層41、第一勢(shì)壘層42、自由層43、第二勢(shì)壘層44和第二固定層45。形成各個(gè)層的材料可以與圖3A的自由層31a、勢(shì)壘層32a和固定層33a相似或相同。如果第一固定層41的磁化方向是固定地以與第二固定層45的磁化方向相反，則由于第一固定層41和第二固定層45引起的磁場(chǎng)可以被抵銷，因而可以利用比一般MTJ更小的寫電流來(lái)編程雙MTJ元件425。圖4是根據(jù)本發(fā)明構(gòu)思的各方面的用于描述寫操作的存儲(chǔ)裝置的示例實(shí)施例的框圖。參考圖4，寫數(shù)據(jù)可以通過(guò)輸入電路150被傳送到第一開關(guān)(SWl) 100。第一開關(guān)100可以響應(yīng)于第一列選擇信號(hào)CSL而接通，然后結(jié)果，寫數(shù)據(jù)可以被臨時(shí)存儲(chǔ)在讀出和鎖存電路200中。第二開關(guān)(SW2) 310然后可以響應(yīng)于第二列選擇信號(hào)WCSL而接通，并且存儲(chǔ)在讀出和鎖存電路200中的寫數(shù)據(jù)可以被從第一位線BL傳送到第二位線BL’。數(shù)據(jù)最后可以被寫到與選擇的字線WL對(duì)應(yīng)的存儲(chǔ)單元400中。在一些示例實(shí)施例中，在寫操作中，第一開關(guān)100和第二開關(guān)310可以同時(shí)接通。第二開關(guān)310的接通時(shí)間(即第二列選擇信號(hào)WCSL的激活時(shí)間段)可以比第一開關(guān)100的接通時(shí)間(即第一列選擇信號(hào)CSL的激活時(shí)間段)長(zhǎng)，如圖6所示。在其它示例實(shí)施例中，第一開關(guān)100和第二開關(guān)310可以依次接通。例如，第一開關(guān)100可以首先接通，然后第二開關(guān)310可以接通。可以考慮用于寫編程或?qū)懖僮鞯腗TJ元件的切換時(shí)間來(lái)確定第二開關(guān)310的接通時(shí)間。例如，第一開關(guān)100的接通時(shí)間可以是幾納秒，并且第二開關(guān)310的接通時(shí)間可以是數(shù)十納秒。在這種情況下，可以從外部保證與高速的DRAM接口兼容的列選擇周期，并且可以從內(nèi)部保證用于寫編程的MTJ元件的切換時(shí)間。
因此，根據(jù)圖4的實(shí)施例，輸入用于寫的輸入數(shù)據(jù)，由CSL接通第一開關(guān)100，讀出和鎖存電路200使用該電路的鎖存器部分來(lái)存儲(chǔ)輸入數(shù)據(jù)，并且然后當(dāng)WSCL接通第二開關(guān)300時(shí)將輸入數(shù)據(jù)寫到存儲(chǔ)單元400中。圖5是示出了根據(jù)本發(fā)明構(gòu)思的各方面的在圖4的存儲(chǔ)裝置中的可以用于產(chǎn)生第二列選擇信號(hào)的寫列選擇信號(hào)發(fā)生器的示例實(shí)施例的框圖。圖5示出了作為非限制示例的列選擇信號(hào)發(fā)生器700，其包括兩個(gè)WCSL發(fā)生器710和720，這兩個(gè)WCSL發(fā)生器710和720被配置為接收兩個(gè)第一列選擇信號(hào)CSLO和CSLl并且產(chǎn)生兩個(gè)第二列選擇信號(hào)WCSLO和WCSLl。第一列選擇信號(hào)CSLO被輸入到延遲單元730以產(chǎn)生用于禁止WCSL發(fā)生器710的延遲信號(hào)PCSL0。此外，第一列選擇信號(hào)CSLO被直接輸入到WCSL發(fā)生器710以用于使能WCSL發(fā)生器710。例如，WCSL發(fā)生器710可以響應(yīng)于第一列選擇信號(hào)CSLO來(lái)激活第二列選擇信號(hào)WCSL0，并且響應(yīng)于延遲信號(hào)PCSLO而去激活(deactivate)第二列選擇信號(hào)WCSL0。以同樣的方式，WCSL發(fā)生器720可以響應(yīng)于第一列選擇信號(hào)CSLl而激活第二列選擇信號(hào)WCSLl，并且響應(yīng)于來(lái)自于延遲單元740的延遲信號(hào)PCSLl而去激活第二列選擇信號(hào) WCSLl。圖6是示出了根據(jù)本發(fā)明構(gòu)思的各方面的圖4和圖5的存儲(chǔ)裝置的寫操作的示例實(shí)施例的時(shí)序圖。參考圖6，一個(gè)時(shí)鐘周期(Tcyc)可以等于1.25ns (納秒)，因此兩個(gè)時(shí)鐘周期可以等于2.5ns。第一開關(guān)(例如，第一開關(guān)100)可以響應(yīng)于第一列選擇信號(hào)CSLO而接通。第二開關(guān)(例如，第二開關(guān)310)可以響應(yīng)于第二列選擇信號(hào)WCSLO (或?qū)慍SL0)而與第一開關(guān)同時(shí)接通。第一列選擇信號(hào)CSLO可以被激活達(dá)兩個(gè)時(shí)鐘周期，例如2.5ns。第二列選擇信號(hào)WCSLO可以響應(yīng)于由接收第一列選擇信號(hào)CSLO的延遲單元(例如，延遲單元730)產(chǎn)生的延遲信號(hào)PCSLO而被去激活。第二列選擇信號(hào)WCSLO的激活時(shí)間段比第一列選擇信號(hào)CSLO的激活時(shí)間段長(zhǎng)。例如，第二列選擇信號(hào)WCSLO可以被激活達(dá)30ns，以保證MTJ元件的足夠的編程時(shí)間。在第二列選擇信號(hào)WCSLO的激活時(shí)間段期間，由WCSL發(fā)生器(WCSL發(fā)生器710)輸出 WCSLOo與下一列對(duì)應(yīng)的另一個(gè)第一列選擇信號(hào)CSLl可以在第一列選擇信號(hào)CSLO之后被輸入四個(gè)時(shí)鐘周期。并且另一個(gè)對(duì)應(yīng)的第二列選擇信號(hào)WCSLl可以響應(yīng)于由對(duì)應(yīng)的延遲單元(例如，延遲單元740)產(chǎn)生的延遲信號(hào)PCSLl而被去激活。如上，第二列選擇信號(hào)WCSLl的激活時(shí)間段比第一列選擇信號(hào)CSLl的激活時(shí)間段長(zhǎng)。在第二列選擇信號(hào)WCSLl的激活時(shí)間段期間，由WCSL發(fā)生器(WCSL發(fā)生器720)輸出WCSL1。本領(lǐng)域技術(shù)人員將理解，對(duì)于附加的存儲(chǔ)單元可以重復(fù)上文。圖7是根據(jù)本發(fā)明構(gòu)思的各方面的被配置為執(zhí)行寫操作的存儲(chǔ)裝置的示例實(shí)施例的電路圖。參考圖7，可以通過(guò)耦接到局部開關(guān)(LSW)120的全局輸入/輸出驅(qū)動(dòng)器(GIODRV)來(lái)輸入寫數(shù)據(jù)。LSW開關(guān)120可以包括響應(yīng)于局部多路復(fù)用信號(hào)(LG10MUX)而接通的NMOS晶體管。LSW開關(guān)120可以耦接到響應(yīng)于第一列選擇信號(hào)CSL而接通的第一開關(guān)100。第一開關(guān)(SWl)IOO可以耦接到讀出和鎖存電路260。讀出和鎖存電路260可以包括臨時(shí)鎖存通過(guò)第一開關(guān)100提供的數(shù)據(jù)值的第一反相器Intl和第二反相器Int2。讀出和鎖存電路260可以耦接到第二開關(guān)(SW2) 310。第二開關(guān)310可以包括響應(yīng)于第二列選擇信號(hào)WCSL而接通的NMOS晶體管。第二開關(guān)310可以直接耦接到存儲(chǔ)單元400。存儲(chǔ)單元400可以包括單元晶體管(Cell Tr.)和MTJ元件的數(shù)據(jù)存儲(chǔ)單元(顯示為RMTJ)。可以基于輸入到單元晶體管Cell Tr.的柵極的字線信號(hào)WL來(lái)選擇存儲(chǔ)單元400。圖8是示出了根據(jù)本發(fā)明構(gòu)思的各方面的被配置為執(zhí)行讀操作的存儲(chǔ)裝置的示例實(shí)施例的框圖。參考圖8，存儲(chǔ)在存儲(chǔ)單元400中的數(shù)據(jù)在由字線信號(hào)WL選擇存儲(chǔ)單元400時(shí)可以被傳送到第二位線BL’，并且在第三開關(guān)(SW3)320響應(yīng)于第三列選擇信號(hào)RCSL而接通時(shí)可以被傳送到第一位線BL。讀出和鎖存電路200通過(guò)比較第一位線BL上的數(shù)據(jù)電流和互補(bǔ)位線BL_bar上的基準(zhǔn)電流來(lái)放大傳送的數(shù)據(jù)值?；鶞?zhǔn)電流可以由基準(zhǔn)產(chǎn)生電路500產(chǎn)生然后被施加于互補(bǔ)位線BL_bar。當(dāng)?shù)谝婚_關(guān)(SWl) 100響應(yīng)于第一列選擇信號(hào)CSL而接通時(shí)，放大的數(shù)據(jù)值從讀出和鎖存電路200傳送到輸出電路150作為讀數(shù)據(jù)。結(jié)果，可以經(jīng)由輸出電路150將讀數(shù)據(jù)提供到外部裝置。因此，根據(jù)圖8的實(shí)施例，當(dāng)?shù)谌_關(guān)320通過(guò)RCSL信號(hào)接通時(shí)，來(lái)自于由字線信號(hào)(WL)選擇的存儲(chǔ)單元400的數(shù)據(jù)被發(fā)送到讀出和鎖存電路200。讀出和鎖存電路200通過(guò)接通CSL信號(hào)經(jīng)由第一開關(guān)100來(lái)放大讀數(shù)據(jù)并輸出該數(shù)據(jù)。圖9是示出了根據(jù)本發(fā)明構(gòu)思的各方面的還包括鏡像電路的存儲(chǔ)裝置的示例實(shí)施例的框圖。參考圖9，一般期望如在圖8中提供的鏡像電路600的電路被布置在第三開關(guān)320以及讀出和鎖存電路200之間。來(lái)自于第三開關(guān)320的數(shù)據(jù)電流被鏡像并且鏡像的電流通過(guò)第一位線BL被提供到讀出和鎖存電路200。電流鏡600可以被配置為防止從存儲(chǔ)單元400到讀出和鎖存電路200的直接電流路徑。換句話說(shuō)，鏡像電路600可以將位線節(jié)點(diǎn)與獲得(development)節(jié)點(diǎn)分開。因此,更多的存儲(chǔ)單元可以被稱接到單條位線,下面將更詳細(xì)地討論。圖10是示出了根據(jù)本發(fā)明構(gòu)思的各方面的可以形成為圖9的存儲(chǔ)裝置的一部分的鏡像電路的示例實(shí)施例的電路圖。參考圖10，鏡像電路600可以包括第一晶體管NaaO和具有是第一晶體管NaaO的尺寸的兩倍的尺寸的第二晶體管Naa。因此，第二晶體管Naa將輸入電流加倍。如上所述，鏡像電路600可以防止從存儲(chǔ)單元400到讀出和鎖存電路200的直接電流路徑。如圖10所述，在一個(gè)實(shí)施例中，這可以采取其中鏡像電路600將位線節(jié)點(diǎn)aa與獲得節(jié)點(diǎn)aaO分開的形式，因而耦接到信號(hào)位線的存儲(chǔ)單元的數(shù)目可以增大。圖11是示出了根據(jù)本發(fā)明構(gòu)思的各方面的還包括被配置為產(chǎn)生第三列選擇信號(hào)的列選擇信號(hào)發(fā)生器的存儲(chǔ)裝置的框圖。參考圖11，激活信息信號(hào)被輸入到字線使能單元900以產(chǎn)生字線信號(hào)WL。字線使能單元可以是例如字線譯碼器。字線信號(hào)WL被施加于存儲(chǔ)單元以選擇存儲(chǔ)單元。字線信號(hào)WL也被提供到列選擇信號(hào)發(fā)生器800以產(chǎn)生用于接通第三開關(guān)320的第三列選擇信號(hào)RCSL，第三開關(guān)320可以被認(rèn)為是RCSL發(fā)生器(電路)。例如，RCSL發(fā)生器在讀操作中特別有用。
圖12是示出了根據(jù)本發(fā)明構(gòu)思的各方面的圖8的存儲(chǔ)裝置的讀操作的示例實(shí)施例的時(shí)序圖。參考圖12，一個(gè)時(shí)鐘周期(Tcyc)可以等于1.25ns (納秒)，并且兩個(gè)時(shí)鐘周期可以等于2.5ns(即，2XTcyc)。第三列選擇信號(hào)RCSL響應(yīng)于字線信號(hào)WL被激活。在時(shí)鐘信號(hào)CLK的四個(gè)周期之內(nèi)輸入預(yù)充電信號(hào)PRECH和第一列選擇信號(hào)CSL,即可以在5ns (即，4X1.25ns)之內(nèi)讀取由讀出和鎖存電路放大的數(shù)據(jù)。因此，如圖12的時(shí)序圖所顯示的，RCSL信號(hào)由字線信號(hào)WL在2.5ns處被激活，然后PRECH和CSL信號(hào)可以被依次激活，以使得根據(jù)本實(shí)施例，可以在MRAM或STT-MRAM中執(zhí)行讀操作以滿足DRAM需求——5ns。圖13是示出了根據(jù)本發(fā)明構(gòu)思的各方面的可以被配置為執(zhí)行讀操作的存儲(chǔ)裝置的示例實(shí)施例的電路圖。參考圖13，可以利用用于數(shù)據(jù)放大的交叉耦接的讀出放大器來(lái)實(shí)現(xiàn)用于讀操作的讀出和鎖存電路200的讀出和鎖存元件230。當(dāng)?shù)谌_關(guān)320接通時(shí)，與存儲(chǔ)在存儲(chǔ)單元400中的數(shù)據(jù)對(duì)應(yīng)的數(shù)據(jù)電流被施加于位線BL?；鶞?zhǔn)電流可以由基準(zhǔn)產(chǎn)生電路500產(chǎn)生并且被施加于互補(bǔ)位線BL_bar。基準(zhǔn)電流可以是在開關(guān)520和521響應(yīng)于第三列選擇信號(hào)RCSL而接通時(shí)施加于互補(bǔ)位線BL_bar的來(lái)自于存儲(chǔ)數(shù)據(jù)值“O”的存儲(chǔ)單元531的電流和來(lái)自于存儲(chǔ)數(shù)據(jù)值“I”的存儲(chǔ)單元532的電流的平均值。存儲(chǔ)在存儲(chǔ)單元531和532中的數(shù)據(jù)值可以是互補(bǔ)的以提供平均電流。可以比較位線BL上的數(shù)據(jù)電流與互補(bǔ)位線BL_bar上的基準(zhǔn)電流，并且可以通過(guò)如上所述的第一開關(guān)100和互補(bǔ)第一開關(guān)101向外部裝置提供基于比較結(jié)果的放大的數(shù)據(jù)值。互補(bǔ)第一開關(guān)101和對(duì)應(yīng)電路基本上類似于相對(duì)于第一開關(guān)100和輸出電路提供和描述的那些。圖14是示出了根據(jù)本發(fā)明構(gòu)思的各方面的可以形成為圖8的存儲(chǔ)裝置的一部分的基準(zhǔn)產(chǎn)生單元的示例實(shí)施例的框圖。參考圖14，基準(zhǔn)產(chǎn)生電路500產(chǎn)生施加于互補(bǔ)位線BL_bar的基準(zhǔn)電流，如上所述。例如，可以使用存儲(chǔ)數(shù)據(jù)值“O”的存儲(chǔ)單元531和存儲(chǔ)數(shù)據(jù)值“I”的存儲(chǔ)單元532來(lái)產(chǎn)生基準(zhǔn)電流，如圖13所示。當(dāng)開關(guān)520和521響應(yīng)于第三列選擇信號(hào)RCSL而接通時(shí)，與數(shù)據(jù)值“O”和“ I”對(duì)應(yīng)的電流分別被傳送到鏡像電路510和511。通過(guò)調(diào)整耦接到互補(bǔ)位線BL_bar和位線BL的電流鏡中的晶體管的大小，互補(bǔ)位線BL_bar上的基準(zhǔn)電流可以具有數(shù)據(jù)值“O”和“I”的平均值。在一些示例實(shí)施例中，可以使用更大數(shù)量的基準(zhǔn)存儲(chǔ)單元來(lái)產(chǎn)生基準(zhǔn)電流。例如，可以通過(guò)使用存儲(chǔ)數(shù)據(jù)值“O”的兩個(gè)或更多個(gè)晶體管和存儲(chǔ)數(shù)據(jù)值“I”的兩個(gè)或更多個(gè)晶體管來(lái)產(chǎn)生互補(bǔ)位線BL_bar上的基準(zhǔn)電流。在各種目前優(yōu)選實(shí)施例中，存儲(chǔ)數(shù)據(jù)值“O”的晶體管的數(shù)目與存儲(chǔ)數(shù)據(jù)值“ I ”的晶體管的數(shù)目相同。兩個(gè)基準(zhǔn)的低數(shù)據(jù)“L”和高數(shù)據(jù)“H”通過(guò)字線選擇而被讀取?！癘”和“ I ”數(shù)據(jù)值之間的平均電平通過(guò)第三開關(guān)520、521和鏡像電路510、511被提供給位線BL_bar，其中第三開關(guān)520、521通過(guò)RCSL而接通。圖15是示出了根據(jù)本發(fā)明構(gòu)思的各方面的可以形成為圖14的基準(zhǔn)產(chǎn)生單元的一部分的鏡像電路的示例實(shí)施例的電路圖。參考圖15,鏡像電路510可以包括第一晶體管NbbO和具有與第一晶體管NaaO相同的尺寸的第二晶體管Nbb。由于兩個(gè)晶體管Nbb和NbbO具有相同的尺寸，因此施加于節(jié)點(diǎn)bb的電流可以與施加于節(jié)點(diǎn)bbO的電流相同。通過(guò)鏡像電路510，可以補(bǔ)償耦接到讀出和鎖存電路的互補(bǔ)位線BL_bar上的信號(hào)失真。在存儲(chǔ)數(shù)據(jù)值“O”的一個(gè)存儲(chǔ)單元和存儲(chǔ)數(shù)據(jù)值“I”的一個(gè)存儲(chǔ)單元被用于產(chǎn)生基準(zhǔn)電流的情況下，圖10中的晶體管Naa可以具有是圖10和圖15中的其它晶體管NaaO、Nbb和NbbO的尺寸的兩倍的尺寸。圖16是根據(jù)本發(fā)明構(gòu)思的各方面的用于描述圖8的存儲(chǔ)裝置的讀操作的示例實(shí)施例的時(shí)序圖。參考圖16，當(dāng)字線被使能時(shí)，字線電壓從OV變化到2.8V，并且選擇存儲(chǔ)單元用于讀操作。當(dāng)?shù)谌羞x擇信號(hào)RCSL被激活(開路(OPEN))時(shí)，數(shù)據(jù)電流可以施加于位線BL。數(shù)據(jù)電流根據(jù)存儲(chǔ)在存儲(chǔ)單元中的數(shù)據(jù)值可以是數(shù)據(jù)“I”電流或數(shù)據(jù)“O”電流。同時(shí)，基準(zhǔn)電流被施加于互補(bǔ)位線BL_bar，如上所述。預(yù)充電信號(hào)PRECH在邏輯高電平中被去激活以退出預(yù)充電操作。當(dāng)?shù)谝涣羞x擇信號(hào)CSL被激活時(shí)，由讀出和鎖存電路提供的放大的信號(hào)數(shù)據(jù)“O”或數(shù)據(jù)“I”被提供給外部裝置。這樣的讀操作可以在不超過(guò)5ns中執(zhí)行。因此，字線信號(hào)WL選擇存儲(chǔ)(例如，MRAM)單元，然后RCSL開路。在與基準(zhǔn)電流相比較之后，獲得數(shù)據(jù)“I”和數(shù)據(jù)“O”。在RCSL開路之后，利用充電信號(hào)PRECH來(lái)預(yù)充電位線BL0通過(guò)CSL激活來(lái)輸出獲得的數(shù)據(jù)。結(jié)果，在讀出模式中使用讀出和鎖存電路200的數(shù)據(jù)讀操作可以在不超過(guò)5ns (例如，DRAM需求)內(nèi)完成。圖17是示出了根據(jù)本發(fā)明構(gòu)思的各方面的可以形成為存儲(chǔ)裝置的一部分的讀出和鎖存電路的不例實(shí)施例的框圖。參考圖17，讀出和鎖存電路200可以包括預(yù)充電電路210、均衡電路220以及讀出和鎖存元件230。激活信號(hào)EVAL可以施加于預(yù)充電電路210、均衡電路220以及讀出和鎖存元件230。預(yù)充電電路210和均衡電路220耦接到讀出和鎖存元件230以對(duì)位線BLwrite、BLread和BLread_bar進(jìn)行預(yù)充電。讀出和鎖存元件230稱接到用于寫操作的位線BLwrite以及用于讀操作的位線BLread和BLread_bar。優(yōu)選地,用于寫操作的BLwrite和用于讀操作的BLread是分開的，例如是物理上不同的位線。圖18是示出了根據(jù)本發(fā)明構(gòu)思的各方面的圖17的讀出和鎖存電路的示例實(shí)施例的電路圖。參考圖18，預(yù)充電電路210可以包括兩個(gè)PMOS晶體管PPRE3和PPRE4，它們響應(yīng)于施加于PMOS晶體管PPRE3和PPRE4的柵極的激活信號(hào)EVAL而導(dǎo)通。預(yù)充電電路210可以率禹接到寫位線BLwrite和互補(bǔ)寫位線BLwrite_bar以施加預(yù)充電電壓或電流。均衡電路220可以包括響應(yīng)于激活信號(hào)EVAL而導(dǎo)通的一個(gè)PMOS晶體管PEQ。讀出和鎖存元件230可以包括交叉耦接的正反饋反相器。也就是說(shuō)，包括晶體管P3和N3的反相器Intl以及包括晶體管P4和N4的反相器Int2是交叉耦接的。輸出節(jié)點(diǎn)(Vout)可以被布置在晶體管P3和N3之間，并且可以通過(guò)輸出節(jié)點(diǎn)來(lái)執(zhí)行放大操作和寫操作?；パa(bǔ)輸出節(jié)點(diǎn)(Voutb)可以被布置在晶體管P4和N4之間。對(duì)于讀操作，讀位線BLread耦接到圖10中的aa節(jié)點(diǎn)，并且互補(bǔ)讀位線BLread_bar稱接到圖15中的bb節(jié)點(diǎn)。在讀出和鎖存元件230中,稱接到電源電壓Vint的晶體管PBIAS以及耦接到地電壓Vss的晶體管NSEN3和NSEN4響應(yīng)于激活信號(hào)EVAL而導(dǎo)通。例如，讀出和鎖存電路200可以使用反相器Intl和Int2作為鎖存電路以在寫操作中操作在電壓模式下。在讀操作中，讀出和鎖存電路200可以通過(guò)比較耦接到讀位線BLread的aa節(jié)點(diǎn)處的電流與稱接到互補(bǔ)讀位線BLread_bar的bb節(jié)點(diǎn)處的電流來(lái)執(zhí)行電流讀出操作。圖19A和圖19B是示出了根據(jù)本發(fā)明構(gòu)思的各方面的可以被配置為執(zhí)行寫操作和讀操作的存儲(chǔ)裝置的示例實(shí)施例的電路圖?？梢允÷耘c上面描述的圖重復(fù)的描述。參考圖19A和圖19B,存儲(chǔ)裝直可以包括與和讀路徑上的開關(guān)、讀出和鎖存電路200、基準(zhǔn)產(chǎn)生電路500和存儲(chǔ)單元400和410。在寫操作中，寫數(shù)據(jù)可以通過(guò)NCSL晶體管、即第一開關(guān)100被傳送到讀出和鎖存電路200。臨時(shí)存儲(chǔ)在讀出和鎖存電路200中的數(shù)據(jù)值可以通過(guò)NWCSL晶體管、即第二晶體管310被傳送到存儲(chǔ)單元400。讀出和鎖存電路200可以與參考圖18描述的相同。通過(guò)響應(yīng)于第二列選擇信號(hào)WCSL操作的NWCSL晶體管310，寫數(shù)據(jù)可以被寫到由字線WLO選擇的存儲(chǔ)單元400中。存儲(chǔ)單元400和401共同耦接到位線BL’。存儲(chǔ)單元400和401可以是電阻式存儲(chǔ)單元。作為示例，電阻式存儲(chǔ)單元可以包括具有垂直的或水平的磁化方向的STT-MRAM單元、PRAM單元和FeRAM單元。在讀操作中，存儲(chǔ)在選擇的存儲(chǔ)單元400中的數(shù)據(jù)可以通過(guò)NRCSL晶體管(即第三開關(guān)320)和鏡像電路600被傳送到讀出和鎖存電路200。如上所述，第三開關(guān)320可以響應(yīng)于第三列選擇信號(hào)RCSL而接通。鏡像電路600可以與參考圖10描述的相同。與存儲(chǔ)在存儲(chǔ)單元中的數(shù)據(jù)對(duì)應(yīng)的數(shù)據(jù)電流通過(guò)位線BL被施加于aa節(jié)點(diǎn)。在aa節(jié)點(diǎn)處的數(shù)據(jù)電流與通過(guò)互補(bǔ)位線BL_bar施加在bb節(jié)點(diǎn)處的基準(zhǔn)電流相比較。基準(zhǔn)電流由參考圖13、圖14和圖15描述的基準(zhǔn)產(chǎn)生電路500產(chǎn)生?；鶞?zhǔn)選擇信號(hào)RCSLR可以與第三列選擇信號(hào)RCSL相同或不同。由讀出和鎖存電路200放大的數(shù)據(jù)可以通過(guò)第一開關(guān)100和互補(bǔ)第一開關(guān)101被傳送到外部裝置。圖20是示出了根據(jù)本發(fā)明構(gòu)思的各方面的存儲(chǔ)裝置的陣列布局結(jié)構(gòu)的示例實(shí)施例的圖。參考圖20，基準(zhǔn)單元可以沿著方向B被布置在子陣列O的中心部分上，如圖所示。在其它示例實(shí)施例中，基準(zhǔn)單元可以被布置在子陣列O的上部分和下部分上。字線WL被布置在與方向B不同的方向A上。在各個(gè)實(shí)施例中，方向A可以基本上與方向B垂直。并且在各個(gè)實(shí)施例中，字線WL可以基本上被布置在子陣列O之內(nèi)。存儲(chǔ)數(shù)據(jù)值“O”的基準(zhǔn)單元的第一低(基準(zhǔn)單元“L”)和存儲(chǔ)數(shù)據(jù)值“I”的基準(zhǔn)單元的第二低(基準(zhǔn)單元“H”)如圖20所示。在其它實(shí)施例中，可以布置多個(gè)“O”基準(zhǔn)單元和多個(gè)“I”基準(zhǔn)單元。當(dāng)一個(gè)字線WL被使能時(shí)，共同耦接到使能的字線WL的基準(zhǔn)單元和存儲(chǔ)單元被同時(shí)選擇，并且數(shù)據(jù)電流和基準(zhǔn)電流可以被傳送到讀出和鎖存電路SLCO、SLCl和SLC2。基準(zhǔn)電流RefL和RefH可以由讀出和鎖存電路SLCO、SLCl和SLC2通過(guò)布置在方向A中的垂直的公共基準(zhǔn)線共享。緊挨著子陣列O的子陣列I可以具有與子陣列O相同的配置。圖21A和圖21B是示出了根據(jù)本發(fā)明構(gòu)思的各方面的讀出和鎖存電路之間的連接的示例實(shí)施例的電路圖。
作為示例，圖21A和圖21B示出了兩個(gè)讀出和鎖存電路，即讀出和鎖存電路O以及讀出和鎖存電路I。讀出和鎖存電路O被直接耦接到基準(zhǔn)產(chǎn)生電路500以通過(guò)互補(bǔ)位線BLObar接收基準(zhǔn)電流。并且讀出和鎖存電路I通過(guò)半鏡像部分520-1和521-1耦接到基準(zhǔn)產(chǎn)生電路500。部分520-1中的NCMRLl晶體管耦接到部分510-1和NCMRLO晶體管之間的bblO節(jié)點(diǎn)以接收“L”基準(zhǔn)電流。部分521-1中的NCMRHl晶體管耦接到部分511-1和NCMRHO晶體管之間的bbhO節(jié)點(diǎn)以接收“H”基準(zhǔn)電流。因而，基準(zhǔn)產(chǎn)生電路500可以由多個(gè)讀出和鎖存電路共享。鏡像部分510-1和511-1被布置在讀出和鎖存電路O附近，以及鏡像部分520-1和521-1被布置在讀出和鎖存電路I附近。圖22是示出了根據(jù)本發(fā)明構(gòu)思的各方面的被配置為同時(shí)使能兩條字線的存儲(chǔ)裝置的陣列布局的示例實(shí)施例的圖。參考圖22，在子陣列O中示出了一個(gè)法向字線NormalO和兩個(gè)基準(zhǔn)字線RefLO和RefRO?？梢苑謩e選擇兩個(gè)基準(zhǔn)字線RefLO和RefRO。子陣列I和子陣列2可以具有與子陣列O相同的配置。例如，當(dāng)選擇子陣列O中的法向字線NormalO時(shí),可以同時(shí)選擇子陣列I中的基準(zhǔn)字線RefLl和RefRl。耦接到各個(gè)基準(zhǔn)字線的基準(zhǔn)單元具有相同數(shù)目的“L”基準(zhǔn)單元和“H”基準(zhǔn)單元。例如，左邊基準(zhǔn)字線RefLl和右邊基準(zhǔn)字線RefRl兩者可以分別耦接到四個(gè)“L”基準(zhǔn)單元和四個(gè)“H”基準(zhǔn)單元，如圖22所示?；パa(bǔ)位線上的基準(zhǔn)電流可以是“H”數(shù)據(jù)電流和“L”數(shù)據(jù)電流的平均值。讀出和鎖存電路SLCO可以被布置在子陣列O和子陣列I之間，以及讀出和鎖存電路SLCl可以被布置在子陣列I和子陣列2之間。讀出和鎖存電路SLCO和SLCl可以具有開放位線讀出放大器的結(jié)構(gòu)。圖23是示出了根據(jù)本發(fā)明構(gòu)思的各方面的耦接到多條位線的讀出和鎖存電路的示例實(shí)施例的電路圖。參考圖23，八條位線BL可以耦接到一個(gè)讀出和鎖存電路200。當(dāng)對(duì)于布置在讀出和鎖存電路200的左側(cè)的存儲(chǔ)單元執(zhí)行寫或讀操作時(shí)，可以使能左邊的選擇電路262。根據(jù)頁(yè)選擇信號(hào)VPageO至VPage4，部分272中的開關(guān)可以被依次接通，并且來(lái)自左邊位線的數(shù)據(jù)可以被依次傳送到讀出和鎖存電路200或者到左邊位線的數(shù)據(jù)可以被依次從讀出和鎖存電路200傳送。當(dāng)對(duì)于布置在讀出和鎖存電路200的右側(cè)的存儲(chǔ)單元執(zhí)行寫或讀操作時(shí)，可以使能右邊的選擇電路261。在此實(shí)施例中，261、262選擇位線和位線bar中的一個(gè)。VpageO至Vpage3從四個(gè)位線中選擇一個(gè)位線。根據(jù)頁(yè)選擇信號(hào)VPageO至VPage4,部分271中的開關(guān)可以被依次接通，并且來(lái)自右邊位線的數(shù)據(jù)可以被依次傳送到讀出和鎖存電路200或者到右邊位線的數(shù)據(jù)可以被依次從讀出和鎖存電路200傳送?；パa(bǔ)位線BL_bar可以根據(jù)選擇信號(hào)261和262的操作向讀出和鎖存元件230提供基準(zhǔn)電流?？刂茊卧?81控制寫操作和讀操作的定時(shí)。圖24是示出了根據(jù)本發(fā)明構(gòu)思的各方面的在存儲(chǔ)裝置中執(zhí)行寫操作的方法的示例實(shí)施例的流程圖。參考圖24，根據(jù)寫操作方法，響應(yīng)于字線信號(hào)選擇輸入數(shù)據(jù)要被寫入其中的存儲(chǔ)單元(S611)。第一開關(guān)接通以接收輸入數(shù)據(jù)，并且第二開關(guān)與第一開關(guān)同時(shí)接通或者在第一開關(guān)之后依次接通(S612)。輸入數(shù)據(jù)被存儲(chǔ)在讀出和鎖存電路中(S613)。并且輸入數(shù)據(jù)被寫入存儲(chǔ)單元中(S614)。圖25是示出了根據(jù)本發(fā)明構(gòu)思的各方面的在存儲(chǔ)裝置中執(zhí)行讀操作的方法的示例實(shí)施例的流程圖。參考圖25，響應(yīng)于字線信號(hào)選擇要讀的存儲(chǔ)單元(S621)。第三開關(guān)接通以傳送讀數(shù)據(jù)(S622)。與來(lái)自于存儲(chǔ)單元的讀數(shù)據(jù)對(duì)應(yīng)的數(shù)據(jù)電流被施加于位線，并且來(lái)自于基準(zhǔn)產(chǎn)生單元的基準(zhǔn)電流被施加于互補(bǔ)位線(S623)。比較單元電流和基準(zhǔn)電流(S624)。讀出讀數(shù)據(jù)“O”或“I”并且基于讀出和鎖存電路的比較結(jié)果來(lái)放大讀出的數(shù)據(jù)(S625)。第一開關(guān)接通以向輸出電路傳送放大后的數(shù)據(jù)(S626 )。圖26是示出了根據(jù)本發(fā)明構(gòu)思的各方面的其中存儲(chǔ)裝置和存儲(chǔ)器控制器通過(guò)光學(xué)鏈路耦接的存儲(chǔ)器系統(tǒng)的示例實(shí)施例的框圖。參考圖26，存儲(chǔ)器系統(tǒng)可以包括控制器1000和存儲(chǔ)裝置2000?？刂破?000可以包括控制單元1100、發(fā)送接口 1200和接收接口 1300。發(fā)送接口 1200可以包括電光轉(zhuǎn)換器E/0，并且接收接口 1300可以包括光電轉(zhuǎn)換器0/E。存儲(chǔ)裝置2000可以包括MRAM核2100、接收接口 2200和發(fā)送接口 2300，MRAM核2100包括根據(jù)示例實(shí)施例的讀出和鎖存電路(SLC)。接收接口 2200可以包括光電轉(zhuǎn)換器0/E，并且發(fā)送接口 2300可以包括電光轉(zhuǎn)換器E/0。控制器1000和存儲(chǔ)裝置2000可以通過(guò)光學(xué)鏈路1500和1501耦接以執(zhí)行光通信。光學(xué)鏈路1500和1501可以是兩個(gè)單向鏈路，如圖26所示，其在其它實(shí)施例中可以被替換為一個(gè)雙向鏈路。圖27A至圖27D是示出了根據(jù)本發(fā)明構(gòu)思的各方面的具有各種接口的存儲(chǔ)器系統(tǒng)的示例實(shí)施例的圖。參考圖27A，存儲(chǔ)器系統(tǒng)可以包括控制器1000和存儲(chǔ)裝置2000?？刂破?000可以包括控制單元1100以及輸入和輸出電路1200。存儲(chǔ)裝置2000可以包括MRAM核2100以及輸入和輸出電路2200，MRAM核2100包括根據(jù)示例實(shí)施例的讀出和鎖存電路(SLC)2110。控制器1000可以發(fā)送命令、控制信號(hào)、地址和數(shù)據(jù)選通信號(hào)DQS?？梢栽诳刂破?000和存儲(chǔ)裝置2000之間交換數(shù)據(jù)DQ。參考圖27B，控制器1000可以向存儲(chǔ)裝置2000發(fā)送芯片選擇信號(hào)CS和地址Addr作為分組。可以在控制器1000和存儲(chǔ)裝置2000之間交換數(shù)據(jù)DQ。參考圖27C，控制器1000可以向存儲(chǔ)裝置2000發(fā)送芯片選擇信號(hào)CS、地址Addr和寫數(shù)據(jù)wData作為分組。存儲(chǔ)裝置2000可以通過(guò)專用數(shù)據(jù)線向控制器1000發(fā)送讀數(shù)據(jù)rData,不作為分組。參考圖27D，可以在控制器1000和存儲(chǔ)裝置2000之間交換命令Com
數(shù)據(jù)DQ。存儲(chǔ)裝置2000可以通過(guò)專用控制線向存儲(chǔ)器控制器1000發(fā)送芯片選擇信號(hào)CS。圖28是示出了根據(jù)本發(fā)明構(gòu)思的各方面的其中使用硅通孔(TSV)堆疊多個(gè)存儲(chǔ)器芯片的存儲(chǔ)器系統(tǒng)的示例實(shí)施例的圖。參考圖28，接口芯片3010可以被布置在最低層中，并且多個(gè)存儲(chǔ)器芯片3100、3200,3300和3400可以被堆疊在其上。存儲(chǔ)器芯片3100、3200、3300和3400分別包括根據(jù)示例實(shí)施例的讀出和鎖存電路3601、3602、3603和3604。相鄰的存儲(chǔ)器芯片可以通過(guò)微塊3500連接，并且可以在存儲(chǔ)器芯片中形成硅通孔。在一些實(shí)施例中，一個(gè)存儲(chǔ)器芯片3100可以被布置在接口芯片3010上。在其它實(shí)施例中，多個(gè)存儲(chǔ)器芯片3100-3400以及以外的存儲(chǔ)器芯片可以被依次堆疊，如圖28所
/Jn ο
圖29是示出了根據(jù)本發(fā)明構(gòu)思的各方面的其中存儲(chǔ)裝置耦接到系統(tǒng)總線的存儲(chǔ)器系統(tǒng)的不例實(shí)施例的圖。參考圖29，存儲(chǔ)器系統(tǒng)可以包括通過(guò)系統(tǒng)總線3250耦接的中央處理單元(CPU)3150、用戶接口 3210和包括根據(jù)示例實(shí)施例的至少一個(gè)讀出和鎖存電路3550的MRAM3500。圖30是示出了根據(jù)本發(fā)明構(gòu)思的各方面的其中存儲(chǔ)裝置耦接到系統(tǒng)總線的存儲(chǔ)器系統(tǒng)的另一個(gè)示例實(shí)施例的圖。參考圖30，存儲(chǔ)器系統(tǒng)可以包括通過(guò)系統(tǒng)總線4250耦接的中央處理單元(CPU)4100、隨機(jī)存取存儲(chǔ)器(RAM) 4200、用戶接口 4300、調(diào)制解調(diào)器4400和存儲(chǔ)裝置4500。存儲(chǔ)裝置4500可以包括存儲(chǔ)器控制器4510和包括根據(jù)示例實(shí)施例的至少一個(gè)讀出和鎖存電路的 MRAM 4500。作為示例，根據(jù)本發(fā)明構(gòu)思的存儲(chǔ)裝置、設(shè)備或系統(tǒng)可以是能夠與另一個(gè)裝置、系統(tǒng)或設(shè)備接口連接的獨(dú)立的存儲(chǔ)裝置、系統(tǒng)或設(shè)備，或者這樣的存儲(chǔ)裝置、系統(tǒng)或設(shè)備可以形成另一個(gè)(外部)裝置、系統(tǒng)或設(shè)備的一部分。例如，根據(jù)本發(fā)明構(gòu)思的存儲(chǔ)裝置、系統(tǒng)或設(shè)備可以形成例如蜂窩電話機(jī)、電子平板計(jì)算機(jī)、膝上型計(jì)算機(jī)、遙控裝置、照相機(jī)或視頻記錄器、導(dǎo)航裝置或各種特定用途手持裝置中的任何一個(gè)的移動(dòng)或便攜式裝置的一部分。在各個(gè)實(shí)施例中，根據(jù)本發(fā)明構(gòu)思的存儲(chǔ)裝置、系統(tǒng)或設(shè)備可以形成例如個(gè)人計(jì)算機(jī)、工作站、計(jì)算機(jī)服務(wù)器、調(diào)制解調(diào)器、路由器或其它網(wǎng)絡(luò)電器、娛樂(lè)系統(tǒng)組件、家用電器、車輛等更多的固定或非移動(dòng)設(shè)備的一部分。簡(jiǎn)而言之，對(duì)根據(jù)本發(fā)明構(gòu)思的存儲(chǔ)裝置、系統(tǒng)或設(shè)備或可以應(yīng)用或形成為其一部分的裝置、系統(tǒng)或設(shè)備的類型不存在固有限制。如上所述，包括STT-MRAM單元的存儲(chǔ)裝置可以具有與DRAM —樣快的寫操作速度，并且可以在讀操作中執(zhí)行頁(yè)開路操作以提供可與DRAM的性能相比較的性能。另外，雖然上面示例實(shí)施例中的存儲(chǔ)裝置是MRAM存儲(chǔ)裝置或STT-MRAM存儲(chǔ)裝置，但是在其它實(shí)施例中，存儲(chǔ)裝置可以是動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(DRAM)、相變隨機(jī)存取存儲(chǔ)器(PRAM)、電阻式隨機(jī)存取存儲(chǔ)器(RRAM)或NAND閃速存儲(chǔ)器。上文說(shuō)明示例實(shí)施例并且不應(yīng)當(dāng)被看作是對(duì)其的限制。盡管已經(jīng)描述了幾個(gè)示例實(shí)施例，但是本領(lǐng)域技術(shù)人員將容易理解，在不實(shí)質(zhì)上脫離本發(fā)明構(gòu)思的新穎教導(dǎo)和優(yōu)點(diǎn)的情況下，可以對(duì)示例實(shí)施例進(jìn)行許多修改。因此，所有這樣的修改預(yù)期被包括在權(quán)利要求書所定義的本發(fā)明構(gòu)思的范圍內(nèi)。因此，將理解，上文說(shuō)明各示例實(shí)施例，并且不應(yīng)當(dāng)被理解為局限于公開的特定示例實(shí)施例，并且對(duì)公開的示例實(shí)施例的修改以及其它示例實(shí)施例意欲包括在所附權(quán)利要求書的范圍內(nèi)。
權(quán)利要求
1.一種存儲(chǔ)裝置，包括: 第一開關(guān)，被配置為接收第一 CSL信號(hào)并且輸入或輸出數(shù)據(jù)； 第二開關(guān)，被配置為接收第二 CSL信號(hào)； 讀出和鎖存電路，耦接在該第一開關(guān)和第二開關(guān)之間；和 至少一個(gè)存儲(chǔ)單元，耦接到該第二開關(guān)， 其中，該第二開關(guān)被配置為響應(yīng)于該第二 CSL信號(hào)來(lái)控制該至少一個(gè)存儲(chǔ)單元的讀或?qū)懖僮鞯亩〞r(shí)。
2.如權(quán)利要求1所述的存儲(chǔ)裝置，其中，該第二CSL是寫CSL (WCSL)，并且該第二開關(guān)是與開關(guān)。
3.如權(quán)利要求1所述的存儲(chǔ)裝置，其中，在寫操作中，該讀出和鎖存電路被配置為鎖存器。
4.如權(quán)利要求1所述的存儲(chǔ)裝置，其中，在寫操作中，該裝置操作在電壓模式。
5.如權(quán)利要求1所述的存儲(chǔ)裝置，其中，該第二CSL是讀CSL (RCSL)，并且該第二開關(guān)是讀開關(guān)。
6.如權(quán)利要求1所述的 存儲(chǔ)裝置，其中，在讀操作中，該讀出和鎖存電路被配置為操作為讀出放大器。
7.如權(quán)利要求1所述的存儲(chǔ)裝置，其中，在讀操作中，該裝置操作在電流模式。
8.如權(quán)利要求1所述的存儲(chǔ)裝置，其中，該第二開關(guān)被配置為發(fā)送分別來(lái)自于該存儲(chǔ)單元或到該存儲(chǔ)單元的輸入和輸出數(shù)據(jù)。
9.如權(quán)利要求1所述的存儲(chǔ)裝置，其中，該存儲(chǔ)裝置是動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(DRAM)、相變隨機(jī)存取存儲(chǔ)器(PRAM)、電阻式隨機(jī)存取存儲(chǔ)器(RRAM)或NAND閃速存儲(chǔ)器。
10.如權(quán)利要求1所述的存儲(chǔ)裝置，其中，該存儲(chǔ)裝置是磁電阻式隨機(jī)存取存儲(chǔ)器(MRAM)。
11.如權(quán)利要求10所述的存儲(chǔ)裝置，其中，該MRAM是STT-MRAM。
12.如權(quán)利要求1所述的存儲(chǔ)裝置，其中，該存儲(chǔ)單元包括: 耦接在位線和單元晶體管之間的磁隧道結(jié)(MTJ)元件，該單元晶體管具有耦接到字線的柵極。
13.如權(quán)利要求12所述的存儲(chǔ)裝置，其中，該MTJ元件包括: 固定層； 在該固定層上的非磁性的勢(shì)壘層；和 在該勢(shì)壘層上的自由層。
14.如權(quán)利要求12所述的存儲(chǔ)裝置，其中，該MTJ元件具有橫向磁化的方向。
15.如權(quán)利要求12所述的存儲(chǔ)裝置，其中，該MTJ元件具有縱向磁化的方向。
16.如權(quán)利要求1所述的存儲(chǔ)裝置，其中，在寫操作中，第一開關(guān)的激活持續(xù)時(shí)間比寫開關(guān)的激活持續(xù)時(shí)間短。
17.如權(quán)利要求1所述的存儲(chǔ)裝置，其中，該存儲(chǔ)單元包括: 單元晶體管；和 雙磁隧道結(jié)(MTJ)元件， 其中，該雙MTJ元件連接到位線和該單元晶體管，并且該單元晶體管也連接到源級(jí)線和字線。
18.—種存儲(chǔ)裝置，包括: 第一開關(guān)，被配置為接收第一 CSL信號(hào)并且輸入/輸出數(shù)據(jù)； 寫開關(guān)，被配置為接收寫CSL (WCSL)信號(hào)； 讀出和鎖存電路，耦接在該第一開關(guān)和寫開關(guān)之間；和 至少一個(gè)存儲(chǔ)單元，耦接到該寫開關(guān)， 其中，在寫操作中，該讀出和鎖存電路被配置為響應(yīng)于該寫CSL信號(hào)鎖存輸入數(shù)據(jù)并且將輸入數(shù)據(jù)傳送到該存儲(chǔ)單元。
19.如權(quán)利要求18所述的存儲(chǔ)裝置，其中，在寫操作中，該裝置操作在電壓模式。
20.如權(quán)利要求18所述的存儲(chǔ)裝置，其中，該第二開關(guān)包括: 至少一個(gè)寫列選擇線(WCSL)發(fā)生器，被配置為由該第一 CSL信號(hào)產(chǎn)生該WCSL信號(hào)；和延遲電路，被配置為還接收該第一 CSL信號(hào)并且輸出延遲后的第一 CSL信號(hào)以禁止該WCSL發(fā)生器。
21.如權(quán)利要求18所述 的存儲(chǔ)裝置，其中，該第一開關(guān)和寫開關(guān)在寫操作中被同時(shí)激活。
22.如權(quán)利要求18所述的存儲(chǔ)裝置，其中，該第一開關(guān)的激活持續(xù)時(shí)間比該寫開關(guān)的激活持續(xù)時(shí)間短。
23.如權(quán)利要求18所述的存儲(chǔ)裝置，其中，該存儲(chǔ)裝置是動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(DRAM)、相變隨機(jī)存取存儲(chǔ)器(PRAM)、電阻式隨機(jī)存取存儲(chǔ)器(RRAM)或NAND閃速存儲(chǔ)器。
24.如權(quán)利要求18所述的存儲(chǔ)裝置，其中，該存儲(chǔ)裝置是磁電阻式隨機(jī)存取存儲(chǔ)器(MRAM)。
25.如權(quán)利要求24所述的存儲(chǔ)裝置，其中，該MRAM是STT-MRAM。
26.如權(quán)利要求18所述的存儲(chǔ)裝置，其中，該讀出和鎖存電路的鎖存電路包括一對(duì)反相器。
27.如權(quán)利要求18所述的存儲(chǔ)裝置，其中，該存儲(chǔ)單元包括: 磁隧道結(jié)(MTJ)元件；和 單元晶體管。
28.如權(quán)利要求18所述的存儲(chǔ)裝置，其中，該存儲(chǔ)單元包括: 耦接在位線和單元晶體管之間的磁隧道結(jié)(MTJ)元件，該單元晶體管具有耦接到字線的柵極。
29.—種存儲(chǔ)裝置，包括: 第一開關(guān)，被配置為接收第一 CSL信號(hào)并且輸出數(shù)據(jù)； 讀開關(guān)，被配置為接收讀CSL (RCSL)信號(hào)； 讀出和鎖存電路，耦接在該第一開關(guān)和讀開關(guān)之間； 基準(zhǔn)產(chǎn)生電路，被配置為向該讀出和鎖存電路提供互補(bǔ)位線信號(hào)；和 至少一個(gè)存儲(chǔ)單元，耦接到該讀開關(guān)， 其中，在讀操作中，該讀出和鎖存電路被配置為讀出放大器。
30.如權(quán)利要求29所述的存儲(chǔ)裝置，其中，在讀操作中，該裝置操作在電流模式。
31.如權(quán)利要求29所述的存儲(chǔ)裝置，還包括:電流鏡電路，耦接在該讀出和鎖存電路與該讀開關(guān)之間。
32.如權(quán)利要求31所述的存儲(chǔ)裝置，其中，該電流鏡電路包括: 具有第一尺寸的第一晶體管；和 具有第二尺寸的第二晶體管，第二尺寸是第一尺寸的N倍，其中N是偶數(shù)，以及其中，該第一晶體管和第二晶體管的柵極被共同連接，并且該第二晶體管被配置為將第一晶體管的電流乘以N。
33.如權(quán)利要求29所述的存儲(chǔ)裝置，還包括: 字線(WL)使能電路，耦接到該基準(zhǔn)產(chǎn)生電路和該存儲(chǔ)單元， 其中，該WL使能電路被配置為響應(yīng)于激活信息信號(hào)向該基準(zhǔn)產(chǎn)生電路提供WL使能信號(hào)，以及 其中，該基準(zhǔn)產(chǎn)生電路被配置為響應(yīng)于該WL使能信號(hào)向RCSL開關(guān)提供該RSCL信號(hào)。
34.如權(quán)利要求33所述的存儲(chǔ)裝置，其中，該存儲(chǔ)裝置被配置為在該RCSL信號(hào)之后產(chǎn)生預(yù)充電信號(hào)和該CSL信號(hào)，以在不超過(guò)5納秒之后執(zhí)行讀操作。
35.如權(quán)利要求29所述的存儲(chǔ)裝置，其中，該讀出和鎖存電路包括交叉耦接的讀出放大器，該交叉耦接的讀出放大器包括: 第一 PMOS晶體管，連接在電壓源和第一 NMOS晶體管之間；和 第二 PMOS晶體管，連接在該電壓源和第二 NMOS晶體管之間。
36.如權(quán)利要求29所述的存儲(chǔ)裝置，其中，該基準(zhǔn)產(chǎn)生電路包括: 存儲(chǔ)第一值的第一基準(zhǔn)存儲(chǔ)單元以及耦接在第一基準(zhǔn)存儲(chǔ)單元和互補(bǔ)位線BL bar之間的第一基準(zhǔn)開關(guān)；和 存儲(chǔ)第二值的第二基準(zhǔn)存儲(chǔ)單元以及耦接在第二基準(zhǔn)存儲(chǔ)單元和互補(bǔ)位線BL bar之間的第二基準(zhǔn)開關(guān)， 其中，該第一基準(zhǔn)開關(guān)和第二基準(zhǔn)開關(guān)接收RCSL作為輸入。
37.如權(quán)利要求36所述的存儲(chǔ)裝置，其中，該第一值是“0”，并且該第二值是“I ”，以及該基準(zhǔn)產(chǎn)生電路被配置為響應(yīng)于RCSL而輸出來(lái)自于第一基準(zhǔn)存儲(chǔ)單元和第二基準(zhǔn)存儲(chǔ)單元的電流的平均值。
38.如權(quán)利要求37所述的存儲(chǔ)裝置，其中，該基準(zhǔn)產(chǎn)生電路包括: 第一基準(zhǔn)鏡像電路，耦接在該第一基準(zhǔn)開關(guān)和該互補(bǔ)位線BL bar之間；和 第二基準(zhǔn)鏡像電路，耦接在該第二基準(zhǔn)開關(guān)和該互補(bǔ)位線BL bar之間。
39.如權(quán)利要求29所述的存儲(chǔ)裝置，其中，該存儲(chǔ)裝置是動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(DRAM)、相變隨機(jī)存取存儲(chǔ)器(PRAM)、電阻式隨機(jī)存取存儲(chǔ)器(RRAM)或NAND閃速存儲(chǔ)器。
40.如權(quán)利要求29所述的存儲(chǔ)裝置，其中，該存儲(chǔ)裝置是磁電阻式隨機(jī)存取存儲(chǔ)器(MRAM)。
41.如權(quán)利要求40所述的存儲(chǔ)裝置，其中該MRAM是STT-MRAM。
42.一種存儲(chǔ)裝置的讀出和鎖存電路(SLC)，包括: 讀出和鎖存元件，被配置為: 在寫操作中稱接到寫位線(BLwrite)； 在讀操作期間，稱接到與BLwrite分開的讀位線(BLread),并且稱接到互補(bǔ)讀位線(BLread bar)D
43.如權(quán)利要求42所述的SLC，其中，該讀出和鎖存元件響應(yīng)于估計(jì)信號(hào)(EVAL)以比較來(lái)自于BLread和BLread bar的電流。
44.如權(quán)利要求42所述的SLC，還包括: 預(yù)充電電路和均衡電路，每個(gè)耦接到該讀出和鎖存元件，其中該預(yù)充電電路、均衡電路以及讀出和鎖存元件被配置為對(duì)BLwrite、BLread和BLread bar進(jìn)行預(yù)充電。
45.如權(quán)利要求44所述的SLC，其中: 該預(yù)充電電路包括第一 PMOS晶體管和第二 PMOS晶體管；和 該均衡電路包括第三PMOS晶體管， 其中，所述第一 PMOS晶體管、第二 PMOS晶體管和第三PMOS晶體管具有共同連接的柵極。
46.如權(quán)利要求42所述的SLC，其中，該讀出和鎖存電路包括交叉耦接的讀出放大器，該交叉耦接的讀出放大器包括: 第一 PMOS晶體管，連接在電壓源和第一 NMOS晶體管之間；和 第二 PMOS晶體管，連接在該電壓源和第二 NMOS晶體管之間。
47.如權(quán)利要求42所述的 SLC，其中，該互補(bǔ)讀位線BLreadbar耦接到基準(zhǔn)產(chǎn)生電路。
48.如權(quán)利要求47所述的SLC，其中，該基準(zhǔn)產(chǎn)生電路包括: 存儲(chǔ)第一值的第一基準(zhǔn)存儲(chǔ)單元以及耦接在第一基準(zhǔn)存儲(chǔ)單元和互補(bǔ)讀位線BLreadbar之間的第一基準(zhǔn)開關(guān)；和 存儲(chǔ)第二值的第二基準(zhǔn)存儲(chǔ)單元以及耦接在第二基準(zhǔn)存儲(chǔ)單元和互補(bǔ)讀位線BLreadbar之間的第二基準(zhǔn)開關(guān)， 其中，該第一值和第二值是不同的值。
49.如權(quán)利要求42所述的SLC，其中，該存儲(chǔ)裝置是動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(DRAM)、相變隨機(jī)存取存儲(chǔ)器(PRAM)、電阻式隨機(jī)存取存儲(chǔ)器(RRAM)或NAND閃速存儲(chǔ)器。
50.如權(quán)利要求42所述的SLC，其中，該存儲(chǔ)裝置是磁電阻式隨機(jī)存取存儲(chǔ)器(MRAM)。
51.如權(quán)利要求50所述的SLC，其中，該MRAM是STT-MRAM。
全文摘要
提供一種存儲(chǔ)裝置，其具有被配置為接收第一CSL信號(hào)并且輸入或輸出數(shù)據(jù)的第一開關(guān)。第二開關(guān)被配置為接收第二CSL信號(hào)。讀出和鎖存電路(SLC)耦接在第一開關(guān)與第二開關(guān)之間。至少一個(gè)存儲(chǔ)單元耦接到第二開關(guān)。該第二開關(guān)被配置為響應(yīng)于第二CSL信號(hào)來(lái)控制至少一個(gè)存儲(chǔ)單元的讀或?qū)懖僮鞯亩〞r(shí)，例如，其中讀操作可以在不多于大約5ns后執(zhí)行。SLC在寫模式下操作為鎖存器并且在讀模式下操作為放大器。存儲(chǔ)裝置可以包括存儲(chǔ)器系統(tǒng)或包含這樣的存儲(chǔ)裝置或系統(tǒng)的其它設(shè)備的一部分。還提供了使用這樣的存儲(chǔ)裝置執(zhí)行讀和寫操作的方法。
文檔編號(hào)G11C11/56GK103165184SQ20121053624
公開日2013年6月19日 申請(qǐng)日期2012年12月12日 優(yōu)先權(quán)日2011年12月12日
發(fā)明者金燦景, 李潤(rùn)相, 樸哲佑, 黃泓善 申請(qǐng)人:三星電子株式會(huì)社