專利名稱：芯片的制作方法
技術領域：
本發(fā)明涉及一種半導體存儲器裝置，特別是涉及ー種用于外圍電路中的電壓發(fā)生器，特別是涉及ー種包括用于外圍電路中的電壓發(fā)生器的芯片。
背景技術：
許多研究者已集中于在用于移動設備的半導體存儲器裝置中實現(xiàn)低功率消耗。然而，有必要考慮以下事實由于功率的有限使用，外部電壓取決于外圍電路的電壓電位而變得不穩(wěn)定。圖I說明用于外圍電路的現(xiàn)有電壓發(fā)生器的電路圖。 電壓發(fā)生器藉由驅動信號EN來啟動。而且，電壓發(fā)生器產生控制信號CTR以維持外圍電路電壓VPERI的反饋電壓VPERI_FD高于參考電壓REF，并提供該外圍電路電壓VPERI。圖2說明依據(jù)外部電源電壓VDD而定的外圍電路電壓VPERI，其中圖I所示的電壓發(fā)生器基于該外部電源電壓VDD而產生該外圍電路電壓VPERI。盡管外部電源電壓VDD的電壓電位連續(xù)增加，但外圍電路電壓VPERI在I. 8V達到平穩(wěn)狀態(tài)(plateau)。此性能特定地用于降低驅動電流量。作為參考，將外圍電路電壓施加至除核心存儲器區(qū)塊之外的列及行控制單元、譯碼器、數(shù)據(jù)轉移路徑等等。
用于外圍電路的現(xiàn)有電壓發(fā)生器通常將外圍電路電壓的電壓電位限于某ー電位以最小化驅動電流量。因此，在于執(zhí)行讀取及寫入操作時耗散較大電流量的狀況下，外部電源電壓的電壓電位傾向于變得不穩(wěn)定。此外，由于用于外圍電路的電壓發(fā)生器安置于半導體存儲器裝置的特定指定部分中，故位于遠離該電壓發(fā)生器處的這些裝置通常接收外圍電路電壓的降低的電位。

發(fā)明內容
因此，本發(fā)明的ー個目的為提供一種用于半導體存儲器裝置的外圍電路的電壓發(fā)生器，其中該電壓發(fā)生器可供給ー穩(wěn)定的外圍電路電壓，而不考慮內部裝置操作及裝置配置。根據(jù)本發(fā)明的ー個方面，提供一種用于外圍電路的電壓發(fā)生器，該電壓發(fā)生器包含ー電壓供給器，其供給一具有維持于參考電壓電位的電壓電位的外圍電路電壓，該外圍電路電壓響應于ー驅動信號而輸出；以及一電壓電位補償器，其響應于一行路徑命令而增加該外圍電路電壓的電壓電位。根據(jù)本發(fā)明的另ー個方面，提供了一種芯片，包括多個存儲器核心區(qū)塊；以及
用于外圍電路的電壓發(fā)生器，該電壓發(fā)生器包括單個電壓供給器，包括在該芯片上，配置為在輸出供給具有維持于參考電壓電位的電壓電位的外圍電路電壓，該單個電壓供給器包括單個反相器，其輸入連接到驅動信號；以及
多個電壓電位補償器，配置為響應于行路徑命令而增加該外圍電路電壓的該電壓電位，其中該多個電壓電位補償器并聯(lián)連接到該單個電壓供給器輸出，其中，該多個電壓電位補償器的每個包括以外部電源電壓來驅動連接至該外圍電路電壓的端子的驅動單元、以及響應于該行路徑命令及深電源切斷模式信號而產生驅動控制信號以控制該驅動単元的控制單元，其中，該多個電壓電位補償器在讀取或寫入操作期間增加該外圍電路的電壓電位，以及其中，該增加的外圍電路電壓被該外圍電路的讀取和寫入操作使用。


結合附圖對本發(fā)明的示例性實施例的說明將使本發(fā)明的上述和其他的目的和特征變得更加清楚。圖I示出了用于外圍電路的現(xiàn)有電壓發(fā)生器的電路圖；圖2示出了根據(jù)外部電源電壓而產生的外圍電路電壓的電壓電位的圖；圖3示出了根據(jù)本發(fā)明的一實施例的用于外圍電路的電壓發(fā)生器的電路圖；圖4示出了圖3所說明的電壓發(fā)生器的操作波形圖；且圖5示出了根據(jù)本發(fā)明的一實施例的用于外圍電路的電壓發(fā)生器的芯片布局。附圖符號說明11反相器100電壓電位補償器120控制單元200電壓供給器
具體實施例方式將結合附圖詳細描述根據(jù)本發(fā)明的各種實施例的用于外圍電路的電壓發(fā)生器。圖3說明根據(jù)本發(fā)明的一實施例的用于外圍電路的電壓發(fā)生器的簡化電路圖。電壓發(fā)生器包含電壓電位補償器100及電壓供給器200。該電壓電位補償器100被構成以響應于行路徑命令CL_EN而臨時增加外圍電路電壓VPERI的電壓電位。電壓供給器200被構成以維持外圍電路電壓VPERI的反饋電壓VPERI_FD電位大體上與參考電壓REF電位相同。外圍電路電壓VPERI響應于驅動信號EN而輸出。當供給寫入命令及讀取命令RD (見圖4)時啟用行路徑命令CL_EN。詳細地說，電壓電位補償器100于行路徑命令CL_EN的啟動期間以ー施加至ー連接至外部電源電壓VDD的端子的電壓來驅動ー連接至外圍電路電壓VPERI的端子，并在已啟用深電源切斷模式信號DPD_SIG時停止供給外部電源電壓VDD。電壓電位補償器100包含驅動單元PMl及控制單元120。該驅動單元PMl以施加至連接至外部電源電壓VDD的端子的電壓來驅動連接至外圍電路電壓VPERI的端子?？刂茊卧?20響應于深電源切斷模式信號DPD_SIG及行路徑命令CL_EN而控制驅動單元PMl?？刂茊卧?20包含反相器11及「與非」(NAND)門ND1。該反相器11使深電源切斷模式信號DPD_SIG反相，且該NAND門NDl接收行路徑命令CL_EN及反相器11的輸出信號并輸出驅動信號CTR_SH。驅動單元PMl包含一 P溝道金屬氧化物半導體(PMOS)晶體管，其具有一接收及驅動控制信號CTR_SH的柵極且耦接于連接至外部電源電壓VDD的端子與連接至外圍電路電壓VPERI的端子之間。圖4提供圖3所說明的電壓發(fā)生器的操作波形圖。參看圖4，將詳細描述電壓發(fā)生器的操作。若輸入讀取命令RD，則行路徑命令CL_EN變?yōu)橐褑⒂?。因此，電壓電位補償器100的控制單元120產生啟用至邏輯低電位“L”的驅動控制信號CTR_SH。響應于已啟用的驅動 控制信號CTR_SH而啟動驅動單元PMl，且該驅動單元PMl以外部電源電壓VDD來驅動連接至外圍電路電壓VPERI的端子。若輸入深電源切斷(down)模式命令DPD，則深電源切斷模式信號DPD_SIG啟用至邏輯高電位“H”，且控制單元120禁用驅動控制信號CTR_SH以關閉驅動單元PMl。本實施例中用于外圍電路的電壓發(fā)生器藉由使用在讀取及寫入操作期間啟動的電壓電位補償器100而檢測到其中消耗較大電流量的狀況(例如，讀取及寫入操作)，且將連接至外部電源電壓VDD的端子與連接至外圍電路電壓VPERI的端子相連接。因此，外圍電路電壓VPERI及外部電源電壓VDD較不可能降落。作為參考，電壓降落發(fā)生通常出現(xiàn)于行路徑操作期間。在需要最小化功率消耗的此模式(例如深電源切斷模式)中，關閉電壓電位補償器100的驅動單元PMl以避免不必要的功率消耗。圖5描繪根據(jù)本發(fā)明的一實施例的用于外圍電路的電壓發(fā)生器的布局。電壓供給器200安置于目標裝置結構的ー預定區(qū)域中，而電壓電位補償器100安置于多個區(qū)域中。亦即，以多個數(shù)目形成電壓電位補償器100。在外圍電路位于遠離電壓供給器200處時，此布局防止將通常降落的外圍電路電壓VPERI供給至外圍電路。外圍電路電壓VPERI在安置于核心區(qū)塊外部的外圍區(qū)域中耗散。因此，用于外圍電路的電壓發(fā)生器被構成以包含安置于ー裝置的若干地方的多個電壓補償器，以在檢測到對ー預期導致高電流消耗的命令的供給之后將外部電源電壓供給至連接至外圍電路電壓的端子。因此，可減少由于行路徑操作及電位補償器至電壓供給器的遙遠距離而導致的電壓降落發(fā)生。因此，電壓發(fā)生器可穩(wěn)定地供給外圍電路電壓，而不考慮高電流消耗及裝置布局。本發(fā)明含有與分別在2005年9月28日及2005年12月15日于韓國專利局申請的韓國專利申請第KR 2005-090843號及第KR 2005-0123980號有關的主g，其全部內容以引用的方式并入本文中。盡管已結合較佳實施例描述了本發(fā)明，但本領域的技術人員將會了解在不偏離本發(fā)明的權利要求所界定的本發(fā)明的精神及范疇的情況下可進行各種改變及修正。
權利要求
1.一種芯片，包括 多個存儲器核心區(qū)塊；以及 用于外圍電路的電壓發(fā)生器，該電壓發(fā)生器包括 單個電壓供給器，包括在該芯片上，配置為在輸出供給具有維持于參考電壓電位的電壓電位的外圍電路電壓，該單個電壓供給器包括單個反相器，其輸入連接到驅動信號；以及多個電壓電位補償器，配置為響應于行路徑命令而增加該外圍電路電壓的該電壓電位，其中該多個電壓電位補償器并聯(lián)連接到該單個電壓供給器輸出， 其中，該多個電壓電位補償器的每個包括以外部電源電壓來驅動連接至該外圍電路電壓的端子的驅動單元、以及響應于該行路徑命令及深電源切斷模式信號而產生驅動控制信號以控制該驅動單元的控制單元， 其中，該多個電壓電位補償器在讀取或寫入操作期間增加該外圍電路的電壓電位，以及 其中，該增加的外圍電路電壓被該外圍電路的讀取和寫入操作使用。
2.如權利要求I的芯片，其中該多個電壓電位補償器在該行路徑命令啟用時以該外部電源電壓來驅動該外圍電路電壓的端子，并且在該深電源切斷模式信號啟用時停止提供該外部電源電壓。
3.如權利要求2的芯片，其中該控制單元包括 反相器，其使該深電源切斷模式信號反相；以及 邏輯門，其接收該行路徑命令及該反相器的輸出信號，并輸出該驅動控制信號。
4.如權利要求3的芯片，其中該驅動單元包括P溝道金屬氧化物半導體PMOS晶體管，該PMOS晶體管經由其柵極而接收該驅動控制信號，并耦接于連接至該外部電源電壓的端子與連接至該外圍電路電壓的該端子之間。
5.如權利要求4的芯片，其中當提供讀取命令及寫入命令中之一時啟用該行路徑命令。
6.如權利要求5的芯片,其中該多個電壓電位補償器的每個安置在該外圍電路的分開的區(qū)域中，并且該電壓供給器安置在該外圍電路的單個區(qū)域中。
全文摘要
本發(fā)明涉及一種芯片，包括多個存儲器核心區(qū)塊；以及用于外圍電路的電壓發(fā)生器，該電壓發(fā)生器包括單個電壓供給器，包括在該芯片上，配置為在輸出供給具有維持于參考電壓電位的電壓電位的外圍電路電壓，該單個電壓供給器包括單個反相器，其輸入連接到驅動信號；以及多個電壓電位補償器，配置為響應于行路徑命令而增加該外圍電路電壓的該電壓電位，其中該多個電壓電位補償器并聯(lián)連接到該單個電壓供給器輸出。
文檔編號G11C5/14GK102800348SQ20121028670
公開日2012年11月28日 申請日期2006年9月28日 優(yōu)先權日2005年9月28日
發(fā)明者宋鎬旭, 李宗沅 申請人:海力士半導體有限公司